TWI331890B - - Google Patents

Download PDF

Info

Publication number
TWI331890B
TWI331890B TW095125332A TW95125332A TWI331890B TW I331890 B TWI331890 B TW I331890B TW 095125332 A TW095125332 A TW 095125332A TW 95125332 A TW95125332 A TW 95125332A TW I331890 B TWI331890 B TW I331890B
Authority
TW
Taiwan
Prior art keywords
ceramic
layer
conductive paste
green
ceramic green
Prior art date
Application number
TW095125332A
Other languages
English (en)
Other versions
TW200714163A (en
Inventor
Masato Nomiya
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW200714163A publication Critical patent/TW200714163A/zh
Application granted granted Critical
Publication of TWI331890B publication Critical patent/TWI331890B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0269—Non-uniform distribution or concentration of particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

1331890 九、發明說明： 【發明所屬之技術領域】 本發明係關於在多晶片模組等中所使用之陶瓷多層基板 及其製造方法。 【先前技術】 近年來，電子設備領域中電子零件之性能顯著提昇，有 助於大型計算機、移動通訊端末、個人電腦等資訊處理裝 置中資訊處理速度之高速化、裝置之小型化以及多功能 化。 作為上述電子零件之一，可列舉將多個VLsi、ulsi等 半導體裝置安裝於陶瓷基板上之多晶片模組(mcm)。於如 此模組中，為提高LSI之安裝密度，且與各LSI之間進行良 好之電性連接，常使用將配線導體以三維配置之陶瓷多層 基板。陶瓷多層基板係多個陶瓷層積層而成者，其表面或 内部具備電路構成用配線導體。 • 於陶究多層基板之製作時，在燒成步驟中，抑制未燒成 陶瓷層於平面方向之收縮作為技術性課題而為人所知。為 解決此課題，將燒結溫度不同之兩種未燒成陶究層積層而 燒成，由此利用收縮動作之不同，來抑制未燒成陶究層於 平面方向之收縮。上述工法有時稱作「無收縮處理」等。 圖12係表示利用無收縮處理所製作之先前陶瓷多層基板 之概略剖面圖。如圖12所示，陶究多層基板7〇具有第土㈣ 瓷層71與第2陶兗層72之積層構造，其中第！陶究層η由第 1陶究材料構成，第2陶究層72由第2陶究材料構成，該第2 112849.doc 1331890 陶兗材料具有高於第i陶究材料之燒結溫度。於第!陶究層 71及第2陶£層72之層間形成有内部導體73，且於陶究多 層基板70之表面形成有外部導體7心内部導體μ外部導 體74藉由於厚度方向上貫通第】陶究層71與第2陶究層η之 通道導體75而電性連接。 於陶完多層基板70之製作時，在燒成步驟中，作為燒成 後第2陶£層72之第2陶£生胚層，以抑制成為燒成後第】 陶究層之第】陶£生胚層之收縮而作用。(例如，參照專 利文獻1) [專利文獻1]曰本專利特開2000-315864號公報 [發明所欲解決之問題] 通常，於㈣多層基板70中，内部導體73藉由將導電膏 所形成之導電膏膜燒成而形成。並且，於燒成步驟中，導 電膏膜亦呈現出收縮動作，且與^陶究生胚層同樣地， 欠到來自第2陶瓷生胚層之收縮抑制方向之應力。另一方 面’由於導電膏膜與第生胚層亦相接，故亦受到第i 陶瓷生胚層之收縮應力。 亦即’導電膏膜受到來自第i陶究生胚層與第2陶究生胚 層之於不同方向之應力。其結果出現在燒成後之内部導雜 4 3中’易產生剥離或斷線之問題。 本發明係解決上述問題者，其目的在於提供—種陶究多 層基板，在作為基體之陶竞層與收縮抑制用陶究層之層門 配置有内部導體之狀態下，可抑制内部導體之剝離^斷 線0 112849.doc 1331890 【發明内容】
本發明之陶瓷多層基板之特徵在於：具備第丨陶瓷層， 由第1陶瓷材料燒結而成；第2陶瓷層，以與上述第丨^瓷 層之主面相接之方式而積層，且含有尚未燒結而維持原樣 之第2陶瓷材料，該第2陶瓷材料具有高於上述第丨陶瓷材 料之燒結溫度；以及内部導體，其形成於上述第〖陶瓷層 與上述第2陶瓷層之層間，並藉由從上述第丨陶瓷層向上述 第2陶究層滲透之上述第丨陶㈣料之_部分，而將^燒結 之上述第2陶瓷材料固著，且上述第i陶瓷層含有磷成分， 其具有越離開上述内部導體，濃度越低之濃度梯度。 本發明之陶瓷多層基板中，上述内部導體可含有磷成 分。又，於上述第1陶瓷層或上述第2陶瓷層之露出之表面 形成有外部導體，且於上述外部導體上安裝有安裝零件。
本發明之陶莞多層基板之製造方法之特徵在於：包括陶 瓷生胚積層體之準備步驟與該陶瓷生胚積層體之燒成步 驟，上述陶瓷生胚積層體具備第〗陶瓷生胚層，其含有第^ 陶瓷材料；第2陶瓷生胚層，其以與上述第〗陶瓷生胚層之 主面相接之方式而積層’且含有第2陶瓷材料，該第2陶瓷 材料具有高於上述第丨陶瓷材料之燒結溫度；以及導電膏 膜，其形成於上述第丨陶兗生胚層與上述第2陶莞生胚層之 層間’且含有鱗或峨化合物’上述陶£生胚積層體之燒成 步驟係在上述第丨陶兗材料燒結、且上述第2陶究材料未燒 結之溫度下燒成，且於上述陶莞生胚積層體之燒成步驟 中，上述第！陶瓷材料之一部分從上述第丨陶瓷生胚層向上 112849.doc 1331890 述第2陶竞生胚層滲透，且磷成分從上述導電膏膜向上述 第1陶瓷生胚層及上述第2陶瓷生胚層擴散。 、關於本發明之陶兗多層基板之製造方法，較好的是，上 述碟化合物係焦碌酸銅。 [發明之效果]
根據本發明，磷成分從導電膏膜側向第丨陶竟生胚層擴 散’且以抑制第！陶究生胚層之收縮而作用。藉此，導電 膏膜所受之來自第i陶兗生胚層之收縮應力得到緩和，故 導電膏膜党到來自第i陶瓷生胚層之收縮應力與來自第2陶 究生胚層之I縮抑制應力之差縮小’於燒成後之内部導體 中’可抑制產生剝離或斷線。
又’根據導電膏膜之組成’形成有導電膏膜之第1陶竞 生胚層有時會翹曲成凹狀(但是，實際上，因第2陶竟生胚 層之影響’翹曲幾乎未呈現)。此情形時，由於導電膏膜 党到如來自第2陶瓷生胚層之剝離應力，其結果導致於燒 成後之内部導體中可產生剝離。根據本發明，目第i陶竞 生胚層中供給有磷成分’而可抑制第1陶瓷生胚層之收 縮，且可抑制第i陶究生胚層之勉曲。藉此，可抑：燒成 後之内部導體中產生剝離。 再者，於日本專利特開平10_242644號公報十揭示有 使用p2o5作為陶莞多層基板之基板材料’ ^對基板全體添 力磷成刀，則會導致使基板之機械·電性特性劣化。本發 明中’：與第1陶莞生胜層中導電膏膜相鄰之部分，集中供 有磷成刀，故可將基板之特性劣化抑制於最小限度，且 112849.doc 1331890 可防止内部導體之缺陷。 又’於日本專利特開2002_94244號公報中，揭示有於拘 束層，即本發明所述之第2陶瓷生胚層中，添加含有p2〇3 之玻璃粉纟。然m ’由於將玻璃粉末添加1第2陶瓷生胚 層中’即使玻璃成分暫時擴散’其亦難以透過導電膏膜而 擴散’故將磷成分供給至與^陶:是生胚層中導電膏膜相 鄰之部分較為困難。
又 曰丰寻利特開平U20303號公報、曰本專利特開平 6-204512號公報及日本專利特開平9·24ΐ862號公報中，揭 示有於導電膏中添加填成分。然而’肖等皆係關於在燒成 後之基板上燒接導體之「後燒」者，與本發明之有關基板 與導體同時燒成之「共燒」無㈣處理相比，前提條件 完全不同。 又，日本專利特開平10_92226號公報中揭示有於積層 陶瓷電容器用導電膏中添加磷酸酯作為界面活性劑 '然 而，相比於積層陶究電容器，高頻帶中具有高傳輪特性要 求之陶瓷多層基板中，必須形成寬度小、厚度大且具有言 縱橫比之内部導體，故通常而言，添加導電膏之黏度有下 降之磷酸酯較不理想。 【實施方式】 圖Η系本發明之陶瓷多層基板之一例示之概略剖面圖。 圖2係模式化表示圖丨所示的陶瓷多層基板之部分放大 略剖面圖。圖3係表示於圖丨之陶莞多層基板上安裝有 零件之狀態之概略剖面圖。 ~ 112849.doc 1331890 如圖1所示，陶瓷多層基板10具備：第i陶瓷層U ;以與 第1陶究層11之主面相接之方式而積層之第2陶瓷層12 ;以 及形成於第1陶瓷層11及第2陶瓷層12之層間之内部導體 13。於陶瓷多層基板10之表面形成有外部導體14,且以貫 通第〗陶瓷層Π與第2陶瓷層12之方式而形成有通道導體 15。内部導體13與外部導體14經由通道導體。而電性連 接。 第1陶瓷層11係由第1陶瓷材料燒結而形成，且控制陶瓷 少層基板10之基板特性。第i陶瓷層丨丨之厚度較好的是 μιη。第！陶瓷層u之厚度不必各層相同。 作為第1陶瓷材料，使用於燒成時其一部分（例如，玻璃 成分）滲透至第2陶瓷層12者.又，作為第〗陶瓷材料，較 好的是，使用可於較低溫度，例如丨〇〇〇。匸以下而燒成之 LTCC(低，皿燒成陶瓷；L〇w Temperature c〇 fired
Ceramic)，以便可與銀或銅等低融點金屬所構成之導體同 時燒成。具體而言，可使用氧化紹與卿酸玻璃相混合之 玻璃陶究，或者燒成時生成玻璃成分2Ba_A1_si_〇系陶竟 等。 第2陶瓷層12含有未燒結而保持原樣之第2陶瓷材料，該 第2陶瓷材料具有尚於第1陶瓷材料之燒結溫度。第2陶瓷 層12之厚度由考慮第1陶瓷層11之厚度而決定，但較好的 是 1 〜1 0 μπι。 第2陶究材料藉由從第1陶究層U滲入而至之第i陶究材 料之彳刀而固著，由此第2陶竞層Η受到固化並且第^ 112849.doc 1331890 陶究層11與第2陶瓷層12相接合。作為第2陶瓷材料，可使 用氧化紹或氧化錯。 如圖2之模式化表示，第1陶瓷層11及第2陶瓷層12分別 具有磷成分層16a、i6b，該等磷成分層16a、16b具有越離 開内部導體13，濃度越低之濃度梯度。如此濃度梯度表示 磷成分有從内部導體〗3側擴散。
於第1陶瓷層11及第2陶瓷層12中，磷成务可以p2〇5之氧 化物狀態而存在。又，磷成分可橫穿第丨陶g層丨1及第2陶 瓷層12，進而亦可擴散至相鄰陶瓷層中。 使磷成分自内部導體13側擴散之方法，如下所述，於燒 成後，向成為内㈣體13之導電膏膜中添加鱗或破化合物 之方法最為簡便e於此方法中’由於鱗或鱗化合物之量、 導電《膜之厚度、燒成條件等條件，而於内部導體1 3中亦 可殘存有磷成分。 再者，本實施形態中，第！陶:充心及第2陶究層Η.皆含
有碌成分，而從本發明之目的而言，至少第層㈣ 有磷成分便足夠，不必二者皆冬 白3有碼成分。例如，若在導 電膏膜與燒成後成為第1陶究声】丨夕楚’如卞^ 瓦赝11之第1陶瓷生飪層之間， 塗佈含有峨或磷化合物 之漿枓，則可使磷成分優先擴散至 第1陶兗層11中。 土、低卞囟万向傳輸信號之功能 隨者陶竞多層基板1 0之小型化 π及间頻化，業者期望 體13微細且具有低電阻。特 Λ 付别疋’糟由内部導體Η 帶狀線或導波管等傳輪線路時， ^ 权紆的疋，内部導體13 112849.doc -11， 寬度較窄、厚度較厚、且具有高縱橫 言，較好的是等體。具體而 … 0_，厚度為3〜2〇_。 °體14具有於基板平面方向上傳輸俨號之a 者用以對安裝零件進行安裝之焊點電極之魏。^能，或 ^具有將内部導體13及外料體14進行 =導體 通道導體Μ直徑較好的是5G〜扇㈣。_連接之功能。 2導體u可制選自由銀、金、鋼 及銀-白金合金所組成之群中至少】種。， 體14與通道導體15。 屬作為外部導 安二3所示，於外部導體14上可安裝有安裝零件I?。在 如使用焊接等方法。圓3中，於第， ;:之表面形成有外部導體…但當第1陶竞層U為最上 層於第】陶究層〗】之露出之表面可形成外部導體；4最上 件二ΓΓ17’可使用適合於所形成之電路之各種零 。。 體、IC、LSI等主動元件，或者晶片電容 益、晶片電阻、晶片熱敏電阻、晶片電感器等被動元件。 其次’對本發明之㈣多層基板之製造方法加以說明。 圖4係用以製作陶竞多層基板而應準備之陶究生胜積層體 之—例示之概略剖面圖。 如圖4所示，陶瓷生胚積層體2〇具備第〗陶瓷生胚層21 ; 以與第旧£生胚層21之主面相接之方式而積層的第;陶究 生胚層22以及形成於第}陶瓷生胚層21及第2陶瓷生胚層 22之層間的内部導體用導電㈣23。於陶究生胚積層體^ 之表面形成有外部導體用導電膏膜24。於第i陶兗生胚層 】12849.doc 21及第2陶究生胚層22上形成有通道孔，通道孔中填充有 通道導體用導電膏25。 第1陶究生Μ層21含有第1陶兗材料，第2陶兗生胚層22 含有第2陶竟材料，該第2陶究材料具有高於第】陶莞材料 燒恤度。關於第】、第2陶瓷材料如上所述，此處省略 說明。 第1陶莞生胚層21及第2陶究生胚層22例如係使用陶究浆 料而形成。陶莞漿料係將陶瓷粉末、黏合劑、溶劑、可塑 劑等原料加以混合而成者。作為陶究粉末，可使用第】陶 莞材料或第2陶竞材料。作為黏合劑，可使用丙烯酸樹 脂、甲基丙烯_脂、$乙稀醇縮丁酸等有機黏合劑。作 為冷劑’可使用甲#、異丙烯醇、及其他醇類等有機溶 劑。作為可塑劑，可使用正鄰苯二f酸二丁酯等。 作為從陶瓷漿料而形成陶瓷生胚積層體2〇之方法，可列 舉例如薄層工法，其係將陶瓷漿料成形為薄層狀且製作陶 竞生胚薄層，並將此積層。又，亦可使用逐次積層工法， 其係於作為基材之樹脂薄膜或陶瓷生胚薄層上喷霧、浸潰 或印刷陶瓷漿料，並重複此操作，使各陶瓷生胚層增層。 薄層工法之効率較佳，但是通常，由於第2陶瓷生胚層Μ 非常薄，故單獨成形薄層時之操作性較差。因此，製作使 第1陶瓷生胚薄層層21及第2陶瓷生胚層22 一體化之陶瓷生 胚薄層，並將此積層之方法尤佳。 導電膏膜23由含有導電性粉末、磷或磷化合物、溶劑以 及黏合劑之導電膏而構成。 112849.doc 作為導電性粉末，可使用金屬粉末，例如可使用選自由 銀、金、銅、鎳、銀_鈀合金以及銀-白金合金所組成之群 中至少1種金屬。作為導電性粉末，較好的是使用平均粒 控為0.1〜10 μη!之粉末。導電膏中金屬粉末之含有比例為 60〜90重量％。 麟單體於常溫下以固體形態存在，而磷化合物於常溫下 可以固體或液體形態存在。然而，液體之添加導致導電膏 之黏度下降’故難以形成具有較高縱橫比之導體，因此較 好的是’磷化合物使用固體。作為磷或固體磷化合物，較 好的是使用平均粒徑為〇 5〜5.〇 μιη之粉末。 破化合物選擇燒成時分解而使磷成分游離者。於磷成分 未經游離時’燒成時磷成分不產生擴散，故第1陶瓷生胚 層2 1之收縮不受抑制。因此，磷化合物選擇分解溫度低於 陶竞生胚積層體20之燒成溫度者❶例如，當燒成溫度接近 1 000 c時’焦磷酸銅或碟酸酯分解，而碟酸銀或磷酸鈣未 分解。 磷化合物較好的是含有與導電性粉末同種之金屬。例 如，於使用銅作為導電性粉末，且使用焦鱗酸鋼作為填化 合物時，因銅成分與磷成分從焦磷酸銅中分解，使銅成分 與導電性粉末之銅一體化，藉此可良好地維持導電性。 磷或磷化合物可與導電性粉末分開單獨添加’亦可以覆 蓋導電性粉末表面之方式而付著於導電性粉末上並添加。 當為後者時，例如，對焦磷酸鈉水溶液中銅粉末加熱並攪 拌後’經洗淨、乾燥而可獲得。 112849.doc 導電膏中磷或磷化合物之含有比例按磷換算，較好的是 〇,〇1〜0.5重量％。又，例如，使用焦磷酸銅作為鱗化合物 時’導電膏中焦磷酸銅之含有比例較好的是0·1〜5 ·0重量 °/〇。當焦磷酸銅之含有比例小於〇. 1重量％時，無法充分抑 制第1陶瓷生胚層21之收縮。另一方面’當含有比例超過 5.0重量％時，導電膏中之磷成分擴散量過大，使導電膏體 積過度減少，故導電膏會過度收縮。 作為導電膏中所含溶劑，可使用松油醇、異丙稀醇、以 及其他醇類等。導電膏中溶劑之含有比例較好的是8〜33重 量％。 作為導電膏中所含黏合劑’可使用丙烯酸樹脂、醇酸樹 脂'丁醛樹脂、乙基纖維素等。導電膏中黏合劑之含有比 例較好的是0.5〜7.0重量％。 再者，除上述成分以外，導電膏中亦可添加玻璃粉末、 或者與第i陶瓷生胚層2!中所含有之陶瓷粉末同類之陶瓷 粉末。然而，較好的是，該等成分之添加量較少，更好的 是，去除該等成分。其原因在於，玻璃粉末成為導體之導 電性下降、或與基板成分之反應而產生特性劣化之主要原 因，且陶瓷粉末成為導體之導電性下降之主要原因。 導電膏膜24與導電膏25由含有導電性粉末、溶劑及黏合 劑之導電膏而構成。作為導電㈣末、溶劑及黏合劑，可 使用與導電膏膜23相同者。 導電膏膜23、24例如利用絲網印刷等印刷方法，藉由 導電膏印刷於陶瓷生胚薄層上而形成。 曰 ^ 逋道導體用導電 112849.doc •15· 1331890 25例如藉由於陶究生胚薄層上形成貫通孔，且於貫通孔中 填充導電膏而形成。 其-人’將所獲得之陶瓷生胚積層體2〇於第】陶瓷材料烤 結、且第2陶_不燒結之溫度下加以燒成。藉此，第: 陶竞生胚層21欲收料，第2陶究生胚層22產生抑制第㈣ 竞生胚層21收縮之作用。“匕’可製作具有 瓷多層基板》 陶 燒成環境根據第!陶究材料之種類或導電膏膜中 電性粉末之種類而適宜調整。 又，於燒成步驟中，對溫度或時間等燒成條件加 整’以使第i陶究材料從第i陶究生胚層21滲透至第 生胚層22中’且使磷成分自導電膏膜23向第 21擴散。 增 再者本1明中’各種粉末之「平均粒徑」係指利用超 音波分散機使粉末充分分散至分散媒中以冑，使用 miCr〇trac粒徑分析儀HRA(株式會社島津製作所 定時之平均粒徑。 ’疋订利 [實驗例1] 準備Ba-Al-Si-Ο系陶瓷粉末作為陶瓷粉末，曱苯及洗淨 用醇作為溶劑，丁路樹脂系黏合劑作為黏合劑，咖⑴ 〇叫抑制ate)鄰苯二甲酸二（2·乙基已）酷作為可塑劑^ 並將該等混合而製作陶究聚料。其次，將該陶竞渡料成形 為薄層狀’以製作長度15.0匪、寬度15.0 _、厚产37 μπι之陶瓷生胚薄層。 又 112849.doc -16- 1331890 其次，準Ί用刊丨u如初-冬、 糸 I 醇作為溶劑、丁酸系樹脂黏合劑攸 下為黏合劑，DOP作為可 塑劑，並將該等混合而製作陶f^ J ，料。其次，將該陶曼 料塗佈於上述陶瓷生胚薄層上， 男 以製作於第1陶瓷生胚/ 上製作形成有第2陶瓷生胚層之厚唐鬼^ ^ ' 層 塗佈於上述陶瓷生胚薄層上， 以製作於第1陶瓷 製作形成有第2陶瓷生胚層之厘疮* 与度為40 μιη之複合 〇 生胚 再次，以平均粒徑2
則物禾為80重量％、平均粒爭 1㈣之焦雜銅粉末為特定量、料溶劑之松油醇為1Μ 量。/。、作為黏合劑之乙基纖維素為2重量％之比例加以读 合，以製作導電膏。再者，焦磷酸銅粉末之含有比例如1 表1所示。
其次，於一片複合生胚薄層上印刷5叫厚度之導電膏， 並將未印刷有導電膏之多個複合生胚薄層積層於其上下 方。繼而，將所獲得之積層體切斷’以製作長度ι⑽、寬 度1 cm ’厚度〇.6 mm之陶瓷生胚積層體。 圖5係將本實驗例之陶瓷生胚積層體之積層狀態分解而 表示之概略剖面圖。如圖5所示，於陶兗生胚積層體3〇 上，複合生胚薄層38由第！陶究生胚層31與形成於該第1陶 瓷生胚層31上之第2陶瓷生胚層32所構成。又，於複合生 胚薄層38中，於第2陶瓷生胚層32上形成有導電膏膜33。 再者，導電膏膜33形成為鋸齒線（彎曲狀圖案），使線寬度 為100 μπι，且線寬：線長為！ ： 4〇0。 於複合生胚薄層38之上下方，配置有未形成導電膏膜33 之複合生胚薄層群3 8a、38b。複合生胚薄層群38a之配置 112849.doc 17 1331890 為第1陶究生胚層31在下方，複合生胚薄層群爲之配置為 =陶:是生胚層31在上方。本實驗例中，使構成複合生胚 潯層群38a、38b之複合生胚薄層分別為14片、丨5片。 對於每一個導電膏，均製作1〇〇個上述陶究生胚積層 體：且將各陶兗生胚積層體於還原環境中，在最高溫度 98〇C之條件下燒成1小時。藉此，製作下表i所示之陶究 多層基板之樣品1〜7。
又’除變更生胚薄層之積層圖案以外，以與樣品卜?同 樣之方法，分別製作1〇〇個陶曼多層&板之樣品8、9。 樣品8於圖5之複合生胚薄層38中，於第i陶究生胚層η 上形成導電膏臈33 1，如冑6所示，使導電膏膜Μ形成 於兩層第1陶瓷生胚層31之層間。 樣品9中，將圓5之複合生胚薄層38的複合生胚薄層群 3 8a、38b分別反轉配置。即，如圖7所示，使導電膏膜μ 开> 成於兩層第2陶瓷生胚層32之層間。
其次，於陶瓷多層基板之各樣品中，將基板剖面研磨 後，利用SEM(走査型電子顕微鏡）觀察其剖面，檢查内部 導體之狀態。又，關於電極之剝離狀態，亦可藉由c_ SAM(C模式走査型超音波顯微鏡）而確認。並且，對於各 樣品，分別檢查内部導體之剝離產生數量及内部導體之斷 線產生數量。結果於表1所示。 [表1] 112849.doc 1331890 導電膏中焦磷酸銅含有量 (重量％) 導電膏膜之形成位置 剝離產生數 斷線產生數 1 0.1 第1陶瓷生胚層-第2陶瓷生胚層之間 0/100 0/100 2 0.5 第1陶瓷生胚層-第2陶瓷生胚層之間 0/100 0/100 3 1.0 第1陶瓷生胚層-第2陶瓷生胚層之間 0/100 0/100 4 3.0 第1陶瓷生胚層· 第2陶瓷生胚層之間 1/100 0/100 5 5.0 第1陶瓷生胚層-第2陶瓷生胚層之間 4/100 3/100 6 10.0 第1陶瓷生胚層-第2陶瓷生胚層之間 18/100 5/100 % Ί - 第1陶瓷生胚層-第2陶瓷生胚層之間 26/100 6/100 % 8 - 第1陶瓷生胚層-第1陶瓷生胚層之間 0/100 0/100 % 9 - 第2陶瓷生胚層-第2陶瓷生胚層之間 0/100 0/100 *號項屬本發明之申請專利範圍以外 樣品1〜6與樣品7相比，内部導體之剝離或斷線之產生率 較低。樣品6中，由於導電膏中構成分之含量較多，燒成 時大量磷成分從導電膏中向基板側擴散，故導電膏易過度 收縮，由此可推測内部導體易產生斷線、剝離。 又，樣品8及樣品9中，内部導體幾乎未產生剝離或斷 線。由此而言，於同種陶瓷生胚層之層間形成導電膏膜 時，導電膏膜並未受到不同方向之應力，故可知，不會出 現最初内部導體之剝離或斷線問題。反之，本發明係解決 於不同種類之陶瓷生胚層之層間形成有導電膏膜之態樣時 開始出現之問題。從電路設計或積層圖案之自由度而言， -19- 112849.doc 1331890 於不同種類陶瓷生胚層之芦 層&層間形成導電膏膜較有價值，姑 本發明之貢獻較大。 [實驗例2] 本實驗係用以顯示磷成分對陶究生胚層之收 制作用。 邶 首先，以與實驗例1同樣之方法 系陶瓷粉末之陶瓷生胚薄層。
其次’以焦磷酸銅90重量％、作為黏合劑之乙基纖維素 1重量％、作為溶劑之松油醇9重量％之含有比例，製作試 驗用敷料。於陶究生胚薄層一個主面之整個面上，塗佈厚 度為10 μη!之本試驗用漿料，並於還原環境中，在最高溫
製作含有Ba-Al-Si-O 度98(TC之條件下燒成！小時。將結果所獲得之基板作為第 1試驗基板。另-方面’不塗佈試驗用漿料，在與糾試驗 基板同樣之熱處理條件下燒成陶竞生胚薄層，將此作為第 2試驗基板。 圖8係表示第丨試驗基板之概略剖面圖。於第〗試驗基板 4 la上，在其上表面側形成白色層46。附帶說明的是，基 板為綠&。第1試驗基板41a勉曲成形成有白色層46之上表 面侧突出。並且，利用WDX(波長分散式χ射線分光裝置） 對該白色層46進行映射分析，檢測出從基板上表面側向基 板内側之濃度分佈降低之磷成分。此係指由於磷成分擴散 至第1試驗基板41a之上表面侧，相比於其下表面側，上表 面侧於基板平面方向之收縮受到抑制。 圓9係表不第2試驗基板之概略剖面圖。第2試驗基板42& H2849.doc •20· 1331890 燒製成平面形狀。此係指第2試驗基板42a之上表面側與下 表面側於基板平面方向之收縮程度相同。 如上所述’由第1試驗基板41a及第2試驗基板41b之比較 可知’藉由磷成分自基板一個主面之擴散，而使基板之收 縮得到部分性抑制。 [實驗例3]
本實驗係用以顯示導電膏膜中磷成分具有抑制陶瓷生胚 層翹曲之作用。 首先，以與實驗例1同樣之方法，製作於第丨陶瓷生胚層 上形成有第2陶瓷生胚層之厚度為4〇μιη之複合生胚薄層。 其次，與實驗例1同樣之方法，製作導電膏。再者，有 關焦磷酸銅粉末之含有比例，如下表2所示。
其次，於一片第丨陶瓷生胚層上印刷厚度為5 pm之導電 膏，並將未印刷有導電膏之多個複合生胚薄層積層於其下 方，進而將未印刷有導電膏之第！陶究生胚層積層於^下 方。繼而，將所獲得之積層體切斷，以製作長度丨cm、、寬 度1 cm、厚度0.36 mm之陶瓷生胚積層體。 圖1〇係將本實驗例之陶究生胚積層體之積層狀態分解雨 表示之概略剖面圖。如圖1G所示’陶£生胚積層㈣具谓 配置於最上層及最下層之第_生胚層51，與配置於其 間之複合生㈣層群58a、58be於最上層第⑽竟生胚層 51之整個面上’形成厚度為1〇 μηι之導電膏膜”。複合生 胚薄層58由第生胚層51與形成於第㈣究生胚層二上 之第2陶究生胚層52而構成。複合生胚薄層群W之： H2849.doc 2] 1331890 第1陶瓷生胚層51在下方，複合生胚薄層群58b之配置為第 1陶究生胚層51在上方。本實驗例中，使構成複合生胜薄 層群58a、58b之複合生胚薄層皆為7片。 再者，於本實驗例中，導電膏膜並非形成於第丨陶瓷生 胚層與第2陶瓷生胚層之層間，而是導電膏膜暴露出來。 此係為易於掌握第丨陶瓷生胚層上產生之翹曲現象之方便 處理。
對於每一個導電膏，製作1〇個上述陶瓷生胚積層體，且 在與實驗例1同樣之條件下，燒成各陶瓷生胚積層體。藉 此’製作下表2所示之陶究多層基板之樣品η〜丨？。 又’除未形成導電膏膜以外，以與樣品11〜17同樣之方 法，製作10個陶瓷多層基板之樣品18。 其次，對於陶瓷多層基板之各樣品，根據基板側面之形 狀來檢查基板之翹曲。圖丨丨係模式化表示陶瓷多層基板於 翹曲狀態之概略側面圖。如圖η所示，所謂變形量，係指 由h所表不的陶瓷多層基板6〇之底面中點與假想的連結基 板兩端面下端之直線中點之距離。各樣品之距離h利用尺 寸測里器來Ϊ測，並求出其平均值。結果於下表2所示。 再者，該距離值為正時，基板呈現凸狀，即翹曲成上側主 面突出。 [表2] 導電膏中焦磷暖銅之含有量 (重量。/。） 基板変形量(um) 備考
112849.doc -22- 1331890
未形成導電膏膜 *號項屬本發明之申請專利範圍以外 由表2可知，對於未形成有導電膏膜之樣品18，幾乎不 產生翹曲。另一方面，對於形成有未添加焦磷酸銅之導電 膏膜之樣品17，基板翹曲成凹狀。即可知，藉由形成導電 膏膜’而產生使基板彎曲成凹狀之應力。 該應力係因形成導電膏膜而促進第：陶瓷生胚層收縮 者。該應力在導電膏膜形成於第丨陶瓷生胚層與第2陶瓷生 胚層之層間時，產生作用，使導電膏膜從第2陶瓷生胚層 上剝離’因此導致燒成後内部導體剝離。 再者，该翹曲在導電膏膜形成於第丨陶瓷生胚層與第2陶 瓷生胚層之層間時，難以明顯呈現。此係由於第2陶瓷生 胚層幾乎未產生変形，故整體看去未產生輕曲1而，於 形成第2陶瓷生胚層時，導電膏臈受到第1陶瓷生胚層欲翹 曲之應力不變。 又，從樣品U〜16可知，隨著焦磷酸銅添加量之增加， 基板之起曲逐漸得到修正。即可知，因焦磷酸銅添加至導 電膏，使磷成分向第1陶瓷生胚層擴散，第丨陶瓷生胚層之 收縮得到部分性抑制’因此使基板魅曲成凹狀之應力得到 112849.doc -23- 緩和 【圖式簡單說明】 圖1係本發明之陶瓷 夕層基板之一例示的概略剖面圖。 圖2係將圖1所示之陶遂少麻甘2 之概略剖面圖。陶竞夕層基板部分放大並模式化表示 圖3係表示將安裝零件安裝 態的概略剖面圖。 於圖1之陶瓷多層基板上之 狀 圖4係本發明之陶究多層基板之製造方法中陶竞生 層體之—例示的概略剖面圖。 是生 圖5係表示實驗例1 m h 之陶瓷生胚積層體之積層 剖面圖。 胚積 狀態的概略 ▲圖6係表示實驗例1之樣品8中 態的概略剖面圖。 圖7係表示實驗例〗之樣中 中^貝/wm炙積層狀 態的概略剖面圖。 圖8係表示實驗例2中第！試驗基板之概略剖面圖。 圖9係表示實驗例2中第2試驗基板之概略剖面圖。 圖1 〇係將實驗例3中陶究生胚積層體之積層狀態分解 表示之概略剖面圖。 圖11係模式化表示實驗例3中陶瓷多層基板翹曲狀熊 概略側面圖。 w 圖12係表示先前之陶究多層基板之概略剖面圖。【主要元件符號說明】 10 陶瓷多層基板 陶瓷生胚積層體之積層狀 陶瓷生胚積層體之積層 而 之 I12849.doc •24· 1331890
11 第1陶瓷層 12 第2陶瓷層 13 内部導體 14 外部導體 15 通道導體 16a» 16b 磷成分層 17 安裝零件 20 陶瓷生胚積層體 21 第1陶瓷生胚層 22 第2陶瓷生胚層 23 導電膏膜
112849.doc -25-

Claims (1)

  1. 、申請專利範圍： 一種陶瓷多層基板，其特徵在於： 具傷： 第1陶瓷層，由第1陶瓷材料燒結而成； 第2陶竟層’以與上述第消竟層之 籍思 々八而 3有尚未燒結而維持原樣之第2陶瓷材料，該 陶究材料具有高於上述第1陶竞材料之燒結溫度；以及 之導體’其形成於上述第1陶瓷層與上述第2陶瓷層 !間；其中 藉由從上述第1陶瓷層向上述第2陶瓷層滲 :陶免材料之一部分’而將未燒結之上述第2陶究： 導：述！1陶究層含有填成分，其具有越離開上述内部 導體，/辰度越低之濃度梯度。 如請求項1之陶瓷多層其 ,.v 土板，其中上述内部導體含有磷 成分。 如清求項1或2之陶瓷 无夕層基板，其中於上述第1陶瓷層 述第2陶莞層之露出之表面形成有外部導體，且於 上述外部導體上安裝有安裝零件。 一種陶竞多層基板之製造方法，其特徵在於包含： ::生胚積層體之準備步驟與該陶究生胚 之燒 成步驟， 上述陶瓷生胚積層體具備· 第1陶瓷生胚層，其含有第1陶瓷材料； I9.doc 丄 第2陶究生胚層，其以與上述第！陶瓷生胚層之主面 相接之方式而積層，且含有第2陶瓷材料，該第2陶瓷 材料具有高於上述第1陶瓷材料之燒結溫度；以及 導電膏膜’其形成於上述第1陶究生胚層與上述第2 陶竟生胚層之層間，且含有磷或磷化合物， 上述陶瓷生胚積層體之燒成步驟係在上述第1陶究材 料燒結且上述第2陶瓷材料未燒結之溫度下燒成； 於上述陶瓷生胚積層體之燒成步驟中， 上述第1陶瓷材料之一部分從上述第丨陶瓷生胚層向 上述第2陶瓷生胚層滲透，且 磷成分從上述導電膏膜向上述第1陶瓷生胚層及上 述第2陶瓷生胚層擴散。 如請求項4之陶瓷多層基板之製造方法，其中上述破化 合物係焦磷酸銅。
    112849.doc
TW095125332A 2005-09-16 2006-07-11 Ceramic multilayer substrate and process for producing the same TW200714163A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005270703 2005-09-16

Publications (2)

Publication Number Publication Date
TW200714163A TW200714163A (en) 2007-04-01
TWI331890B true TWI331890B (zh) 2010-10-11

Family

ID=37864765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095125332A TW200714163A (en) 2005-09-16 2006-07-11 Ceramic multilayer substrate and process for producing the same

Country Status (6)

Country Link
US (1) US7691469B2 (zh)
JP (1) JP4096990B2 (zh)
CN (1) CN101268725B (zh)
DE (1) DE112006002451B4 (zh)
TW (1) TW200714163A (zh)
WO (1) WO2007032167A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011500948A (ja) * 2007-10-26 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 非対称誘電体膜
KR100896601B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
TW201037803A (en) * 2009-04-13 2010-10-16 High Conduction Scient Co Ltd Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor
JP5644945B2 (ja) * 2011-06-29 2014-12-24 株式会社村田製作所 多層セラミック基板およびその製造方法
WO2013018172A1 (ja) * 2011-07-29 2013-02-07 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
JP6065355B2 (ja) * 2011-09-20 2017-01-25 株式会社村田製作所 多層セラミック基板およびその製造方法
WO2013089128A1 (ja) * 2011-12-16 2013-06-20 株式会社村田製作所 導電性組成物、多層セラミック基板およびその製造方法
US20130229777A1 (en) * 2012-03-01 2013-09-05 Infineon Technologies Ag Chip arrangements and methods for forming a chip arrangement
WO2014104035A1 (ja) * 2012-12-27 2014-07-03 富士フイルム株式会社 反射基板
JP5941588B2 (ja) * 2014-09-01 2016-06-29 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
JP2017050391A (ja) * 2015-09-01 2017-03-09 株式会社デンソー 多層基板およびその製造方法
JP6614240B2 (ja) * 2015-09-18 2019-12-04 株式会社村田製作所 セラミック多層基板
JP2017220525A (ja) * 2016-06-06 2017-12-14 株式会社村田製作所 積層セラミック電子部品
JP2017220522A (ja) * 2016-06-06 2017-12-14 株式会社村田製作所 積層セラミック電子部品
WO2018037842A1 (ja) * 2016-08-22 2018-03-01 株式会社村田製作所 セラミック基板及び電子部品内蔵モジュール
US11667585B2 (en) 2018-09-19 2023-06-06 Apple, Inc. Ceramic substrate with glass fill for decoration and housing materials
KR102211998B1 (ko) * 2019-04-10 2021-02-04 주식회사 디아이티 상이한 열팽창 계수를 갖는 상하면을 구비한 다층 세라믹 기판 및 그의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868034A (en) 1988-02-11 1989-09-19 Heraeus Incorporated Cermalloy Division Non-oxidizing copper thick film conductors
US5130280A (en) * 1988-10-14 1992-07-14 Raychem Corporation Metal oxide dielectric dense bodies, precursor powders therefor, and methods for preparing same
US5188886A (en) * 1988-10-14 1993-02-23 Raychem Corporation Metal oxide dielectric dense bodies, precursor powders therefor, and methods for preparing same
JPH05242724A (ja) * 1992-02-27 1993-09-21 Taiyo Yuden Co Ltd 導電性ペースト
JPH06204512A (ja) * 1993-01-07 1994-07-22 Dai Ichi Kogyo Seiyaku Co Ltd 半導体基板用電極ペースト
TW341022B (en) * 1995-11-29 1998-09-21 Nippon Electric Co Interconnection structures and method of making same
JPH09241862A (ja) * 1996-03-01 1997-09-16 Murata Mfg Co Ltd 銅粉末及び銅ペースト並びにセラミック電子部品
JPH109226A (ja) * 1996-06-21 1998-01-13 Suzuki Motor Corp 板金製クランプ
JPH1092226A (ja) 1996-09-11 1998-04-10 Murata Mfg Co Ltd 導電性組成物
JPH10242644A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 導体回路付グリーンシートおよびその製造法並びにこれを用いた多層配線セラミック基板
JP3656484B2 (ja) 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP2002095244A (ja) * 2000-09-18 2002-03-29 Toshiba Corp レギュレータ回路
JP3669255B2 (ja) * 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体

Also Published As

Publication number Publication date
US20080156413A1 (en) 2008-07-03
CN101268725A (zh) 2008-09-17
JP4096990B2 (ja) 2008-06-04
CN101268725B (zh) 2012-07-18
TW200714163A (en) 2007-04-01
DE112006002451T5 (de) 2008-07-10
JPWO2007032167A1 (ja) 2009-03-19
WO2007032167A1 (ja) 2007-03-22
DE112006002451B4 (de) 2016-08-18
US7691469B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
TWI331890B (zh)
CN101416570B (zh) 多层陶瓷基板及其制造方法以及电子器件
JP5012899B2 (ja) 多層セラミック基板およびその製造方法
WO2005048667A1 (ja) 導電性ペーストおよび多層セラミック基板
JP4557417B2 (ja) 低温焼成セラミック配線基板の製造方法
JP2011040604A (ja) 積層型セラミック電子部品およびその製造方法
JP3517062B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3652196B2 (ja) セラミック配線基板の製造方法
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
WO2009119198A1 (ja) セラミック基板の製造方法
JP2005501795A (ja) セラミック基板の製造方法及びセラミック基板
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP4029163B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2002290043A (ja) セラミック配線基板の製造方法
JP2002176236A (ja) ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法
JP2004087989A (ja) 多層配線基板
JPH06169173A (ja) 窒化アルミニウム質基板の製造方法
JP5648682B2 (ja) 金属ベース基板
JP2012156314A (ja) 多層配線基板
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JP2000312057A (ja) 配線基板およびその製造方法
JP4099054B2 (ja) 銅メタライズ組成物、並びに、配線基板およびその製法
JP2005116337A (ja) 導電性ペースト、ビアホール導体及び多層セラミック基板