TWI328158B - - Google Patents

Description

1328158 ⑴ 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種根據ATA ( AT附件）卡片或CF ( 袖珍快閃記憶體）卡片等之規格之快閃記憶體卡片之所代 表之卡片型電子裝置等之半導體處理裝置；特別是關於一 種適用在能夠進行由於動作中之半導體處理裝置之非要求 之拔取所造成之資料破壞之防止或資料復原之技術上之有 效技術。 【先前技術】 在對於卡片擴充槽之ΑΤΑ卡片等之裝設及拔除檢測 ，使用在卡片內而進行下拉之端子和在卡片擴充槽內部而 進行上拉之端子間之對應端子。在卡片擴充槽來裝設卡片 而連接前述對應端子時，卡片擴充槽之對應端子係拔除至 接地，監視該對應端子之卡片擴充槽內之介面電路係檢測 卡片之裝設，而對卡片開始進行動作電源之供應。在卡片 之拔除時，首先根據前述對應端子分離，卡片擴充槽之介 面電路會檢測成爲該端子的電源電壓，藉此檢測卡片拔除 。卡片擴充槽之介面電路係檢測卡片拔除而停止動作電源 之供應（參考專利文獻1 )。 【專利文獻1】 日本特開2000 — 992 1 5號公報（第5圖） 【發明內容】 -5- (2)1328158

【發明所欲解決之課題】 但是，前述先前技術係並無就由於利用 成之電源中斷而在卡片側所產生之意外，來 果藉由本發明人之檢討的話，則正在快閃記 行資料之寫入時，拔除卡片而中斷動作電源 低電源電壓中，僅在記憶體部而持續地進行 時，會有對於記憶體部來造成不良影響之狀 在進行寫入處理前之消除處理時，在中斷動 有過度消除狀態之非揮發性記憶體胞呈殘留 在此，所謂過度消除狀態之非揮發性記憶體 態之記憶體胞之臨限値電壓超過應該包含之 布而改變記憶體胞之臨限値電壓之狀態；例 之臨限値電壓分布位處於低電壓側之狀態下

乍 IU 爲臨限値電壓更加低於臨限値電壓分布之電

壓狀態之記憶體胞。在例如臨限値電壓成爲負 體胞，即使是在字元線來施加非選擇位準之 ον )，記憶體胞係也成爲ON (導通）狀態而 動電流。在此種過度消除記憶體胞成爲正常 )狀態時，共有這個和位元線之記憶體胞係篛 。相對於此，爲了不殘留過度消除記憶體胞， 採取能夠在掌握過度消除記憶體胞發生之可射 復原或救濟處理，或者是能夠在後面切除有鍺 性之電路部分等之對策。 因此，也可以藉由Ο具有預備蓄電池、〇 片拔除所造 行考慮。如 體卡片來進 供應，在降 料寫入動作 發生。例如 電源時，會 狀態發生。 係指消除狀 限値電壓分 在消除狀態 係指例如成 而成爲負電 電壓之記憶 電壓（例如 在通道，流 • ON (導通 生錯誤動作 因此，必須 性後而進行 誤動作可能 具有容量大 -6- (3) (3)1328158 之蓄電池、❻資料區域之雙重化和❻對於使用者之注意徹 底等而進行處理。但是，G在小型卡片，沒有搭載預備蓄 電池之容積餘地。此外，原價也上升。Ο容量大之蓄電池 也相同於〇)。Ο資料之管理方式變得複雜。（¾不可能進行 對於全部使用者之徹底。 本發明之目的係提供一種可以比較容易消除因卡片拔 除所造成的電源中斷而導致的不良情況之以卡片型電子裝 置所代表之半導體處理裝置。 本發明之其他目的係提供一種可以配合記憶體或資料 管理方式等而對於因卡片拔除所造成之電源中斷而導致的 不良情況進行對策之以卡片型電子裝置爲代表的半導體處 理裝置。 本發明之前面敘述以及其他目的和新的特徵係由本說 明書之記載和附件圖式而明白地顯示。 [用以解決課題之手段] 如果簡單地說明在本案之所揭示之發明中之具代表性 者之槪要的話，則正如以下敘述。 [1]半導體處理裝置、例如卡片型電子裝置（1)係具 有介面控制電路（4)和處理電路（5)，裝設在外部裝置 '例如卡片擴充槽（11)而接受動作電源之供應。作爲消 除由於利用卡片拔除所造成之電源中斷而導致之意外之第 1形態係前述介面控制電路在由卡片擴充槽來進行拔除時 ’在來自卡片擴充槽之電源供應中斷前，檢測在由卡片擴 (4) (4)

1328158 充槽之特定端子（PI、Pvs2 )來分離之第1外部端子 、Fvs2 )所產生之電位變化，在動作狀態之處理電路 示結束處理。可以藉由前面敘述而在完全地中斷電源 前，使得卡片型電子裝置本身自行地進行結束處理。 作爲第2形態係前述介面控制電路在由卡片擴充 進行拔除時，在來自卡片擴充槽之電源供應中斷前， 在由卡片擴充槽之特定端子來分離之第1外部端子所 Φ之電位變化，保存顯示電源中斷發生之旗標於非揮發 鎖電路（25)。可以藉由前面敘述而使得介面控制電 電源投入後，檢查旗標，判別有無電源中斷之發生， 電源中斷時，檢測處理電路之異常，配合需要來進行 處理。 作爲第3形態係前述介面控制電路在由卡片擴充 進行拔除時，在來自卡片擴充槽之電源供應中斷前， 在由卡片擴充槽之特定端子來分離之第1外部端子所 之電位變化，啓動處理電路、例如充電泵電路（30) 償處理電路之動作電源》可以藉由前面敘述而拉長一 完全地中斷電源供應爲止之時間，使得在這期間完成 處理係變得容易。例如充電泵電路之電源電路係可以 就內藏於處理電路或者是增設於這個專用之任何一種 爲了也將對於動作狀態處理電路之結束處理之指 況迅速地通知至主機裝置，因此，設置連接於前述f 部端子之監視端子（H2 )。前述監視端子係能夠在 裝置監視於前述第1外部端子所產生之電位變化之端^ (H1 ，指 供應 槽來 檢測 產生 性閂 路在 在有 復原 槽來 檢測 產生 而補 直到 必要 原本 〇 示狀 ! 1外 主機 -8 - (5) (5)1328158 [2] 作爲電源中斷檢測之第1形態係前述第1外部端子 (H1)在重設指示之解除後而成爲第1電壓之重設端子， 使得前述重設端子經由電阻元件（7)而連接在第2外部端 子（Hvd)，使得前述第2外部端子由卡片擴充槽而供應 極性相反於前述第1電壓之反極性之第2電壓。 作爲第2形態係前述第1外部端子在處理電路之動作狀 態而成爲第1電壓之外部端子，使得前述外部端子經由電 阻元件而連接在第2外部端子，使得前述第2外部端子由卡 片擴充槽而供應極性相反於前述第1電壓之反極性之第2電 壓。前述外部端子係可以間接地顯示例如處理電路在動作 中之訊號端子。 在前述第1及第2形態，前述第1電壓係電路之接地電 壓（GND)，第2電壓係電源電壓（Vdd )，第2外部端子 係外部電源端子（Hvd )。也可以是其相反。也就是說， 前述第1電壓係電源電壓（Vdd)，第2電壓係電路之接地 電壓（GND)，第2外部端子係接地源端（Hvs)。 作爲電源中斷檢測之第3形態係第1外部端子成爲複數 個接地端子（Fvsl、Fvs2)中之1個（Fvs2)，前述1個接 地端子成爲經由電阻元件（7)而連接在電源端子（Fvd) 〇 不論是在電源中斷檢測之任何一種形態，電源供應端 子係在對於卡片擴充槽之對應端子而分離第1外部端子後 ’來進行分離。 [3] 在本發明適用於非揮發性記憶體卡片之狀態下， (6) 1328158 前述處理電路係可以呈電氣地進行消除及寫入之非揮發性 記憶體（5 )，前述介面控制電路係進行外部介面控制和 對於前述非揮發性記憶體之記憶體控制的控制電路（4 ) 〇 此時，前述結束處理係例如使得消除及寫入處理途中 之非揮發性記億體胞之臨限値電壓一致於特定之臨限値電 壓分布之處理。即使是在資料之寫入途中，產生不希望之 φ電源中斷，也不會殘留過度消除狀態之記憶體胞。 作爲其他例子之前述結束處理係將能夠辨識消除及寫 入處理途中之非揮發性記憶體胞之塊段（消除及寫入單位 )之辨識旗標來安裝於快閃記憶體而進行保存之處理。可 ： 以藉此而使得介面控制電路在電源投入後，檢查非揮發性 記憶體上之辨識旗標，在消除及寫入處理途中，判別有無 電源中斷之發生，配合資料管理方式等，來進行記憶體塊 段之代替等之復原處理，以便對於此種記憶體塊段，不產 β生由於過度消除所造成之意外。 可以合倂使用對於辨識旗標之安裝以及消除和寫入處 理途中之非揮發性記憶體胞之完全執行處理。 [4]藉由本發明之其他觀點所造成之半導體處理裝置 、例如卡片型電子裝置係具有：能夠自由裝卸於外部裝置 、例如卡片擴充槽之對應端子之複數個外部端子、連接於 前述複數個外部端子之第1處理電路（4)、接受前述第i 處理電路控制之第2處理電路（5)、以及連接前述複數個 外部端子內之第1外部端子和第2外部端子之電阻元件（7 -10- (7) (7)1328158 )。前述第1外部端子係在第2處理電路之動作狀態而成爲 第1電壓。前述第2外部端子係接受第2電壓。前述第1處理 電路係在由前述卡片擴充槽來進行脫離時，在中斷來自卡 片擴充槽之電源供應前，檢測前述第1外部端子由前述第1 電壓變化至第2電壓，進行響應於這個之處理。響應之處 理係前述結束處理之指示等。 前述第1外部端子係例如在重設指示之解除後而成爲 第1電壓之重設端子。 例如前述第2處理電路係可以呈電氣地進行消除及寫 入之非揮發性記憶體，前述第1處理電路係進行外部介面 控制和對於前述非揮發性記億體之記憶體控制的控制電路 〇 藉由本發明之另外其他觀點所造成之半導體處理裝置 、例如卡片型電子裝置係具有：能夠自由裝卸於外部裝置 、例如卡片擴充槽之對應端子之複數個外部端子、連接於 前述複數個外部端子之第1處理電路、接受前述第1處理電 路控制之第2處理電路、以及連接前述複數個外部端子內 之第1外部端子和第2外部端子之電阻元件。前述第1外部 端子係複數個接地端子內之1個。前述第2端子係電源端子 。前述第1處理電路係在由前述卡片擴充槽來進行脫離時 ，在中斷來自卡片擴充槽之電源供應前，檢測前述第1外 部端子由電路之接地電壓變化至電源電壓，進行響應於這 個之處理。例如前述第1外部端子係在由卡片擴充槽來進 行拔除時，具有比起其他接地端子還更加迅速地分離於卡 -11 - (8) 1328158 片擴充槽之對應端子之配置。 【實施方式】 [發明之最佳實施形態] 在第1圖，例舉成爲本發明之半導體處理裝置之某一 例子之快閃記憶體卡片。該圖所示之快閃記憶體卡片係例 如根據 PCMCIA ( Personal Computer Memory Card 0 International Association (個人電腦記憶體卡片國際協會 ))規格之PC卡片之一種。 快閃記憶體卡片1係在卡片基板2搭載介面端子部3、 控制器4以及成爲可以呈電氣地進行消除及寫入之非揮發 性記億體一種之快閃記憶體5所構成。介面端子部3係裝卸 在設置於個人電腦等之卡片主機裝置10上之卡片擴充槽11 。介面端子之種類和物理構造係依照記億體卡片所根據之 規格而決定。例如在介面端子部3，設置電源端子Hvd、 β接地端子Hvs、卡片檢測端子Hcd及複數個訊號端子HI 〜Hn。在訊號端子HI〜Ηη，包含塊段訊號端子。在卡片 ' 擴充槽11，設置作爲對應於這些之端子之電源端子Pvd、 接地端子Pvs、卡片檢測端子Pcd及複數個訊號端子P1〜 Pn。例如卡片擴充槽1 1側之介面端子Pvd、Pvs ' Pcd、P1 〜Pn係藉由接腳所構成，記憶體卡片側之介面端子Hvd 、Hvs、Hcd、HI〜Hn係藉由接腳所插入之孔洞而構成。 藉由孔洞所構成之介面端子Hvd、Hvs、Hcd、H1〜Hn之 前端部係成爲一致。藉由接腳所構成之介面端子Pvd、 1328158 ⑼

Pvs、Pcd、P1〜Pn係電源系端子Pvd、Pvs之前端部變得 最突出，接著，依照訊號端子PI〜Pn、卡片檢測端子 Hcd之順序而變短。 卡片擴充槽11之介面端子Pvd、Pvs、Pcd、P1〜Pn係 連接在省略圖示之卡片控制部，進行卡片裝設分離之檢測 、配合卡片裝設分離檢測之電源供應及停止之控制以及訊 號介面控制。並無特別進行圖示，但是，在記億體卡片內 ，卡片檢測端子Hcd係進行下拉，在卡片擴充槽內部，卡 片檢測端子Pcd係進行上拉。在卡片擴充槽1 1裝設記憶體 卡片1而連接前述對應端子Hcd和Pcd時，卡片擴充槽11 之端子Pcd係拔除至電路之接地電壓（地線電壓）GND， 監視該對應端子之卡片擴充槽11內之介面電路係檢測卡片 之裝設而在記憶體卡片1，開始進行動作電源之供應。在 記憶體卡片1之拔除時，根據前述卡片檢測端子Pcd和 Hcd分離，卡片擴充槽11之介面電路會檢測成爲該端子的 電源電壓，藉此檢測卡片之拔除。卡片擴充槽11之介面電 路係檢測卡片之拔除而停止動作電源之供應。 在記憶體卡片1，控制器4和快閃記憶體5係連接在電 源端子Hvd和接地端子Hvs，由卡片擴充槽11而接受動作 電源之供應。控制器4係進行和主機裝置間之介面控制， 此外，對於快閃記憶體5而進行記億體介面控制。 快閃記億體5係具有能夠呈電氣地進行消除及寫入之 許多非揮發性記億體胞來進行矩陣配置之記憶體墊。前述 非揮發性記億體胞係並無特別限制，但是，成爲具有源極 -13- (10) 1328158

(源極線連接）、汲極（位元線連接）、通道、相互地進 行絕緣及堆積在通道上之浮閘以及控制閘極（字元線連接 )之堆疊閘極構造。例如藉由在字元線，施加負的高電壓 ，由浮閘來拔除電子至井區域而進行消除處理；此外，對 於字元線電壓，施加正的高電壓，由汲極區域而植入熱載 體至浮閘，進行寫入處理。在消除處理和寫入處理，由後 面之控制閘極所觀看之臨限値電壓係變得不同，藉由該不 同而進行資訊記憶。 控制器4係使得快閃記憶體5成爲硬碟互換之檔案記憶 體而進行存取控制。例如以扇區單位而可自由存取地對於 快閃記憶體5之資料區域來進行位址管理，同時，進行替 代扇區對於不良扇區之分配控制等。在對於快閃記憶體5 之存取，使用物理位址，進行消除處理、寫入處理、讀出 處理之存取控制。 就記憶體卡片1本身自行地檢測來自卡片擴充槽1 1之 拔除之構造而進行說明。在第1圖之例子，訊號端子H1係 對於電源端子H vd，藉由電阻元件7而進行上拉。訊號端 子H1係在連接於卡片主機裝置10之對應端子P1時、在來 自卡片主機裝置1〇之重設指示之解除後而成爲接地電壓 GND之重設端子。重設端子P1係成爲輸出端子，在卡片 主機裝置10檢測記億體卡片1之裝設時，使得重設端子P1 變化成爲高位準之脈衝狀，對於控制器4進行初期化。然 後，重設端子P1係一直維持低位準。在該意思，可以響 應於來自控制器4之指示而使得快閃記億體5在進行消除及 -14 - (11) (11)1328158 寫入處理等之忙碌狀態中，定位於成爲低位準之1個訊號 〇 在第2圖，顯示將記憶體卡片1裝設在卡片主機裝置1〇 之狀態。在第2圖，於重設端子P1和接地端子Pvs間，圖 示有開關，但是，該開關係呈示意地顯示用以在重設解除 後、成爲ON (導通）狀態而使得重設端子P1成爲低位準 之電路要素。 在第2圖之狀態，重設端子H1係維持接地電壓GND。 在由卡片主機裝置10而拔除記億體卡片1時’首先在最初 ，卡片檢測端子Hcd係由卡片擴充槽1 1之對應端子Pcd來 進行分離，卡片主機裝置1〇之卡片控制器係停止對於端子 Pvd之動作電源之供應。即使是停止動作電源之供應，也 由於卡片主機裝置10側之電源供應系之寄生電容成分而在 實際上，使得端子Pcd、Pvd之電源電壓降低係比較花費 時間。在這當中，首先使得重設端子H1由卡片主機裝置 10之訊號端子P1脫離。藉此而使得重設端子H1經由電阻 元件7而施加電源電壓Vdd，反轉於高位準。重設端子H1 之高位準係保持在閂鎖電路22，藉由閂鎖電路22之輸出訊 號23而在快閃記憶體5，指示結束處理。然後，此外，還 拔除記憶體卡片1，一直到由卡片擴充槽11之端子Pvd、 Pvs而脫離記憶體卡片1之端子Hvd、Hvs爲止，花費時間 ，在這當中，快閃記憶體5係響應於前述指示而完成結束 處理。 前述結束處理係例如使得消除及寫入處理途中之非揮 -15- (12) 1328158 發性記憶體胞之臨限値電壓來一致於特定之臨限値電壓分 布之處理（也稱爲寫完處理）。在此，結束處理之指示訊 號23係快閃記億體5之重設訊號（reset)。快閃記億體5係 在消除處理或寫入處理之途中而判定重設訊號時，進行寫 完處理。例如在快閃記憶體而對於字元線單位之記億體胞 來進行消除及寫入時，所謂寫完處理係對於過度消除或接 近於此之消除狀態之記憶體胞而進行輕度寫入之處理。所 Φ謂輕度寫入係使得寫入高電壓施加時間更加短於一般寫入 處理之寫入處理，使得消除對象之記憶體胞中之臨限値電 壓成爲負電壓之記憶體胞之臨限値電壓來提高至正電壓爲 止之處理。在字元線單位來進行消除及寫入之狀態下，在 字元線來施加寫入電壓之狀下，在臨限値電壓成爲負電壓 之記憶體胞，施加於儲存有電荷之電荷儲存層之電位差係 更加大於施加在臨限値電壓成爲正電壓之記憶體胞之電荷 儲存層之電位差，因此，越是臨限値電壓成爲負電壓之記 ^憶體胞，則越加迅速地進行寫入。在寫完處理，使得過度 消除狀態、特別是使得臨限値電壓成爲負電壓狀態之記憶 體胞之臨限値電壓來成爲正電壓係作爲目的，因此，可以 比起一般之寫入處理，還更加縮短寫入電壓之施加時間。 可以藉此而使得快閃記憶體卡片1在完全地中斷電源供應 前，即使是在資料之寫入途中，發生不希望之電源中斷， 也自行地進行處理而不殘留過度消除狀態之記億體胞。 作爲其他之結束處理係安裝及保存能夠辨識消除和寫 入處理途中之非揮發性記億體胞之塊段之辨識旗標。辨識 -16- (13) (13)Ϊ328158 旗標之收納場所係可以是快閃記憶體之辨識旗標專用區域 ，也可以是扇區管理區域。在扇區管理區域之狀態下，必 須保證藉由後面之電源投入而進行讀出。在該意思，使用 辨識旗標專用區域者係得到比較高之可靠性。此時之結束 處理之指示係也可以施加成爲對於快閃記憶體5之重設訊 號（reset)。在判定該重設訊號（reset)時，如果是在 消除處理或寫入處理中的話，則可以進行收納前述辨識旗 標之結束處理。可以藉此而使得控制器4在電源投入後， 檢査快閃記憶體5上之辨識旗標，在消除及寫入處理途中 ，判斷有無產生電源中斷之記憶體塊段，配合資料管理方 式等而進行記憶體塊段之替代等之復原處理，以便對於此 種記憶體塊段，不產生由於過度消除所造成之意外。 可以併用辨識旗標之安裝以及對於消除及寫入處理途 中之非揮發性記憶體胞之完全執行處理。可以減少扇區之 替代，能夠抑制替代扇區之消耗。 在第4圖，顯示結束處理之指示通路之其他例子。在 控制器4，設置介面控制及記憶體控制用微電腦20。微電 腦20之控制暫存器（省略圖示）之1個位元係具有用以設 定卡片拔除檢測功能是否有效之設定位元。該設定位元係 成爲邏輯値” 1 ”而使得卡片拔除檢測功能變得有效。該有 效位元訊號係和端子H1之訊號一起輸入至2個輸入邏輯値 (AND)閘極21，藉由D型閂鎖電路22之時鐘端子而接受 其輸出。D型閂鎖電路22之資料端子D係連接在接地端子 Vss，由其輸出端子Q而輸出對於快閃記億體之重設訊號 (14) 1328158 23 ( reset )。快閃記憶體卡片1係對於卡片擴充槽1 1不容 許任意之裝卸，也具有完全互換於硬碟之用途，在此時， ，結束處理之指示係完全成爲不用。在此時，設定位元係 可以進行邏輯値”〇”之固定。 在第5圖，顯示設置結束處理之監視端子之例子。爲 了也迅速地將快閃記億體5之結束處理之指示狀況來通知 卡片主機裝置1 〇，因此，設置連接於前述外部端子Η 1之 #監示端子Η2。前述監示端子Η2係能夠在卡片主機裝置1〇 監視前述外部端子Η1所產生之電位變化之端子。可以藉 此而使得卡片主機裝置1〇進行寫入資料之等待迴避等，能 夠再度地寫入電源中斷時之資料。此外，可以就消除及寫 入處理中之卡片拔除禁止而促成使用者注意。 就來自卡片擴充槽Π之拔除檢測之其他構造而進說明 。在第6圖之例子，訊號端子Η1係在接地端子Hvs，藉由 電阻元件7而進行下拉。供應至訊號端子H1之重設訊號 ^ RS T係以相反於前面敘述之低位準脈衝而指示重設處理， 然後，維持在高位準。在第6圖，顯示記憶體卡片1裝設在 " 卡片主機裝置1 〇之狀態。在該狀態，訊號端子Η 1係維持 電源電壓Vdd。正如在第7圖所示，在由卡片主機裝置1〇 而拔除記憶體卡片1時，首先在最初，卡片檢測端子Hcd 係由卡片擴充槽11之對應端子Pcd來分離，卡片主機裝置 10之卡片控制器4係停止對於端子Pvd之動作電源之供應 。即使是停止動作電源之供應，也會由於卡片主機裝置10 側之電源供應系之寄生電容成分而使得在實際上，爲了降 -18- (15) (15)1328158 低端子Pvd、Hcd之電源電壓’因此，花費比較多之時間 。在這當中，首先使得訊號端子H1由卡片主機裝置10之 訊號端子P1來脫離。藉此而使得訊號端子H1經由電阻元 件7，來施加接地電壓GND，反轉於低位準。端子H1之低 位準係保持在閂鎖電路22，藉由閂鎖電路22之輸出訊號23 而對於快閃記憶體5，來指示結束處理。然後，此外，拔 除記憶體卡片1，由卡片擴充槽1 1之端子Pvd、Pvs開始而 使得卡片之端子Hvd、Hvs脫離爲止，花費時間，快閃記 憶體5係響應於前述指示而完成前述同樣之結束處理》 就來自卡片擴充槽11之拔除檢測之其他構造而進說明 。在第8圖之例子，檢測由於卡片拔除所造成之訊號端子 H1電位變化之方面係相同於前述例子，控制器4係保存響 應於該電位變化而顯示電源中斷產生之旗標。保存處係並 非快閃記億體5而成爲控制器4內部之非揮發性閂鎖電路25 。非揮發性閂鎖電路25係在各個位元來採用相同於快閃記 憶體5之同樣非揮發性記憶體胞所構成。控制器4係企圖在 由卡片主機裝置10而拔除記憶體卡片1時，在訊號端子H1 之位準發生反轉時，於前述非揮發性閂鎖電路25，保存顯 示電源中斷產生之旗標和扇區位址。控制器4係可以在電 源投入後，檢查前述旗標，判別有無電源中斷之發生，在 具有電源中斷時，判別快閃記憶體5之電源中斷發生扇區 之異常，配合需要來進行扇區替代等之復原處理。 就來自卡片擴充槽11之拔除檢測之其他構造而進說明 。在第9圖之例子，檢測由於記億體卡片1之拔除所造成之 -19- (16) 1328158 訊號端子Η 1電位變化之方面係相同於前述例子’控制器4 係響應其電位變化，啓動充電泵電路3 0而補償快閃記憶體 5之動作電源。由前面敘述而得知：能夠拉長完全地中斷 電源供應爲止之時間，在這當中，容易完成必要之處理。 充電泵電路30係可以原本就內藏在快閃記憶體5或者是增 設於這個專用之其中某一個。 在第10圖，例舉成爲本發明之卡片型電子裝置之其他 φ例子之快閃記憶體卡片。該圖所示之快閃記憶體卡片係例 如根據MMC( Multi Medium Card (多媒體卡片））之規 格。 快閃記憶體卡片1係在卡片基板2搭載介面端子部3、 控制器4以及成爲可以呈電氣地進行消除及寫入之非揮發 性記億體一種之快閃記憶體5所構成。介面端子部3係裝卸 在設置於個人電腦等之卡片主機裝置10上之卡片擴充槽11 。介面端子之種類和物理構造係依照記憶體卡片所根據之 Ο規格而決定。例如在介面端子部3，設置電源端子Fvd、 接地端子FvSl、Fvs2及複數個訊號端子F1〜F4。在卡片 ' 擴充槽11，設置作爲對應於這些之端子之電源端子Pvd、 接地端子Pvsl、Pvs2及複數個訊號端子P1〜Pn。例如卡 片擴充槽11側之介面端子Pvd、Pvsl、Pvs2、P1〜Pn係藉 由接腳所構成，記憶體卡片側之介面端子Fvd、Fvsl ' Fvs2、F1〜F4係藉由接腳所插入之孔洞而構成。藉由孔洞 所構成之介面端子Hvd、Hvs、Hcd、H1〜Hn之前端部係 成爲一致。藉由平面所構成之電源系端子Fvd、F vs 1、 -20- (17) (17)1328158

Fvs2以及對應於此之電源系介面端子Pvd、Pvsl、Pvs2間 之連接分離係Fvd、Fvsl和Pvd、Pvs間之連接分離比起 Fvs2和Pvs2間之連接分離還更加地前面。總而言之，在 將記憶體卡片1插入至卡片擴充槽1 1時，Pvsl、Pvd係首 先連接在Fvsl、Fvd’然後，Pvs2連接於Fvs2。在拔除時 ，相反地，在 Pvs2由 Fvs2來分離後，Pvsl、Pvd係由 Fvsl' Fvd來分離。例如端子Pvs2係比起端子Pvd、Pvsl 還更加短1 m m。 卡片擴充槽11之介面端子 Pvd、Pvsl、Pvs2、Pl〜P4 係連接在省略圖示之卡片控制部，進行：卡片裝設分離之 檢測、配合於卡片裝設分離檢測之電源供應及停止之控制 、以及訊號介面控制。 在記憶體卡片1，控制器4及快閃記憶體5係連接在電 源端子Fvd和接地端子Fvs，由卡片擴充槽11而接受動作 電源之供應。控制器4係進行和卡片主機裝置1 0間之介面 控制，此外，對於快閃記億體5而進行記憶體介面控制。 快閃記億體5係相同於前面敘述，具有能夠呈電氣地 進行消除及寫入之許多非揮發性記憶體胞來進行矩陣配置 之記憶體墊，可以在前述非揮發性記億體胞，施加高電壓 而進行消除及寫入。 控制器4係使得快閃記憶體5成爲硬碟互換之檔案記憶 體而進行存取控制。例如以扇區單位而可自由存取地對於 快閃記憶體5之資料區域來進行位址管理，同時，進行替 代扇區對於不良扇區之分配控制等。在對於快閃記憶體5 -21 - (18) 1328158 之存取，使用物理位址，進行消除處理、寫入處理、讀出 處理之存取控制。 就記憶體卡片1本身自行地檢測來自卡片擴充槽11之 拔除之構造而進行說明。在第1 0圖之例子’端子Fvd係對 於電源端子Fvsl ’藉由電阻元件7而進行上拉。 在記憶體卡片1裝設於卡片主機11之狀態下’端子 Fvsl係維持接地電壓GND。在企圖由卡片主機裝置1〇來 φ拔除記憶體卡片1時，端子Fvsl係由卡片主機裝置1〇之訊 號端子P1來脫離。藉此而使得訊號端子Fvsl經由電阻元 件7而施加電源電壓Vdd，反轉於高位準。端子Fvsl之高 位準係保持在閂鎖電路22，藉由閂鎖電路22之輸出訊號23 而在快閃記憶體5，指示結束處理。然後，此外，還拔除 記憶體卡片1，一直到由卡片擴充槽11之端子Pvd、Pvs2 而脫離記憶體卡片1之端子Fvd、Fvs2爲止，花費時間， 在這當中，快閃記憶體5係響應於前述指示而完成結束處 隹理。 以上，根據實施形態而具體地說明藉由本發明人所完 ' 成之發明，但是，本發明係並非限定於此，當然也可以在 不脫離其要旨之範圍內而進行各種改變。 例如可以採用在非揮發性記憶體胞具有源極（源極線 連接）、汲極（位元線連接）、通道、相互鄰接於前述通 道上並且互相地進行絕緣形成之選擇閘極（字元線連接） 以及記憶體閘極（記憶體閘極控制線連接）的分割閘極構 造等。非揮發性記憶體之資訊記憶係除了臨限値電壓不同 -22- (19) (19)1328158 以外，也成爲可以藉由載體對於氮化矽膜等之電荷陷阱膜 之陷阱位置之不同決定記憶資訊之形成。此外’ 1個非揮 發性記憶體胞所記億之資訊量係不限定在1個位元’可以 成爲2個位元以上。 在卡片型電子裝置適用於快閃記憶體卡片之狀態下’ 卡片規格係不限定在前述例子’能夠適用在其他各種規格 之卡片》 卡片型電子裝置係不限定在快閃記憶體卡片’可以是 SRAM (Static Random Access Memory (靜態隨機存取記 憶體））卡片、LAN ( Local Area Network (區域網路） )卡片、數據機卡片、圖形卡片等。在該狀態下’如果具 有記憶控制資訊之非揮發性記憶裝置的話，則可以對於該 部分，相同於快閃記憶體卡片而指示前述結束處理。本發 明係也可以適用在不搭載非揮發性記憶體之卡片型電子裝 置。例如可以在通訊卡片，於送訊途中，在進行不希望之 卡片拉出時，將電源中斷錯誤碼來送訊至送訊處，此外， 或者是在通訊卡片，於送訊途中，在進行不希望之卡片拉 出時，將收訊錯誤碼來送訊至送訊處，以便於達到再送處 理之圓滑化。 本發明係也可以廣泛地適用在可移動式媒體等之各種 卡片型電子裝置等之半導體處理裝置》 [發明之效果] 如果簡單地說明藉由在本案所揭示之發明中之具代表 -23- (20) 1328158 性者而得到之效果的話，則正如以下敘述。 也就是說，在完全地中斷電源供應前，可以藉由在卡 片型電子裝置所代表之半導體處理裝置本身自行而檢測拔 除，一直到電源中斷爲止以前，來應付於此。因此，如果 是記憶體卡片的話，則可以配合記憶體或資料管理方式而 採取中斷對策。可以藉此而具有預備蓄電池，或者是即使 不具有大電容器，也能夠有助於原價減低及小型輕量化。 〇可以減少由於電源中斷所造成之不良，提高卡片型電子裝 置等之半導體處理裝置之可靠性。 【圖式簡單說明】 第1圖係顯示成爲本發明之半導體處理裝置之某一例 子之快閃記憶體卡片和卡片擴充槽之槪略方塊圖。 第2圖係顯示將記憶體卡片裝設在卡片主機之狀態之 槪略方塊圖。

第3圖係顯示仍然在藉由裝設在卡片主機之記億體卡 片之拔除來保持電源端子連接之狀況下而分離重設端子 過渡狀態之槪略方塊圖。 第4圖係顯示結束處理之指示通路之其他例子之記憶 體卡片之槪略方塊圖。 第5圖係顯示設置結束處理之監視端子之例子之記憶 體卡片之槪略方塊圖。 第6圖係顯示訊號端子H1之極性不同於第1圖之狀態 之例子之記憶體卡片之槪略方塊圖。 • 24 - (21) (21)1328158 第7圖係顯示仍然在藉由裝設在卡片主機之第6圖之記 憶體卡片之拔除來保持電源端子連接之狀況下而分離重設 端子之過渡狀態之槪略方塊圖。 第8圖係具備來自卡片擴充槽之拔除檢測之其他構造 之記憶體卡片之槪略方塊圖。 第9圖係具備來自卡片擴充槽之拔除檢測之另外其他 構造之記億體卡片之槪略方塊圖。 第10圖係作爲本發明之半導體處理裝置之其他例子而 依據不同於第1圖之卡片規格之快閃記憶體卡片之槪略方 塊圖。 [圖號說明] F v d 電源端子 F v s 接地端子 F v s 1 、F v s 2 接地端子 GND 接地電壓（地線電壓） Hvd、 P v d 電源端子 Hvs、 P v s 接地端子 Hcd、 Pcd 卡片檢測端子 HI〜 Η η、P 1 〜P n 訊號端子 Q 輸出端子 Vdd 電源端子 V ss 接地端子 1 快閃記憶體卡片 -25- (22) 1328158 (22)

2 卡片基板 3 介面端子部 4 控制器 5 快閃記憶體 7 電阻元件 10 主機裝置 11 卡片擴充槽 20 微電腦 22 D型閂鎖電路 2 3 輸出訊號 25 非揮發性閂鎖電路 3 0 充電泵電路

-26-

Claims (1)

1328158 年〉月丨严日修正本 (ϋ 拾、申請專利範圍 1. 一種半導體處理裝置，係具有介面控制電路和處理 電路並且裝設在外部裝置而接受動作電源供應之半導體處 理裝置，其特徵爲：前述介面控制電路係於該半導體處理 裝置從外部裝置拔除時，在來自外部裝置的電源供應中斷 前，檢測出在從外部裝置的特定端子分離之第1外部端子 所產生的電位變化，對動作狀態之處理電路指示結束處理 ，前述第1外部端子係複數個接地端子中之1個，前述1個 接地端子係經由電阻元件來連接於電源端子。 2. —種半導體處理裝置，係具有介面控制電路和處理 電路並且裝設在外部裝置而接受動作電源供應之半導體處 理裝置其特徵爲：前述介面控制電路係於該半導體處理裝 置從外部裝置拔除時，在來自外部裝置的電源供應中斷前 ，檢測出在從外部裝置的特定端子分離之第1外部端子所 產生的電位變化，保存顯示電源中斷發生的旗標，前述第 1外部端子係在重設指示的解除後成爲第1電壓之重設端子 ，前述重設端子係經由電阻元件來連接於第2外部端子， 前述第2外部端子係由外部裝置來供應與前述第1電壓反極 性的第2電壓。 3. —種半導體處理裝置，係具有介面控制電路和處理 電路並且裝設在外部裝置而接受動作電源供應之半導體處 理裝置其特徵爲：前述介面控制電路係於該半導體處理裝 置從外部裝置進行拔除時，在來自外部裝置的電源供應中 斷前，檢測出在從外部裝置的特定端子分離之第1外部端 -27- (2) 1328158 子所產生的電位變化，啓動處理電路來補償處理電路的動 作電源，前述第1外部端子係在處理電路的動作狀態中成 爲第1電壓的外部端子，前述外部端子係經由電阻元件來 連接於第2外部端子，前述第2外部端子係由外部裝置來供 應與前述第1電壓反極性的第2電壓。 4.如申請專利範圍第1〜3項中任1項所記載之半導體 處理裝置，其中，具有連接於前述第1外部端子之監視端 ©子，前述監視端子係能夠在主機裝置監視於前述第1外部 端子所產生之電位變化之端子。 5.如申請專利範圍第2項所記載之半導體處理裝置， 其中，前述第1電壓係電路之接地電壓，第2電壓係電源電 壓，第2外部端子係外部電源端子。 6.如申請專利範圍第3項所記載之半導體處理裝置， 其中，前述第1電壓係電源電壓，第2電壓係電路之接地電 壓，第2外部端子係接地源端。

7.如申請專利範圍第1項所記載之半導體處理裝置， 其中，前述處理電路係可以呈電氣地進行消除及寫入之非 揮發性記憶體，前述介面控制電路係進行外部介面控制和 對於前述非揮發性記憶體之記憶體控制的控制電路。 8 ·如申請專利範圍第7項所記載之半導體處理裝置， 其中，前述結束處理係使得消除及寫入處理途中之非揮發 性記憶體胞之臨限値電壓一致於特定之臨限値電壓分布之 處理。 9.如申請專利範圍第7項所記載之半導體處理裝置， -28- (3) (3)1328158 其中，前述結束處理係將能夠辨識消除及寫入處理途中之 非揮發性記憶體胞之塊段之辨識旗標來進行安裝及保存2 處理。 10. 如申請專利範圍第9項所記載之半導體處理裝置’ 其中，前述結束處理係包含對於消除及寫入處理途中之非 揮發性記憶體胞之完全執行處理。 11. 一種半導體處理裝置，其特徵爲：係具有：能夠 自由裝卸於外部裝置之對應端子之複數個外部端子、連接 於前述複數個外部端子之第1處理電路、接受前述第1處理 電路控制之第2處理電路、以及連接前述複數個外部端子 內之第1外部端子和第2外部端子之電阻元件；前述第1外 部端子係在第2處理電路之動作狀態而成爲第1電壓，前述 第2外部端子係接受第2電壓，前述第1處理電路係在由前 述外部裝置來進行脫離時，在中斷來自外部裝置之電源供 應前，檢測前述第1外部端子由前述第1電壓變化至第2電 壓，進行響應於這個之處理。 1 2 ·如申請專利範圍第1 1項所記載之半導體處理裝置 ’其中，前述第1外部端子係在重設指示之解除後而成爲 第1電壓之重設端子。 13·—種半導體處理裝置，其特徵爲：係具有：能夠 自由裝卸於外部裝置之對應端子之複數個外部端子、連接 於前述複數個外部端子之第1處理電路、接受前述第1處理 電路控制之第2處理電路、以及連接前述複數個外部端子 內之第1外部端子和第2外部端子之電阻元件；前述第1外 -29- (4) 1328158 部端子係複數個接地端子內之1個，前述第2端子係電源端 子，前述第1處理電路係在由前述外部裝置來進行脫離時 ，在中斷來自外部裝置之電源供應前，檢測前述第1外部 端子由電路之接地電壓變化至電源電壓，進行響應於這個 之處理。 14. 如申請專利範圍第13項所記載之半導體處理裝置 ，其中，在由外部裝置來進行拔除時，前述第1外部端子 ®係具有比起其他接地端子還更加迅速地分離於外部裝置之 對應端子之配置。 15. 如申請專利範圍第11或13項所記載之半導體處理 裝置，其中，前述第2處理電路係可以呈電氣地進行消除 及寫入之非揮發性記憶體，前述第1處理電路係進行外部 介面控制和對於前述非揮發性記憶體之記憶體控制的控制 電路。 -30-