TWI324714B - Bandgap reference circuit - Google Patents

Description

1324714 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一積體電路設計，特別是由關於能 '隙電壓參考電路，此電路可以在低於一伏特之電壓下工 作，以提供其他積體電路一參考電壓。 【先前技術】 在數位類比混合積體電路以及純類比積體電路中， • 必須要有一參考電壓才能正常運作，例如：類比數位資 料轉換器（A/D)、鎖相迴路（PLL)、振盪器、電源管 • 理電路、動態隨機存取記憶體（DRAM)、快閃記憶體， ' 等等，一參考電壓本身必須對於溫度變化、電源供應變 化和負載變化不容易受影響，並且電壓之變化範圍有 限。在上述積體電路中，例如：類比數位資料轉換器因 為需要高精度參考電壓，因而只能在限定範圍之電壓源 和特定工作溫度範圍下運作。而能隙參考電壓要能在高 ® 功率供應帶阻和低溫係數下提供穩定電壓。目前最常見 於積體電路中的電路’即是向效能的多考電屋電路。而 現今積體電路設計朝向低功耗、低電壓以及使用互補金 屬氧化 半導體 （ Complementary Metal-Oxide-Semiconductor，CMOS)電晶體。 早期產生一穩定1.2伏特參考電壓是使用具有雙載 .子電晶體之傳統能隙電壓參考電路，在一特定操作點 上，能隙電壓參考電路可以提供一 1.2伏特之參考電壓。 0503-A31517TWF/davichen 5 1324714 然而零電流也是一穩定操作點，所以能隙電壓參考源也 許會處於無電流之操作點，因此傳統能隙電壓參考電路 需要一啟動電路，使能隙電壓參考源建立初始電流，一 旦初始電流建立後，啟動電路即可關閉，而能隙電壓參 考源仍能在一特定操作點上可提供一參考電壓。 然而，目前積體電路往往需要一低於一伏特之工作 電壓，因此傳統能隙電壓參考源要不是無法在低於一伏 特之電壓下運作，就是可以在低於一伏特之電壓下運 作，但仍需一啟動電路，並且啟動電路和傳統電路之介 面往往有不穩定的情形。 因此需要一能隙電壓參考源能在低於一伏特之電壓 下正常運作並且可以穩定啟動。 【發明内容】 本發明實施例為一種能隙電壓參考源可在低於一伏 特之電壓下運作。 在本發明一實施例中，一種能隙電壓參考電路，包 括一第一電路，具有一第一差動放大器，以產生一第一 電流、一第二電路，具有一第二差動放大器，以產生一 第二電流以及一能隙參考電壓輸出模組，結合第一電流 和第二電流，以輸出一能隙參考電壓，其中第一電路和 第二電路為互補電路，並且能補償能隙參考電壓因為溫 度變化而產生的變化。 然而，本發明實施例之架構和方法以及一些發明之 0503-A31517TWF/davichen 6 1324714 優點可以藉由以下實施例 』之5兄明和圖示更加瞭解 【實施方式】 本發明揭露一能隙電壓灸 circuit)可以在低於〜伏，考:路（Bandgap refere⑽ ..1Α..ΘΙ-伙4之低電壓下正常工作。 弟1Α圖係喊不〜雷敗 電壓參考電路102和啟動币 包路100包括傳統能隙 踗1()7 用雔舔#動包路104。傳統能隙電壓參考電 路102疋採用雙極性邀

制铲廿日可吝a 〜 式金氧半導體（Bi-CMOS) 士亚且了產土一穩定低參 在能隙電壓參考電路1〇2 Μ## + l例如丄一伙付 可提供-啟動電流給能“ 流前’啟動電路104 壓參考電路K)2具有兩個電路⑽。因為能隙電 電壓操作點，-是無電流二^點或狀態，一是目標 包机狀恶。如杲電路100不呈有啟 動電路104,能隙電壓泉考带 包 小，、令级 ^ JL At 田兩 ^ 1包路102可能會處於無電流之 穩疋狀悲。如不㈣_具有啟動電路iQ4，在能隙電壓 癸考電路1GW始供應電錢，即可關啟動電路ι〇4， 而能隙電壓參考電路102仍可提供—目標參考電壓。 傳統旎隙電壓參考電路102包括兩pNp型雙載子電 晶體（PNP bipolar transistors) 106 和 1〇8、三電阻（11〇、 112 和 114)、兩 P 通道金氧半導體（P_channel Metai_〇xide Semiconductor，PMOS)電晶體116和118和一差動放大 器120’PNP型雙載子電晶體106和1〇8之集極（c〇llect〇r) 和基極（Base)都接地，PNP型雙載子電晶體1〇6之射 極（Emitter)經由電阻110耦接端點122，PNp型雙載子 0503-A31517TWF/davichen 7 1324714 電晶體108之射極（Emitter)耦接至端點124，PMOS電 晶體116和118之源極耦接電壓源，而PMOS電晶體li6 之没極經由電阻112耦接端點122，PMOS電晶體us之 没極經由電阻114耦接端點124，PMOS電晶體116和118 之閘極皆耦接端點126,差動放大器120負輪入端耦接至 端點122,差動放大器120正輪入端耦接至端點124，差 動放大器120輸出端耦接至端點126。啟動電路1〇4包括 一 N通逞金氧半導體（N_channel Semiconductor ’ NMOS)電晶體 12S 和兩 pM〇s 電晶體 130和132,並分別經由PM0S電晶體13〇之閘極和 電晶體132之汲極耦接傳統能隙電壓參考電路ι〇2之 =26和134，PM0S電晶體13〇 * 132之源極和 電晶體128之閘極共同_接至電壓源，而腿⑽姊 ⑶之没極、層S電晶體132之閘極和刚s;= 130之汲極共同耦接至端點136。 。曰胆 f電壓源開始供應電壓時.〇s電晶體128 =36之電壓被拉低至接地電壓，並且將pM〇s:晶 組 導通，而知點134之電麗拉高至電壓源之 端點122接受經由電随丨 ’、 監。 抑名认 112之毛壓源，並提供差動放大 益 負輸入端一化！虎。清型雙載子電晶體106 極也同時經由電阻110接受一電壓。 之射 因為啟動電路104的幫助，傳統能隙電壓參考Ί 供電流。就其能隙電壓 = 論’柄接差動放大器120負輸入端之端點122之電= 0503-A31517TWF/davichen 8 1324714 升高。差動放大器120可感測端點122和端點124之間 的電壓差，並輸出一調節電壓在端點126以控制PMOS 電晶體130、116和118。當耦接差動放大器120正輸入 端之端點124之電壓跟PNP型雙載子電晶體108之射基 極電壓VEB —樣時，端點122之電壓會高過端點124之 電壓一個電壓差。差動放大器12 0會輸出一調節信號給 端點126使得PMOS電晶體130、116和118多少會導通 一些，且將端點134、136和138之電壓拉高，即完成能 隙電壓參考電路102之啟動程序。因為端點136之電壓 升高，所以PMOS電晶體132不導通。當能隙電壓參考 電路102開始產生電流之後，啟動電路之電流就必須關 閉。除此之外，啟動電路104之非零啟動電流也會影響 能隙電壓參考電路102之端點138之電壓穩定性。 當能隙電壓參考電路102運作時，端點122和124 之電壓也會變化，差動放大器120會一直偵測端點122 和124之電壓差以提供一調節信號給端點126,用以控制 PMOS電晶體116和118，因而調整流經端點134和138 之電流’並猎由糸統負迴授’可穩定能隙電壓爹考電路 102之端點138之參考電壓。 在傳統能隙電壓參考電路裡，端點138之輸出參考 電壓VREF設計為1.2伏特，以下是參考電壓之關係方程 式：

Vref=VEBi〇8+(Ri 14/R1 io)*VT*ln(A106/ A ι〇8) A106是PNP型雙載子電晶體106之射極面積，A108 0503-A31517TWF/davichen 9 1324714 是PNP型雙載子電晶體108之射極面積

’而 VEB]〇8 是 PNP 型雙載子電晶體108之射基極電壓。 然而，近來積體電路設計之電壓要求已降到一伏特 以下，使得部分傳統能隙電壓參考電路無法滿足其需求。 第1B圖係顯示具有另一傳統能隙電壓參考電路142 和啟動電路144之一電路140。 傳統能隙電壓參考電路142類似第1A圖之傳統能隙 電壓參考電路102，傳統能隙電壓參考電路142是採用 Bi-CMOS製程，可在低於一伏特電壓下運作，並且產生 一穩定低參考電壓。啟動電路144和第1A圖之啟動電路 104相同，在能隙電壓參考電路142開始供應電流前，啟 動電路144提供一啟動電流給能隙電壓參考電路142。因 為系統有兩個穩定操作點或狀態，一是目標電壓操作 點，一是無電流狀態。如果電路140不具有啟動電路144, 能隙電壓參考電路142可能會處於無電流之穩定狀態。 如果電路140具有啟動電路144，在能隙電壓參考電路 142之電流開始供應後，啟動電路144即關閉，而能隙電 壓參考電路142仍可提供一目標參考電壓。 傳統能隙電壓參考電路142包括兩PNP型雙載子電 晶體146和148、四電阻（150、152、154和156)、三 PMOS電晶體（158、160、162)和一差動放大器164。 PNP型雙載子電晶體146和148之集極和基極都接地， PNP型雙載子電晶體146之射極經由電阻152耦接端點 166，PNP型雙載子電晶體148之射極耦接端點168，電 0503-A31517TWF/davichen 10 1324714 阻150介於端點166和接地之間，PMOS電晶體158、16〇 和162之源極輕接電壓源’而電晶體158和16〇 之没極分別耦接至端點166和168，PM〇s電晶體162之 汲極經由電阻156接地，PM0S電晶體158、16〇和162 之閘極共同耦接至端點170,端點166耦接至差動放大器 164之負輸入端，而端點168耦接差動放大器164之正輪 入端，差動放大器164之輸出耦接端點17〇，啟動電路 1〇4包括一 NM0S電晶體172和兩pM〇s電晶體⑺和 176，並分別經由PM〇s電晶體i 74之閘極和pM〇s雷曰曰 體Π6之練祕至傳統能隙㈣參考電路142之端= 170 和 166，PM0S 電晶體 1 74 & Ί < 三 一日日174和176之源極和NM〇s雷 日日體172之閘極共同耦接5恭 ^ 兒 之没極、削s電晶體i ；；屯气源，叫NM〇S電晶體⑺ 6之閘極和PM0S雪晶體174 之汲極共同耦接至端點178。 ^日日把174 傳統能隙電壓參考+ %，a 之傳統能隙電壓參考雷路1π之操作原理類似第1八圖 同，就是端點⑽技^G「2之操作原理’只有一點不 π ^ 芩考電壓低於1伏特。 因為啟動電路144的替 142開始提供電流。就Λ 傳統能隙電壓參考電路 論，轉接差動放大器壓參考電路142本身而 漸升高。差動放大器164 ^入端之端點166之電屋逐 間的電壓差並輸出感測端點166和端點⑽之 電晶體…^卜⑹^壓給端點…以控制腹仍 輸入端之端點168之電;^ 4田耦接差動放大器164正 之电Μ跟PNp型雙載子電晶體148之 0503-A31517TWF/davichen 1324714 射基極電壓VEB —樣時，端點166電壓會高過端點168 電壓一個電壓差。而差動放大器164輸出一調節信號給 端點170，因此PMOS電晶體158、160、162和174多少 會導通一些，並且將端點166、168、180和178之電壓 拉高，即完成能隙電壓參考電路142之啟動程序。而端 點180為提供參考電壓之輸出端。因為端點178之電壓 變高，所以PMOS電晶體176不導通。當能隙電壓參考 電路142開始產生電流之後，啟動電路之電流就必須關 閉。除此之外，啟動電路144之非零啟動電流也會影響 端點180之參考電壓之穩定性。 當能隙電壓參考電路142運作時，端點166和168 之電壓也會變化，差動器164會一直偵測端點166和168 之電壓差以提供一調節信號給端點170，用以控制PMOS 電晶體158、160和162，因而調整流經端點166、168和 180之電流，並藉由系統負迴授，可穩定能隙電壓參考電 路142之端點180之參考電壓。 第1B圖之電路可以提供低於一伏特之能隙參考電 壓，然而此啟動電路設計有一缺點，當操作點回歸正常 後，啟動電路之電流有可能無法關閉。所以既使具有啟 動電路144,能隙電壓參考電路142仍只能在一些條件下 成功運作，例如：因為有可能啟動電流太小，能隙電壓 參考電路142操作在另一電壓操作點而不是目標電壓操 作點，因此在啟動後，能隙電壓參考電路142仍不能關 閉啟動電路144之電流使能隙電壓參考電路142之電壓 0503-A31517TWF/davichen 12 1324714 從另一電壓操作點轉移到目標電壓操作點。 第2圖係顯示根據本發明一實施例之一能隙電壓參 考電路 200 ， 包括互補溫度係數 (Complementary-to-absolute-temperature 9 CTAT )電路 202 '啟動電路104和一正溫度係數（Proportional-to-absolute-temperature ， PTAT) 電路 204 ， PTAT 電路 204

除了少電阻112和114，其他和第1圖之傳統能隙電壓參 考電路102 —樣，能隙電壓參考電路200是一高精度之 參考電壓電路，其中電壓源之負溫度係數被另一電壓源 之正電壓係數抵銷，因此可以在一參考溫度下提供一穩 定電壓。為了能提供穩定電壓，CTAT電路202可產生一 CTAT電流和一 CTAT電壓’而PTAT電路204可產吐一 PTAT電流和一 PTAT電壓，CTAT電壓為互補溫度係數 電壓’其電壓變化和温度變化是反比的，當溫度升高時 電壓降低。PTAT電壓為正溫度係數電壓，其電壓變化和 溫度變化是正比的，因此當溫度升高時，電壓也會升高。 猎由PM0S電晶體206和208結和CTAT和PTAT電， 而產生一參考能隙電壓vBG，此參考能隙電壓Vbg對1於 温度和電壓源的改變並不敏感。 PTAT電路204包括兩PNp型雙载子電晶體21〇和 212、一電阻214、兩pMos電晶體216和218以及一差 動放大H2WT電路搬包括—pNp型雙載子電晶 體222、一電阻224、兩PM〇s電晶體226和228以及一 差動放大斋230 ’ PTAT電路2〇4運作原理和能隙電壓參 0503-A31517TWF/davichen 13 1324714 考％路1 〇2相似，且具有兩穩定操作點，而啟動電路（例 如.啟動電路1〇4)可確實啟動pTAT電路2 睹矢秦％ m % 丨糸多号％壓電路200正常運作。 啟動電路104包括NMOS電晶體128和兩pM〇s雪 13〇和132，分別經由pM〇s電晶體13〇和pM〇$ ^曰^體132耦接PTAT電路2〇4之端點232和234，pM〇s 體J30和132之源極以及NMOS電晶體128之閘極 共，=接至電壓源，而NM〇S電晶體128之汲極、PM〇s 電132之閘極和PM〇S電晶體130之汲極共同耦接 至端點13 6。 密。田包壓源開始供應時，NM〇s電晶體128導通，端 點1〇6之電壓被拉低至接地電壓，並且將PMOS雷晶I* 1 λ 9 % 3曰肢 古’兰=，因此耦接差動放大器220之端點234之電壓升 尚。Ϊ動放大器220可感測介於端點234和端點235之 間的a壓差’並輪出一調節電祕端點M2,以控制 ^電晶體UO、2!6、2^勝當輕接差動放大器細正 ==端點235之電塵跟PNp型雙載子電晶體212之 .二二电壓VEB 一樣時，端點234之電壓會高過端點235 二I動放大益220輸出—調節信號給端點232，因 此PMOS電晶體13〇、216和 道 } 218多少會導通一些，並且 將 As» 2 136、234 和 235 之带阿 l — 之包壓拉咼，即完成ΡΤΑΤ電路 204之啟動程序。因為端點 細點136之電壓變高，PMOS電晶 體132不導通。同時，因為 i _ 局姜動放大器230之負輸入端 經由224接地，所以CTAT带，々^ 免路202也不需啟動電路即 0503-Α31517TWF/davichei 1324714 可運作。 • , CTAT電路202運作方式和PTAT電路2〇4相似，因 為差動放大器230也感測端點236和237之間的電壓差， 以提供-調節信號給端點238，用以控制pM〇s電晶體 206、226和228。例如：當端點236之電壓高 = 之電壓’而差動放大器230會提供一調節電二: 238，因此PMOS電晶體226、228和2〇6多少會導南一 些。 、 ^ 能隙電壓參考電路200運作時，PTAT電路204中 的端點234和235之電壓也會變化，差動器22〇會—直 摘測端點234和235之電壓差以提供一調節信號給端點 232，用以控制PMOS電晶體216和21S，因而更調整流 經端點2 3 4和2 3 5之電流。 藉由PTAT電路204和CTAT電路2〇2之系統負迴 授，可穩定流經PMOS電晶體206和208.之電流，端點 φ 240之電流為流過PMOS電晶體206之CTAT電流以及 流過PMOS電晶體208之PTAT電流之總和，—能隙雪 壓輸出模組包括PMOS電晶體206和2〇8以及電阻24= 並巧提供一能隙電壓參考源Vbg，此能隙電壓參考源可藉 由流經端點240之電流和電阻242得到。 月b隙電壓輸出模組可以視為一電流鏡，其中一邊為 CTAT電路另一邊為PTAT電路，因此端點24〇之電流為 CTAT電流以及pTAT電流之總和，並提供一能隙電壓參 考源於端點240上。. ' 05O3-A31517TWF/davichen

f另貝^例中’藉由移除PMOS電晶體218和PNP

型雙載子電晶體212並肱兰i t丄β NP :ιί:•將差動放大裔220之正輸入她紅 接端點237可以減少雷玖^ 铷入螭耦 电路使用面積。因為PMOS電曰辦 228與PMOS電晶體910』 电曰日體 电日日體218相同，PNP型雙載子電晶體22 與PNP型雙载子電晶髀 吸以 电曰日體212相同’因此差動放大器 和230可以共用pm〇q + η & 用[MGS電晶體228和ρΝρ型雙載 體222。 曰曰 本發明處隙電壓參考電路可提供-精確電壓值，其 中電壓源之負溫度係數被另一電壓源之正電壓係數抵 銷，因此可以在一參考溫度下提供-穩定電壓。CTAT電 壓和ΡΤΑΤ電壓可各分別代表正電壓和負電壓，當溫度 上升時CTAT電壓會減少，* ρΤΑΤ電壓會增加。 第3圖係顯示根據本發明另一實施例之一能隙電壓 參考電路300,能隙電壓參考電路3〇〇包括一互補溫度係 數CTAT電路302和一正溫度係數ρτΑτ電路3〇4，ρτΑΤ 電路304除了少電阻U2和114，其他和第i圖之傳統能 隙電壓參考電路102 一樣，能隙電壓參考電路3〇〇是一 高準確之參考電壓電路’其中電壓源之負溫度係數被另 一電壓源之正電壓係數抵銷’因此可以在一參考溫度下 提供一穩定電壓。為了能提供穩定電壓，CTAT電路302 可產生一 CTAT電流和一 CTAT電壓，而PTAT電路304 可產生一 PTAT電流和一 ptat電壓，CTAT電壓為互補 溫度係數電壓’其電壓變化和溫度變化是反比的，當溫 度升高時電壓降低’ PTAT電壓為正溫度係數電壓，其電 0503-A31517TWF/davichen 16 1324714 壓變化和溫度變化是正比的，因此當溫度升高時，電壓 也會升高。因此端點309之電流為CTAT電流以及PTAT • 電流之總和，而產生一參考能隙電壓VBG，此參考能隙電 _ 壓VBG對於任何溫度和電壓源的改變並不敏感。 PTAT電路304包括兩PNP型雙載子電晶體310和 312、一電阻314、兩PMOS電晶體316和318以及一差 動放大器320〇CTAT電路302包括一電阻322、一 PMOS 電晶體324以及一差動放大器326，PTAT電路304運作 鲁 原理和能隙電壓茶考電路10 2相似’並具有兩穩定拓作 點，而啟動電路（例如：啟動電路104)可確實啟動PTAT 電路304,並使能隙參考電壓電路300正常運作。另外值 得一提的是選擇性啟動電路並無顯示於圖中。 能隙電壓參考電路300運作原理和第2圖能隙電壓 參考電路200相似，差動放大器326之正輸入端經由端 點328耦合差動放大器320之負輸入端，藉由CATA電 路302共用PNP型雙載子電晶體310，可以減少CTAT ® 電路302元件數量和使用面積，並仍能像第2圖之CTAT 電路202 —樣正常運作。 以上是介紹根據本發明所述之較佳實施例。必須說 明的是，本發明提供了許多可應用之發明概念，所揭露 之特定實施例僅是說明達成以及使用本發明之特定方 式，不可用以限制本發明之範圍。 本發明雖以較佳實施例揭露如上，然其並非用以限 定本發明的範圍，任何熟習此項技藝者，在不脫離本發 0503-A31517TWF/davichen 17 1324714 明之精神和範圍内，當可做些許的更動與潤飾，因此本 發明之保護範圍當視後附之申請專利範圍所界定者為 準0

0503-A31517TWF/davichen 18 1324714 【圖式簡單說明】 第1A圖係顯示一具有啟動電路之傳統能隙電壓參 考源。 第1B圖係顯示另一具有啟動電路之傳統能隙電壓 參考源。 第2圖係顯示根據本發明一實施例之一能隙電壓參 考源。 第3圖係顯示根據本發明另一實施例之一能隙電壓 參考源。 【主要元件符號說明】 100、140〜電路； 102、142、200、300〜能隙電壓參考電路； 104、144〜啟動電路； 106 、 108 、 146 、 148 、 210 、 212 、 222 ' 310 、 312〜 PNP型雙載手電晶體； 110 、 112 、 114 、 150 、 152 、 154 、 156 、 214 、 224 、 242、314、322〜電阻； 116 、 118 、 130 、 132 、 158 、 160 、 162 、 174 、 176 、 206、208、216、218、226、228、306、308、316、318 ' 324〜PMOS電晶體； 120、164、220、230、320、326〜差動放大器； 122 、 124 、 126 、 134 、 136 、 166 、 168 、 170 、 178 、 180 、 232 、 234 、 235 、 236 、 237 、 238 、 240 、 309 ' 328 0503-A31517TWF/davichen 19 1324714 〜端點； 128、172〜NMOS電晶體；

VreF〜輸出參考電壓， 202、302〜CTAT ; 2〇4、304〜PTAT ; VBG〜參考能隙電壓。

0503-A31517TWF/davichen 20

Claims (1)

1324714 第95132172號申請專利範圍修正本十、申請專利範圍： 月丨垆修 修正日期：99.1.14 1 . 一種能隙電壓參考電路，在一電壓源下工作，包 括： 一第一電路，具有一第一差動放大器，以產生一第 一電流； 一第二電路，具有一第二差動放大器，以產生一第 二電流；以及

一能隙參考電壓輸出模組，結合上述第一電流和上 述第二電流，以輸出一能隙參考電壓； 其中上述第一電路和上述第二電路為互補電路，並 且能補償能隙參考電壓因為溫度變化而產生的變化，使 得上述能隙參考電壓對於溫度和電壓源的改變不敏感。 2. 如申請專利·範圍第1項所述之能隙電壓參考電 路，其中上述第一電路為PTAT電路。

3. 如申請專利範圍第2項所述之能隙電壓參考電 路，其中上述PTAT電路更包括： 一第一 PNP雙載子電晶體和一第二PNP雙載子電晶 體，上述第一 PNP雙載子電晶體和第二PNP雙載子電晶 體之基極和集極皆接地； 一第一電阻，上述第一電阻之第一邊用以耦接上述 第一 PNP雙載子電晶體之射極；以及 一第一 PMOS電晶體和一第二PMOS電晶體，上述 第一 PMOS電晶體和第二PMOS電晶體之汲極分別耦接 上述第一差動放大器之負輸入端和正輸入端，上述第一 0503-A31517TWF2/ronmecer 21 1324714 ' - » 第95132172號申請專利範圍修正本 ff年0丨月作日泛正#换頁修正曰期Hl.M '* PMOS電晶體和第二PMOS電晶體之源極耦接上述電壓 • · 源，上述第一 PMOS電晶體和第二PMOS電晶體之閘極 接雜接上述第一差動放大器之一輸出端； ' 其中上述第一差動放大器之正輸入端耦接上述第二 PNP雙載子電晶體之射極，上述第一差動放大器之負輸 入端耦接上述第一電阻之第二邊。 4. 如申請專利範圍第3項所述之能隙電壓參考電 路，其中上述第二電路為CTAT電路更包括： 籲 一第二電阻，具有一第一邊接地和一第二邊耦接上 述第二差動放大器之一負輸入端；以及 一第三PMOS電晶體，上述第三PMOS電晶體汲極 耦接上述第二差動放大器之負輸入端，上述第三PMOS 電晶體之源極耦接上述電壓源，上述第三PMOS電晶體 之閘極耦接上述第二差動放大器之一輸出端； 其中上述第二差動放大器之正輸入端和輸出端分別 耦接上述第一差動放大器之正輸入端和上述第一差動放 大器之第二PMOS電晶體之閘極，上述第二PMOS電晶 體耦接上述第一差動放大器之正輸入端。 5. 如申請專利範圍第3項所述之能隙電壓參考電 路，其中上述第二電路為CTAT電路更包括： * 一第二電阻，具有一第一邊接地和一第二邊耦接上 * 述第二差動放大器之一負輸入端；以及 一第三PMOS電晶體，上述第三PMOS電晶體之汲 極耦接上述第二差動放大器之負輸入端，上述第三PMOS 0503-A31517TWF2/ronmecer 22 1324714 第95132172號申請專利範圍修正本 /f年^月从日修正替換頁, 修正日期：99.1.14 電晶體之源極耦接上述電壓源，上述第三PMOS電晶體 之閘極耦接上述第二差動放大器之一輸出端； 其中上述第二差動放大器之一正輸入端和輸出端分 別耦接上述第一差動放大器之負輸入端和上述能隙參考 電壓輸出模組之一第四PMOS電晶體之一閘極，並且流 經上述第四PMOS電晶體之電流和上述第一電流大小相 同。

6. 如申請專利範圍第1項所述之能隙電壓參考電 路，其中上述第二電路為CTAT電路。 7. 如申請專利範圍第6項所述之能隙電壓參考電 路，其中上述第二電路為CTAT電路更包括： 一電阻，其第一端接地；以及 兩PMOS電晶體，上述PMOS電晶體之汲極分別耦 接上述第二差動放大器之負輸入端和正輸入端，上述 PMOS電晶體之源極耦接上述電壓源，上述PMOS電晶 體之閘極接耦接至上述第二差動放大器之一輸出端； 其中上述第二差動放大器之正輸入端耦接一 PNP雙 載子電晶體之射極，上述第二差動放大器之負輸入端耦 接上述電阻之第二端。 8. 如申請專利範圍第1項所述之能隙電壓參考電 路，更包括一啟動電路以產生上述第一電路之一初始電 流。 9.如申請專利範圍第8項所述之能隙電壓參考電 路，其中上述啟動電路更包括一 NMOS電晶體和一第一 0503-A31517TWF2/romnecer 23 1324714 第95132172號申請專利範圍修正本 「-----------------------;修正曰期：99.1.14 PMOS電晶體和一第二PMOS—電晶·體-，-士述；第一 PMOS 電晶體串連上述第二PM0S電晶體之閘極，上述第二 PM0S電晶體之閘極耦接上述第一 PMOS電晶體之汲極 和上述第一 NM0S電晶體之汲極。 10. 如申請專利範圍第1項所述之能隙電壓參考電 路，其中上述電壓源小於一伏特。 11. 一種能隙電壓參考電路，包括： 一第一電路，具有一第一差動放大器，以產生一第 一電流，上述第一電流至少通過一竊接一小於一伏特電 壓源之PM0S電晶體和上述第一差動放大器之一輸入端； 一第二電路，具有一第二差動放大器，以產生一第 二電流，上述第二電流至少通過一耦接上述電壓源之 PM0S電晶體和上述第二差動放大器之一輸入端；以及 一能隙參考電壓輸出模組，結合上述第一電流和上 述第二電流，以輸出一能隙參考電壓； 其中上述第一電路和上述第二電路為互補電路，並 且能補償能隙參考電壓因為溫度變化而產生的變化，使 得上述能隙參考電壓對於溫度和電壓源的改變不敏感； 以及 其中上述能隙參考電壓輸出模組為一電流鏡架構， 可將上述第一電路之第一電流和上述第二電路之第二電 流結合。 12. 如申請專利範圍第11項所述之能隙電壓參考電 路，其中第一電路為PTAT電路更包括： 0503-A31517TWF2/ronmecer 24 1324714 修正日期：99.1.14 第95132172號申請專利範圍修正本 f(年以月日修正替換 一第一 PNP雙載子電晶體和一第二PNP雙載子電晶 體，上述第一 PNP雙載子電晶體和第二PNP雙載子電晶 體之基極和集極皆接地； 一第一電阻，上述第一電阻之第一邊用以耦接上述 第一 PNP雙載子電晶體之射極；以及 一第一 PMOS電晶體和一第二PMOS電晶體，上述 第一 PMOS電晶體和第二PMOS電晶體之汲極分別耦接 上述第一差動放大器之負輸入端和正輸入端，上述第一 ^ PMOS電晶體和第二PMOS電晶體之源極耦接上述電壓 源，上述第一 PMOS電晶體和第二PMOS電晶體之閘極 接耦接上述第一差動放大器之一輸出端； 其中上述第一差動放大器之正輸入端耦接上述第二 PNP雙載子電晶體之射極，上述第一差動放大器之負輸 入端耦接上述第一電阻之第二邊。 ' 13.如申請專利範圍第12項所述之能隙電壓參考電 ^ 路，其中上述第二電路為CTAT電路更包括： 一第二電阻，具有一第一邊接地和一第二邊耦接上 述第二差動放大器之一負輸入端；以及 一第三PMOS電晶體，上述第三PMOS電晶體之汲 極耦接上述第二差動放大器之負輸入端，上述第三PMOS 電晶體之源極耦接上述電壓源，上述第三PMOS電晶體 之閘極耦接上述第二差動放大器之一輸出端； 其中上述第二差動放大器之正輸入端和輸出端分別 耦接上述第一差動放大器之正輸入端和上述之第二 0503-A31517TWF2/ronmecer 25 1324714 厂____________________ Ά[\1 flf!·：· ·：· ^>S17·'! 第95132172號申請專利範圍修正本 〗V _ I r ’…!修正日期：99.1.14 ..........一·· 1 -----------,. , , r^ ' PMOS電晶體之閘極，上述第二PMOS電晶體耦接上述 ^ 第一差動放大器之正輸入端。 ‘ 14.如申請專利範圍第12項所述之能隙電壓參考電 ' 路，其中上述第二電路為CTAT電路更包括： 一第二電阻，具有一第一邊接地和一第二邊耦接上 述第二差動放大器之.一負輸入端；以及 一第三PMOS電晶體，上述第三PMOS電晶體之汲 極耦接上述第二差動放大器之負輸入端，上述第三PMOS ® 電晶體之源極耦接上述電壓源，上述第三PMOS電晶體 之閘極耦接上述第二差動放大器之一輸出端； 其中上述第二差動放大器之正輸入端和輸出端分別 耦接上述第一差動放大器之負輸入端和上述能隙參考電 壓輸出模組之PMOS電晶體之閘極，並且流經上述 PMOS電晶體之電流和上述第一電流大小相同。 15.如申請專利範圍第12項所述之能隙電壓參考電 路，其中上述第二電路為CTAT電路更包括： ^ 一 PNP雙載子電晶體，其基極和集極皆接地； 一電阻，上述電阻之第一端接地；以及 一第一 PMOS電晶體和一第二PMOS電晶體，上述 第一 PMOS電晶體和第二PMOS電晶體之汲極分別耦接 * 上述第二差動放大器之負輸入端和正輸入端，上述第一 - PMOS電晶體和第二PMOS電晶體之源極皆耦接上述電 壓源，上述第一 PMOS電晶體和第二PMOS電晶體之閘 極皆耦接至上述第二差動放大器之一輸出端； 0503-A31517TWF2/ronmecer 26 第95132172號申請專利範圍修足本 其中上述第二差 脾正日期："丄!4 雙載子電晶體之射麵％致大器之正择上述ΡΚίΡ 耦接上述電阻之第二螭上述第二差動放大器之負輸入端 16.如申請專利範圍 路，更包括一啟動電弟11項所述之能隙電壓參考電 流。 以產生上述第一電路之一初始電 η·如申請專利範 路，其中上述啟動電略弟16項所述之能隙電壓參考電 PMOS電晶體和一第二更包括一 NMOS電晶體和一第〜 電晶體串連上述第二 m〇s電晶體，上述第一 PMOS電晶體之閘極電晶體之閘極，上述第二 和上述第一 NM〇s雷趣上述第一 PMOS電晶體之汲極 18. -種能隙電壤汲極。 壓源下工作，包括：/考電路，在一不超過一伏特之電 一 PTAT電路，曰 第一電流，上述第有—第—差動放大器，以產生— 晶體； /;IL通過至少一拉高電壓PMOS電 一 CTAT電路，复士 箆-雷攻 ^ 第一差動放大器，以產生一 弟^一电成，上遗第二恭+ 晶體；以及 电机通過至少一拉高電壓PMOS電 一能隙參考電壓輪 PMOS # a + 匕祜弟一拉南電壓 mub電晶體和一弟.古 孜呵包壓PMOS電晶體，上述第 一拉南電壓PM〇S電晶髀知穿—知古卡广 日日體和一第一拉咼電壓PMOS電晶 體之汲極串聯一總和電、^ 电阻，以結合上述弟—電流和上述 0503-A31517-rWF2/ronmecer 27 第95132172號申請專利範圍修正本 ---—_ . ff年。丨月/吨修正替換f正曰期："·1.14 第一電流； 一'' -— ----- 產生於上述能隙參考 電晶體之汲極；以及 電壓輪出 其中一能隙參考電壓 模組之兩拉高電壓PM〇s 、、其中上述ΡΤΑΤ電路和CTAT電路互相補償，所以 上述把隙參考電壓對於溫度和電壓源的改變不敏感。 19.如申請專利範圍第18項所述之能隙電壓參考 路，其中上述PTAT電路更包括： —第一 PNP雙載子電晶體和一第二pNp雙载子電晶 體，其基極和集極皆接地，上述第一 pNp雙載子電晶體 之一射極經由一第一電阻耦接上述第一差動放大器之一 負輸入端，上述第二pNP雙載子電晶體之一射極耦接上 述第一差動放大器之—正輸入端；以及 一第三拉高電壓PM〇s電晶體和一第四拉高電壓 PMOS電晶體’上述第三拉高電壓P]V[〇s電晶體和第四 拉面電壓PMOS電晶體之汲極各分別耦接上述第〜差動 放大器之正輸入端和負輸入端，上述第三拉高電壓 電晶體和第四拉高電壓pM〇s電晶體之源極耦接上述電 壓源，上述第三拉高電壓pM0S電晶體和第四拉高電屙 PMOS電晶體之閘極皆耦接上述第一差動放大器一二 山W 〜輸 20·如申請專利範圍第18項所述之能隙電壓炱 路，其中上述CTAT電路更包括： / " 一第二電阻，耦接於接地和上述第二差動放大哭之 一負輸入端以及一第五拉高電壓PM〇s電晶體〜 及極 0503-A31517TWF2/ronmecer 28 1324714 4 第95132172號申請專利範圍修正本 ~ |修正日期：99.1.14 ff年ΰ丨月〜日修正替換頁 • 之間； 一—― … 其中上述第二差動放大器之一正輸入端耦接上述第 • 一差動放大器之一負輸入端。 # 0503-Α31517TWF2/ronmecer 29