TWI312188B

TWI312188B - Integrated circuit device and electronic instrument

Info

Publication number: TWI312188B
Application number: TW095124006A
Authority: TW
Inventors: Satoru Ito; Masahiko Moriguchi; Kazuhiro Maekawa; Takashi Kumagai; Hisanobu Ishiyama; Takashi Fujise; Junichi Karasawa; Satoru Kodaira
Original assignee: Seiko Epson Corporatio
Priority date: 2005-06-30
Filing date: 2006-06-30
Publication date: 2009-07-11
Also published as: TW200717771A; US20070001983A1; KR100827031B1; JP4010334B2; JP2007243127A; KR20070003638A

Description

1312188 九、發明說明：【發明所屬之技術領域】本發明係關於積體電路裝置及電子機器【先前技術】作為驅動液晶面板等顯示面板之積體電路裝置，有顯示驅動器(LCD驅動器）。於該顯示驅動器，為了低成本化而要求縮小晶片尺寸。

然而，組裝於行動電話等因此’若要採用微細製程，路裝置進行微縮以縮小晶片問題。之顯示面板之大小大致一定。單純地將顯示驅動器之積體電尺寸的話，會導致安裝困難等 [專利文獻1]日本特開2001-222249號公報 [發明所欲解決之問題] 本發明係有鑑於如在於提供可實現電路之電子機器。以上之技術性問題所實現者，其目的面積縮小化之積體電路裝置及包含其

【發明内容】 :發明係有關一種積體電路裳置’其係包含用以枓線之至少i個資料驅動器區塊；前述資料含複數子像素驅動器胞，其係其各個 …塊包份之圖像資料之資料信號；於設定沿著前^子像素胞之長邊之方向作為第一方向，設定正=像素驅動器 ^ ^ 乂於則述繁__—, 向作為第二方向之情況，於前述資料驅向著前述第-方向配置有複數前述子像素 /壤’沿苟态胞，並且沿 H2621.doc 1312188 二方向配置有複數前述子像素驅動器胞；電性連 ::、貝：驅動器區塊之輸出線與前述資料線之塾，係配 ;剞述資料驅動器區塊之前述第_ •+.. ^ 別a弟—方向側丨用以重排前布像素驅動器跑之輸出信號之取出線之排列順序之重排域，係設置於前述子像素驅動器胞之配置區域。 —於本發明，複數子像素驅動器胞係沿著其長邊方向之第 -方向配置，並且沿著與第一方向正交之第二方向配置。而且’於如此呈矩陸~2 ^ *子像素驅動器胞之第二方向二配ΐ用以連接資料驅動器區塊(子像素驅動器胞)之輸、山與貝料線之塾。而且，子像素驅動器胞之輸出信號之取出線之排列順序係於重排布線區域被重排^此情況，本發明中，此重排布線區域設置於子像素驅動器胞之配置區域。因此，可將塾與資料驅動器區塊間之布線區域之布、水^重排等抑制在最小限度，可縮小布線區域在第二方向之寬度。其結果，可謀求積體電路裝置之小面積化。、而且於本發明中，於前述重排布線區域，以因應於前述塾之排列順序之順序，重排前述取出線之排列順序亦 "5J" 〇如此的5舌，由於以因應於墊之排列順序而重排有取出線因此可簡化墊與資料驅動器區塊間之布線區域之連接線之布線。而且於本發日月巾，前述複數子像素驅動器胞中屬於第 _之子像素驅動器胞之輸出信號之取出線之第一群之取出線亦可於第_重排布線區域被重排排列順序；前述複 112621.doc 1312188 數子像素驅動器胞中屬於第__ 群之子像素驅動器胞之輸出信號之取出線之第二群之取出域被重排排列順序取出線，亦可於第二重排布線區

如此的話’第一群之取ψ始L 、、出線之排列順序係於第一重排布線區域被重排，第二群之取屮括—t, 出線之排列順序係於第二重排布線區域被重排。因此，由於由於可於複數處之重排布線區域重排排列順序，因此可進而始f也口此』運而縮小墊與資料驅動器區塊間之布線區域在第二方向之寬度。而且，於本發明中’於前述塾之配置區域與前述資料驅動器區塊間之布線區域，用以連接前述第-群之取出線與别述塾之連接線亦可由既定層（given la㈣之線來布線，用以連接前述第二群之取出線與前述塾之連接線亦可由與前述既定層不同層之線來布線。〃如此的話，可將用以連接第一群之取出線與墊之連接線及用以連接第二群之取出線與墊之連接線重疊布線，可進而縮小墊與資料驅動器區塊間之布線區域在第二方向之寬度。 ° 而且，於本發明中，於前述重排布線區域，亦可布線有用以變更前述取出線之取出位置之取出位置變更線。如此的話，可任意變更子像素驅動器胞之輸出線之取出線之取出位置，實現取出線之排列順序之重排。而且’於本發明中，前述取出位置變更線亦可橫跨沿著則述第一方向配置之複數子像素驅動器胞而沿著前述第一方向布線。 112621.doc 1312188 置，取出早後可攸沿者重排布線區域之第一方向之任意位象素驅動器胞之輸出線之取出線。 2個而子明中，亦可橫跨沿著前述第—方向配置之 ”忑動器胞而布線有2條前述取出位置變更線。置如Π話，可從沿著重排布線區域之第-方向之任意位罝取出沿菩笛 * 線之取出線。方向配置之2個子像素驅動器胞之輸出而且’於本發明中’用以對前述子像素像資料之圖傻眘祖版认说裔肥仏、.，口圖 _ 貝枓供、，σ線，亦可由與前述取出位置變更線 :9之線H前述第—方向而布線於前述子像素驅動裔m。如此的話，以1層布線層即可將圖像資料供給線及取出位置變更線進行布線，可提高布線效率。而且’於本發明中’前述取出線亦可由與前述取出位置變更線不同層之線，沿著前述第二方向布線。 t此的話’可將取出線及取出位置變更線交又布線，可提向布線效率。而且’於本發明中’前述子像素驅動器胞亦可包含轉換器，其係使用灰階電壓進行圖像資料之d/a轉換，·於前述資料驅動器區塊，用以對前述D/A轉換器供給前述灰階電麼之灰階電壓供給線’亦可由與前述取出線同一層之線’橫跨複數前述子像素驅動器胞而沿著前述第二方向線。如此的話，對沿著第二方向配置之複數子像素驅動器胞 112621.doc 1312188 之d/a轉換器，可藉由沿著第二方向布線之灰階電壓供給線，有效率地供給灰階電壓，可提高佈局效率。而且，可有效活用取出線之空布線區域來將灰階電壓供給線進行線。而且，於本發明中，前述灰階電壓供給線亦可布線於前述D/A轉換器之配置區域。選擇器等之情將灰階電屋供此外，於D/A轉換器具有例如灰階電壓

況，宜於該灰階電壓選擇器之配置區域上，給線進行布線。斗、放·

"W J3L J 冬乐〜〜时乃匕 < 月丨j迅D/a 轉換器之配置區域，亦可沿著前述第二方向配置有 t體區域、P型電晶體區域；於前述子像素驅動器胞之前述D/A轉換器以外之電路女a 弋配置£域，亦可沿著前述第一方向配置有N型電晶體區域,電晶體區域。如此的話，可對沿著第- N型電曰…… 置之_電晶體區域之 ^電日日體及P型電晶體區域階電*供給線，可提升佈局效率==面共=灰方向’並排配置D/A轉換器：：者弟- 域，電晶體區*，則可實現順著型：晶體區佈局。 11就流向之有效率之而且，於本發明中，箭·、+、、fe a 去n 子像素驅動写胞之各早後素驅動器胞亦可包含：第— π胞之各子像電壓位準之電源動作之電路；及：域：其係配置有以第- 有以比前述第一電壓位準言電路區域，其係配置 —電壓位準之電源動作之】1262 丨.doc 1312188 電路，則述複數子像素驢動器，之前述第-電π 子像素驅動器胞第一電路£域彼此或前述第一述苐一方向鄰接配置。八谈此七者别 :此的話’相較於使第一電路區域及第之手法，可縮小資料驅動器區域鄰接求積體電路裝置之小面積化。第方向之寬度，可謀憶：二於本發明中亦可包含記憶圖像資料之至少1個記 “ g龙，前述記憶體區塊亦可前述第—電路區域鄰接配置。子像素驅動器胞之如此的話，以第一電壓位及子像素驅動器胞之第一電路巴作之s己憶體區塊局效率。 $冤路£域會鄰接配置，可提升佈種電子機器，其係包含：上述任 ;及由前述積體電路裝置驅動之而且，本發明係有關— 一所記载之積體電路裝置顯示面板。【實施方式】以下’詳細說明有關本發明之適宜之實施形態。此外， :乂：所說明之本實施形態不得不當地限定申請專利範圍所 ::載之本發明之时’作為本發明之解決機構，本實施形悲所說明之所有構成未必均為必須。 1.比較例圖1⑷係表示本實施形態之比較例之積體電路裝置 _次W 1(A)之積體電路裝置5〇〇包含：記憶體區塊廳（顯 :料RAM)及貝料驅動器區塊DB。然後，記憶體區塊 112621.doc 1312188 mb及資料驅動器區塊DB係沿著D2方向酉己置。而且，記憶體區塊MB、資料驅動器區塊DB係成為沿㈣方向之長；比在D2方向之寬度長之超扁平之區塊。 ' ―來自主機側之圖像資料寫人於記憶體區塊mb。然後， :料驅動器區塊DB係將寫入於記憶體區塊_之數位圖像貢料轉換為類比之資料電壓，並驅動顯示面板之資料線。如此’於圖1⑷中，κ像資料之㈣流向㈣方向。因

此’於圖1(A)之比較例中’ g己合該信號之流向而沿著叫方向配置記憶體區塊MB及資料驅動器區塊M。藉此，輸入與輸出間形成短路徑，可將信號延遲最佳化，可實現效率良好之信號傳輸。二而，圖1 (A)之比較例有以下之課題。第-，顯示驅動器等之積體電路裝置為了低成本化而要求縮小晶片尺寸。然而’若採用微細製程，單純地將積體 2裝置则進行微縮以縮小晶片尺寸的話，不僅是短邊向’連長邊方向亦被縮小。因此，如圖2⑷所示導致安、困難化之問題。亦即，輸出間距宜為例如22 _以上，

但於如圖2(A)之單鉢料. L 、试縮’會成為例如1 7 μιη之間距，由 :間距窄而安裝變得困_。而且，顯示面板之玻璃邊框變寬二破璃之取得數減少而導致成本增加。奸』示驅動器係因應於顯示面板種類（非晶石夕TFT、 =多晶㈣τ)、像素數（qcif、qvga、vga)或製品規 ::?記憶體或資料驅動器之構成會改變。因此，於圖之比較例，某製品即使如圖1(B)所示’塾間距、記憶 11262I.doc I312188 體之胞間距及資料驅動器之胞間距一致，但若記憶 _器之構成改變，則仍會如圖1(c)所示，此等間距變知不’夂然後，若如圖i⑹所示，間距變得不—致，則必須於電路區塊間形成用以吸收間距不—致之多餘之布線區域。特別是區塊在m方向為扁平之圖⑽之比較例中，用以吸收間距不一致之多餘之布線並 :電路裝置_扣2方向之寬度胃大，晶片面導致成本增加。另方面，為了避免此種情形，若使塾間距與胞間距一致而變更記憶體或資料驅動器之佈局，則開發期間延長，結果導致成本增加。亦即，由於圖1⑷之比較例係個㈣ #各電路區塊之電路構成或佈局’其後再進行對齊間距等作業因此會產生多餘之空區域，或產生設計無效率化等問題。 2·積體電路裝置之構造於圖3表示可解決如以上之問題之本實施形態之積體電路裝置10之構成例。本實施形態係將積體電路裝置1〇之短邊之第一邊SD1往對向之第三邊SD3之方向作為第一方向 m ’將01之相反方向作為第三方向D3。而且，將積體電路裝置ίο之長邊之第二邊SD2往對向之第四邊SD4之方向作為第二方向D2，將D2之相反方向作為第四方向D4。此外，於圖3中，積體電路裝置1〇之左邊為第一邊sm，右邊為第二邊SD3，但左邊為第三邊奶3，右邊為第一邊sdi亦可。 112621.doc -13 - 1312188 如圖3所示，本實施形態之積體電路裝置10包含沿著D1 方向配置之第一〜第N電路區塊CB1〜CBN(N為2以上之整數）。亦即，於圖1(A)之比較例，電路區塊排列於D2方向’而於本實施形態，電路區塊CB1〜CBN排列於D1方向排列。而且，各電路區塊並非如圖i 之比較例成為超扁平之區塊’而是咸為較方形之區塊。而且’積體電路裝置10係於第一〜第N電路區塊

CB1〜CBN之D2方向側，包含沿著邊SD4設置之輸出側I/F

區域12(廣義而言為第一介面區域）。而且，於第一〜第^^電路區塊CB1〜CBN之D4方向側，包含沿著邊SD2設置之輸入側I/F區域14(廣義而言為第二介面區域更具體而言，輸出側I/F區域12(第一 j/o區域）係於電路區塊CB1〜CBN之D2 方向側，不經由例如其他電路區塊等而配置。而且，輸入側I/F區域14(第二1/〇區域）係於電路區塊cm〜之〇4方向側’不經由例如其他電路區塊等而配置。亦即，在至少存在—資料驅動器區塊之部分，於的方向僅存在_電路區塊（貝料驅動$區塊）。此外’於使用積體電路裝置_為 (llectual property :智慧財產權)核心而組裝於其他積體$路裝置之情況等’亦可製成不設置I/F區至少—方之構成。，4之之示面板側)I/F區域12係成為與顯示面板之介面元^各辖包含：塾、或連接於塾之輸出用電晶體、保護 ==;件：具體而言，包含用以對資料線輸出資料 15、田線輸出掃描信號之輸出用電晶體等。此外， n2621,d〇c •14- 1312188 於顯示面板為觸控式面板之情況等體。輸入側（主機側）i/F區域14#忐盔你成為與主機（MPU、圖像處理控制器、基頻引擎彳之& & 只）丨竽）之"面之區域，其可包含：墊、或連接於塾之輸入用（輸出入用）雷s^ 用）冤日日體、輸出用電晶體、保護元件等各種元件。具體而言包含：相輸入來自主機之信號(數位信號)之輸入用電晶體或用以對主機輸出信號之輸出用電晶體等。

此外，亦可設置沿著短邊之邊SD1，SD3之輸出側或輸入側Ι/F區域。而且，作為外部連接端子之凸塊等亦可設於 I/F(介面）區域12, 14，亦可設於其以外之區域（第一〜第n電路區塊CB1〜CBN)。於設在i/F區域12，14以外之區域之情况下，藉由使用金凸塊以外之小型凸塊技術（以樹脂作為芯之凸塊技術等）來實現。而且，第一〜第N電路區塊CB1〜CBN可包含至少2個（或3

亦可包含輸入用電晶個）不同之電路區塊（具有不同功能之電路區塊）。若以積體電路裝置10為顯示驅動器之情況為例，電路區塊 CB1〜CBN可包含：資料驅動器、記憶體、掃描驅動器、邏輯電路、灰階電壓產生電路及電源電路之區塊之至少2 個。更具體而言，電路區塊CB1〜CBN至少可包含：資料驅動器及邏輯電路之區塊，進而可包含灰階電壓產生電路之區塊。而且，於記憶體内建型之情況下’進而可包含記憶體之區塊。例如於圖4表示各種型式之顯示驅動器及其内建之電路 112621.doc -15 - 1312188 區塊之例。於記憶體（RAM)内建之非晶矽TFT(Thin Film Transistor :薄膜電晶體）面板用顯示驅動器中，電路區塊 CB 1〜CBN包含：記憶體、資料驅動器（源極驅動器）、掃描驅動器（閘極驅動器）、邏輯電路（閘極陣列電路）、灰階電壓產生電路（γ補正電路）及電源電路之區塊。另一方面，於内建6己憶體之低溫多晶石夕（LTPS)TFT面板用顯示驅動器中’由於可於玻璃基板形成掃描驅動器，因此可省略掃描驅動器之區塊。而且，於非内建記憶體之非晶矽TFT面板用時’可省略記憶體之區塊，於非内建記憶體之低溫多晶石夕TFT面板用時’可省略記憶體及掃描驅動器之區塊。而且’於 CSTN(Color Super Twisted Nematic :彩色超扭轉向列）面板及TFD(Thin Film Diode :薄膜二極體）面板用時，可省略灰階電壓產生電路之區塊。於圖5(A)(B)表示本實施形態之顯示驅動器之積體電路裝置10之平面佈局之例。圖5(A)(B)係内建記憶體之非曰石夕TFT面板用之例’圖5(A)係將例如QCIF、32灰階用之顯示驅動器作為標的，圖5(B)係將QVGA、64灰階用之顯示驅動咨作為標的。於圖5(A)(B)中，第一〜第N電路區塊CB1-CBN包含第_ 〜第四記憶體區塊MB1〜MB4(廣義而言為第一〜第^己憶體區塊。I為2以上之整數）。而且，對各第一〜第四記憶體區塊 MB1〜MB4，包含其各個沿著01方向鄰接配置之第一〜第四資料驅動器區塊DB1〜DB4(廣義而言為第一〜第I資料驅動器區塊）。具體而言，記憶體區塊MB丨及資料驅動器區塊 112621.doc • 16 · 1312188 DB 1沿著D1方向而鄰接配置，記憶體區塊MB2及資料驅動器區塊DB2沿著D1方向而鄰接配置。然後’資料驅動器區塊DB 1為了驅動資料線而使用之圖像資料（顯示資料），係由鄰接之記憶體區塊MB 1記憶，資料驅動器區塊DB2為了驅動資料線而使用之圖像資料，係由鄰接之記憶體區塊 MB2記憶。而且’於圖5(A)，於記憶體區塊MB 1〜MB4中之MB 1 (廣義而έ為第J記憶體區塊。1 $ j<I)之D3方向側，鄰接配置有資料驅動器區塊DB1〜DB4中之DB1(廣義而言為第J資料驅動器區塊）。而且，在記憶體區塊MB 1之D1方向側，鄰接配置有記憶體區塊MB2(廣義而言為第j+1記憶體區塊）。然後’在記憶體區塊MB2之D1方向側，鄰接配置資料驅動器區塊DB2(廣義而言為第j+i之資料驅動器區塊）。記憶體區塊MB3，MB4及資料驅動器區塊DB3，DB4之配置亦相同。如此，於圖5(A)中，對MB1，MB2之邊界線，線對稱地配置MB1，DB1及MB2, DB2，對MB3, MB4之邊界線，線對稱地配置MB3，DB3及MB4，DB4。此外，於圖5(A)， DB2與DB3雖鄰接配置’但亦可使此等不鄰接而於其間配置其他電路區塊。另一方面’於圖5(B)，在記憶體區塊mb 1~MB4中之 MB 1 (第J記憶體區塊）之D3方向侧’鄰接配置有資料驅動器區塊DB1〜DB4中之DB1(第J資料驅動器區塊）。而且，在 MB1之D1方向側配置有DB2(第J+1資料驅動器區塊）。而且，在DB2之D1方向側配置有MB2(第J+1之記憶體區塊）。 112621.doc -17- 1312188 DB3，MB3，DB4，MB4亦同樣地配置。此外，於圖5⑻中， 1 ,、DB2 ΜΒ2與DB3、ΜΒ3與DB4雖分別鄰接配置，但亦可使此等不鄰接而於其間配置其他電路區塊。若根據圖5⑷之佈局配置，則具有可於記憶體區塊刪與廳2、或ΜΒ3與ΜΒ4之間（第j、第⑴記憶體區塊之間）共用行位址解碼器之優點。另一方面，若根據圖5(b)之佈局配置’具有可使資料驅動器區塊則〜刪往輸出側Μ 區域12之資料信號輸出線之布線間距均勻化，可提升布線效率之優點。此外，本實施形態之積體電路裝置1〇之佈局配置並不限定於圖5(A)(B)。例如使記憶體區塊或資料驅動器區塊之區塊數為2、3或5以上，或不將記憶體區塊或資料驅動器區塊進行區塊分割而構成均可。而且，亦可變形實施成記憶體區塊與資料驅動器區塊不鄰接。而且，亦可製成不設置記憶體區塊、掃描驅動器區塊、電源電路區塊或灰階電壓產生電路區塊等之構成。而且，亦可在電路區塊 CB1〜CBN與輸出側Ι/F區域12或輸入側I/F區域“間，設置寬度在D2方向極窄之電路區塊（WB以下之細長電路區塊）。而且’電路區塊CB1〜CBN亦可包含不同電路區塊在 D2方向排列有多段之電路區塊。例如將掃描驅動器電路及電源電路作為1個電路區塊而構成亦可。於圖6(A)表示本實施形態之積體電路裝置丨〇沿著D2方向之剖面圖之例。於此，Wl、WB、W2分別為輸出側I/F區域12、電路區塊CB1〜CBN及輸入側Ι/F區域14在D2方向之 112621.doc -18· 1312188 寬度。而且，W為積體電路裝置10在D2方向之寬度。如圖6(A)所示，本實施形態可構成為在〇2方向，其他電路區塊未介於電路區塊CB1〜CBN(資料驅動器區塊dB)與輸出側、輸入側I/F區域12，14之間。因此，可為 Wl+WB + W2SW<Wl+2xWB + W2 ’可實現細長之積體電路裝置。具體而言，在D2方向之寬度W可為W<2 mm，更具體而言可為W<1.5 mm。此外，若考慮到晶片檢查或安裝，則宜為W>0.9 mm。而且，在長邊方向之長度^口可為 . 15 mm<LD<27 mm。而且，晶片形狀比SP=LD/W可為 SP>10’更具體而言可為8?>12。此外，圖6(A)之寬度Wl、WB、W2分別為輸出側I/F區域12、電路區塊CB1〜CBN及輸入側I/F區域14之電晶體形成區域（體（bulk)區域、主動區域）之寬度。亦即，於I/F區域12，14形成有輸出用電晶體、輸入用電晶體、輸出入用電晶體及靜電保護元件之電晶體等。而且，在電路區塊 . CB1〜CBN形成有構成電路之電晶體。然後，Wi、WB、 W2係以形成有此電晶體之井區域或擴散區域等為基準來决疋。例如為了實現更狹窄細長之積體電路裝置，宜於電路區塊CB1〜CBN之電晶體上亦形成凸塊（主動面凸塊）。具體而s，其芯以樹脂形成，在電晶體（主動區域）上形成樹脂表面形成有金屬層之樹脂芯凸塊等。然後，該凸塊（外 #連接^子）係藉由金屬布線而連接於配置在I/F區域12，14 之墊。本實施形態之W1、WB、W2&非此凸塊之形成區域之寬度’而是形成於凸塊下之電晶體形成區域之寬度。 I12621.doc -19-

1312188 而且，各個電路區塊CB1〜CBN在D2方向之寬度例如可統一成相同寬度。於此情況，各電路區塊之寬度若實質上相同即可，例如數μηι〜20 μηι(數十μιη)程度之差異為容許範圍内。而且，在電路區塊CB1〜CBN中存在寬度不同之電路區塊情況下’寬度WB可為電路區塊CB1〜CBN之寬度中之最大寬度。此情況之最大寬度例如可為資料驅動器區塊在D2方向之寬度。或者於内建記憶體之積體電路裝置情況下，可為記憶體區塊在D2方向之寬度。此外，於電路區塊CB1〜CBN與I/F區域12，14間，可設置例如20〜30 μηι程度之寬度之空區域。而且，於本實施形態，在輸出側I/F區域12可配置在〇2 方向之段數為1段或複數段之墊。因此，若考慮到墊寬（例如0.1 mm)或墊間距，則輸出側I/F區域12在D2方向之寬度 W1可為0.13 mm swig 0.4 mm。而且，由於可在輸入侧 I/F區域14配置在D2方向之段數為1段之墊，因此輸入側I/F 區域14之寬度W2可為〇_l mmsW2g02 mm。而且，為了實現細長之積體電路裝置，必須於電路區塊CB1〜CBN 上’藉由全局（global)布線來形成來自邏輯電路區塊之邏輯信號、來自灰階電壓產生電路區塊之灰階電壓信號或電源布線此4布線寬合計為例如0.8〜0.9 mm程度。因此，若考慮到此等，則電路區塊CB1〜CBN之寬度WB可為〇65 mmg WBS 1.2 mm。然後’即使為 Wl = 0.4 mm、W2 = 0.2 mm mm ^ WB ^1.2 mm，因此WB>W1+W2仍會成立。由於0.65 而且，於 112621.doc -20- 1312188

Wl、WB、W2為最小值之情況’會成為W1 = 0.13 mm、 WB = 0_65 mm、W2=0.1 mm，積體電路裝置之寬度為 W=0_88 mm程度。因此，W=0.88 mnKSxWBU mm 成立。而且，於W1、WB、W2為最大值之情況，會成為 Wl = 0.4 mm、WB = 1.2 mm、W2 = 0.2 mm，積體電路裝置之見度為 W=1.8 mm程度。因此 ’ ^=1.8 mm<2xWB=2.4 mm 成立。因此，W<2xWB之關係式成立，可實現細長之積體電路裝置。於圖1(A)之比較例，如圖6(B)所示，2個以上之複數電路Q塊沿者D2方向_配置。而且，於D2方向，在電路區塊間或電路區塊與I/F區域間形成布線區域。因此，積體電路裝置500在D2方向（短邊方向）之寬度W變大，無法實現狹窄細長晶片。因此，即使利用微細製程來將晶片進行微縮’如圖2(A)所示’在D1方向（長邊方向）之長度ld亦變短，輸出間距變成窄間距，因而導致安裝困難化。相對於此’於本實施形態中’如圖3、圖5(A)(B)所示，沿著D1方向配置複數電路區塊CB1〜CBN。而且，如圖 6(A)所示，可於墊（凸塊）之下配置電晶體（電路元件）（主動面凸塊）。而且，可藉由在比電路區塊内布線之局部（丨〇Cal) 布線更上層（比墊更下層）形成之全局布線，形成電路區塊間或電路區塊與I/F區域間等之信號線。因此，如圖2(B)所不’可在維持積體電路裝置10在〇1方向之長度Ld之狀態下’縮小在D2方向之寬度W，可實現超狹窄細長晶片。其、、、°果可將輸出間距維持在例如22 μηι以上，可容易安 112621.doc •21 - 1312188 裝。而且，由於本實施形態係沿著D1方向配置複數電路區塊 CB1〜CBN’因此可容易對應製品之規格變更等。亦即， f於可使用共同之平台來設計各種規格之製品，因此可提高設計效率。例如於圖5(a)(b)，即使於顯示面板之像素數或灰階數有增減之情況，僅增減記憶體區塊或資料驅動區塊之區塊數、或在工水平掃描期間之圖像資料之讀出次數等即可對應。而且，圖5(A)⑻係㈣記憶體之非晶 TFT面板用之例’但於開發内建記憶體之低溫多晶石夕ΤΗ 面板用之製品之情況，僅須自電路區塊CB1〜CBN中除去掃描驅動器區塊即可。而且，於開發非内建記憶體之製品之h况下僅須除去s己憶體區塊即可。然後，即使如此地配5規格而除去電路區塊，於本實施形態，仍可將其對其他電路區塊之影響抑制在最小限度，因此可提升設計效率。而且’於本實施形態’可將各電路區塊CB1〜CBN在D2 方向之寬度（向度）統一為例如資料驅動器區塊或記憶體區塊之寬度（兩度）。然後，於各電路區塊之電晶體數有增減之情況，可藉由增減各電路區塊在m方向之長度來調整，因此可使設計更加效率化。例如於圖5(A)(B)中，即使灰階電壓產生電路區塊或電源電路區塊之構造變更，而電晶體數增減之情況下’仍可藉由增減灰階電壓產生電路區塊或電源電路區塊在D丨方向之長度來對應。此外’作為第二比較例，亦可考慮例如在D1方向細長地 112621.doc -22· 1312188 配置資料驅動器區塊’在資料驅動器區塊之以方向側，况細方向配置記憶體區塊等其他複數電路區塊之手去：而’於此第二比較，由於使大寬度之資料驅動器區塊^ ck、體區塊等其他電路區塊與輸出側I/F區域之間，因此積體電路裝置在D2方向之寬度W變大，*易實現狹窄細長日曰日片。而且’於資料驅動器區塊與記憶體區塊間會產生多餘之布線區心造成寬度W更大。而且，於資料驅動器區塊或記Μ區塊之構造已改變之情況下’產生圖i(b)(c)所說明之間距不一致之問題，無法提升設計效率。

而且，作為本實施形態之第三比較例，亦可考慮例如僅將同一功能之電路區塊（如資料驅動器區塊）進行區塊分割，且並排配置於D1方向之手法。然而，於此第三比較例，由於僅可使積體電路裝置具有同一功能（例如資料驅動器之功能），因此無法實現多樣之製品延伸。相對於此’於本實施形態中’電路區塊Cbi〜CBN包含至少具有2 種不同功能之電路區塊。因此，如圖4、圖5(A)(B)所示，具有可提供對應於各種類型之顯示面板之多樣機種之積體電路裝置之優點。 3·電路構成於圖7表示積體電路裝置1〇之電路構成例。此外，積體電路裳置10之電路構成並不限定於圖7，可進行各種變形實施°記憶體20(顯示資料RAM)記憶圖像資料。記憶胞陣列22包含複數記憶胞，其記憶至少1訊框（1畫面）份之圖像資料（顯示資料）。於此情況，1個像素係以例如R、G、B之 112621.doc •23· 1312188 3個子像素（3點）而構成，各子像素記憶有例如6位元汴位元）之圖像資料。列位址解碼器24(MPU/LCD列位址解碼器）進行有關列位址之解碼處理，並進行記憶胞陣列22之子元線之選擇處理。行位址解碼器26(Mpu行位址解碼器）進行有關行位址之解碼處理，並進行記憶胞陣列22之位元線之選擇處理《讀寫電路28(ΜΡϋ讀寫電路）進行對記憶胞陣列22之圖像資料之寫入處理、或來自記憶胞陣列22之圖像資料之讀出處理。此外，記憶胞陣列22之存取區域係以例如將開始位址與結束位址作為對頂點之矩形來定義。亦即，以開始位址之行位址及列位址、與結束位址之行位址及列位址來定義存取區域，而進行記憶體存取。邏輯電路40(如自動配置布線電路）產生用以控制顯示時序之控制信號或用以控制資料處理時序之控制信號等。此邏輯電路40可藉由例如閘極陣列（G/A)等之自動配置布線而形成控制電路42產生各種控制信號，或進行裝置全體之控制。具體而言’對灰階電壓產生電路11{)輸出灰階特性（γ特性）之調整資料（丫補正資料），或控制電源電路之電壓產生。而且，控制對使用列位址解碼器24、行位址解碼器26及讀寫電路28之記憶體之讀寫處理。顯示時序控制電路44產生用以控制顯示時序之各種控制信號，以控制從記憶體對顯示面板側之圖像資料之讀出。主機（MPU)介面電路46係於來自主機之各存取，產生内部脈衝，實現於記隐體進:存取之主機介面。RGB介面電路48實現藉由點時脈將動‘4圖像之RGB資料寫人於記憶體之rgb介面。此 112621.doc •24· 1312188 外亦可僅設置主機介面電路46及RGB介面電路48之任何 —方而構成。圖7中’從主機介面電路46&rgb介面電路48 ,以1像素為單位對記憶體20存取。另一方面，對資料驅動器5〇，藉蜀於主機介面電路46、RGB介面電路48之内部顯示時序，於每線週期傳送由線位址指定、以線單位讀出之圖像資料。修 ^料驅動器5 0係用以驅動顯示面板之資料線之電路，圖 8(A)中表不其構成例。資料閂鎖電路52閂鎖來自記憶體汕之數位圖像資料。D/A轉換電路54(電壓選擇電路）進行由資料閃鎖電路52問鎖之數位圖像資料之D/A轉換，並產生類比之貝料電壓。具體而言，自灰階電壓產生電路則接收複數（例如64階段）之灰階電壓（基準電壓），自此等複數灰1¾電壓中選擇對應於數位圖像資料之電冑，並作為資料电壓而輸出。輸出電路56(驅動電路、緩衝器電路）將來自 • D/A轉換電路54之資料電壓進行緩衝，並輸出至顯示面板之資料線以驅動資料線。此外，亦可構成使輸出電路“之邰刀（例如運算放大器之輸出段）不含於資料驅動器而配置於其他區域。掃描驅動器70係用以驅動顯示面板之掃描線之電路，圖 8(B)中表不其構成例。偏移暫存器72包含依序連接之複數正反器，並同步於偏移時鐘信號SCK而依序將賦能輪出入信號EIO進行偏移。位準偏移器％將來自偏移暫存器仏唬之電壓位準轉換成掃描線選擇用之高電壓位準。輪出 112621.doc -25- I312188 電路78將藉由位準偏移器76轉換並輸出之掃描電壓進行緩衝’並輸出至顯示面板之掃描線以選擇驅動掃描線。此外’掃描驅動器70亦可為圖8(C)所示之構成。於圖8(c) 中’掃描位址產生電路73產生並輸出掃描位址，位址解碼裔74進行掃描位址之解碼處理。然後，對藉由該解碼處理所特疋出之掃描線’經由位準偏移器7 6及輸出電路7 8而輸出掃描電壓。

電源電路90係產生各種電源電壓之電路，圖9(A)中表示其構成例。升壓電路92係使用升壓用電容器或升壓用電晶體，以充電泵方式，將輸入電源電壓或内部電源電壓進行升壓而產生升壓電壓之電路，其可包含i次〜4次升壓電路等。藉由此升壓電路92可產生掃描驅動器7〇或灰階電壓產生電路110所使用之高電壓。調整器電路94進行藉由升壓電路92所產生之升壓電壓之位準調整。vc〇M產生電路％產生供給至顯示面板之對向電極之vc〇M電壓並輪出。控制電路98係進行電源電路9()之控制，其包含各種控制暫存器等。灰階電壓產生電路（γ補正電路）丨1〇係產生灰階電壓之電路，圖9(Β)中表示其構造例。選擇用電壓產生電路112(電壓分割電路）係根據電源電路90所產生之高電壓之電源電塵VDDH，VSSH，輸出選擇用電塵VS0〜VS255(廣義而言為 R個選擇用電M)。具體而言，選擇用電Μ產生電路112包含具有串聯連接之複數電阻元件之階梯電阻電路。然後，輸出藉由此階梯電阻電路分割VDDH，vssh所得之電壓， 112621.doc -26- 1312188 以作為選擇用電壓VS0-VS255。灰階電壓選擇電路114係藉由邏輯電路40，根據設定於調整暫存器116之灰階特性之調整資料，而自選擇用電壓vs〇〜¥8255中，例如64灰階 ’)月況則選擇64個（廣義而言為s個。r>s)電壓，並作為灰階電壓V0〜V63而輸出。如此，可產生因應於顯示面板之最佳灰階特性（γ補正特性）之灰階電壓。此外，於極性反轉驅動之情況下’亦可於選擇用電壓產生電路112設置正極性用之階梯電阻電路及負極性用之階梯電阻電路。而且，亦可根據設於調整暫存器116之調整資料來變更階梯電阻電路之各電阻元件之電阻值。而且，亦可構成在選擇用電壓產生電路112或灰階電壓選擇電路114設置阻抗轉換電路 (電壓轉發器連接之運算放大器）。圖10(A)表示圖8(Α)之d/A轉換電路54所含之各 DAC(Digital Analog Converter:數位類比轉換器）之構成例。圖10(A)之各DAC可設置於例如各子像素（或各像素），並藉由ROM解碼器等構成。然後，根據來自記憶體2〇之6 位元之數位圖像資料D0〜D5及其反轉資料XD〇〜XD5 ,選擇來自灰階電壓產生電路11〇之灰階電壓ν〇〜ν63之任_，藉以將圖像資料D0〜D5轉換成類比電壓。然後，將獲得之類比電壓之信號DAQ(DAQR，DAQG，DAQB)輸出至輸出電路 5 6 〇

此外，在以低溫多晶矽TFT用之顯示驅動器等，將r 用.、G用、B用之資料信號進行多工化而傳送至顯示驅動器之情況（圖10(c)之情況），亦可使用共用之Dac來將R 112621.doc -27· 1312188 用、G用、B用之圖像資料進行D/A轉換。於此情況，於各像素設置圖10(A)之各DAC。圖10(B)表示圖8(A)之輸出電路56所含之各輸出部Sq之構成例。圖10(B)之各輸出部Sq可於各像素設置。各輸出部S Q包含R(紅）用、G(綠）用、b (藍）用之阻抗轉換電路 OPR，OPG，OPB(電壓轉發器連接之運算放大器），進行來自DAC之俏號DAQR，DAQG，DAQB之阻抗轉換，並將資料 js號DATAR, DATAG, DATAB輸出至R、g.、B用之資料信號輸出線。此外，例如低溫多晶矽TFT面板之情況，亦可 "X置如圖10(C)所示之開關元件（開關用電晶體）swR，§wg, SWB，阻抗轉換電路0P輸出R用、G用、3用之資料信號已被多工化之資料信號DATA。行資料信號之多工化。而且，而且’亦可遍及複數像素進亦可構成不在輸出部SQ設置如圖10(B)(C)之阻抗轉換電路，而僅設置開關元件等 4.資料驅動器區塊、記憶體區塊之詳細 4.1 區塊分割如圖11(A)所示之顯示面相在a糸士括u 」

112621.doc 匕記憶體至少記憶320x240x1 8位資料驅動器係於每丨水平掃描期 -28- 1312188 間（每掃描1條掃描線之期間），對顯示面板輸出HPN=240條伤之資料信號（對應於240X 1 8位元份之圖像資料之資料信號）。。而且’於圖11(B)中，資料驅動器分割成DBN=4個資料驅動器區塊DB1〜DB4。而且，記憶體亦分割成 MBN=DBN=4個記憶體區塊MB1〜MB4。亦即，例如已將資料驅動器區塊、記憶體區塊、墊區塊巨集胞化之4個驅動

器巨集胞DMC1，DMC2, DMC3, DMC4係沿著D1方向配置。因此，各資料驅動器區塊DB1〜DB4係於每卜义平掃描期間，將HPN/DBN=240/4=60條份之資料信號輸出至顯示面板。而且，各記憶體區塊MB1〜MB4記憶 (VPNxHPNxPDB)/MBN=(320x240x18)/4 位元份之圖像資 4·2於1水平掃描期間讀出複數次於圖11(B)中’各資料驅動器區塊DB1〜DB4係於1水平掃描期間輸出60條份（若R、G、B設為3條，則為6㈣養條）之資料信號。因此，必須從對應於刪〜刪之記憶體區塊MB1 MB4，在每i個水平掃描期間讀出24〇條份之應於資料信號之圖像資料。然而，若在每1水平婦描期間讀出之圖像資料之位元數增加，則必須增h + i 方向並排之記憶胞（感測放大器）之個數。其結果，積體雷&壯i 裝置在D2方向之寬度w變大，而妨礙曰曰片之狹窄化。而 a -上，子兀線W]L變長，亦導致WL之 1吕號延遲之問題。 112621.doc -29- 1312188 因此，本實施形態係採用從各記憶體區塊MB1〜MB4對各資^驅動器區塊DB1〜DB4，於i水平掃描期間複數次 (1〇4次）讀出記憶於各記憶體區塊MB1〜MB4之圖像資料之手法。例如於圖12中之A1、A2所示，在1水平掃描期間，僅 RN=2次2憶體存取信號MACS(字元選擇信號）成為有效（高位準）。藉此，自各記憶體區塊對各資料驅動器區塊，在】水平掃描期間讀出取RN=2次圖像資料。如此，設於資料驅動器區塊内之圖13之第…第二資料驅動器術，廳所含之資料閃鎖電路，係依據A3、A4所示之閃鎖信號LATa，㈣’閃鎖讀出之圖像資料。然後，第―、第二資料驅『Ra’ DRb所含之d/Α轉換電路，進行閂鎖之圖像資料之D/A轉換’ DRa，DRb所含之輸出電路則如八5、A6所示，將藉由D/A轉換而獲得之資料信號DATAa，DATAb輸出至資料信號輸出線。其後，如A7所示，輸人於顯示面板之各像素之丁FT之閘極之掃描信號SCSEL成為有效，資料信號輸入顯示面板之各像素中而保持。、此外’圖12係在第一水平掃描期間讀出2次圖像資料， •同之第一水平掃描期間，將資料信號DATAa, 、…輸出至f料^號輸出線。但是，亦可預先在第一水平掃描期間讀出2次圖像資料而加以閃鎖，並在其次之第一水平掃描期間’將對應於閃鎖之圖像資料之資料信號，DATAb輸出至資料信號輸出、線。而且，圖η係領示讀出次數RN=2之情況’但是亦可RNU。 ’ 112621.doc -30 - 1312188 若根據圖12之手法，如㈣所示，自各記憶體區塊讀出對應於30條份之資料信號之圖像資料，各資料驅動器DRa DRb輸出30條份之咨划_ # # & ’ $條伤之編破。藉此’自各資料驅動器區塊輸出6〇條份之資料信號。如此，於圖Π中，若自各記憶體區塊於1次讀出中讀出對應於3〇條份之圖像信號之圖像 \ ;斗P可因此，相較於在1水平掃描期間僅讀出丨次之手法，可減少圖13在D2方向之記憶胞及感測放大器之個數。其結果’可縮小積體電路裝置在D2方向之寬度，而可實現

=狹窄之細長晶片。特別是^平掃描期間之長度於QVGA ^况為52 程度。另—方面，記憶體之讀取時間例如為 nsec程度，充分比52啊短。因此，即使將在1個水平掃描期間之讀出次數從1次增加至複數次，對顯示特性所造成之影響不甚大。而且，圖U⑷為qVGA(32〇x24〇)之顯示面板，但若設疋X平掃描期間之讀出次數為例如RN=4時，亦可 VG寧㈣8G)之顯示面板，可增加設計之自由度。… 此外’在1水平掃描期間之複數次讀出，能以列位址解碼器（字兀線選擇電路）在1水平掃描期間選擇各記憶體區塊内不同之複數字元線之第一手法來實現，或能以列位址解碼W子讀選擇電路⑷個水平掃描期間複數次選擇各記二手法來實現均可。或是藉第一、第-手法兩者之組合來實現亦可。 4.3育料驅動器、驅動器胞之配置於圖13表示資料驅動器及資料驅動器所含之驅動器胞之 112621.doc -31 · 1312188 配置例。如圖13所示’資料驅動器區塊包含沿著m方向而堆疊配置之複數資料驅動器DRa，DRb(第一〜第瓜資料驅動器）°而且’各資料驅動器DRa，DRb包含複數之30個（廣義而&為Q個）驅動器胞DRC 1〜DRC30。第一資料驅動器DRa選擇記憶體區塊之字元線wLla，如圖12之A1所示’若自記憶體區塊讀出第一次之圖像資料，則根據A3所不之閂鎖信號LATa來閂鎖讀出之圖像資料。而後，進仃閂鎖之圖像資料之D/A轉換，將對應於第一次讀取圖像資料之資料信號DATAa，如A5所示輸出至資料信號輸出線。另方面，第二資料驅動器DRb選擇記憶體區塊之字元線WLlb ’如圖12之八2所示，若自記憶體區塊讀出第二次之圖像資料，則根據A4所示之問鎖信號以几，問鎖讀出之圖像資料。然後，進行閂鎖之圖像資料之。从轉換，將

對應於第二次讀出圖像資料之資料信號，如Μ所示輸出至資料信號輸出線。如此’各資料驅動器DRa，DRb藉纟輸出對應於3〇個像素之3〇條份之資料信號，以輸出合計對應於個像素之60條份之資料信號。如圖U所示，若沿著01方向配置（堆疊）複數資料驅動写，則可防止因㈣驅動器之規模大小而造成積體 :=rD2方向之寬度w變大之事態。而且，資料驅動因應於顯示面板之類型而採用各種構成。於此情況，右亦藉由沿著m方向配置複數資料驅動器之手法，則可效 H2621.doc -32- 1312188 率良好地將各種構成之資料圖13 況，但配置 * - ^ ^ 勒益進仃佈局。此外，表不在D1方向之資料驅裔S己置數為2個之愔數亦可為3個以上。 < 潰而且，於圖13中，各資料驅 ir th ^ j，k m ^ ^ 動器DHa，DRb包含沿著的方向並排配置之.3〇個（〇個、 L々7 ^固）驅動器胞DRCM〜DRC30。於此，各個驅動器胞DRC1〜D 、 ..y. RC30接收1像素份之圖像資料 '然後，進行1個傻音々X +㈤、素伤之圖像資料之D/A轉換，輸出對

應於1個像素份之圖像資了叶之責枓诮唬β此驅動器胞 DRC1 DRC30之各個可包含：資料閃鎖電路、圖⑺(a)之 DAC(1個像素份之DAC)或圖1〇⑻(c)之輸出部sq。然後，、圖13中，將顯示面板之水平掃描方向之像素數 (於藉由複數積體電路裝置分擔而驅動顯示面板之資料線情況，各積體電路裝置所承接之水平掃描方向之像素數）設為HPN ’冑資料驅動器區塊之區塊數（區塊分割數）設為 DBN，將對驅動器胞於〗水平掃描期間輸入之圖像資料之輸入次數設為此外，IN與圖12所說明之在卜化平掃描期間之圖像資料之讀出次數RN相等。此種情況下，沿著 D2方向並排之驅動器胞DRC1〜DRC30之個數Q可表示為 Q=HPN/(DBNxIN)。於圖 13 之情況下，由於 HPN=240、 DBN=4、IN=2，因此q=240/(4x2)=30個。此外，將驅動器胞DRC1〜DRC30在D2方向之寬度（間距）設為WD ’將資料驅動器區塊所含之周邊電路部分（緩衝器電路、布線區域等）在D2方向之寬度設為WPCB時，第一〜第N電路區塊CB1〜CBN在D2方向之寬度WB(最大寬度）可 112621.doc •33 1312188 表示為qxWDS WB<(Q+l)xWD+WPCB。而且，於將記憶體區塊包含之周邊電路部分（列位址解碼器RD、布線區域等）在D2方向之寬度設為WPC之情況，可表示為 QxWD$WB<(Q+l)xWD+WPC。而且，將顯示面板在水平掃描方向之像素數設為HPN ’ 將1像素分之圖像資料之位元數設為PDB ’將記憶體區塊之區塊數設為MBN(=DBN)，在1水平掃描期間，自記憶體區塊讀出之圖像資料之讀出次數設為RN。於此情況，在感測放大器區塊SAB，沿著D2方向並排之感測放大器（輸出1位元份之圖像資料之感測放大器）之個數P，可表示為 P=(HPNxPDB)/(MBNxRN)。於圖 13之情況，由於HPN=240， PDB = 18，MBN=4，RN=2，因此 Ρ=(24〇χ 18)/(4x2)=540 個。此外，個數P係對應於有效記憶胞數之有效感測放大器數，不包含仿真記憶胞用之感測放大器等非有效之感測放大器之個數。而且，於感測放大器區塊SAB所含之各感測放大器在D2 方向之寬度（間距）設為WS情況，感測放大器區塊SAB(記憶體區塊）在D2方向之寬度WSAB可表示為WSAB=Px WS。然後，於記憶體區塊包含之周邊電路部分在D2方向之寬度設為WPC情況下，於電路區塊CB1〜CBN在D2方向之寬度 WB (最大寬度）亦可表示為PxWSSWB<(P+PDB)xWS+WPC。 4.4 資料驅動器區塊之佈局於圖14表示資料驅動器區塊之更詳細之佈局例。於圖 14，資料驅動器區塊包含其各個輸出對應於1子像素份之 112621.doc -34- 1312188 圖像資料之資料信號之複數子像素驅動器胞 SDC1〜SDC180。而且，於此資料驅動器區塊，沿著叫方向(沿著子像素驅動器胞之長邊之方向）配置複數子像素驅動器胞’並且沿著與D1方向正交之D2方向配置複數子像素驅動器胞。亦即，將子像素驅動器胞sdci〜sdci8〇進行矩陣配置。而且，用以電性連接資料驅動器區塊之輸出線與顯示面板之資料線之墊（墊區塊），係配置於資料驅動器區塊之D2方向側。

例如圖13之資料驅動器DRa之驅動器胞DRci，可藉由圖14之子像素驅動器胞SDC1，SDC2, SDC3構成。於此， SDC1，SDC2, SDC3分別為R(紅）用、G(綠）用、B(藍）用之子像素驅動器胞，對應於第一個資料信號之R、G、B之圖像資料（Rl，Gl，B1)係自記憶體區塊輪入。然後，子像素驅動器胞SDC1，SDC2, SDC3進行此等圖像資料⑻，队 B 1)之D/A轉換，並將第一個R、G、B之資料信號（資料電壓）輸出至對應於第一條資料線之R、G、B用之墊。同樣地，驅動器胞DRC2係由R用、G用、B用之子像素驅動器胞SDC4, SDC5, SDC6所構成，對應於第二個資料信號之R、G、B之圖像資料（R2, G2, b2)係自記憶體區塊輸入。然後，子像素驅動器胞SDC4, SDC5, SDC6進行此等圖像資料（R2, G2, B2)之D/A轉換，將第二個R、G、B之資料信號（資料電壓）輸出至對應於第二條資料線之R、G、 B用之墊。其他子像素驅動器胞亦相同。此外，子像素數量並不限定於3個，亦可為4個以上。而 112621.doc -35· 1312188 且’子像素驅動器胞之配置亦不限定於圖14，亦可例如沿著D2方向堆疊配置r用、〇用、B用之子像素驅動器胞。 4·5 記憶體區塊之佈局於圖15表示記憶體區塊之佈局例。圖15係詳細表示對應於S己憶體區塊中之1像素（R、G、B分別為6位元，合計1 8 位元）之部分。感測放大器區塊中對應於1像素之部分包含：R用之感測放大器SARO〜S AR5、G用之感測放大器S AGO~SAG5及B用之感測放大器SABO〜SAB5。而且’於圖15中，於D1方向堆疊配置2個（廣義而言為複數）感測放大器（及緩衝器）。然後’在堆疊配置之感測放大器SAR〇，SAR1之D1方向側，沿著D1方向並排之2列記憶胞行中，上侧列之記憶胞行之位元線連接於例如SAR0 ’下側列之記憶胞行之位元線連接於例如SAR卜然後，SAR0、SAR1進行自記憶胞讀出之圖像資料之信號放大，藉此可自SAR0、SAR1輸出2位元之圖像資料。其他感測放大器與記憶胞之關係亦相同。於圖15之構成之情況’可如以下實現在圖12所示之1水平掃描期間之圖像資料之複數此讀出。亦即，在第一水平掃描期間（第一掃描線之選擇期間）’首先選擇字元線 WL la’進行圖像資料之第一次讀取，如圖12之A5所示，輸出第一次之資料信號DATAa。於此情況，來自感測放大器SAR0〜SAR5, SAG0~SAG5，SABO〜SAB5之R、G、B之圖像資料分別輸入子像素驅動器胞SDC1，SDC2, SDC3。其次’在相同之第一水平掃描期間，選擇字元線WLlb，進 112621.doc -36 -

1312188 行圖^資料之第二次讀取，如圖之A6所示，輸出第二次之資料信號DATAb。於此情況，來自感測放大器 SARO〜SAR5, SAGO〜SAG5, SABO〜SAB5之R、G、B之圖像資料刀別輸入圖14之子像素驅動器胞sdc91，犯〇92, SDC93。而且，在其次之第二水平掃描期間（第二掃描線之選擇期間），首先選擇字元線WL2a，進行圖像資料之第一次讀取，輸出第-次之資料信號㈣心。其次，在相同之弟二水平掃描期間，選擇字元線WL2b，進行圖像資料之第二次讀取’冑出第二次之資料信號DATAb。广卜，亦可實施於方向不堆疊配置感測放大器之變元而且’亦可使用打選擇信號，切換連接於各感測放大器之記憶胞之行°於此情況，藉由於記憶體區塊内，於1 水平掃描期間選擇相同之字元線複數次，可實現在ι水平掃描期間内之複數次讀出。 5· 對墊之布線手法 5.1 重排布線區域本實施型態係如圖14所示，藉由採用於m、D2方向，將複數子像素驅動器胞（驅動器胞）SDC1〜SDC180進行矩陣配置之手法’以縮小積體電路裝置在D2方向之寬度，實現狹窄之細長晶片。然而，如圖14所示 SDC1〜SDCISO之情況，以何動器胞SDC1-SDC180之輸題。 ’於配置子像素驅動器胞種布線手法來將此等子像素驅出信號線布線於墊係成為課 112621.doc •37- 1312188 例如於圖16表示比較例之塾布線手法。於此比較例中，首先以第四層之鋁布線層ALD，將子像素驅動器胞sou SDC2, SDC3之輸出信號線布線於_，p2, p3。然後，關於其次之子像素驅動器胞SDC4之輸出信號線，為了越過 SDC2、SDC3之鋁布線層ALD之連接線，藉由Η〗所示之導通孔’將布線層㈣布線層ALD切換為第三層之銘布線層 ⑽，並布線於州。關於其次之子像素驅動器胞肌; 讓，如H2、H3所示’藉由導通孔將布線層切換為 ALC，並連接於墊Ρ5, Ρ6β並且關於其次之子像素驅動器胞SDC7 ’如Η4、Η5、Η6所示’必須切換布線層3次。如此，於比較例之手法中，於資料驅動器區塊與墊間之布線區域中’藉由導通孔之布線層之切換區之佔有面積變大。因此，該切換區之大小等成為原因而布線區域在〇2方向之寬度變大。其結果，會有積體電路裝置在〇2方向之寬度亦變大’無法實現狹窄之細長晶片之課題。為了解決此課題，本實施型態採用於子像素驅動器胞 (驅動器胞）之配置區域内，設置用以重排子像素驅動器胞 (驅動器胞）之輸出信號之取出線之排列順序之重排布線區域之手法。如此，由於若於子像素驅動器胞之配置區域設置重排布線區域，則可將如圖162Η1〜Η6*示之布線層之切換抑制在最小限度，因此可縮小資料驅動器區塊與墊間之布線區域在D2方向之寬度WIT。其結果，可縮小積體電路裝置在D2方向之寬度，可實現如圖2(B)之狹窄之細長晶片。、曰日 112621.doc 38- 1312188 其次，使用圖17來說明有關本實施型態之墊布線手法之洋細。如圖1 7之El、E2所示，子像素驅動器胞之輸出信號 (育料信號）之取出線係沿著例如D2方向（縱方向）而布線。此等取出線係用以自資料驅動器區塊取出子像素驅動器胞之輸出彳s號之線，例如藉由第四層之鋁布線層ALD而形成此外’ D1方向為子像素驅動器胞之長邊方向，〇2方向為短邊方向。而且，如圖17所示，用以連接子像素驅動器胞之輸出線與顯示面板之資料線之墊ρι，p2, p3〜，係配置於資料驅動器區塊之D2方向側。然後，於圖1 7，用以重排此等取出線之排列順序之重排布線區域（第一、第二重排布線區域）係設置於子像素驅動器胞之配置區域。具體而言，重排布線區域形成於比子像素驅動器胞内之局部線之第一、第二層鋁布線層ALA， alb更上層之區域。然後，於此重排布線區域，以因應於墊排列順序之順序重排取出線之排列順序。於此，因應於墊之排列順序之順序為墊之排列順序本身’或以特定規則變更之墊之排列順序之順序均可。而且，重排布線區域係藉由圖17之El、E2所示之取出線、或後述之E6〜E9之取出位置變更線所形成之布線區域。例如於圖1 7，其胞號碼非3之倍數（廣義而言為】之倍數。J為2以上之整數）之子像素驅動器胞SDC1，SDC2, SDC4，SDC5，SDC7，SDC8...屬於第一群，其胞號碼為3之倍數之子像素驅動器胞SDC3, SDC6, SDC9…屬於第二群。然後，圖17之E1所示之第一群之取出線係屬於第一群之 U2621.doc -39- 1312188 子像素驅動器胞 SDCl，SDC2, SDC4, SDC5, SDC7 SDC8 :輸出信號之取出線。此£1所示之第一群之取出線係於第 —重排布線區域被重排其排列順序q體而言，於第一重排布線區域，以墊P1，P2，P4，P5，p7，p8〜_"_ 線之排列順序。亦即’以其塾號碼為3之倍數之塾除外之塾之排列順序，重排取出線之排列順序。藉由如此，於資料驅動器區塊之02方向側之邊界（取出琿），以犯〇1、取2、SDC4、SDC5、SDC7' SDC8之順序重排子像素驅動器胞之輸出線之取出線而排列。奸另一方©，屬於圖17之_示之第二群之取出線係屬於第二群之子像素驅動器胞SDC3, SDC6, SDC9...之輸出信號之取出線。此E2所示之第二群之取出線係於第二重排布線區域被重排其排列順序^具體而言，於第：重排布線區域以墊P3，P6，P9…之順序重排取出線之排列順序。亦即，以其墊號碼為3之倍數之墊之排列順序，重排取出線之排列順序。ϋ由如此’於資料驅動器區塊之D2方向側之邊界（取出埠），以SDC3、SDC6、SDC9…之順序，重排子像素驅動器胞之輸出線之取出線而排列。如此’若在子像素驅動器内設置重排布線區域而重排取出線之排列順序，可將墊與資料驅動器區塊間之布線區域之Ε3所不區域中之布線層之重排抑制在最小限度。其結果’可縮小Ε3所示之布線區域在d2方向之寬度WIT，而可實現旎格外比圖i 6之比較例小、狹窄之細長晶片。而且於本實施型態’ E3所示之布線區域中，用以連接 112621.doc 1312188

El所示之第一群之取出線與墊ρι，p2，p4，p5, p7，p8…之連接線係如E4所示，以第三層之鋁布線層alc(廣義而言為既疋之層之線）布線。另一方面，用以連接Μ所示之第二群之取出線與墊P3，P6，P9…之連接線係如E5所示，以第四層之Is布線層ALD(廣義而言為與既定之層不同之層之線）布線。例如E4所示之連接線係連接來自子像素驅動器胞sdc 1 〇之取出線與墊P10之線。另一方面，E5所示之連接線係連接來自子像素驅動器胞SDC9之取出線與墊P9之線。於此情況，E4之連接線係以鋁布線層ALC形成，E5之連接線係以與ACL不同層之銘布線層ALD形成。因此，不需要圖16 之比較例中之Η1〜H6所示之布線層之切換，於圖17之E3之布線區域，可將Ε4之連接線與Ε5之連接線重疊布線。其結果，可更縮小Ε3之布線區域在D2方向之寬度WIT，可實現狹窄之細長晶片。 5.2 取出位置變更線於本實施型態’將用以變更圖17之El、E2所示之取出線之取出位置之取出位置變更線，於重排布線區域進行布線。例如圖1 7之E6所示之QCL1及QCL2係用以變更子像素驅動器胞SDC 1，SDC2之輸出信號（輸出線）之取出位置之取出位置變更線。同樣地，E7所示之QCL4、QCL5為 SDC4、SDC5之取出位置變更線，E8所示之QCL7、QCL8 為SDC7、SDC8之取出位置變更線，E9所示之QCL10、 QCL11為SDC10、SDC11之取出位置變更線。 112621.doc -41 - 1312188 於此，例如E6所示，取出位置變更線QCL1, Q(：L2係橫跨沿著D1方向配置之複數子像素驅動器胞SD(：丨，sdc2而布線於D1方向（橫方向）。亦即，橫跨沿著⑴方向配置之2 個子像素驅動器胞SDC1，SDC2而布線有2條取出位置變更線QCL1，QCL2。藉由如此’可從沿著第—重排布線區域之D1方向之任意位置，使用取出線取出子像素驅動器胞 SDC1，SDC2之輸出信號。

亦即，取出位置變更線qCL1，QCL2係於第三層之鋁布線層ALC布線。因此，若於沿著以方向布線之取出位置變更線QCL1，QCL2之任意位置’形成ALC與ALD之導通孔的話，可從該導通孔之形成位置，將以ALD形成之取出線布線於D2方向。藉此，可從m方向之任意取出位置，將取出線布線於D2方向，取出線之排列順序之重排變得容易0 於圖18(A)表不各鋁布線層之使用態樣之例。例如布線於縱或橫方向之第一鋁布線層ALA係作為電路區塊之電晶體之源極/汲極/閘極之連接線等使用。而且，主要布線於縱方向之第n線層ALB係作為電源線、信號線或灰階電壓供給線使S。而且，主要布線於橫方向之第三銘布線層ALC係作為資料驅動器之取出位置變更線、或記憶體之 ®像資料供給線等使用H ’主要布線於縱方向之第四紹布線層ALD係作為資料驅動器之取出線或灰階電壓供认線等使用。而且，主要布線於横方向之作為頂層金屬之第五紹布線層ALE，係作為布線於非鄰接電路區塊間之全局 I12621.doc -42- 1312188 線等使用。於圖iSCB)表示布線於子像素驅動器胞内之鋁布線層 ALC之佈局例。於圖18(B)，取出位置變更線及dac驅動用之線係以大寬度之鋁布線層ALC而沿著D丨方向（橫方向）布線。而且’例如丨像素份之丨8條圖像資料供給線係以鋁布線層ALC而沿著01方向布線。如此，於子像素驅動器胞内，許多圖像資料供給線及圖17之以等所示之取出位置變更線係以同—層之鋁布線層ALC來布線。而且，如圖19之FI、F2、F3所示，於本實施型態，用以對子像素驅動器胞之D/A轉換器DAC供給灰階電壓之灰階電壓供給線，係橫跨複數子像素驅動器胞而沿著〇2方向布線。具體而言，FI、F2、F3所示之灰階電壓供給線係以與 F4、F5所不之取出線同一層之鋁布線層ALD布線。亦即，有效活用未配置有F4、F5之取出線之空區域，將F1、F2、 F3之灰階電壓供給線進行布線。如此，於本實施型態，沿著D1(橫）方向之取出位置變更線及圖像資料供給線係以鋁布線層ALC布線。另一方面，沿著D2(縱）方向之取出線及灰階電壓供給線係以與alc不同層之鋁布線層ALD布線。如此的話，可使用2層鋁布線層ALC，ALD，效率良好地將取出位置變更線、圖像資料供給線、取出線、灰階電壓供給線進行布線。因此，不使用ALE等其他層之鋁布線層亦可，由於可將ALE使用為全局線等，因此可提升布線效率。其結果，可將資料驅動器區塊在Dl、D2方向之寬度增加抑制在最小限度，可實現 112621.doc -43- 1312188 狹窄之細長晶片，並且可謀求積體電路裝置之小面積化。此外，於本實施型態，於子像素驅動器胞之輸出部SSQ 之區域，設置重排布線區域。例如圖1 9所示，第一重排布線區域設置於第一群之子像素驅動器胞SDC1, SDC2, SDC4，SDC5，SDC7，SDC8...之輸出部SSQ之區域。而且，第二重排布線區域設置於第二群之子像素驅動器胞SDC3, SDC6, SDC9.··之輸出部SSQ之區域。如此的話，可有效活用子像素驅動器胞之輸出部SSQ之區域，實現取出線之排列順序之重排。亦即，若如圖19之F4、F5，於輸出部SSQ 之區域，將取出線進行布線，將SSQ之區域設定為重排布線區域的話，即可於SSQ兩側之DAC之區域，如FI、F2、 F3所示地將灰階電壓供給線進行布線。因此，能以相同層之鋁布線層ALD將取出線及灰階電壓供給線進行布線，可提升布線效率。 5.3 子像素驅動器胞之佈局於圖20表示子像素驅動器胞之詳細佈局例。如圖20所示，各子像素驅動器胞SDC1〜SDC180包含閂鎖電路LAT、位準偏移器L/S、D/A轉換器DAC及輸出部SSQ。此外，亦可在閂鎖電路LAT與位準移位器L/S間，設置灰階控制用之 FRC (Frame Rate Control :訊框率控制）電路等其他邏輯電路。各子像素驅動器胞包含之閂鎖電路LAT，閂鎖來自記憶體區塊MB 1之1子像素胞份之6位元之圖像資料。位準偏移器L/S轉換來自閂鎖電路LAT之6位元之圖像資料信號之電 112621.doc -44- 1312188 壓位準。D/A轉換器DAC使用灰階電麼進行6位元之圖像資料之D/A轉換。輸出部SSQ具有進行D/A轉換器之輸出信號之阻抗轉換之運算放大器⑽(連接電愿轉發器），驅動對應於1子像素胞之丨條資料線。此外，輸出部ssq除運算放大器OP以外，亦可包含放電用、8色顯示用、DM驅動用之電晶體（開關元件）。然後’如圖20所示，各子像素驅動器胞具有：配置以 LV(L〇w Vohage:低電壓）之電壓位準（廣義而言為第一電壓位準）之電源動作之電路之LV區域（廣義而言為第一電路區域）；及配置以比LV高之MV(Middle Voltage :中間電壓）之電壓位準(廣義而言為第二電壓位準)之電源動作之電路之MV區域(廣義而言為第二電路區域於此，π為邏輯電路區塊LB、記憶體區塊MB等之動作電壓。而且，财為 D/A轉換器、運算放大器及電源電路等之動作電壓。此外’掃描驅動器之輸出電晶體被供給HV(mgh v〇itage:高。)之電壓位準（廣義而言為第三電廢位準）之電源以驅動掃描線。例如於子像素驅動器胞之Lv區域（第一電路區域），配置有問鎖電路LAT(或是其他之邏輯電路而且，在mv區域。電路區域）配置包含D/A轉換器DAC或具有運算放大 "之輪出°卩SSQ。然後，位準偏移器L/S將LV之電壓位準之信號轉換成MV之電壓位準之信號。此外，於圖20，在子像素驅動器胞SDC1〜SDC180之D4 方向側设有緩衝器電路BF1。此緩衝器電路_將來自邏 112621.doc -45- 1312188 輯電路區塊lb之驅動器控制信號進行緩衝，並輸出至子像素驅動器胞SDC1〜SDC180。換言之，其作為驅動器控制信號之轉發器區塊而發揮功能。具體而言，緩衝器電路BF1包含：配置於Lv區域之LV緩衝器、及配置於MV區域之MV緩衝器。然後，七¥缓衝器接收來自邏輯電路區塊LB之LV之電壓位準之驅動器控制信號（閂鎖信號等）並進行緩衝後’對配置於其D2方向側之子像素驅動器胞之LV區域之電路（LAT)輸出。而且，Mv緩衝器接收來自邏輯電路區塊LB之LV之電壓位準之驅動器控制信號（DAC控制信號、輸出控制信號等），藉由位準偏移器轉換成MV之電壓位準，進行緩衝並對配置於其D2方向側之子像素驅動器胞之MV區域之電路（DAC、SSQ)輸出。然後，於本實施形態，如圖20所示，以各子像素驅動器胞之各Μ V區域（或各LV區域彼此）沿著D1方向鄰接之方式，配置子像素驅動器胞SDC1〜SDC180。亦即，鄰接之子像素驅動器胞隔著沿D2方向之鄰接邊界而做鏡像配置。例如子像素驅動器胞SDC1與SDC2以MV區域鄰接之方式配置。而且’子像素驅動器胞SDC3與SDC91亦以MV區域鄰接之方式配置。此外，子像素驅動器胞SDC2與SDC3以各 LV區域鄰接之方式配置。如圖20所示’若以MV區域鄰接之方式配置，則無須在子像素驅動器胞間設置保護圈等。因此，相較於使MV區域與LV區域鄰接之方法，可縮小資料驅動器區塊在〇 1方向之寬度’可謀求積體電路裝置之小面積化。 112621.doc -46- 1312188 而且，若根據圖2G之配置手法，可將鄰接之子像素驅動讀之MV㈣’作為子像素驅動器胞之輸出信號之取出線之布線區域而有效利用，可提高佈局效率。

、、'右根據圖20之配置手法，可將記憶體區塊對子像素驅動器胞之LV區域（第一電路區域）鄰接配置。例如於圖 2〇，記憶體區塊MB1係鄰接於子像素驅動器胞_或 SDC88之LV區域而鄰接配置。而且，記憶體區塊觀係鄰接於子像素驅動器胞SDC93或咖18〇之口區域而鄰接配置。然後，記憶體區塊MB1，MB2係以LV《電壓位準之電源進行動作。因此’若如此將子像素驅動器胞之a區域鄰接配置於記憶體區塊’則可縮小由資料驅動器區塊及記憶體區塊所構成之驅動器巨集胞在⑴方向之寬度，可謀求積體電路裝置之小面積化。 5.4 D/A轉換器於圖21表示子像素驅動器胞所含之D/A轉換器⑴ac)之詳細構成例。此D/A轉換器係進行所謂競赛（T〇urnament) 方式之D/A轉換之電路，其包含：灰階電壓選擇器 SLN1〜SLN11，SLP1 〜SLP11及預解碼器 120。於此，灰階電壓選擇器SLN1〜SLN11係由^^型（廣義而言為第一導電型）之電晶體構成之選擇器，灰階電壓選擇器 SLP1〜SLP11係由p型（廣義而言為第二導電型）之電晶體構成之選擇器，此等N型、p型之電晶體成對而構成轉移閘極。例如構成SLN1之N型電晶體及構成SLP12P型電晶體成對而構成轉移閘極。 112621.doc •47- 1312188 於灰階電壓選擇器SLN1〜SLN8, SLP1〜SLP8之輸入端子’分別連接有V0〜V3, V4〜V7，V8〜VII，V12〜V15, V16~V19，V20〜V23，V24〜V27，V28〜V31之灰階電壓供給線。然後，預解碼器120輸入有圖像資料D0〜D5，進行如圖2 1(A)之真值表所示之解碼處理。然後，將選擇信號 S1~S4，XS1〜XS4分別輸出至灰階電壓選擇器SLN1〜SLN8, SLP1〜SLP9。而且，將選擇信號S5〜S8, XS5〜XS8分別輸出至 SLN9 及 SLN10、SLP9 及 SLP10，並將 S9〜S12, XS9 〜XS12 分別輸出至SLN11, SLP11。例如圖像資料D0〜D5為（100000)之情況，如圖22(A)之真值表所示，選擇信號S2，S5，S9(XS2, XS5，XS9)為有效。藉此，灰階電壓選擇器SLN1，SLP1選擇灰階電壓VI， SLN9、SLP9 選擇 SLN1、SLP1 之輸出，SLN11、SLP11 選擇SLN9、SLP9之輸出。因此，灰階電壓VI輸出至輸出部 88(^。同樣地，圖像資料00~05為（01〇〇〇〇)之情況，選擇信號S3(XS3)為有效，因此灰階電壓選擇器SLNl, SLP1選擇灰階電壓V2，灰階電壓V2輸出至輸出部SSq。而且，圖像資料DO〜D5為（001000)之情況，選擇信號si, S6, S9(XS1，XS6，XS9)為有效。因此’灰階電壓選擇器SLN2, SLP2選擇灰階電壓V4，SLN9、SLP9選擇SLN2、SLP2之輸出，SLNl 1、SLP11選擇SLN9、SLP9之輸出。因此灰階電壓V4輸出至輸出部SSQ。然後，於本實施形態’如圖22(B)(C)所示，用以對圖21 之D/A轉換器供給灰階電壓V0~V3 1之灰階電壓供給線，係 112621.doc -48· 1312188 橫跨複數子像素驅動器胞而沿著D2(D4)方向布線。例如於圖22(B)中，灰階電壓供給線係橫跨沿著D2方向而並列之子像素驅動器胞SDC1，SDC4，SDC7，而布線於D2方向。而且，此等灰階電壓供給線係如圖22(B)(C)所示，布線於 D/A轉換器（灰階電壓選擇器）之配置區域上。更具體而言，如圖22(B)所示，在子像素驅動器胞之D/A 轉換器之配置區域，沿著D2方向配置有N型電晶體區域（P 型井）及P型電晶體區域（N型井）。另一方面，在子像素驅動器胞之D/A轉換器以外之電路（輸出部、位準偏移器、閂鎖電路）之配置區域，沿著與D2方向正交之D1方向配置有 N型電晶體區域（P型井）及P型電晶體區域（N型井）。換言之，沿著D2方向鄰接之子像素驅動器胞係隔著沿D1方向鄰接之邊界而做鏡像配置。例如驅動器胞SDC1與SDC4隔著其鄰接邊界而做鏡像配置，SDC4與SDC7隔著其鄰接邊界而做鏡像配置。如構成子像素驅動器胞SDC 1之D/A轉換器之灰階電壓選擇器SLN1〜SLN11之N型電晶體，形成於圖22(B)所示之子像素驅動器胞之N型電晶體區域NTR1，構成灰階電壓選擇器SLP1〜SLP11之P型電晶體形成於P型電晶體區域PTR1。具體而言，如圖22(C)所示，構成灰階電壓選擇器SLN11之 N型電晶體TRF1, TRF2，或構成灰階電壓選擇器SLN9, SLN10之N型電晶體TRF3, TRF4形成於N型電晶體區域 NTR1。另一方面，構成灰階電壓選擇器SLP11之P型電晶體TRF5, TRF6，或構成灰階電壓選擇器SLP9, SLP1 0之P型 112621.doc -49- 1312188 電晶體TRF7, TRF8形成於P型電晶體區域pTR1。然後，子像素驅冑器胞之其他電路之電晶體區域及p型電晶體區域沿著D1方向而配置’相對地，N型電晶體區域财汉1及1> 型電晶體區域PTR1沿著D2方向而配置。於圖21之D/A轉換器，例如構成灰階電壓選擇器化川之 N型電晶體及構成灰階電壓選擇器SLpi2p型電晶體，係成對而構成轉移閘極。因此，若沿細方向將灰階電壓供給線進行布線的話’可對㈣p型、N型電晶體共同連接灰階電壓供給線，可容易構成轉移閘極，可提升佈局效率。另一方面，對D/A轉換器以外之電路，例如對問鎖電路，須輸入來自記憶體區塊之圖像資料。然後，如圖 22(B)所示，該圖像資料藉由沿著m方向而布線之圖像資料供給線而供給。而且，從圖2〇之佈局可知，在子像素驅動器胞内之信號流動方向為D1方向。因此，如圖22(b)所示，若沿著D1方向並排配置D/A轉換器以外之電路之N型電晶體區域及P型電晶體區域，則可實現順著信號之流向之有效率之佈局。因此，如圖22(B)之電晶體區域之排列，係對如圖20配置之子像素驅動器胞最佳之佈局。 6.電子機器於圖23(A)(B)表示包含本實施形態之積體電路裝置之電子機器（光電裝置）之例。此外，電子機器亦可包含圖 23(A)(B)所示者以外之構成要素（例如照相機、操作部或電源等）。此外，本實施形態之電子機器並不限定於行動電話，亦可為數位相機、PDA、電子記事本、電子字典浐 I12621.doc •50· 1312188 影機、背投電視或攜帶型資訊終端襞。於圖23(A)(B)中，主機裝置 -Λ w i0為例如MPU(微處理器單凡）、基頻引擎（基頻處理器）等。早離細。口 * )等該主機裝置41〇進行顯示軀動益之積體電路裝置10之控田#制或者，亦可進行作為應用私式引擎及基頻引擎之處淮垃阳或疋作為壓縮、伸長、校準4圖形引擎之處理。而 fBs _ 圖23(B)之圖像處理控制器 (顯示控制器）420係代理主機奘署4ιλ _ , 機裝置41〇，進行作為壓縮、伸

長、校準等圖形引擎之處理。 4 丁面板400具有·複數資料線（源極線）、複數掃描線 (閘極線）、及藉由資料線及掃描線而特定之複數像素。然後，藉由改變各像素區域中之光電元件（狹義而言為液晶兀件）之光學特性來實現顯示動作。此顯示面板棚可藉由使用TFT、TFD等開關元件之主動矩陣方式之面板而構成。此外’顯示面板400為主動矩陣方式以外之面板，或為液晶面板以外之面板均可。於圖23(A)之情況，作為積體電路裝置1〇可使用内建記憶體者。亦即，於此情況，積體電路裝置1〇將來自主機裝置410之圖像資料暫且寫入内建記憶體，自内建記憶體讀出寫入之圖像資料來驅動顯示面板。另一方面，於圖 23(B)之情況，作為積體電路裝置1〇可使用非内建記憶體者。亦即’於此情況’來自主機裝置41〇之圖像資料寫入圖像處理控制器420之内建記憶體。然後’積體電路裝置 10在圖像處理控制器420之控制下驅動顯示面板4〇〇。此外，如上述已詳細說明有關本實施形態，但對熟悉該 11262 丨.doc -51 - 1312188 技藝人士而言，當可容易理解在實際上不脫離本發明之新 ::及效果之範圍β，可實現許多變形。因此，該變形例 Pts於本發明之範圍内。例如於說明書或圖式中，至 ^與更廣義或同義之不同用語⑶—介面區域、第二介面區域、第-電路區域、第二電路區域等)共同記載一次之用語（輸出側I/F區域、輸入側I/F區域、LV區域、mv區域 :)’均可於說明書或圖式之任何處替換成其不同之用 5吾。而且’於子像素驅動器胞之配置區域設置重排布線區域等之本實施型態之手法，亦可適用在與圖3不同配置、構成之積體電路裝置。而且，積體電路裝置之第―、第二方向與子像素驅動器胞之第一、第二方向未必要一致。【圖式簡單說明】圖i(a)(b)(c)為本實施形態之比較例之說明圖。圖2(A)(B)係有關積體電路裝置之安裝之說明圖。圖3為本實施形態之積體電路裝置之構造例。例圖4為各種類型之顯示驅動器與其内建之電路區塊之例圖5㈧⑻為本實施形態之積體電路裝置之平面佈局圖6(A)(B)為積體電路裝置之剖面圖之例。圖7為積體電路裝置之電路構成例。圖8⑷⑻(C)為資料驅動器及掃描驅動器之構成例。圖9⑷⑻為電源電路及灰階電塵產生電路之構成例圖H)⑷(B)(C)為D/A轉換器及輪出電路之構成例。 11262I.doc -52· 1312188 明圖圖11 (A) (B)為記憶體或資料驅動器之區塊分割手法之說之圖12係在1水平掃描期間讀出圖像資料複數次之手法說明圖。圖13為貧料驅動器及驅動器胞之配置例。圖14為子像素驅動器胞之配置例。圖15為感測放大器及記憶胞之配置例。

圖16為比較例之墊布線手法之說明圖。圖17為本實施型態之墊布線手法之說明圖。圖18(A)(B)為鋁布線層之使用態樣等之說明圖。圖19為灰階電壓供給線之布線手法之說明圖。圖2 0為子像素驅動器胞之構成例。圖21為D/A轉換器之構成例。圖22(A)(B)(C)為D/A轉換器之子解碼器之真值表及d/A 轉換器之佈局之說明圖。

圖23(A)(B)為電子機器之構成例。

【主要元件符號說明】 CB1-CBN DB MB SDC1〜SDC180 DMC1 〜DMC4 DRC1-DRC30 10 第一〜第N電路區塊資料驅動器區塊記憶體區塊子像素驅動器胞驅動器巨集胞驅動器胞積體電路裝置 112621.doc -53 - 1312188 12 輸出側I/F區域 14 輸入側I/F區域 20 記憶體 22 記憶胞陣列 24 列位址解碼器 26 行位址解碼器 28 讀寫電路 40 邏輯電路 42 控制電路 44 顯示時序控制電路 46 主機介面電路 48 RGB介面電路 50 貧料驅動器 52 資料閂鎖電路 54 D/A轉換電路 56 輸出電路 70 掃描驅動器 72 移位暫存器 73 掃描位址產生電路 74 位址解碼器 76 位準偏移器 78 輸出電路 90 電源電路 92 升壓電路 112621.doc -54- 1312188 94 調整器電路 96 VCOM產生電路 98 控制電路 110 灰階電壓產生電路 112 選擇用電壓產生電路 114 灰階電壓選擇電路 116 調整暫存器 112621.doc -55 -

Claims

1312188 十、申請專利範園·· i 一種積體電路裝置，其禾，、至少1個資料驅動：特徵為：包含用以驅動資料線之前述資料驅動，、’趣動盗區塊包含：複數子像素驅動器胞像素份之圖像資料：資料二係其各個輸出對應於1子於叹疋沿著前述子像素驅動器第·'方向，执言梃動咨胞之長邊之方向作為方向之情况，乂於則述第-方向之方向作為第二於如述資料驅動哭數前述子像TO °° 沿著前述第—方向配置有複丁像素驅動器胞’祐 —1 另饭複數前述子像素驅動器胞；化者别述第二方向配置有電性連接前述資料驅動之塾，係配置於前=塊之輸出線與前述資料線側，· ’L資料驅動器區塊之前述第二方向用以重排前述子像素驅動器胞之排列順序之重排布線_ HP °紅取出線之胞之配置區域。冢素驅動益 2·如請求項1之積體電路裝置，其中於前述重排布線區域，以因應於前述塾之順序，重排前述取出線之__。序之 3·如請求項1之積體電路裝置，其中前述複數子像素驅動器胞中屬於第一群之子器胞之輸出俨號之取咕素驅動唬之取出線之第-群之取出線，係於第一 112621.doc 1312188 重排布線區域被重排排列順序；前述複數子像素驅動器胞中屬於第二群之子像 % I驅動器胞之輸出信號之取出線之第二群之取出線，係於第_ 重排布線區域被重排排列順序。 4. 如請求項2之積體電路裝置，其中前述複數子像素驅動器胞中屬於第一群之子像素驅動器胞之輸出信號之取出線之第一群之取出線，係於第— 重排布線區域被重排排列順序；鲁前述複數子像素驅動器胞中屬於第二群之子像素驅動器胞之輸出信號之取出線之第二群之取出線，係於第二重排布線區域被重排排列順序。 5. 如請求項3之積體電路裝置，其中於前述墊之配置區域與前述資料驅動器區塊間之布線區域’用以連接前述第-群之取出線與前述塾之連接線係由既定層（given layer)之線來布線，用以連接前述第二 • 群之取出線與前述塾之連接線係由與前述既定層不同層之線來布線。 6·如請求項4之積體電路裝置，其中於前述墊之配置區域與前述資料广^ 义貝料驅動器區塊間之布線區域，用以連接前述第一群之取出 .,^ ^ a 出線與前述藝之連接線係由既疋層之線來布線，用以連钱別述第二群之取出線與則述墊之連接線係由與前述疋層不同層之線來布綠0 如請求項1至6中任一項之積體電路裝、夏’其中 I12621.doc 1312188 於前述重排布線區域，布線取出位置之取出位置變更線。 a出線之 8. 如請求項7之積體電路裝置，其中、月】述取出位置變更線係橫跨沿著前述第—方向配置之複數子像素驅動器胞而沿著前述第一方向布線。 9. 如請求項8之積體電路裝置，其中也气跨沿著前述第一方向西？番+。^ 布魂右一個子像素驅動器胞而帝線有2條别述取出位置變更線。 10·如凊求項7之積體電路裝置，其中 j Μ對則述子像素驅動器胞供給圖像資料之圖像資料 ί、給線，係由與前述取出位 ^ 义跫更線冋一層之線，沿著則述第-方向而布線於前述子像素驅動器胞。 11·如請求項7之積體電路裝置，其中前述取出線係由與前述取出位置變更線不同層之線，沿著前述第二方向布線。 12·如^項1至6中任-項之積體電路裝置，其中前述子像素驅動器胞包含：轉換器’其係使用灰階電虔進行轉換；且於前述資料驅動器區塊，用以對前述D/A轉換器供給前述灰階電屢之灰階電屢供給線，係由與前述取出 =同之線’橫跨複數前述子像素驅動器胞而沿著前述第二方向布線。 13.如請求項12之積體電路裝置，其中 112621.doc 1312188 前述灰階電壓供& 置區域。 ―、本’係布線於前述Μ轉換器之配 14.如凊求項12之積體電路裝置，其中於則述子像素驅動器胞之前述D 域’沿著前述第二方为、窃之配置區體區域；向配置有_電晶體區域、。型電晶於前述子像素驅動琴之配置區域，沿著=之咖轉換器以外之電路 • 域、P型電晶體區域第—方向配置^型電晶體區 1 5.如請求項1至6中任一炤、， ^任項之積體電路裝置，其耵述複數子像素驅動器胞之、含：各子像素驅動器胞係包第電路區域，其係S£ 動作之電路$ t壓位準之電源第二電路區域，其係配古夕筮-带咸百比則述第一電壓位準 • 问之第一電塵位準之電源動作之電路；且前述複數子像素驅動器胞，係各子像素驅動述第二電路區域彼此或前 ° 則第一方向鄰接配[電路區域彼此沿著前述 16·如請求項15之積體電路裝置，其中包含：記憶圖像資料之至少Η固記憶體區塊3;且 ;述記憶體區塊，係對前述子像素驅動器胞之前述第一電路區域鄰接配置。卑 17_ —種電子機器，其特徵為包含： M262I.doc 1312188 如請求項1至16中任一項之積體電路裝置；及由前述積體電路裝置驅動之顯示面板。

112621.doc