TWI309146B - Circuit board and method for producing the same - Google Patents

Circuit board and method for producing the same Download PDF

Info

Publication number
TWI309146B
TWI309146B TW093100127A TW93100127A TWI309146B TW I309146 B TWI309146 B TW I309146B TW 093100127 A TW093100127 A TW 093100127A TW 93100127 A TW93100127 A TW 93100127A TW I309146 B TWI309146 B TW I309146B
Authority
TW
Taiwan
Prior art keywords
prepreg layer
circuit board
manufacturing
resin
heating temperature
Prior art date
Application number
TW093100127A
Other languages
English (en)
Other versions
TW200423847A (en
Inventor
Toshiaki Takenaka
Yoshihiro Kawakita
Tadashi Tojo
Kiyohide Tatsumi
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003005677A external-priority patent/JP3982418B2/ja
Priority claimed from JP2003005678A external-priority patent/JP3928560B2/ja
Priority claimed from JP2003005676A external-priority patent/JP3982417B2/ja
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW200423847A publication Critical patent/TW200423847A/zh
Application granted granted Critical
Publication of TWI309146B publication Critical patent/TWI309146B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

1309146 玖、發明說明: 【發明所屬之技術領域3 發明領域 本發明係有關於一種導通連接兩面電路基板之表層或 5 多數層多層電路基板之電路圖案所構成之電路基板及其製 造方法。 t先前技術]1 發明背景 近年來,隨著電子機器之小型化、高密度化,不僅產 10 業用之領域,連民生用之領域中亦強烈需要多層化之電路 基板。 如前述之電路基板,必需使用以通孔連接多數層之電 路圖案間之連接方法,又,最好有高可靠性。 曰本專利公開公報6-268345號中,揭示藉導電性膏連 15 接通孔之新穎之結構之高密度電路基板,及其製造方法。 該電路基板之製造方法如下。 以下,針對習知之兩面電路基板與多層電路基板,於 此為4層之電路基板之製造方法,使用第4圖〜第5圖作說明。 首先,說明習知多層電路基板之基礎之兩面電路基板 20 之製造方法。 第4(a)〜(g)圖係習知兩面電路基板之製造方法之步驟 截面圖。 預浸層101,係使用由含浸熱硬化性環氧樹脂之不織布 之芳香族聚醯胺纖維之複合材構成的基材。例如,其厚度 1309146 tlOO係150#m,且壓縮 手約35/°。又,該預浸層101為了得 到壓細性’必需選擇具有空孔部之多孔質材料。 於聚乙稀對苯二甲酸醋製之離型性膜102a、獅之其 叙離型劑。於貫通孔103充填有與黏貼於 層谢之兩面之Cu等金屬箱版、祕電性連接之導電 性膏104。 以下 法 ’依照步驟順序’說明習知之電路基板及製造方 首先X第4(a)圖所不之步驟,於預浸層1〇1之兩面黏 1〇貼離型性膜卿、娜。並以第4_所示之步驟,於預浸 層101之預定處’利用雷射加工法等形成貫通孔1〇3。以第 4(C)圖所不之步驟,使用印刷法等於貫通孔⑽充填導電性 膏1〇4。以第4(d)圖所示之步驟,由預浸層1〇1之兩面剝離離 型性膜102a、l〇2b。接著’以第4⑷圖所示之步驟,於預浸 15層101之兩面重疊金屬箔l〇5a、105b。 接著’以第4(f)圖所示之步驟,以熱壓進行加熱加壓。 結果,預浸層101之厚度壓縮成t200(t2〇〇=約ι〇〇μπι)。且, 預浸層101與金屬箔105a、1〇5b黏貼,且兩面之金屬箔 l〇5a、105b與充填於設置在預定位置之貫通孔1〇3之導電性 20 膏104電性連接。 最後’以第4(g)圖所示之步驟,選擇性地蝕刻兩面之金 屬箔105a、l〇5b,形成電路圖案106a、106b,而得到兩面 電路基板。 曰本專利公開公報6-268345號中並沒有描述熱壓之溫 1309146 度分布曲線。然而’一般而言,因為要考慮重疊層數或重 疊片數或品質等,所以通常是採用如第5圖所示之於升溫途 中為低壓,接著為高壓之2段加壓,與將溫度保持於預浸層 之樹脂成分之熔融黏度接近最低點之13〇。(:左右,並於多數 5 疊層之各基板之溫度大致相等之狀態下,於成型後上升至 硬化溫度之2段加熱法等。 即’重視預浸體中之熱硬化性樹脂成分之硬化(成型) 開始溫度,即前述熱硬化性樹脂之熔融黏度接近最低之溫 度設定與該溫度之保持。 10 然而’前述之習知電路基板及其製造方法中,為了對 應電路基板之精細化,而使貫通孔小直徑化,且貫通孔之 鑽設間距小時,會產生如下之課題。 即’多孔質材料之預浸層,包括有助於得到壓縮性之 空孔部。該空孔部之比率高時,導電性膏之一部份容易進 15 入空孔部,使導通孔(通孔)電阻值增加,或使鄰接之導通孔 間之絕緣性降低。 因此,最好是使用空孔率低之材料,但空孔率低之材 料卻是壓縮性小之材料。此時,產生新的課題。以下參照 第6圖說明該新課題。 20 如第6(a)圖所示,使用壓縮率35%之預浸層101時,由 於導電性膏104於預浸層101中之樹脂成分朝面方向流動之 前已充分壓縮,因此,導電性膏104不會由貫通孔流出,可 得到穩定之連接電阻值。 然而,使用空孔率低且壓縮率低之預浸層時,即,如 1309146 第6(b)圖所示之壓縮率小於10%之預浸層101時,於加熱加 壓步驟中,導電性膏104之壓縮率亦變小,且導電性膏中之 導電性粒子間之加壓接觸力降低。 因此,預浸層101中之樹脂成分因加熱加壓溶融而朝面 5 方向流動時,會如第6(b)圖所示地產生膏流115。即,導電 性膏1〇4由貫通孔103流出,造成導通孔之連接電阻值增加 而使電路基板之品質降低。 【發明内容1 發明概要 10 本發明係鑒於前述習知課題而製成者。 本發明之電路基板之製造方法,包含有:步驟(a),將 於基材含浸樹脂所構成之預浸層與金屬箔重疊;步驟(b), 對經由步驟(a)處理後之前述預浸層,一面以預定壓力加 壓’ 一面以設定於前述樹脂之軟化點附近之溫度之第丨加熱 15 溫度進行預定時間之加熱加壓;及步驟(c),係於步驟(b) 後,以較前述第1加熱溫度更高之第2加熱溫度對前述預浸 層進行預定時間之加熱加壓。 又,本發明之電路基板之製造方法,更包含有步驟(d), 且該步驟(d)係於前述步驟(c)後,以較前述第2加熱溫度更 2〇高之第3加熱溫度對前述預浸層進行預定時間之加熱加壓。 本發明之電路基板,係藉加熱加壓導通連接形成在於 基材含浸熱硬化性樹脂所構成之預浸層之兩面的電路圖 案’與於設置在前述預浸層之貫通孔充填具有熱硬化性樹 脂之導電性膏所形成之導通孔者’又,前述導電性膏中之 1309146 熱硬化性樹脂之軟化點較前述預浸層中之熱硬化性樹脂之 軟化點更低。 圖式簡單說明 第1圖係顯示本發明之實施形態中之壓力分布曲線之 5 圖。 第2(a)〜(g)圖係顯示本發明之實施形態中之兩面電路 基板之製造方法之截面圖。 第3(a)〜(d)圖係顯示本發明之實施形態中之4層之多層 電路基板之製造方法之載面圖。 10 第4(a)〜(g)圖係顯示習知兩面電路基板之製造方法之 截面圖。 第5圖係顯示習知壓力分布曲線之圖。 第6(a)、(b)圖係顯示習知電路基板及其製造方法中之 課題之圖。 15 【實施方式】 較佳實施例之詳細說明 以下,針對本發明之實施形態中之電路基板及其製造 方法作說明。 首先,參照第1圖及第2圖,說明本發明之實施形態中 20 之兩面電路基板及其製造方法。 預浸層1係於250mm之四方形,且厚度約11〇" ^之不織 布之芳香族聚醯胺纖維’含浸熱硬化性環氧樹脂之複合 材。以3°C/min升溫時,該熱硬化性環氧樹脂之軟化點約7〇 C。預浸層1於熱壓後壓縮至1〇〇 v m左右,且為B階段(半硬 1309146 化)狀態者。 充填於貝if孔3之導電性膏4,係以導電性填料、 及熱硬化性環氧樹脂(無溶劑型)為主成分,且含有酸針物系 之硬U。導電性膏4係利用3個槪將前述三者以85重量 5 %、12.5重置%、2.5量%之重量比率充分揉合而製成者。 又,導電性之填料係使用平均粒徑2#miCu粉末,但 亦可使用Au、Ag及這些之合金等之粉末。 特別,熱硬化型環氧樹脂(無溶劑型),係使用於7〇〇c以 下中,軟化熔融黏度為最低點者。 1〇 導電性膏4含有之熱硬化型環氧樹脂(無溶劑型)之軟化 點溫度’最好是選擇較含浸於預浸層1之熱硬化性環氧樹脂 之軟化點更低者。 以下,依照步驟順序說明製造方法。以第2(a)圖所示之 步驟,於預浸層1之兩面黏接離型性骐2a、2b。以第2(b)圖 15所示之步驟,於預浸層1之預定處’使用雷射加工法等形成 貫通孔3。以第2(C)圖所示之步驟,使用印刷法等於貫通孔3 充填導電性膏4。以第2(d)圖所示之步驟’由預浸層1之兩面 剝離離型性膜2a、2b。以第2(e)圖所示之步驟,於預浸層1 之兩面重疊金屬箔5a、5b。 20 接著,以第2(f)圖所示之步驟,進行加熱加壓。結果, 預浸層1之厚度壓縮成t2(t2==約l〇0#m)。且,預浸層丨與金 屬箔5a、5b黏接,此時兩面之金屬碡5a、5b藉充填於設置 在預定位置之貫通孔3之導電性膏4電性連接。 且,以第2(g)圖所示之步驟,選擇性地蝕刻兩面金屬箔 1309146 5a、5b,以形成電路圖案6a、6b,而得到兩面電路基板。 以下,針對第2(f)圖所示之加壓加熱步驟之詳細步驟, 使用第1圖作說明。 第1圖係顯示本發明之實施形態中之加壓分布曲線之 5 圖,與熱壓之溫度及壓力分布曲線有關。 熱壓裝置内之重疊片數,係隔著約1mm厚之不鏽鋼等 之鏡面板為1 〇片/格(圖未示)。又,加壓分布曲線僅顯示加 壓溫度、加壓壓力、及預浸層溫度,且為了方便說明,省 略真空壓力等。 10 如第1圖所示,本發明之加壓分布曲線有3段加熱步 驟,包括:第1加熱步驟(圖中之導電性膏之壓縮區);第2 加熱步驟(圖中之預浸層中之樹脂成分之成形區);第3加熱 步驟(圖中之預浸層中之樹脂成分硬化區)。 加壓分布曲線中之溫度分布曲線中,以第1加熱步驟使 15 加熱溫度由常溫急速地升到70°C後,維持30分鐘。壓力於 加熱溫度到達7(TC時,為5MPa(百萬巴斯可之省略)。 以第1加熱步驟和缓地加熱預浸層1,並維持加熱至稍 低於70°c之溫度之狀態約10分鐘左右。 於該第1加熱步驟中,導電性膏中之熱硬化型環氧樹脂 20 (無溶劑型)成分開始軟化,且其黏度達到最低點。藉此,導 電性膏4容易因壓力而變形,並且係緩慢地壓縮。因此,於 熱硬化性環氧樹脂(無溶劑型)由貫通孔3擴散至金屬箔之同 時,可增加導電性膏中之Cu粉末間之加壓接觸力。 且,取出於第1加熱步驟處理後之狀態下之預浸層,並 1309146 剝離兩面金屬箔加以觀察時,確認導電性膏中之樹脂4 μ 至金屬箔,且預浸層亦稍許成型而厚度變薄。 廣散 此外’於此’對於升溫3t:/min時之軟化點為約听之 預浸層中之樹脂,係將熱壓之溫度設定成川^來進行加 5熱,然而,本發明之加壓分布曲線之第1加熱步驟只要使預 浸層之溫度為前述樹脂之軟化點附近即可。換言之,即使 於已將熱壓溫度設定在70。(:以上之溫度之情況下,只 對於前述預浸層中之樹脂,於加熱方法上下工夫而加熱至 前述樹脂軟化點附近即可。又,第丨步驟之加熱步騍中之加 ίο熱溫度為7〇°c,然而可依照預浸層中之樹脂成份之軟化溫 度作設定。 接著,第2加熱步驟中,於保持5MPa之壓力之狀態下, 使加熱溫度以3°C /min之速度上升至預浸層中之樹脂成分 之成型開始溫度之130°C附近為止。維持該成型開始溫度 15 (130°C)約20分鐘,來減輕預浸層整體溫度不均之情況,以 均質地成型。 接著,以第3加熱步驟,使溫度以3°C/min之速度上升 至預浸層中之樹脂之硬化溫度之200°C。且,保持硬化溫度 (200°C)約60分鐘,使預浸層硬化後,冷卻。 20 此外,5MPa之壓力持續至第3加熱步驟中,且保持至 之後之冷卻中途。 使用本加壓分布曲線時之預浸層本身之溫度,係以第1 加熱步驟加熱至70°C左右一段時間,並以第2加熱步驟加熱 至130°C附近一段時間。且,以第3加熱步驟保持200°C—段 l3〇9i4g 時間。 第3圖係顯示本發明之多層基板之製造步驟 JKl r^, 〜^鄉戴 卸圈,且係舉4層基板之例來表示。 以下,依序說明多層基板之製造步驟。 以第3(a)圖所示之步驟,準備藉第2(a)〜(g)圖所示之牛 騍製成之兩面電路基板10與以第2(a)〜(d)圖所示之步驟製 成之預浸層la、lb。以第3(b)圖所示之步驟,於積層之步驟 中所使用之模板之積層板(圖未示),以金屬箔5b、 頂浸層
lb、兩面電路基板10、預浸層la、及金屬箔5&之順序定位 10 I疊層,再於其上重疊積層板而形成積層構成物(圖未示)。 以第3(c)圖所示之步驟,對前述積層構成物實施前述第 1加熱步驟、第2加熱步驟及第3加熱步驟《藉實施該等加熱 步驟,預浸層la、lb之厚度壓縮成t2,且兩面電路美板忉 與金屬箔5a、5b黏接。同時,電路圖案6a、6b藉導電性膏* ^ 與金屬箔5a、5b通孔連接。
接著,以第3(d)圖所示之步驟,選擇性地蝕刻兩面之金 屬箔5a、5b來形成電路圖案,藉此得到4層基板。 前述係針對4層基板作說明,然而,關於4層以上之多 層暴板,例如6層基板,可使用前述製造方法得到之4厚美 2〇板替代兩面電路基板,並重複第3(a)〜(d)圖所示之多層基板 之製造步驟來形成。 以本發明之加壓分布曲線製成之兩面電路基板及4芦 之多層電路基板之導通孔(通孔)之連接電阻值,較習知之電 路基板優良約20%。 13 1309146 又,由外觀上可確認貫通孔3周邊都沒有導電性膏流 出。 此外,實施的型態,係使用含浸熱硬化性環氧樹脂之 芳香族聚醯胺纖維所構成的不織布之基材之預浸層,但亦 5可以使用於織布之基材含浸以熱硬化性樹脂為主體之樹脂 材料’使其B階段化(半硬化)之預浸層。 亦可使用於以玻璃纖維為主體之織布或不織布含浸以 熱硬化性樹脂為主體之樹脂材料並B階段化之預浸層,特別 疋壓縮性低之預浸層,本發明之加壓分布曲線之效果大。 10例如,使用於以玻璃纖維為主體之織布含浸熱硬化性樹脂 並B階段化之壓縮率小於1〇%之預浸體時,可確認導通孔之 連接電阻值約改善30%。 又’實施形態係針對多層電路基板之4層電路基板作說 明’然而即使是4層以上之多層電路基板亦可得到同樣之效 15 果。 如前述’本發明一面保持設定於構成預浸層之含浸樹 脂之軟化點附近之第1加熱溫度,一面以預定壓力對預浸層 進行預定時間之加熱加壓。藉前述之加熱加壓,可防止預 汝層之樹脂流動,且,於使用縱向之壓縮率低之預浸層時 20 特別有效。 又,本發明可發揮效用於在預浸層之兩面配置有金屬 箔之兩面電路基板,或者於2層以上之電路基板之兩面定位 並重疊預浸層後,於最外面之兩面配置金屬箔之多層電路 基板。一面保持設定於構成預浸層之含浸樹脂之軟化點附 1309146 近之第1加熱溫度,一面以預定壓力對預浸層進行預定時間 之加熱加壓,藉此可提升電路基板上之由金屬箔構成之導 體電路與不同種材料之預浸層之黏接性。 又,本發明於採用具有充填有導電性膏之導通孔之預 5浸層時,特別有效果。可集中加壓導電性膏,提昇與金屬 箔之接觸,且使導電性膏中之樹脂成分擴散至金屬箔表 面。又’導電性粒子間之加壓連接力增大,相對於預浸層 之樹脂溶融’導電性膏不易流出。藉此,導通孔之連接電 阻值穩定。 10 本發明採用導電性膏中之熱硬化性樹脂之軟化點較預 浸層中之樹脂之軟化點更低者,藉此於預浸層之樹脂成分 之熔融黏度高之狀態,即樹脂不易柔軟地流出之狀態下, 可輕易地壓縮預浸層。再者,可使導電性膏中之導電性粒 子間之加壓連接力增大。且,不易因預浸層中之樹脂熔融 15 使預浸層變形。藉此,可使樹脂流動小,而使導電性膏不 易流出。 又,以第1加熱溫度,促使導電性膏中之樹脂軟化,並 使導電性膏中之黏度於最低點附近,藉此導電性膏中之樹 脂成分容易擴散至金屬箔表面。即,可使導電性粒子間之 20 加壓連接力增大。 又,本發明係以設定在構成預浸層之含浸樹脂之軟化 點附近之第1加熱溫度、較其高之第2加熱溫度、及設定於 預浸層中之樹脂之硬化溫度之第3加熱溫度’階段性地提昇 溫度,來加熱加壓。又’是具有使用有導電性膏之導通孔 15 1309146 之電路基板時,可提供連接電阻值穩定之高品質之電路基 板。 又’本發明藉採用具有低壓縮性之B階段化之預浸層, 提昇兩面或多層電路基板構成之敷銅箔疊層板之層間連接 5 性。 又’本發明藉使用採用芳香族聚醯胺纖維之不織布作 為基材所構成之預浸層,可實現電路基板之機械性強度與 輕量化。特別,可使貫通孔小直徑化。於該情況下,可提 供使用有導電性膏之導通孔之連接電阻穩定之高品質電路 10 基板。 又’本發明藉使用採用玻璃纖維之織布或不織布作為 基材所構成之預浸層,可提升電路基板之機械性及物理化 學之強度。特別是採用縱向之壓縮率較低之預浸層,且於 其設有貝通孔時’亦可提供使时導電性膏之導通孔之電 15阻連接穩疋之高品質電路基板。 產業上之可利用性 如刖述’依據本發明,可使連接各層之電路基板間之 通孔之電阻值小’並可實現通孔間之絕緣性優異之高可靠 性之電路基板及其製造方法。 2〇【圖式簡單說明】 第1圖係顯示本發明之實施形態中之壓力分布曲線之 圖。 第2(a)〜(g)圖係顯示本發明之實施形態中之兩面電路 基板之製造方法之載面圖。 16 1309146 第3(a)〜(d)圖係顯示本發明之實施形態中之4層之多層 電路基板之製造方法之截面圖。 第4(a)〜(g)圖係顯示習知兩面電路基板之製造方法之 截面圖。 5 第5圖係顯示習知壓力分布曲線之圖。 第6(a)、(b)圖係顯示習知電路基板及其製造方法中之 課題之圖。 【圖式之主要元件代表符號表】 l,101,la,lb...預浸層 2a,2b,102a, 102b...離型性膜 3.103.. .貫通孔 4,104…導電性膏 5a,5b,105a,105b·.·金屬箔 6a, 6b, 106a, 106b…電路圖案 10.. .兩面電路基板 115.. .膏流 17

Claims (1)

1309146 拾、申請專利範圍: 1· 一種電路基板之製造方法,包含有: 步驟(a),將於基材含浸樹脂所構成之預浸層與金屬 箔重疊; 5 步驟(b),對經由步驟(a)處理後之前述預浸層,一面 以預定壓力加壓,一面以設定於前述樹脂之軟化點附近 之溫度之第1加熱溫度進行預定時間之加熱加壓;及 步驟(c),係於步驟(b)後,以較前述第1加熱溫度更 高之第2加熱溫度對前述預浸層進行預定時間之加熱加 10 壓。 2.如申請專利範圍第1項之電路基板之製造方法,更包含 有步驟(d),且該步驟(d)係於前述步驟(c)後,以較前述 第2加熱溫度更高之第3加熱溫度對前述預浸層進行預 定時間之加熱加麼。 15 3· 一種電路基板之製造方法,包含有: 步驟(a) ’將於基材含浸樹脂所構成之預浸層與金屬 箔重疊; 步驟(b),對經由步驟(a)處理後之前述預浸層,一面 以預定壓力加壓,一面以第1加熱溫度進行預定時間之 20 加熱加壓; 步驟(c),係於步驟(b)後,以較前述第1加熱溫度更 尚之第2加熱溫度進行預定時間之加熱加壓者;及 步驟(d) ’係於步驟(c)後,以較前述第2加熱溫度更 高之第3加熱溫度進行預定時間之加熱加壓。 18 1309146 4. 如申請專利範圍第3項之電路基板之製造方法,其中前 述第1加熱溫度係前述預浸層中之樹脂之軟化點附近 ' 之溫度。 , * 5. 如申請專利範圍第1或2項之電路基板之製造方法,其 5 中前述步驟(a)係於前述預浸層之兩面配置前述金屬 ’ 箔,或者將前述預浸層定位並重疊於2層以上之電路基 板之兩面後,於最外面之兩面配置前述金屬结。 6. 如申請專利範圍第1或2項之電路基板之製造方法,其 φ 中前述預浸層具有充填有導電性膏之導通孔。 10 7.如申請專利範圍第6項之電路基板之製造方法,其中前 述導電性膏係以導電性填料與熱硬化性樹脂為主成分 者,且該熱硬化性樹脂之軟化點溫度較前述預浸層中之 樹脂之軟化點溫度更低。 8. 如申請專利範圍第2或3項之電路基板之製造方法,其 15 中前述第3加熱溫度係前述預浸層中之樹脂之硬化溫 度。 籲 9. 如申請專利範圍第1或2項之電路基板之製造方法,其 中前述預浸層為具有被壓縮性之B階段化狀態者。 10. 如申請專利範圍第9項之電路基板之製造方法,其中構 20 成前述預浸層之前述基材,係芳香族聚醯胺纖維之不織 布。 11. 如申請專利範圍第9項之電路基板之製造方法,其中構 成前述預浸層之前述基材,係玻璃纖維之織布或不織 布。 19 1309146 12·如申請專利範圍第Η項之電絡恭板之製造方法,其中 前述預浸層之壓縮率小於1〇〇/0。 13. —種電路基板’係藉加熱加壓導通連接形成在於基材含 浸熱硬化性樹脂所構成之預浸廣之兩面的電路圖案,與 於設置在前述預浸層之貫通孔充填具有熱硬化性樹脂 之導電性膏所形成之導通孔者,又’前述導電性膏中之 熱硬化性樹脂之軟化點較前述預浸層中之熱硬化性樹 脂之軟化點更低。 14·如申請專利範圍第13項之電路基板,其中構成前述預 浸層之前述基材係芳香族聚醯胺纖維之不織布。 15·如申請專利範圍第13項之電路基板’其十構成前述預 浸層之前述基材係玻璃纖雉之織布或不織布。 16·如申請專利範圍第13項之電路基板,其中前述導電性 膏係以導電性之填料與無溶劑型之熱硬化性樹脂為主 成分所構成者。 20 1309146 柒、指定代表圖: (一) 本案指定代表圖為:第(1 )圖。 (二) 本代表圖之元件代表符號簡單說明: (無) 捌、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
TW093100127A 2003-01-14 2004-01-05 Circuit board and method for producing the same TWI309146B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003005677A JP3982418B2 (ja) 2003-01-14 2003-01-14 回路基板の製造方法
JP2003005678A JP3928560B2 (ja) 2003-01-14 2003-01-14 回路基板
JP2003005676A JP3982417B2 (ja) 2003-01-14 2003-01-14 回路基板の製造方法

Publications (2)

Publication Number Publication Date
TW200423847A TW200423847A (en) 2004-11-01
TWI309146B true TWI309146B (en) 2009-04-21

Family

ID=32718792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093100127A TWI309146B (en) 2003-01-14 2004-01-05 Circuit board and method for producing the same

Country Status (5)

Country Link
US (2) US7181839B2 (zh)
EP (1) EP1487245B1 (zh)
CN (1) CN100466883C (zh)
TW (1) TWI309146B (zh)
WO (1) WO2004064465A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972895B2 (ja) * 2003-12-10 2007-09-05 松下電器産業株式会社 回路基板の製造方法
JP5098646B2 (ja) * 2005-12-12 2012-12-12 パナソニック株式会社 回路基板の製造方法
JP5686009B2 (ja) * 2011-03-18 2015-03-18 富士通株式会社 基板ユニット、及び、基板ユニットの製造方法
GB2529346A (en) 2011-03-31 2016-02-17 Plasyl Ltd Improvements for electrical circuits
JP4973796B1 (ja) * 2011-04-27 2012-07-11 パナソニック株式会社 配線基板の製造方法
JP5018985B1 (ja) * 2011-06-17 2012-09-05 パナソニック株式会社 配線基板と、配線基板の製造方法
CN102831990A (zh) * 2012-08-03 2012-12-19 中国西电集团公司 一种b 阶段树脂云母制品箔的压制方法
US9427943B2 (en) * 2013-03-15 2016-08-30 Henkel IP & Holding GmbH Prepreg curing process for preparing composites having superior surface finish and high fiber consolidation
CN107148171B (zh) * 2017-06-27 2019-06-18 北大方正集团有限公司 多层电路板的压合方法
CN109348610B (zh) * 2018-09-12 2020-02-28 生益电子股份有限公司 一种pcb制备方法及其pcb
CN110337201B (zh) * 2019-06-14 2021-11-16 珠海崇达电路技术有限公司 一种改善混压板压合空洞的方法
CN116179094B (zh) * 2022-12-30 2024-09-03 广东盈骅新材料科技有限公司 单面上胶材料及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4927742A (en) * 1987-01-14 1990-05-22 Kollmorgen Corporation Multilayer printed wiring boards
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
AT400550B (de) * 1992-05-15 1996-01-25 Isovolta Komprimierbares prepreg auf der basis von mit duromeren kunstharzen imprägnierten flächigen trägermaterialien, ein verfahren zu dessen herstellung sowie dessen verwendung
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JP3440174B2 (ja) * 1995-11-24 2003-08-25 松下電器産業株式会社 多層プリント配線基板とその製造方法
JP3810841B2 (ja) * 1996-01-19 2006-08-16 北陸電気工業株式会社 プリント配線板の製造方法
US5719090A (en) * 1996-09-10 1998-02-17 International Business Machines Corporation Technique for forming resin-imprenated fiberglass sheets with improved resistance to pinholing
US5928970A (en) * 1996-09-10 1999-07-27 International Business Machines Corp. Dustfree prepreg and method for making an article based thereon
JPH10242637A (ja) 1997-02-24 1998-09-11 Matsushita Electric Works Ltd 多層プリント配線板の製造方法及び多層プリント配線板
JP2989778B2 (ja) * 1997-03-17 1999-12-13 キヤノン株式会社 印刷制御装置及び方法
US6353189B1 (en) * 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
JP3364145B2 (ja) * 1998-01-26 2003-01-08 松下電工株式会社 多層プリント配線板の製造方法
JP3092587B2 (ja) * 1998-04-22 2000-09-25 日本電気株式会社 半導体装置の製造方法
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
JP2000156556A (ja) * 1998-11-20 2000-06-06 Kansai Paint Co Ltd スルーホール部を有する基板へのレジスト層形成方法及びプリント配線基板の製造方法
US6054761A (en) * 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
US6326555B1 (en) * 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
JP4776056B2 (ja) * 2000-03-23 2011-09-21 イビデン株式会社 導電性ペースト
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP3488409B2 (ja) * 1999-11-30 2004-01-19 京セラ株式会社 配線基板の製造方法
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2001308521A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd 多層回路基板の製造方法
JP2002026522A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法
EP1220586A3 (en) * 2000-12-28 2004-05-12 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof
JP2002329974A (ja) * 2001-05-01 2002-11-15 Nitto Denko Corp 配線基板及びその製造方法
JP4894987B2 (ja) * 2001-06-29 2012-03-14 三洋電機株式会社 表示用パネルの製造方法
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same

Also Published As

Publication number Publication date
CN1685775A (zh) 2005-10-19
US20070107931A1 (en) 2007-05-17
CN100466883C (zh) 2009-03-04
US7816611B2 (en) 2010-10-19
EP1487245A1 (en) 2004-12-15
US7181839B2 (en) 2007-02-27
EP1487245A4 (en) 2007-05-09
WO2004064465A1 (ja) 2004-07-29
EP1487245B1 (en) 2013-03-27
US20050006139A1 (en) 2005-01-13
TW200423847A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
TWI242398B (en) Printed circuit board and method of manufacturing the same
JP2002094200A (ja) 回路基板用電気絶縁材と回路基板およびその製造方法
KR101116079B1 (ko) 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
JP5098646B2 (ja) 回路基板の製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
TWI309146B (en) Circuit board and method for producing the same
TWI378755B (zh)
JP3903701B2 (ja) 多層回路基板とその製造方法
JP4973519B2 (ja) 積層板、積層板の製造方法、多層プリント配線板および半導体装置
JP3972895B2 (ja) 回路基板の製造方法
JP2002368364A (ja) プリント配線基板とその製造方法
JP4161604B2 (ja) プリント配線板とその製造方法
JP3982417B2 (ja) 回路基板の製造方法
JP3173249B2 (ja) 多層プリント配線板及びその製造方法
JPH0621619A (ja) プリント配線板およびその形成方法
JP3982418B2 (ja) 回路基板の製造方法
JP3102109B2 (ja) 多層プリント配線板の製造方法
JP3928560B2 (ja) 回路基板
JP4196125B2 (ja) 回路基板の製造方法
JP4196126B2 (ja) 回路基板の製造方法
JP2001308521A (ja) 多層回路基板の製造方法
JP2001085838A (ja) 多層積層板の製造方法
JP4803918B2 (ja) 多層配線基板の製造方法
JP3840953B2 (ja) 回路基板およびその製造方法
JP2001203453A (ja) 多層積層板の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent