TWI304986B - Non-volatile semiconductor memory and method for writing data into a non-volatile semiconductor memory - Google Patents
Non-volatile semiconductor memory and method for writing data into a non-volatile semiconductor memory Download PDFInfo
- Publication number
- TWI304986B TWI304986B TW095113075A TW95113075A TWI304986B TW I304986 B TWI304986 B TW I304986B TW 095113075 A TW095113075 A TW 095113075A TW 95113075 A TW95113075 A TW 95113075A TW I304986 B TWI304986 B TW I304986B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit
- memory cell
- memory
- source
- state
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
1304986 料戶月如日修正替換頁 九、發明說明: 【發明所屬之技術領域】 ▲本發明涉及鱗發性轉體記㈣及祕將資 到這種記憶體中的方法。 陕閃α己憶體疋馬密度非揮發性記憶體且可被分爲 儲° _閃記憶_用於存 咖單元。代碼㈣ 取以、隹〜二 轉較小雜體部分可被存 進订項、S和擦賴作。可通過增 ☆ _ 數來增加_記賴的射雜量。 早兀存儲的仇兀 氮化=_唯讀記賴(咖M)單 兩^。第1圖示出了穿過現有技術中所公知請0^ 凡的截面圖。該單元的栅G連接到 早 連接到位元線。在柵G τ方切tf_Q^由 ==:和夾,層το和广:氧化層= 1的氮化層NL構成。電荷可被存儲在接 的弟一位置處和接近第二源/漏區S/D的第-位署/St70 方魏S/〇之間,並位於半導體編3中_層的^ 可以與存儲在其他位置中的 個位州贿,_«确私=== 6 1304986 户年歹月如曰修正替換頁; 和第二位元B2。對於每個位置,存儲的電荷數量確定了單元 該部分的閾電壓值VTH。高閾值VTH對應於編程的狀態, 低閾值VTH對應於擦除的狀態。 、、嗔取第一位元B1包括施加高和低閾值電壓之間的柵電 壓並讀出流過單元的電流,同時將例如〇v的電勢施加到第 -源/漏區S/D和將1.5V的電勢施加到第二源/漏區s/〇。 編程第-位元B1包括例如將4.5V的電壓施加到接近第
-位元B1的第一源/漏S/D ’將〇v的電壓施加到第二源/ 漏S/D,和將9V電壓施加到栅G,以使熱電子從單元的溝 道隧穿到氮化層NL中。 擦除第-位元B1包括通過例如將δν的賴施加到與 並將接近的第一源/漏奶、浮接其他的源^漏奶 、’字負電壓施加到拇G的熱空穴注入。 對於讀取、編程和擦除第二位元I 和第二源/漏區S/D的電壓。 讀知加到弟一 爲了本發明的目的,第2圖中示出 柵接觸G、兩個源/漏接觸S/D的 :::具: —位細和第二位元β2可存儲在單元中。表4 :的源/漏接觸S/D稱作第—源,漏 f 位兀Β2的源/漏接觸s/〇 _第二源 將接近第二 考標記S/D用於第—'接觸。相同的參 賢 漏接觸和第二源/漏接觸,以声_ "亥早兀關於這些接觸對稱。 _以表不 所不/σ者仃和列設置一組 1304986 p___ 殄平欠啦。日修正替換頁 _»«_l_.丨, 存儲單7L MC,並將其連接至字線狐和位元線BL。沿著行 ,又置的存儲單元Mc的柵接觸〇通過字線1連接。沿著列 *又置存儲單元MC的源/漏接觸S/D連接至位元線BL, 在沿著行相鄰的兩個存儲單元MC之間共用每個位元線 BL。通過在兩個單元之間共用位元線來代替每個單元具 有兩個位,線,可降低記憶體Μ所需的面積。借助于對應於 其:存儲單几MC所在的行和列的字線I和位元線见可 • 以定址在陣列乂中的存儲單元MC中的每個第-位元B1和 第二位元B2。 —當每i欠改變在標準快閃記憶體中的存儲單元mc的内 容時’在還沒有擦除將被編程的存儲單元Mc的情況下,進 行區段對編程之制驗除或區段_。從其巾存儲單元共 用共同的襯底和源的第—代_記麵即咖x或浮置滅 閃記憶體’就留下了該方法。結果,無論何時將擦除電壓施
加到源和/或襯底,擦除脈衝都並行地施加到共用相同概底 和源端子的所有單元。 一 雖…、:提t、了相谷性,但是該擦除和編程機理對於現 快閃記憶體還具有顯著的缺點。由骑次要改變任 病内容時進行擦除操作,記龍的魏高。而且,即 _内容不需要,也對所有單元進娜除和編程周期。 =必要的職降低了存儲單元的壽命和記憶體整體的可 ί Γ =政由於每次將資料寫入到記憶體時至少進行捧除 才呆作,因此降低了資料吞吐量。 ’、 【發明内容】 8 l3〇4986 p年’月知日修正替換頁 ...........-— 因此’在一方面,本發明提 f 杈仏了一種在較高的資料吞吐 里/V低的功耗和提向的可靠性方面且 ;土 非揮發性半導體記憶體。 ,、有改。的存儲性能的 本發明的實施例提供了一種 性半導體記憶體中的方★ L丄 將資料寫入到非揮發 亓、夕心i 、方法。該半導體記憶體包括多個存儲單 夕條位元線和多條字線。每個在ησ _ -源/漏接觸和第-源儲早7^具有柵接觸、第 凡的存儲。在每個第一位元和第 第一位 次擦除的狀悲。可沿著第一方 二 字線的相朗 中相應的那_合至相鄰存儲單元。在每列中,每個 源/漏接_合至多條位元線的相應同一位元 單一苐:存儲早几和第二存儲單元是沿著行相 =其中,通過執行步詩㈣和•组中的一步ί m第-二存儲單元的第一位元中的初始狀態和相應的 果第+7L的第二位元中的初始狀態改變成最終狀態。如 奸位7〇和第二位元的最終狀態與它們各自的初始狀態 付則執行步驟a),且該步驟包括保持第一位元和第二位元 能=始狀態。如果第—位元和第二位元都具桃除的最終狀 2第一位元和第二位元的初始狀態不是被擦除則執行步 二)’且該步驟包括擦除第一位元和第二位元。如果第一位 離* 一位凡都不從編程的初始狀態改變爲擦除的最終狀 L則執行步驟C ),且該步驟包括如果第—位元將從擦除的初 1304986 卜年夕月头 始狀態改變爲編程的最終狀細編程第— 位元被從擦除咖始狀紐㈣編 一後’如果只有第一位元或第上== 驟包括首弁卿^ 則執行步驟d),且該步 驟1百先擦除第一位元和第二位元’且然後,如果第一位 兀在最終狀錢編程則編程第—位元,或 終狀態爲編程則編程第二位元。 位兀在最 代替必須擦除存儲單元的 資料寫入到記憶體中的該方法具有人^ 寫入到只有兩位元那樣小的記憶體的一部分;貝: 且,如果不需要改變存儲單元的内容,則不二單元= 況下,可直接編程該====«的情 而且’只在將觀㈣紅上進行雜除钻作。 中,如果它們的勒始狀態被編作,而在現有技術 變的位元-起擦除的所有位‘的話’則必f魏程與將改 射’關贿儲在轉體記憶體中 的Γί 擦除第二存儲單元的第一位元和 第〆存儲早7L的第二位元β 優選地’在步驟b)和, W M )中雖性地擦除第—位元和第二 位70包括.將樣電她加猶接第—存鮮 第二存儲單元的柵接觸的字噥.脓‘认+ 和 w⑴…綠,將而於字線電勢的第二位元 線電合第-存儲單元的第二源/漏接觸和第二 存儲早兀的第-源//漏接觸的位元線;和使連接第一存儲單 1304986 元的第一源/漏接觸的位元線的電勢和連接第二存儲單元 的第二源/漏接觸的位元線的電勢浮置。 字線電勢通常爲負,而第二位元線電勢通常爲正。 優選地,在步驟b)和d)中擦除第一位元和第二位元包 括:如果第一位元和第二位元爲擦除則進行測試,和重復擦 除步驟直到第一位元和第二位元爲擦除。以這種方式,可以 證實,所述位元確實存儲了擦除狀態。
優選地,在步驟c)和d)中分別編程第一位元和第二 位=,包括:將字線電勢施加到耦合第一存儲單元的柵接觸 和第二存儲單元的柵接觸的字線,將比字線電勢低的第二位 元線電勢施加_合第-存儲單元的第二源〆漏接觸和第 二存儲單元㈣―源/漏細的位元線;如果第三存儲單元 中的第-侃將被1½爲最終狀態,驗比第二位元線電勢 低的第三位元線電勢施加馳合第二存儲單元的第二源/ ^妾觸的位元線並_合第—存儲單_第—源/漏接觸 =元Γ電勢浮置,和如果第—存儲單糾第二位元將被 勢1則將比第二位元線電勢低的第—位元線電 並二合第 -源趣觸的位元線 浮置。 9第—源/漏接觸的位元線的電勢 -位通電勢和第二位元線電勢是正的,而第ϋ —位兀*線電勢爲地電勢。 、·私的最終狀態分別存儲於第-位元和第 1304986 ____ θ年夕月矢日修正替換頁 -位兀中’則在編程之後進行測試,且如果職的編程的最 終狀態沒有^別存儲在第一位元和帛二位元中,則重復編程 ,位兀和第一位兀中的每一直到所需的編程的狀態分別 子儲在第位元和帛二位元中。以這種方式,可證實該位元 確實存儲了編程的狀態。 ' 優選地’在步驟d)中,在擦除第一位元和第二位元的步 驟之則存儲第-位元和第二位元的初錄態,且該存儲的值 用於將第-位TL或第二位元編程爲相應的初始值。以這種方 式’當-起擦除兩位树不會丟失初始值。
社也’在執行步DM中的任—之前確絲被寫入 體中的位數。這可以較在時間方面擦除單元 性個區_是選擇性地擦除第一和第二位元更有效。 ^地,將存儲單元分成區段,每倾段含有預定數目 紅子儲早兀’其巾’將資料g人到—區段的存儲單元中包 Ϊ二;將?寫入到半導體記憶體中的資料的位元數超出區 存儲早70的歡數_定部分’卿除在該區段中的 牛Ϊ早π ’並然後編程所需的存儲單元,並省掉了執行 該縱部細秘錄如驗、所需的 貝科吞吐量和區段大小。 ^選^,存儲單元是氮化物可編程唯讀存儲單元。這些 時單元能夠存儲兩位元同時#設置成虛接地陣 時尚要非常少的空間的優點。 種存儲單元。 η π服紅藝製造這 進-步提供的是用於將資料寫人到非揮發性半導體記 12 1304986 月多。EJ像£替換葡 的方法。鮮導體記髓可祕乡财解元,每個 :儲早元提供用於第一位元和第二位元的存儲。二位:; 位几中的母_都能夠存儲編程的或擦除的狀態。多個存 早凡中的第—存儲單元和相應的第二存儲單元通過同-^几、線和同-字馳合。通過執行步驟a)、b)、# d)的组 中的-步驟來將存财第二存儲單元的第—位財的初始 3和相應的第-存儲單元的第二㈣中的初始狀態改變 ^終狀態。如果第-位元和第二位元的最終㈣與它們各 自的初始狀態相符則執行步驟a),且該步驟包括保持第一位 4第二位元的初始狀態。如果第—位元和第二位元都具有 擦除的最終狀態而第-位元和第二位元的初始狀態不是被 擦除,則執行步驟b) ’且該步驟包括擦除第一位元和第二位 元如果第位元和第一位元都不從編程的初始狀態改變爲 擦除的最終狀態職行步驟e),域步驟包括如果第一位元 將從擦除的初始狀態變爲編程的最終狀態則編程第一位 凡’和/或如果第二位7C將從擦除的初始狀態改變爲編程的 最終狀態則雜第二位元。如果只有第—位元和第二位元中 的-將從齡的初始狀級㈣擦_最終雜、,則執行步 驟d) ’且該步驟包括首先擦除第一位元和第二位元,和然 後,如果第-位元在最終狀態爲編程則編程第一位元,或如 果第二位元在隶終狀態爲編程則編程第-位元。 使用該方法’存儲單7L只在需要時被編程且只在需要時 被擦除,由此節約了功率並增加了資料吞吐量,而同時使單 元進行更少的迴圈’這導致提高的可靠性和耐用性。 13 1304986 4又且㉟5至夕條字線和多條位多個存儲單元 線解碼II和位元_端齡至定址單元。每個 儲第-位元和第二位元。字線和位 存 纽额f,四-........m 早7L以形成 揮發性轉體繼,紅括被分組 =地_。控鄉元㈣定址旱灿在定址存儲單元的敫 個區段和定址第二存儲單元的第—位元和第—存 = 第二位元之曝換,射p存鮮元 同一字線和同—位元_合。 早几通過 本&明的這-方面可提供代表將資料寫人到快閃 -的常規方法和在兩個不同的存儲單元中選擇性地定土: 兩位元的新方法的組合的料體記鐘。麵 ^的這種能力具有高__,尤其對於其中即使僅需= 隻-位70或兩位元擦除和重編程大的區段的資料快閃記憶 „優選地’根據將被寫入到記憶體中的資料位元數,控制 早疋在定址整個區段和定址第—位元和第二位元之間轉 換。將被寫的位元數奴了哪種方法更適合於將資料寫入記 憶體。 扣優選地,根據用於將資料寫入到記憶體中的命令,控制 單元在定址整個區段和定址第—位元和第二位元之間轉 換"亥1^ 7通吊包含資料量或資料將被寫入其中的位址面 積’ 提供了確定哪種方法用於將資料寫人記憶體令所 需的資訊。 優選地,該存儲單元是氮化物可編程唯讀存儲單元。 14 1304986 沙年夕月灸日修正替換頁 【實施方式】 現在參考S 4 ® ’第4圖示出了虛接地陣列的部分電 路。分別沿著第一方向X和第二方向γ將存儲單元^^^排 置成行和列。設置在行中的存儲單元Mc的栅接觸通過字線 WL耦合。位元線BL耦合設置在列中的存儲單元mc的源 /,接觸S/D。行中的相鄰單元MC共用位元線扯。每個存' 儲單元MC可存儲第-位元B1和第二位元B2。存儲單元 MC的第二位元B2和沿X方向的相鄰存儲單元mc的第一 位元m形成所謂的“雙位元” DB。雙位元^通過共用位 疋線BL和字線WL的存儲單元Mc形成。 雙位元DB的概念進-步在第5圖中示出,第$圖示 了兩個相鄰單元,即第一存儲單元_和第 和第二存儲單元MC2的拇接角= sH 耦合。第一存儲單元MC1的第一源/漏接觸 k過位7G線BL1耦合,*第二存儲單^ Mc 觸S/D通過位元線BL3輕合。第一存儲單元_的 第-源/漏S/D和第二存儲單元MC2
都通過位元線犯轉合。 的弟源、/漏接觸S/D 圓圈用於表示第-位元則和第二位元β2 值。,,〇夕已填滿的圓圈用於值τ。爲了說明的目= 存儲在第一存儲單元Μα的第二位元扣中,值丫 f儲在第二存儲單元MC2的第一位 15 1304986 年夕月> 曰修正替換頁 儲在第—存儲單元MCI的第二位元Β2中的值,“η” “不,存儲在第二存儲單元MC2的第一位元Β1中的值。該值 表不擦除的狀態,而值“〇,,表示該位元的編程的狀 態。
At爲了5兒明的目的,包括在從初始狀態(〇,1)至最終狀 ,(1 ’2)編程雙位元DB中的步驟在第5、6和7圖中示出。 從—狀態向另一狀態的轉換可由箭頭表示,所以將上 B 述轉換表示成:(〇,1) — (1,〇)。 可單獨編程雙位DB中的各位元。然而,它們只能被一 ^擦除。這是共用字線WL和共用第二位元線BL2的結果, 這會引起第一存儲單元MCI的第二位元B2和第二存儲單元 的第一位元B1總是被同時擦除。結果,爲了達到某一 - 所需最終狀態,必需其中雙位元DB具有值(卜D且其中 雙位το DB的第一位元B1和第二位元B2都被擦除的中間步 驟。 第6圖示出了該中間步驟。第二存儲單元的第一 位元B1和第-存儲單元MC1的第二位元助示出爲已填滿 的圓圈,其表示擦除的狀態存儲在兩位元中。爲了擦除該雙 位元DB,將負電壓VWL施加到字線肌。同時,^正= VBL2施加到第二位元線BL2,同時第一位元線bu和第三 位元線BL3的電勢VBL1和VBU留在浮置。例如,施加的 電壓可選擇爲VWL = _7V和VBL2 = 6V。施加電壓的結果 是,熱空穴注入到ΟΝΟ層中,該層中,熱空穴中和了局部 存儲的電子,以減少有效電荷。 16 1304986 ~~^, θ年夕私日修正替換頁 —丨 _— 第7圖示出了獲得雙位元DB (卜〇)所需的編程步驟。 編程第二存儲單元MC2的第一位元m,同時保持第一存錯 皁兀MCI的第二位元B2處於擦除狀態。可通過將正電壓 ^知加到予線WL來實現第一位元Bi的該編程,其中存 儲單元MCI和MC2的柵接觸G福合到字線肌。同時,必 須將較低的正龍VBL2 4加到第二位元線bl2,同時將更 低的電壓VBL3施加到第三位元線BL3。第一位元線Bu的 齡電勢VBL1留爲浮置。作爲實例,將施加的電壓選擇爲 VWL 9V ’ VBL2 = 5V,和VBL3 = 0V。如果將編程第一存 儲單元MCI的第二位元B2,則可交換第一位元線Bu和第 二位元線BL3上的電勢ybli和VBL3。 第8圖示出了用於將資料寫入到記憶體中的根據本發 明的方法流程圖。橢圓形S0、S1、…、S5表示狀態,菱形 Q〇、Q卜…、Q3表示詢問’矩形A〇、a卜…、A5表示動 作。 .第一詢問Q0確定是否將與區段大小相比較大的資料量 寫入到記憶體中。如果是肯定的,則動作A〇,將使用現有 技術狀態公知的方法用於將資料寫入到記憶體中。在完成動 作A0之後,到達最終狀態心如果僅需要寫入小數目的位 兀*,則流程進入到狀態S1,該狀態表示使用雙位元間隔尺寸 將資料寫入到記憶體中的第一步驟。 接下來’詢問Q1確定在雙位元DB中的各位元的所需 最終狀態是否不同於在雙位元DB中的初始狀態。如果該最 終和初始狀態相同,則流程在狀態S2退出,而不需要擦除 17 1304986 枝年夕月:^>E|紅雜頁丨
------- S 或編程雙位元DB中各位元中的任一。答案肯
^1’1)^1’1)。如果初錄験最終崎不同,則 流程進入詢問Q2。 j貝J 在詢問Q2中’確定是否僅需要編程雙位元中 位元。換句話說,由於雙位元的任—位元都不從編程至 擦除狀態’因此不需要擦除。如果健要編程,職程進入 到動作A卜該動作A1中,編程雙位元中所需的-位元或兩 位兀。這是轉換(0, 1)·_> (〇,〇),〇,〇)— (〇,〇),〇, υ —(ο,0)、0,1) —(〇,1)和(1,1) — (1,0) 的况。在14些情況下,所有的轉換都只是從“1”至 〇,且該流程停止於狀態S3。與第7圖一起描述編程所 需的步驟。 如果需要擦除雙位元DB以達到最後狀態,則繼續進行 動作A2。然而,如果僅擦除雙位元中的一位元,則由於擦 二了雙位元中的兩位元,因此需要雙位元中另—位元的重編 私&爲了該目的,在動作A2中,不被擦除的位元的位址或 狀心存儲於寄存器中。在動作A3中,通過將電勢施加到相 應位=線和字線來擦除雙位元DB ,如第6圖中所示。 、一 °亥凌程進入詢問q3,該詢問中確定是否需要雙位元中 :,位^重編程。由於所有以最終祕(1,D結束的轉 不而要這種編程。這些是轉換(〇,〇) — (1,1),(〇, (1’1)和(1’〇)_^(1,1)<>對於這些轉換該方法 在狀態S4退出。 18 1304986 月;^日修正替換頁 如果需要重編程位元中的一位元的話,則流程進入到動 作A4 ’該動作中’恢復不應被擦除的位元的位址或狀態。 然後’動作A5由雙位元DB中在動作A3中不應被擦除的位 元的重編程或雙位元DB中從擦除狀態改變至編程狀態的位 元的編程構成。編程各個位元所需的電勢與第7圖一起描 述。狀態S5是對於轉換(〇,〇) — (0,u、(〇,〇) — (1,
〇)、(〇’ 1) — (1,0)和(1,〇) — (0,υ 的方法的結 束,其中已經通過了中間狀態(1,丨)。 清楚地是’如果可以取消步驟或以不同的方式或時機實 施各步驟,則可以對流程圖進行改變,如,在動作Α2中不 存儲位址或狀態,和在動作Α4中不恢復位址。
_第9圖示出了動作A1和Α5的變形,其中編程了雙位 兀中的兩個位元。動作A6是編程動作,而詢問Q4測試是否 已經編程了必馳編簡位元。如果是的話,_流程繼 續。反之,重復編程該位元的轉直到達酬需的最終值。 如果僅職在最終狀態職編㈣位元肢有彻,以節約 時間。編程證實操作(piOgramverify啊atk)n)通過將最小 電壓施加到存料元__來確定編程 在最小電壓水平之上。如果存儲單元保持料通的話,貝= 程操作是成功的。 相似地第10圖示出了擦除動作A3的變开多 a? ,除雙位兀DB ’且在詢問Q5中,測試將被擦除的位元是否 ”的被擦除了。如果是的話,則流程繼續。如果不是的話, 則重復擦_作。如果只測試在最終雜職擦除的位元則 19 1304986
日修正替換頁I ......... j 疋有利的^以即約時間。該擦除證實操作通過將最大電壓施 加^存儲單元的柵接觸G來確定擦除電顧值範圍在最大 電壓水平之下。如果所有存解元都是接通的,縣除是成 功的。 、第11圖示出了半導體記憶體的框圖。包括也被公知爲 段或塊的區段SC的存儲陣列Μ連接到字線脱和位元線 位το鱗碼||助村祕翻胁選擇存儲 φ 單元(未不出)用於讀出、擦除和編程操作的。可通過位元 線解碼器BLD輸入和輸出資料DA。在位址單元A中解碼位 址AD。根據現有技術’公知與此類似的記憶體。 ,據本發_實施例,將控鮮元CU和寄存器R加到 . 健單元A。控制單元CU接收記憶體編碼命令c和位址 • AD作爲輸入。借助於控制單元CU,可在其中擦除區段sc 中的所有存儲單元並然後對其編程的本領域狀態中的常見 模式或其中可通過如上所述的雙位元間隔編程存儲單元的 瞻 m之間觀記髓編織式。控鮮元cu根據接收 的命令c在這兩個模式之間賴。如果,根據命令c,將編 程相對于區段SC的大小狀的資料塊,_擇由現紐術 所公知的#作模式。如果僅有小量的位元將被編程,則使用 根據本發明實施例的編程方法。 如果中々C /又有指定將被寫入的資料量,則控制單元 =比較紐寫人記賴M㈣_和已經麵在記憶體M 中的資料。這樣做,控制單元CU確定在每個區段中有多少 位元將需要被擦除和這些位元付多少位元穿過區段。根據 20 1304986 確雄除整個區段毅擦除雙位元 於其他因素如雜和所需的編程速度。卜蝴不丰遇取決 寄存〇。R用於存儲數值如、^ 擦除的位元的位址或初始狀態。雙位傷赋中將不被 方法ώ 了制細_有技姊本發明的
L: 用於表示位元令的-位元的編程, /用於表不不執行操作。 狀離了在現有技術記憶體中初始狀態is至最終 觀中雙=11_雜。_,在财16種可能 的最玖ρ Ά。驗早獨地、_各位元輯到所希望 中於—列中的所有最終狀態摘,因此每—列 Γ ^16 “p”、。+ 要總共16次擦除操作“ E,’和16次編程操作 一第13圖不出了根據本發明實施例所需的操作。當雙位 兀中的一位元必須從狀態“ 〇,,改變 操作“F1,, , ^ , 文王1吟,八進仃擦除 厂>。 如果初始狀態和最終狀態是相同的,則完全不 作。如果不需縣m雜被編朗位元。如 僅擦除之後達到了最終狀態,則不再進行編程。擦除之 後的重編程僅在尚未達到最終狀態時進行。 與現有技彳餘相比’平均需要僅10次編程操作“p”代替 16次’且擦除操作“£”的數目已從16次降低到僅7次。假 21 13〇4986 濟夕月六曰修正替換頁 喝程錢姐將雜_餘元的數目和將 位元的數目,則功耗將以相__改善。 由於執行較少的擦除和 而且 編程步驟,因此記憶體將更快速, 而 可 母個存儲單^進行的周期數目。以這種方式 ^记憶_可紐及由此可增加其壽命。 飞 際上Γί記憶射每讎除周期實 存儲ί元^際的擦除步驟之前執行的第—步驟中,預編程 做是爲了降存^元都具有姐__值。這樣 能性,丰4在第—步财被過擦除或消耗的可 =二步驟巾存儲單元鶴除。在第三步射,在 二=ίΓΓΓ軍元’以確保存儲單元具有大致 to效果。 每—中使用本發明,以倍增其 作人貝顯而易見的是’由提出的記憶體和操 == 出各種改進和變化,而不脫離本發 本=1 慮到前述内容,意指本發明覆蓋 I月&供的改進和變化,只要它們落入以下申請專利範圍 以及其等價物的範圍之内。 【圖式簡單說明】 以下將借助於非限制性的實例並參考附圖更詳細地描 述本發明,其中: 22 1304986 ! ---- 卜夕年.,月夕。日修正替換頁 第1圖示出了穿過NROM單元的截面; 第2圖示出了 NROM單元的電符號; 第3圖示出了虛接地陣列; 第4圖示出了虛接地陣列内部的雙位元; 第5圖示出了雙位元的概念; 第6圖示出了雙位元的擦除; • 第7圖示出了雙位元中一位元的編程; 第8圖示出了用於編程記憶體的方法流程圖; 第9圖示出了延伸的擦除步驟的流程圖; 第10圖示出了延伸的編程步驟的流程圖; 第11圖示出了具有用於在常規方法和根據本發明的方 法之間轉換的控制單元的記憶體; φ 第12圖示出了根據常規方法寫入資料所需的操作的表 格;和 第13圖示出了根據本發明的方法寫入資料所需的操作 的表格。 23 1304986 θ年夕月>日修正替換頁 【主要元件符號說明】 Α位址單元 MCI第一存儲單元 AD位址 MC2第二存儲單元 A1至A7 動作 NL氮化物(nitrate)層 B1 第一位元 ΟΝΟ氧化物一氮化物一氧化物層 Β2 第二位元 BL位元線 BL1第一位元線 BL2第二位元線 BL3第三位元線 BLD位元線解碼器 ΒΟ底氧化物 C命令 CU控制單元 DA資料 DB雙位元 FS最終狀態 G棚· IS初始狀態 Μ 存儲陣列 MC存儲單元 Q0至Q5詢問 R寄存器 S/D源/漏 SB 半導體襯底 SC區段 S0至S5狀態 TO頂氧化物 VWL字線電勢 VBL1第一位元線電勢 VBL2第二位元線電勢 VBL3第三位元線電勢 WL 字線 WLD字線解碼器 X第一方向 Y第二方向 24
Claims (1)
13〇4986 「一 曰狂替換頁
申請專利範圍 I一種用於將資料寫入非揮發性半導體記憶體的方 法’該半導體記憶體包括同時擦除的第一位元和第二位 元’其中’通過執行步驟a)、b)、c)和d)的組中的一步驟 將存儲在第一位元中和第二位元中的初始狀態改變爲最終 狀態’其中該方法包括: a)如果第一位元和第二位元的最終狀態都與它們各 自的初始狀態相符,則保持第一位元和第二位元的初始狀 態; b)如果第一位元和第二位元都具有擦除的最終狀態 而第一位元或第二位元的初始狀態不是擦除,則擦除第一 位元和第二位元; c)如果第一位元和第二位元都不將從編程的初始狀 態改變爲擦除的最終狀態,則如果第一位元將從擦除的初 始狀態改變爲編程的最終狀態,編程第一位元,和/戋如 果第二位元將從擦除的初始狀態改變爲編程的最 = 編程第二位元;和 ’ d)如果第-位元和第二位元_僅—位元 初始狀態改變爲擦除的最終狀態,财先 '、私的 第二位元’然後如果第—位元在最 馬扁―位凡和 元 第一位7°在最終狀態爲編程,編程第二位 d) 中,關於存齡輪 25 1304986 _ ‘兮年歹沿〇日修正替換司 性地擦除第一位元和第二位元。 3.如申請專利範圍第i項的方法,其中半導體記憶 包括: 〜 多個存儲單元: 多條位元線;和 多條字線; 其中
、母個存儲單元包括栅接觸、第—源/漏接觸和第二 属接觸’並提供用於第—位元和第二位元的存儲,发 母個位%和第二位元可處於編程狀態或擦除狀 置該 多個^Γ方向逐列和以沿著第二方向逐行排 〜在每一列中,該等存儲 字線的相應同一字線,· 在每一列中 早兀 的栅接觸輕合至該多條 應的-接_合至_存=^通過其源/漏接觸中相 多條位元線_顧—的源/漏接軸合至該 第一存儲單元和 •線 第 存鍺單元,以#筮一六叫„啫單元疋沿著行相互相鄰的 以使第一存儲單 儲單元的第一源/漏,並以二二 字線之一耦合至第二存儲單元,存儲早7L的柵接觸通過 的珊接觸;並且 漏 轉合至第二存 第一位元射射轉^與第 源漏相鄭, 26 1304986 ”年夕月灸日修正替換I 和第二位元存儲在第二存儲單元中與第二源/漏相鄰。 4. 如申請專利範圍第3項的方法,其中該等存儲單元 包括氮化物可編程唯讀存儲單元。 5. 如申請專利範圍第3項的方法,其中在步驟b )和 d)中,相對於存儲在半導體記憶體中的所有其它位元選 擇性地擦除第一位元和第二位元。 6. 如申請專利範圍第5項的方法,其中選擇性地擦除 第一位元和第二位元包括: 將字線電勢施加到字線,該字線耦合第一存儲單元 的柵接觸和第二存儲單元的栅接觸; 將高於該字線電勢的第二位元線電勢施加到耦合於 第一存儲單元的第一源/漏接觸和第二存儲單元的第一源 /漏接觸的該位元線;和 使耦合第一存儲單元的第二源/漏接觸的位元線的 電勢和連接第二存儲單元的第二源/漏接觸的位元線的電 勢浮置。 7. 如申請專利範圍第6項的方法,其中在步驟b)和 d)中擦除第一位元和第二位元包括: i) 擦除第一位元和第二位元; ii) 測試第一位元和第二位元是否爲擦除;和 iii) 如果需要的話,重復步驟i)和ii),直到第一位 元和第二位元爲擦除。 8. 如申請專利範圍第3項的方法,其中在步驟c)和 d)中編程第一位元和/或第二位元包括: 27 1304986 I----------- —: _年夕月%日修正替換更 1 1 1 ·"· ............. 將字線電勢施加到字線’該字線耦合第一存儲單元 的栅接觸和第二存儲單元的柵接觸; 將低於該子線電勢的第二位元線電勢施加到轉合於 第一存儲單元的第一源/漏和第二存儲單元的第—源/漏 的該位元線; 如果第二位元將在最終狀態爲編程,則將低於第二 位元線電勢的第三位元線電勢施加到耦合至第二存儲單: 的第二源/漏的位元線,並使耦合至第一存儲單元的第一 * 源/漏的位元線的電勢浮置;和 — 如果第一位將在最終狀態爲編程,則將低於第二位 元線電勢的第一位元線電勢施加到耦合至第一存儲單元的 第二源/漏接觸的位元線,並使轉合至第二存儲單元的第 - 二源/漏的位元線的電勢浮置。 9.如申請專利範圍第8項的方法,其中編程第一位元 和/或第二位元包括: ♦ i)編程第一位元和/或第二位元; ii)在編程之後,職所需的編程最終狀態是否 在第一位元和/或第二位元中;和 出)如果需要’則重復步驟i)柄i),直到所需 終編程狀態存儲在第一位元和第二位元中。 取 1〇.如申請專利範圍第3項的方法,其中將該等存儲 早7L分組成區段,每健段含有預定數目的存儲單元,且 中將資料寫入到區段的存儲單元中包括: ” 如果將被寫人辭導體記憶體中的資料的位元數超 28 a^4986 衫气^月修正替換頁 過區段中預定的存儲單元數 的所有存館單元,顧後=除f段中 省略執行步驟a)至d)。 辦早凡’和 括:巾明專利範圍第1項的方法’其中步驟d)還包 二位在ff第—位元和第二位元之前存鮮—位元或第 70中至少一的初始狀態;和 將存儲的值用於將第一位元或 爲其各自的初始值。 4第—位^的一編程 驟a) 1申請專利範圍第1項的方法,還包括在執行步 體記憶體中的任—之前啦將被寫入到半導 :===-,_ 儲單 14’_謂#料寫人到非揮發性半導體記憶 方法’其中半導體記憶體包括多個存儲單元,每個存儲單 讀翻料-位元和第二位元的存儲 ,元中的每-能夠存儲編程的或 , 存儲單元中的第一存儲單元和相應的第二存儲單 一位元線和同一字唆耦入#. 子储早兀通過冋 b) d η / 中’通過執行步驟a)、 ΊΤ 的—步驟,將存儲在第二存儲 早兀的第一位元中和存儲在相應的第一 元中的初始狀態改變成最終狀態,其中:5 70、’ 一位 如果將被改變的位元數超過預定數目,且如果第一 29
月多。日狂驗頁 1304986 w 位元和第一位元的最終狀態與其各自的初始狀態相符,則 執行步驟a),步驟a)包括保持第一位元和第二位元的初 始狀態; 如果將被改變的位元數超過預定數目,且如果第一 位元和第二位元都具有擦除的最終狀態,且第一位元和第 二位元的初始狀態不是擦除,則執行步驟b),該步驟包括 擦除第一位元和第二位元;
如果將被改變的位元數超過預定數目,且如果第一 位元和第二位元都不將從編程的初始狀態改變爲擦除的最 終狀態,則執行步驟c),該步驟包括:如果第一位元將 從擦除的初始狀態改變爲編程的最終狀態,則編程第一位 兀,和如果第二位元將被從擦除的初始狀態改變爲編程的 最終狀態,則編程第二位元; 如果將被改變的位元數超過預定數目,且如果第— 位=和第二位元中只有—將從編㈣初始狀態改變爲擦除 的取終狀態’則執行步驟d),該步驟包括首输除第— 位=第二位元,錢如果[位元在最終絲爲編程則 =第_位疋’或如果第二位元在最終狀態爲編程則編程 如果將被改變驗元數沒有超過預定數目,則執行 =驟e) ’該步驟包轉除在區段巾的哺射轉元 後編程所需的存儲單元。 …、 15·如申請專利範圍第14項的方法,其中在 和〇中’關於存儲在半導體記紐中的所有其它位㈣ 30 1304986 ‘兮年夕月子=日修正替換頁 擇性地擦除第一位元和第二位元。 1匕如申請專利範圍第M項的方法,其中該等存儲單 元包括氮化物可編程唯讀存儲單元。 17.—種非揮發性半導體記憶體,包括·· 多條字線; 多條位元線; =多個存儲單元,被分成區段並耦合到該多條字線和 該多條位元線,以形成虛接地陣列,其中每個存儲單元都 存儲第一位元和第二位元; 地址單元; 耗合到地址單元的字線解碼器; 耦合到地址單元的位元線解碼器; 控制單元,耦合到位址單元’該控制單元使位址單 元在定畴儲單元的整個區段和定址第二存儲單元的第_ 位元和[存儲單元的第二位元之間轉換,其中第一存儲 單元和第二存儲單獅過同—字線和同—位祕輛合。 18.如申請專利範圍第17項的半導體記憶體,其中控 制單元根據將被寫人到記㈣巾的:雜位元數,使位址單 几在定址整無段與定址第—位元和第二位元之間轉換。 。口说如申請專利範圍第17項的半導體記憶體,其中控 制單兀根制於將雜寫人到記憶财的命令,使位址單 元在定址整個區段與定址第—位元和第二位元之間轉換。 20.如申請專利範圍第17項的半導體記, 4存儲單元包括氮化物可編程唯讀存儲單元 隐體,其中該 31 1304986 年夕月灸日修正替換頁 七、指定代表圖: (一) 本案指定代表圖為:第(8 )圖。 (二) 本代表圖之元件符號簡單說明: S0-S5 :狀態 Q0-Q3 :詢問 A0-A5 :動作
八、本案若有化學式時,請揭示最能顯示發明特徵的 化學式:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/127,022 US7187589B2 (en) | 2005-05-11 | 2005-05-11 | Non-volatile semiconductor memory and method for writing data into a non-volatile semiconductor memory |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200639866A TW200639866A (en) | 2006-11-16 |
TWI304986B true TWI304986B (en) | 2009-01-01 |
Family
ID=37111708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095113075A TWI304986B (en) | 2005-05-11 | 2006-04-12 | Non-volatile semiconductor memory and method for writing data into a non-volatile semiconductor memory |
Country Status (5)
Country | Link |
---|---|
US (1) | US7187589B2 (zh) |
JP (1) | JP2006318633A (zh) |
CN (1) | CN1862705B (zh) |
DE (1) | DE102005028217B3 (zh) |
TW (1) | TWI304986B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI391929B (zh) * | 2008-06-12 | 2013-04-01 | Sandisk Technologies Inc | 具有索引程式化及減少驗證之非揮發性記憶體及方法 |
TWI426384B (zh) * | 2009-09-10 | 2014-02-11 | Robustflash Technologies Ltd | 資料寫入方法與系統 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7295477B2 (en) * | 2005-09-16 | 2007-11-13 | Infineon Technologies Flash Gmbh & Co. Kg | Semiconductor memory device and method for writing data into the semiconductor memory device |
KR102593352B1 (ko) * | 2016-05-04 | 2023-10-26 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990088517A (ko) * | 1998-05-22 | 1999-12-27 | 마 유에 예일 | 비휘발성메모리셀구조및비휘발성메모리셀을작동시키는방법 |
US6490204B2 (en) * | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
JP2003346488A (ja) | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2005
- 2005-05-11 US US11/127,022 patent/US7187589B2/en not_active Expired - Fee Related
- 2005-06-17 DE DE102005028217A patent/DE102005028217B3/de not_active Expired - Fee Related
-
2006
- 2006-04-12 TW TW095113075A patent/TWI304986B/zh not_active IP Right Cessation
- 2006-05-11 JP JP2006132299A patent/JP2006318633A/ja active Pending
- 2006-05-11 CN CN200610079845XA patent/CN1862705B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI391929B (zh) * | 2008-06-12 | 2013-04-01 | Sandisk Technologies Inc | 具有索引程式化及減少驗證之非揮發性記憶體及方法 |
TWI426384B (zh) * | 2009-09-10 | 2014-02-11 | Robustflash Technologies Ltd | 資料寫入方法與系統 |
Also Published As
Publication number | Publication date |
---|---|
US20060256621A1 (en) | 2006-11-16 |
DE102005028217B3 (de) | 2006-11-09 |
TW200639866A (en) | 2006-11-16 |
US7187589B2 (en) | 2007-03-06 |
CN1862705A (zh) | 2006-11-15 |
JP2006318633A (ja) | 2006-11-24 |
CN1862705B (zh) | 2010-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW316311B (en) | A method for a mutiple bits-per-cell flash EEPROM with page mode program and read | |
CN100479057C (zh) | 非易失性半导体存储装置及其控制方法 | |
US8427874B2 (en) | Non-volatile memory and method with even/odd combined block decoding | |
CN1444231B (zh) | 减少非易失性存储器的编程和读取干扰的方法和设备 | |
JP5480372B2 (ja) | 不揮発性メモリ装置内におけるバイナリ形式で記憶されたデータの多状態形式への折り畳み | |
US7324387B1 (en) | Low power high density random access memory flash cells and arrays | |
CN103985412B (zh) | 用于对具有耦合到控制器的存储器阵列的固态存储器装置进行操作的方法 | |
CN106571161A (zh) | 存储阵列 | |
CN107910032A (zh) | 基于sram的存储器结构及其方法 | |
JP2008146740A (ja) | 半導体記憶装置 | |
US20200242030A1 (en) | Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays | |
CN107086051A (zh) | 半导体存储装置 | |
TW200401297A (en) | Semiconductor recording apparatus | |
JP2005235260A (ja) | Nand型フラッシュメモリ | |
TW200926185A (en) | Nonvolatile memory devices and methods of operating same to inhibit parasitic charge accumulation therein | |
TWI304986B (en) | Non-volatile semiconductor memory and method for writing data into a non-volatile semiconductor memory | |
TW200937444A (en) | Read, verify word line reference voltage to track source level | |
CN104603883B (zh) | 存储器中的二极管分段 | |
TW200834586A (en) | Multi-level operation in dual element cells using a supplemental programming level | |
Coughlin | Crossing the chasm to new solid-state storage architectures [The art of storage] | |
JP2006032867A (ja) | 記憶素子及びその駆動方法 | |
TWI297216B (en) | Float gate memory device | |
JP3584181B2 (ja) | 不揮発性半導体記憶装置 | |
CN110033797A (zh) | 存储系统及存储方法 | |
JP2007109309A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |