JP2006318633A - 不揮発性の半導体メモリ、および不揮発性の半導体メモリへのデータ書き込み方法 - Google Patents
不揮発性の半導体メモリ、および不揮発性の半導体メモリへのデータ書き込み方法 Download PDFInfo
- Publication number
- JP2006318633A JP2006318633A JP2006132299A JP2006132299A JP2006318633A JP 2006318633 A JP2006318633 A JP 2006318633A JP 2006132299 A JP2006132299 A JP 2006132299A JP 2006132299 A JP2006132299 A JP 2006132299A JP 2006318633 A JP2006318633 A JP 2006318633A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- memory cell
- memory
- erased
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】無駄な動作を抑制して、処理能や信頼性を向上できる不揮発性の半導体メモリおよびそれへのデータの書き込み方法を提供する。
【解決手段】仮想接地メモリセルアレイにおいて、各ビットの初期段階と終止段階との記憶状態を判定する。上記判定結果に応じて、上記初期段階の各ビットを消去するか否かを決定する。上記決定された、初期段階のビットを消去する。必要に応じて、消去されたビットを再プログラムする。
【選択図】図4
【解決手段】仮想接地メモリセルアレイにおいて、各ビットの初期段階と終止段階との記憶状態を判定する。上記判定結果に応じて、上記初期段階の各ビットを消去するか否かを決定する。上記決定された、初期段階のビットを消去する。必要に応じて、消去されたビットを再プログラムする。
【選択図】図4
Description
本発明は、不揮発性の半導体メモリ、および上記メモリへのデータ書き込み方法に関するものである。
フラッシュメモリ類は、高密度不揮発性の半導体メモリであり、データフラッシュメモリとコードフラッシュメモリとに分類することができる。データフラッシュメモリは、通常、大量のデータを記憶するために使用され、各セクター内に多数のメモリセルを有している。コードフラッシュメモリは、通常、プログラムコードを記憶するために使用され、読み取り、書き込み、および消去動作を行うために、メモリ内のより小さな部分にアクセスする必要がある。フラッシュメモリの記憶容量は、セル毎の記憶ビット数を増やすことによって大きくすることができる。
窒化物層を有するプログラム可能な読み出し専用メモリ(NROM)セルは、セル毎に2つのビットを記憶できるようになっている。図1は、従来のNROMセルの断面図である。
セルのゲートGはワード線に接続され、2つの各ソース/ドレイン領域S/Dは、各ビット線に接続される。ゲートGの下には、いわゆるONO層が設けられている。ONO層は、上側酸化層TO、下側酸化層BO、および上側酸化層TOと下側酸化層BOとの間に設けられた窒化物層NLからなっている。
電荷は、窒化物層NL内で、第1ソース/ドレイン領域S/D近傍の第1位置、および第2ソース/ドレイン領域S/D近傍の第2位置において蓄積することができる。NROMセルのチャネルは、第1ソース/ドレイン領域S/Dと第2ソース/ドレイン領域S/Dとの間に形成され、半導体基板SB内のONO層の下に配置される。
上記第1および第2の各位置においてそれぞれ蓄積される各電荷量は、それぞれ独立して調整可能なため、第1ビットB1および第2ビットB2として、単一のセル内においてそれぞれの記憶状態とすることができる。また、上記各位置において、蓄積された電荷量に応じて、セル内のそれぞれの位置における閾電圧値VTHが決定される。高い閾値VTHはプログラム状態に対応し、低い閾値VTHは消去状態に対応する。
第1ビットB1の読み取りのときには、高閾電圧−低閾電圧間の電圧にあるゲート電圧が印加される工程と、第1ソース/ドレイン領域S/Dと第2ソース/ドレイン領域S/Dとに例えば、0Vおよび1.5Vの電位が、それぞれ、印加されて、上記セルを通して流れる電流を検知する工程とを含む。
第1ビットB1のプログラムのときには、例えば、4.5Vの電圧が、第1ビットB1近くの第1ソース/ドレイン領域S/Dに印加され、0Vの電圧が第2ソース/ドレイン領域S/Dに印加され、9Vの電圧がゲートGに印加される各工程を含み、この結果、ホット電子が、セルのチャネルから、窒化物層NL内に貫入して電荷として蓄積される。
第1ビットB1の消去のときには、例えば8Vの電圧が、第1ビットB1近くの第1ソース/ドレイン領域S/Dに印加され、もう一方のソース/ドレイン領域S/Dが浮遊電位とされ、負電圧がゲートGに印加されることによって、ホット正孔の注入が行われる。
第2ビットB2の読み取り、プログラムおよび消去のときには、第1ソース/ドレイン領域S/Dおよび第2ソース/ドレイン領域S/Dに印加される電圧を、第1ビットB1のときの各電圧に対して、互いに交換する。
本発明において、図2に示す記号は、ゲートコンタクトGと、2つのソース/ドレインコンタクトS/Dとを有するNROMセルを示すものであり、第1ビットB1および第2ビットB2がセル内にて記憶可能な状態を表すものである。第1ビットB1近くのソース/ドレインコンタクトS/D、および第2ビットB2近くのソース/ドレインコンタクトS/Dを、それぞれ、第1ソース/ドレインコンタクト、および第2ソース/ドレインコンタクトと称する。第1ソース/ドレインコンタクトおよび第2ソース/ドレインコンタクトには、同一の参照記号S/Dを使用する。これにより、セルがこれらの各コンタクトに対して対称であることを示す。
レイアウト面積を最小にするため、NROMセルは、図3に示す、いわゆる「仮想接地アレイ」を用いて接続される場合が多い。メモリセル群MCは、行方向および列方向に配置され、ワード線およびビット線に接続される。
行方向に配置されたメモリセルMCのゲートコンタクトGは、ワード線によって接続される。列方向に配置されたメモリセルMCのソース/ドレインコンタクトS/Dはビット線BLに接続され、各ビット線BLは、列方向に隣接する2本のメモリセルMCにより共有されている。
各セル毎に2本のビット線を設けるのではなく、各ビット線を2つのセルで共有することにより、メモリMに必要な占有面積を小さくすることができる。アレイMにおけるメモリセルMC内の各第1ビットB1および各第2ビットB2は、上記メモリセルMCが位置する行および列にそれぞれ対応するワード線WLおよびビット線BLによってアクセス可能である。
スタンダードなフラッシュメモリにおいて、メモリセルMCの内容を変更する場合、プログラムされるメモリセルMCが消去されていなければ、ブロック消去またはセクター消去を行った後、セクターのプラグラム処理が行われる。この手法は、共有基板とソースとがメモリセルによって共有されている、ETOXや浮遊ゲートフラッシュメモリなどの第1世代のフラッシュメモリから引き継がれたものである。そのため、ソースおよび/または基板に消去電圧が印加される度に、同一の基板およびソース端子を共有する全てのセルに、消去電圧が並列に印加される。
本願発明に関連する特許文献1としては、米国特許第6,829,173号が挙げられる。
しかしながら、上記従来のような消去およびプログラム手段は、今までのメモリとの互換性を有するものの、現行のフラッシュメモリには、非常に不利益なものとなる。
つまり、所望のメモリセルの内容が変更される度に消去動作が行われるため、メモリの消費電力が高いものとなる。また、セルの内容を変更する必要がない場合でも、消去およびプログラム処理を、全てのセルに対して周期的に繰り返し行う必要がある。
この不要な周期的な繰り返し処理は、メモリセルの寿命を縮め、メモリ全体の信頼度を低下させる。さらに、少なくとも消去動作は、メモリへのデータの書き込みが行われる度に行われるため、データのスループットすなわち処理能力が低下する。
上記課題を鑑みて、本発明は、その1つの様態において、データのスループットが高く、消費電力が低減されると共に、信頼性の向上した不揮発性の半導体メモリを提供する。
本発明の各実施形態により、不揮発性の半導体メモリへのデータの書き込み方法が提供される。上記半導体メモリは、複数の各メモルセルと、複数の各ビット線と、複数の各ワード線を含んでいる。各メモリセルは、それぞれ、ゲートコンタクトと、第1ソース/ドレインコンタクトと、第2ソース/ドレインコンタクトとを有しており、第1ビットおよび第2ビットを記憶するものである。各第1ビットおよび各第2ビットは、それぞれ、プログラム状態または消去状態にて記憶可能となっている。
上記複数の各メモリセルは、それぞれ第1方向に沿った行方向、および第2方向に沿った列方向に配列されている。行毎において、上記行の各メモリセルの各ゲートコンタクトは、上記行にそれぞれ対応する同じワード線にそれぞれ接続されている。また、各行において、各メモリセルは、それぞれのソース/ドレインコンタクトを介して、互いに隣り合うメモリセルに接続されている。
列毎に、上記列に対応する各メモリセルの各ソース/ドレインコンタクトは、複数の各ビット線における、上記列に対応する、同じビット線にそれぞれ接続されている。第1メモリセルおよび第2メモリセルは、列方向に互いに隣り合う各メモリセルであり、各工程(a)、(b)、(c)、(d)の何れかの工程を実行することにより、第2メモリセルの第1ビットと、対応する第1メモリセルの第2ビットとに記憶される初期段階の記憶状態が、終止段階の記憶状態に変更される。
工程(a)は、第1ビットおよび第2ビットの終止段階が、それぞれの初期段階と一致する場合に実行され、上記第1ビットおよび上記第2ビットの初期段階を維持する工程を含む。
工程(b)は、第1ビットおよび第2ビットが、消去された終止段階を備えるが、それらの各初期段階が消去されていない場合に実行され、上記第1ビットおよび第2ビットの両方を消去する工程を含む。
工程(c)は、第1ビットおよび第2ビットの何れにおいても、プログラムされた初期段階から消去された終止段階に変更されるべきではない場合に実行され、第1ビットを消去された初期段階からプログラムされた終止段階に変更すべき場合には第1ビットをプログラムする工程を含み、第2ビットを消去された初期段階からプログラムされた終止段階に変更すべき場合には第2ビットをプログラムする工程を含む。
工程(d)は、第1ビットおよび第2ビットの何れか一方のみを、プログラムされた初期段階から消去された終止段階に変更すべき場合に実行され、最初に、第1ビットおよび第2ビットの両方を消去する工程と、その後に、第1ビットが終止段階においてプログラムされているとき、第1ビットをプログラムし、第2ビットが終止段階においてプログラムされているとき、第2ビットをプログラムする工程とを含む。
メモリへの上記データ書き込み方法は、各メモリセルをプログラムするためにメモリセルのセクター全体を消去するものではないため、最小で2ビットからなるメモリの一部にアドレスしてデータを書き込むことができるという利点がある。
さらに、メモリセルの内容を変更する必要がなければ、セルに対して、消去動作やプログラム動作は行われない。終止段階を得るために消去動作を行う必要がなければ、セルに対して消去動作を行わずに、直接プログラムすることができる。
さらに、プログラム動作は、変更されるビットに対してのみ行われる。これに対し、従来技術では、変更されるべきビットと共に消去された全てのビットに対して、これらのビットの初期段階がプログラムされていれば、再プログラムを行う必要がある。
上記工程(b)および工程(d)において、第2メモリセルの第1ビット、および第1メモリセルの第2ビットは、半導体メモリにおいて記憶されている、他の全てのビットに対して選択的に消去されることが好ましい。
上記工程(b)および工程(d)における第1ビットおよび第2ビットの選択的な消去は、以下のように行われることが好ましい。
(1)第1メモリセルのゲートコンタクトと、第2メモリセルのゲートコンタクトとを接続するワード線にワード線電位を印加する。
(2)第1メモリセルの第2ソース/ドレインコンタクトと、第2メモリセルの第1ソース/ドレインコンタクトとを接続するビット線に、ワード線電位よりも高い電位である第1のビット線電位を印加する。
(3)第1メモリセルの第1ソース/ドレインコンタクトを接続するビット線の電位と、第2メモリセルの第2ソース/ドレインコンタクトを接続するビット線の電位とを浮遊電位とする。
上記ワード線の電位は、通常、負の電位である一方、上記第1のビット線電位は正の電位である。
上記工程(b)および工程(d)における第1ビットおよび第2ビットの消去は、第1ビットおよび第2ビットの両方が消去されているかを判定し、第1ビットおよび第2ビットの両方が消去されていると判定されるまで消去工程を繰り返すように行われることが好ましい。これにより、ビットが確実に消去状態を記憶していることを確認することができる。
上記工程(c)および工程(d)における第1ビットおよび第2ビットのプログラム処理は、以下のように行われることが好ましい。
(1)第1メモリセルのゲートコンタクトと、第2メモリセルのゲートコンタクトとを接続するワード線にワード線電位を印加する。
(2)第1メモリセルの第2ソース/ドレインコンタクトと、第2メモリセルの第1ソース/ドレインコンタクトとを接続するビット線に、ワード線電位よりも低い電位である第2のビット線電位を印加する。
(3)第2メモリセルの第1ビットが終止段階においてプログラムされるべき場合、第2メモリセルの第2ソース/ドレインコンタクトを接続するビット線に、第2のビット線電位よりも低い電位である第3のビット線電位を印加すると共に、第1メモリセルの第1ソース/ドレインコンタクトを接続するビット線の電位を浮遊電位とする。
(4)第1メモリセルの第2ビットが終止段階においてプログラムされるべき場合、第1メモリセルの第1ソース/ドレインコンタクトを接続するビット線に、第2のビット線電位よりも低い電位である第4のビット線電位を印加すると共に、第2メモリセルの第2ソース/ドレインコンタクトを接続するビット線の電位を浮遊電位とする。
上記ワード線電位および上記第2のビット線電位は、通常、正の電位である一方、第3および第4の各ビット線の各電位は接地電位である。
上記工程(c)および工程(d)における第1ビットおよび第2ビットのプログラム処理は、以下のように行われることが好ましい。
(1)プログラム処理後、プログラム処理された所望の終止段階が、第1ビットおよび第2ビットのそれぞれに記憶されているかを判定すると共に、プログラム処理された所望の終止段階が、上記第1ビットおよび上記第2ビットのそれぞれに記憶されていないかを判定する。
(2)プログラム処理された所望の終止段階が、第1ビットおよび第2ビットのそれぞれに記憶されるまで、第1ビットおよび第2ビットのプログラム処理を繰り返す。これにより、ビットが確実にプログラム状態を記憶していることを確認することができる。
上記工程(d)において、第1ビットおよび第2ビットの初期段階の各記憶状態は、第1ビットおよび第2ビットの消去工程の前に記憶され、記憶された値は、第1ビットおよび第2ビットの何れかを、上記初期段階の記憶状態にプログラムするために使用することが好ましい。これにより、両方のビットが消去された場合でも、初期段階の各記憶状態が消失することがない。
半導体メモリに書き込まれるビットの数は、上記の工程(a)ないし工程(d)を行う前に決定されることが好ましい。これにより、各セルのセクター全体を消去する場合と、第1および第2の各ビットを選択的に消去する場合とで、どちらが時間的に有効かを判断することができる。
各メモリセルは各セクターにグループ分けされ、各セクターは所定数の各メモリセルを含むことが好ましい。セクター内の各メモリセルへのデータ書き込みを、半導体メモリに書き込まれるデータのビット数が、上記セクター内に所定数存在する各メモリセルの所定部分の記憶容量を超える場合は、上記セクター内の全ての各メモリセルを消去し、その後、必要とされる各メモリセルをプログラムすることによって行うと共に、上記の工程(a)ないし工程(d)の実行を省略することが好ましい。上記所定部分は、消費電流や、必要とされるデータスループットやセクターサイズ等の各パラメータに応じて決定される。
各メモリセルは、窒化物を有するプログラム可能な読み出し専用メモリセル類であることが好ましい。このような各メモリセル類は、セル毎に2つのビットを記憶可能であり、仮想接地アレイとして構成すると、必要とされる占有スペースが非常に小さくてすむという利点がある。また、このようなメモリセル類については、標準的な各工程により製造することができる。
さらに、本発明では、不揮発性の半導体メモリへのデータ書き込み方法が提供される。半導体メモリは、複数の各メモリセルを含んで構成することができ、各メモリセルは、それぞれ、第1ビットおよび第2ビットを記憶するようになっている。第1ビットおよび第2ビットの各ビットは、それぞれ、プログラム状態または消去状態を記憶することができる。上記複数の各メモリセルのうち、第1メモリセルおよび対応する第2メモリセルは、同一のビット線および同一のワード線により接続されている。工程(a)ないし工程(d)の何れかの工程を実行することによって、第2メモリセルの第1ビットと、上記第2メモリセルに対応する第1メモリセルの第2ビットとに記憶された初期段階の記憶状態が、終止段階の記憶状態に変更される。
工程(a)は、第1ビットおよび第2ビットの終止段階が、それぞれの初期段階と一致する場合に実行され、上記第1ビットおよび第2ビットの初期段階が維持される工程を備える。
工程(b)は、第1ビットおよび第2ビットは、消去された終止段階を有するが、第1ビットおよび第2ビットの双方の初期段階は消去されていない場合に実行され、上記第1ビットおよび第2ビットの両方が消去される工程を備える。
工程(c)は、第1ビットおよび第2ビットの何れにおいても、プログラムされた初期段階から消去された終止段階に変更されるべきではない場合に実行され、第1ビットが消去された初期段階からプログラムされた終止段階に変更されるべきとき、上記第1ビットをプログラムする工程を備え、および/または第2ビットが消去された初期段階からプログラムされた終止段階に変更されるべきとき、上記第2ビットをプログラムする工程を備える。
工程(d)は、第1ビットおよび第2ビットの何れか一方のみが、プログラムされた初期段階から消去された終止段階に変更されるべき場合に実行され、第1ビットおよび第2ビットの両方を消去する工程と、その後に、第1ビットが終止段階においてプログラムされるとき、上記第1ビットをプログラムする工程、かつ、第2ビットが終止段階においてプログラムされるとき、第2ビットをプログラムする工程とを備える。
上記の方法によれば、各メモリセルでは、プログラムが必要なときに、上記プログラムのみが行われ、かつ、消去が必要なときに、上記消去のみが行われる。この結果、消費電力を低減すると共に、データスループットを向上することができる。また、同一時間において、各メモリセルに対して実行される各工程の繰り返しを少なくすることができるため、各メモリセルの信頼性および耐久性を向上できる。
さらに、別の不揮発性の半導体メモリが提供される。上記別の不揮発性の半導体メモリは、各セクターにグループ分けされていると共に、複数の各ワード線および複数の各ビット線に接続された複数の各メモリセルを含んでいる。ワード線デコーダー、およびビット線デコーダーは、アドレス部に接続されている。各メモリセルは、それぞれ第1ビットおよび第2ビットを記憶する。各ワード線および各ビット線が各メモリセルを接続することにより、仮想接地アレイが形成される。
制御部は、アドレス部をコントロールして、(1)各メモリセルの各セクター全体へのアドレッシングと、(2)各第2メモリセルの各第1ビットおよび各第1メモリセルの各第2ビットへのアドレッシングとの間を切り替える。上記各第1メモリセルと上記各第2メモリセルとは、互いに同一のワード線および同一のビット線により接続されている。
本発明の上記のような様態は、(1)フラッシュメモリにデータを書き込む従来の方法と、(2)2つの異なる各メモリセル内の2つのビットを選択的にアドレスする新規の方法との組み合わせを実現する半導体メモリを提供できる。
本発明のような2つの各方法間での切り替え能力は、変更されることが必要なビットが1つや2つの場合でも、数多くの各セクターが消去され、かつ再プログラムされるという無駄が必要な従来のデータフラッシュメモリに対して、上記無駄を低減できる点で特に重要なものである。
制御部による、(1)各セクター全体へのアドレッシングと、(2)各第1ビットおよび各第2ビットへのアドレッシングとの切り替えは、上記メモリに書き込まれるべきデータのビット数に基づいて行われることが好ましい。書き込まれるビット量により、どちらの方法がデータの書き込みに適しているかが判断される。
制御部による、(1)各セクター全体へのアドレッシングと、(2)各第1ビットおよび各第2ビットへのアドレッシングとの切り替えは、上記メモリへのデータの書き込みに使用される命令(コマンド)に基づいて行われることが好ましい。通常、上記命令は、データ量またはデータが書き込まれるべきアドレス領域量を含むものであるため、どちらの方法がメモリへのデータの書き込みに適しているかを判断するために必要な情報を提供するものである。
上記各メモリセルは、窒化物を含むプログラム可能な読み出し専用メモリセル類であることが好ましい。
本発明に係る不揮発性の半導体メモリへのデータ書き込み方法は、以上のように、仮想接地メモリセルアレイにおいて、各ビットの初期段階と終止段階との記憶状態を判定し、上記判定結果に応じて、上記初期段階の各ビットを消去するか否かを決定し、上記決定された、初期段階のビットを消去し、必要に応じて、消去されたビットを再プログラムする方法である。
上記方法は、各ビットの初期段階と終止段階との記憶状態を判定する工程を備えているので、従来のようにセクター全ての各ビットを消去し、プログラムする場合と比べて、消去が必要なときに上記消去のみが行われ、プログラムが必要なときに上記プログラムのみが行われる。
この結果、上記方法は、消去されるビット数を低減できるので、消費電力を低減すると共に、データスループットを向上することができ、また、同一時間において、各メモリセルに対して実行される各工程の繰り返しを少なくすることができるため、各メモリセルの信頼性および耐久性を向上できるという効果を奏する。
以下に、添付の図面を参照して、本発明をより詳細に説明する。本発明は、以下の説明に限定されるものではない。
図4を参照し、以下に本発明の仮想接地メモリセルアレイについて説明する。図4は、仮想接地メモリセルアレイの要部回路部を示すものである。各メモリセルMCは、それぞれ、互いに交差する第1の方向Xおよび第2の方向Yに沿った、行方向および列方向に配列されている。
行方向に沿って配列された各メモリセルMCの各ゲートコンタクト(ゲート端子)Gは、ワード線WLによって互いに接続されている。列方向に配列された各メモリセルMCの各ソース/ドレインコンタクトS/Dは、ビット線BLによって接続されている。行方向に互いに隣り合う各メモリセルMCは、ビット線BLを共有している。各メモリセルMCは、それぞれ、第1ビットB1および第2ビットB2を記憶することができる。
各メモリセルMCの第2ビットB2と、X方向に沿って上記各第2ビットB2に隣り合う各メモリセルMCの第1ビットB1とは、いわゆる「ダブルビット」DBを形成している。各ダブルビットDBは、それぞれ、同一のビット線BLおよび同一のワード線WLを共有する各メモルセルMCによって形成されている。
図5を参照して、ダブルビットDBの概念を以下に説明する。図5は、互いに隣り合う各メモリセル、例えば第1メモリセルMC1および第2メモリセルMC2を示すものである。第1メモリセルMC1および第2メモリセルMC2の各ゲートコンタクトGは、ワード線WLによって接続されている。第1メモリセルMC1の第1ソース/ドレインコンタクトS/Dは、ビット線BL1に接続されている。第2メモリセルMC2の第2ソース/ドレインコンタクトS/Dは、ビット線BL3に接続されている。第1メモリセルMC1の第2ソース/ドレインコンタクトS/Dと、第2メモリセルMC2の第1ソース/ドレインコンタクトS/Dとは、ビット線BL2にそれぞれ接続されて、互いに接続されている。
図5において、第1ビットB1および第2ビットB2は、それぞれ、丸によって示されている。白丸は値「0」を示し、黒丸は値「1」を示す。説明の便宜上、値「0」は、第1メモリセルMC1の第2ビットB2に記憶され、値「1」は、第2メモリセルMC2の第1ビットB1に記憶されるものとする。ダブルビットDBに記憶される値は、(m、n)を用いて表記する。表記中、mは、第1メモリセルMC1の第2ビットB2に記憶される値を示し、nは、第2メモリセルMC2の第1ビットB1に記憶される値を示す。値「1」は、消去状態を示すものであり、値「0」は、ビットのプログラム状態を示すものである。
図5、図6、および図7は、ダブルビットDBが、初期段階(0、1)から終止段階(1、0)にプログラムされる工程を説明するためのものである。段階の遷移は、矢印「→」によって示すことができるため、上記の遷移は(0、1)→(1、0)で表すことができる。
ダブルビットDBのビットは、個別にプログラムすることができる。しかしながら、ダブルビットDBのビットは、同時にしか消去することができない。これは、ワード線WLと第2ビット線BL2とが共有される結果、第1メモリセルMC1の第2ビットB2と、第2メモリセルMC2の第1ビットB1とが必ず同時に消去されるためである。
このため、所望の終止段階のいくつかを得るためには、ダブルビットDBの値が(1、1)であると共に、ダブルビットDBの第1ビットB1および第2ビットB2の双方を消去するための中間工程が必要になる。
図6に、この中間工程を示す。第2メモリセルMC2の第1ビットB1、および第1メモリセルMC1の第2ビットBLの両方を黒丸によって示し、双方において消去状態であることが表される。ダブルビットDBの消去時には、ワード線WLに負圧VWLが印加される。
同時に、第1ビット線BL1および第3ビット線BL3の電位VBL1およびVBL3が浮遊電位とした状態で、第2ビット線BL2に正の電圧VWLが印加される。印加電圧は、例えば、VWL=−7V、VBL2=6Vに設定されていてもよい。電圧が印加された結果、ONO層にホット正孔が注入されて、局所的に蓄積された電子が中和されることにより実効電荷が減少する。
図7は、ダブルビットDB(1,0)を得るために必要なプログラム工程を示す図である。第1メモリセルMC1の第2ビットB2の消去状態が維持されるべき状態で、第2メモリセルMC2の第1ビットB1がプログラムされる。
上記第1ビットB1は、各メモリセルMC1、MC2の各ゲートコンタクトGに接続されたワード線WLに、正の電圧VWLを印加することによってプログラムすることを達成できる。
これと同時に、上記正の電圧VWLより、低い正の電圧VBL2を第2ビット線BL2に印加する必要がある一方、上記VBL2よりもさらに低い電圧VBL3を第3ビット線BL3に印加した状態で行われる。第1ビット線BL1の電位VBL1は、浮遊電位状態に維持される。印加電圧は、例えば、VWL=9V、VBL2=5V、VBL3=0Vに設定することができる。
第1メモリセルMC1の第2ビットB2をプログラムすべき場合は、第2メモリセルMC2の第1ビットB1をプログラムする上記例示に対して、第1ビット線BL1および第3ビット線BL3に印加される電位VBL1および電位VBL3を入れ替えればよい。
図8は、メモリへのデータ書き込みのために使用される、本発明に係る方法を示すフローチャートである。楕円S0、S1、・・・S5は、各工程の開始や終了を示す各状態を示す。菱形Q0、Q1、・・・Q3は判断工程をそれぞれ示す。長方形A1、A2、・・・A5は、各工程での動作(処理)をそれぞれ示す。
最初の判断工程Q0において、書き込まれるデータが、メモリ内にて書き込まれる辺区指定されたセクターのサイズよりも大きなデータ量を有するかが判定される。データ量が多い場合、公知の方法である動作A0によりデータがメモリに書き込まれる。動作A0を終了すると、終止段階S0が得られる。書き込まれるビット数が少ない場合、ダブルビットの粒度性(互いに独立し、近接した粒子状の各領域)を利用してデータをメモリに書き込むための最初の工程である状態S1に移行する。
次に、判断工程Q1では、ダブルビットDB内のビットの所望の終止段階が、上記ダブルビットDBの初期段階と異なるかが判定される。上記初期段階と上記終止段階とが互いに同じである場合、ダブルビットDBにビットの消去やプログラムは行われず、状態S2にて処理を終了する。これに該当する遷移は、(0、0)→(0、0)、(0、1)→(0、1)、(1、0)→(1、0)、および(1、1)→(1、1)である。上記初期段階が、上記終止段階と異なる場合、判断工程Q2へ移行する。
判断工程Q2では、ダブルビットにおいて、一つ以上のビットのプログラムのみが必要かが判定される。換言すれば、プログラム状態から消去状態に変更されるべきビットがダブルビット内には存在しないとき、消去は不要になる。判断工程Q2において、プログラムのみが必要と判定された場合、ダブルビット内における、必要とされるビットまたは各ビットがプログラムされる動作A1に移行する。これに該当する遷移は、(0、1)→(0、0)、(1、0)→(0、0)、(1、1)→(0、0)、および(1、1)→(0、1)である。これらの場合、全ての遷移は「1」から「0」であり、処理は状態S3で終了する。プログラム処理に必要な工程は、図7を参照して前述したとおりである。
判断工程Q2での判定の結果、終止段階を得るためにダブルビットDBの消去が必要な場合、続いて、A2の動作を行う。しなしながら、ダブルビットDBの一方のビットのみが消去されるべき場合は、その消去後に、他方のビットの再プログラムが必要となる。これは、上記消去の場合、ダブルビットの両方のビットが消去されるからである。
このため、動作A2において、消去されるべきでないビットのアドレスや状態は、レジスターに記憶される。次に、動作A3において、図6に示すように、それぞれのビット線およびワード線に電位を印加することによって、ダブルビットDBが消去される。
続いて、処理は判断工程Q3に進み、ダブルビットの一方のビットの再プログラム処理が必要かが判定される。終止段階が(1、1)である遷移であれば、再プログラム処理は不要である。これに該当する遷移は、(0,0)→(1、1)、(0、1)→(1、1)、および(1、0)→(1、1)である。このような遷移であれば、状態S4で処理を終了する。
一方のビットの再プログラム処理が必要な場合、動作A4に移行し、この消去されるべきではないビットのアドレスや状態が復元される。その後、動作A5では、以下の処理が行われる。ダブルビットDBのビットのうち、動作A3で消去されるべきではないビットの再プログラム処理、または消去状態からプログラム状態に変更されるべきビットのプログラム処理が行われる。個々の各ビットのプログラム処理に必要な各電位は、図7を参照して前述したとおりである。続く、状態S5は、中間状態(1、1)を経由する、(0、0)→(0、1)、(0、0)→(1、0)、(0、1)→(1、0)、および(1、0)→(0、1)の各遷移に関する本発明の方法の終了を示す。
なお、上記のフローチャートは、上記工程が省略可能である場合や、上記の工程を異なる方法や時期に行うことが可能であれば、様々に変更できるものである。例えば、動作A2におけるアドレスや状態の記憶や、動作A4におけるアドレスの復元は行われなくても、本発明の実施が可能な場合がある。
図9は、ダブルビットの各ビットがプログラムされる動作A1および動作A5の各変形例を示すものである。図9に示す動作A6は、プログラム動作を行う。続いて、断工程Q4において、プログラムされる必要があるビットがプラグラムされたかを判定する。プログラムが行われていると判定された場合、処理は次に進行する一方、プログラムが行われていないと判定されれば、所望の終止値が得られるまで、ビットのプログラム工程が繰り返される。
なお、時間節約のため、終止段階でプログラムされるべきビットに対してのみ、上記判定が行われることが好ましい。プログラム確認動作により、プログラムされたビットの閾電圧範囲が最小電圧値を超えることが判定され、これは、メモリセルのゲートコンタクトに最小電圧を印加することにより行われる。メモリセルが非導通状態を維持すれば、プログラム動作が正常に行われたことになる。
図9と同様に、図10は、消去動作A3の変形例を示すものである。図10の動作A7でダブルビットDBが消去される。続いて、判断工程Q5において、消去されるべきビットが、真に消去されているかが判定される。上記判定が真の場合は、処理を続行する。上記判定が偽の場合は、動作A7にて消去動作が繰り返される。
なお、時間節約のため、終止段階にて消去されているべきビットに対してのみ、上記判定が行われることが好ましい。消去確認動作により、消去されたビットの閾電圧範囲が最大電圧レベルより小さいことが判定され、これは、各メモリセルの各ゲートコンタクトGに最大電圧を印加することにより行われる。全てのメモリセルが導通すれば、消去が正常に行われたことになる。
図11は、半導体メモリのブロック図である。メモリアレイMは、各セクターSC(各セグメントや各ブロックとも呼ばれる)を含むと共に、各ワード線WLおよび各ビット線BLに接続されている。ビット線デコーダーBLDおよびワード線デコーダーWLDは、読み込み、書き込み、およびプログラム動作を行うために、各メモリセル(図示せず)を選択するために使用される。データDAの入力および出力は、ビット線デコーダーBLDを介して行うことができる。アドレスADは、アドレス部Aでデコードされる。このようなメモリ類は、公知のものである。
本発明の一実施形態では、アドレス部Aに、制御部CUおよびレジスターRが設けられている。制御部CUには、メモリプログラム命令CおよびアドレスADが入力される。制御部CUにより、メモリプログラムモードは、セクターSC内の全てのメモリセルが消去され、続いてプログラムされる公知のモードと、ダブルビットの粒度性を用いて各メモリセルをプログラム可能な上記第2のモードとの間で切り替えることができる。
上記制御部CUは、入力される命令Cに応じて、これら2つの各モードを互いに切り替える。命令Cに応じて、プログラムされるべきデータブロックが、セクターSCのサイズに対して大きな場合、上記公知の動作モードが選択される。プログラムされるべきビット数が上記サイズに対して小さい場合は、本発明の一実施形態に係るプログラム方法が使用される。
命令Cが、書き込まれるべきデータ量を指定しない場合、制御部CUは、メモリアレイMに書き込まれるべきデータを、すでにメモリアレイMに記憶されているデータと比較する。比較を行うために、制御部CUは、各セクターで消去が必要なビットの数、および各セクターの全体の各ビットの内のダブルビット数を決定する。決定された情報に基づいて、制御部CUは、セクター全体の消去、またはダブルビットの消去の、何れがより効率的かを判断する。効率化の判定基準は、プログラム・消去の繰り返し回数以外に、消費電力や必要なプログラム速度等によるものであってもよい。
レジスターRは、ダブルビットプログラムモードにおいて消去されるべきではないビットのアドレスや初期段階等の値を記憶するために使用される。
図12および図13は、それぞれ、従来の方法と本発明の方法を使用した場合における、データの書き込みに必要な動作を比較したものである。ダブルビットの消去を「E」で示す。一方のビットのプログラム化を「P」で示す。無動作を「/」で示す。
図12は、従来のメモリにおいて、初期段階ISから終止段階FSへの遷移において可能な16通りの遷移全てを示すものである。図により、可能な16通り全ての遷移において、ダブルビットが消去されているのが分かる。そして、ビットは、個々にプログラムされ、所望の終止段階が得られる。列内の終止段階は全て同じであるため、各列内の動作は全て同じである。これら16通りの遷移の確率が同じであるとすると、平均して、計16回の消去動作「E」、および計16回のプログラム動作「P」が必要になる。
図13は、本発明の一実施形態で必要な動作を示す図である。消去動作「E」は、ダブルビット内のビットの状態を「0」から「1」に変更する必要がある場合のみ行われる。初期段階と終止段階が同じである場合は、動作は行われない。消去が不要である場合、プログラム化が必要なビットのみがプログラムされる。消去するだけで終止段階が得られる場合、さらなるプログラム化は行われない。消去後の再プログラム化は、終止段階が得られていない場合のみ行われる。
従来と比べて、プログラム処理「P」は、平均して、16回ではなく、10回のみ必要であり、消去処理「E」の回数は、16回から7回へと減少している。消去およびプログラムの回数が、消去されるダブルビットの数、およびプログラムされるビットの数と比例すると仮定すると、消費電力を、同じ比率で減少させることができる。また、行われる消去およびプログラム工程の数が少ないため、メモリを高速化すると共に、各メモリセルにおける各動作の繰り返し数を削減できる。この結果、メモリの信頼性を向上できると共に、メモリの寿命を延ばすことができる。
公知のフラッシュメモリにおける消去サイクルが3つの工程からなることを考慮すると、本発明の利点がさらに明らかになるであろう。
第1工程は、実際の消去工程の前に行われ、全てのメモリセルの閾値が略等しくなるように、メモリセルが前プログラムされる。第1工程は、メモリセルが、メモリセルの消去を行う第2工程において過消去される(つまり消去電位を超える)可能性または不足する(つまり消去電位に達しない)可能性を低減するために行われる。
第3工程は、消去工程の後に行われ、ソフトプログラム工程と呼ばれる。第3工程では、メモリセルの閾値が略等しくなるように、通常のプログラム電圧より低いプログラム電圧でメモリセルのプログラムを行う。本発明は、これら3つの工程のそれぞれに適用できるものであるため、本発明の効果を増強することができる。
発明の詳細な説明の項においてなされた、上記メモリおよび上記メモリを動作させるための方法は、本発明の範囲や精神の範疇で、いろいろと改良や変更することができるものであることは、当業者に明白であろう。したがって、本発明は、別紙に記載の請求の範囲やそれらの均等物の範囲内で改良または変更された発明を含むものである。
本発明の不揮発性の半導体メモリ、および不揮発性の半導体メモリへのデータ書き込み方法は、行われる消去およびプログラム工程の数を低減できて、メモリの信頼性を向上できると共に、メモリの寿命を延ばすことができるので、メモリ分野に好適に利用できる。
A: アドレス部
AD: アドレス
A1〜A7: 動作
B1: 第1ビット
B2: 第2ビット
BL: ビット線
BL1: 第1ビット線
BL2: 第2ビット線
BLD: ビット線デコーダー
BO: 下側酸化物
C: 命令
CU: 制御部
DA: データ
DB: ダブルビット
FS: 終止段階
G: ゲート
IS: 初期段階
M: メモリアレイ
MC: メモリセル
MC1: 第1メモリセル
MC2: 第2メモリセル
NL: 硝化物層
ONO: 酸化物-窒化物-酸化物層
Q0〜Q5: 判断工程
R: 抵抗
S/D: ソース/ドレイン
SB: 半導体基板
SC: セクター
S0〜S5: 状態
TO: 上側酸化物
VWL: ワード線電位
VBL1: 第1ビット線の電位
VBL2: 第2ビット線の電位
VBL3: 第3ビット線の電位
WL: ワード線
WLD: ワード線デコーダー
X: 第1の方向
Y: 第2の方向
AD: アドレス
A1〜A7: 動作
B1: 第1ビット
B2: 第2ビット
BL: ビット線
BL1: 第1ビット線
BL2: 第2ビット線
BLD: ビット線デコーダー
BO: 下側酸化物
C: 命令
CU: 制御部
DA: データ
DB: ダブルビット
FS: 終止段階
G: ゲート
IS: 初期段階
M: メモリアレイ
MC: メモリセル
MC1: 第1メモリセル
MC2: 第2メモリセル
NL: 硝化物層
ONO: 酸化物-窒化物-酸化物層
Q0〜Q5: 判断工程
R: 抵抗
S/D: ソース/ドレイン
SB: 半導体基板
SC: セクター
S0〜S5: 状態
TO: 上側酸化物
VWL: ワード線電位
VBL1: 第1ビット線の電位
VBL2: 第2ビット線の電位
VBL3: 第3ビット線の電位
WL: ワード線
WLD: ワード線デコーダー
X: 第1の方向
Y: 第2の方向
Claims (20)
- 同時に消去される第1ビットおよび第2ビットを有し、各工程(a)、(b)、(c)、(d)の何れかの工程を実行することにより、上記第1ビットおよび上記第2ビットに記憶されていた初期段階の状態が、終止段階の状態に変更される不揮発性の半導体メモリへのデータの書き込み方法であって、
上記工程(a)は、第1ビットおよび第2ビットの終止段階が、それぞれの初期段階と一致する場合に実行され、上記第1ビットおよび第2ビットの初期段階の状態を維持する工程を含み、
上記工程(b)は、第1ビットおよび第2ビットが、消去された終止段階を備えるが、それらの各初期段階が消去されていない場合に実行され、上記第1ビットおよび第2ビットの両方を消去する工程を含み、
上記工程(c)は、第1ビットおよび第2ビットの何れにおいても、プログラムされた初期段階から消去された終止段階に変更されるべきではない場合に実行され、第1ビットを消去された初期段階からプログラムされた終止段階に変更すべき場合には第1ビットをプログラムする工程、および/または、第2ビットを消去された初期段階からプログラムされた終止段階に変更すべき場合には第2ビットをプログラムする工程を含み、
上記工程(d)は、第1ビットおよび第2ビットの何れか一方のみを、プログラムされた初期段階から消去された終止段階に変更すべき場合に実行され、最初に、第1ビットおよび第2ビットの両方を消去する工程と、その後に、第1ビットが終止段階においてプログラムされているとき、第1ビットをプログラムし、第2ビットが終止段階においてプログラムされているとき、第2ビットをプログラムする工程とを含む、不揮発性の半導体メモリへのデータの書き込み方法。 - 上記工程(b)および上記工程(d)において、上記第1ビットおよび上記第2ビットは、上記半導体メモリにおいて記憶されている、他の全てのビットに対して選択的に消去される、請求項1記載の不揮発性の半導体メモリへのデータの書き込み方法。
- 上記半導体メモリは、
複数の各メモルセルと、
複数の各ビット線と、
複数の各ワード線とを含み、
上記各メモリセルは、それぞれ、ゲートコンタクト、第1ソース/ドレインコンタクト、および第2ソース/ドレインコンタクトを有し、プログラムされた状態および消去状態とをそれぞれ取り得る第1ビットおよび第2ビットのための記憶を提供するものであり、
上記複数の各メモリセルは、それぞれ第1方向に沿った行方向、および第2方向に沿った列方向に配列されており、
上記行毎において、上記各メモリセルの各ゲートコンタクトは、上記複数の各ワード線の同じワード線にそれぞれ接続されており、
上記各行において、各メモリセルは、それぞれのソース/ドレインコンタクトの1つを介して、互いに隣り合うメモリセルに接続されており、
上記列毎に、上記列に対応する各メモリセルの各ソース/ドレインコンタクトは、複数の各ビット線における、同じビット線にそれぞれ接続されており、
上記列方向に互いに隣り合う各メモリセルである、第1メモリセルおよび第2メモリセルは、上記第1メモリセルの第2ソース/ドレインコンタクトおよび上記第2メモリセルの第1ソース/ドレインコンタクトが互いに接続されるように、かつ、上記第1メモリセルのゲートコンタクトおよび上記第2メモリセルのゲートコンタクトが上記各ワード線の1つにより接続されるようになっており、
上記第1メモリセルの上記第1ビットは、上記第1ソース/ドレインコンタクトに隣り合っており、上記第2メモリセルの第2ビットは、第2ソース/ドレインコンタクトに隣り合っている、請求項1記載の不揮発性の半導体メモリへのデータの書き込み方法。 - 上記各メモリセルは、窒化物を含むプログラム可能な読み出し専用メモリセル類を含む、請求項3記載の不揮発性の半導体メモリへのデータの書き込み方法。
- 上記工程(b)および上記工程(d)において、上記第1ビットおよび上記第2ビットは、上記半導体メモリにおいて記憶されている、他の全ての各ビットに対して選択的に消去される、請求項3記載の不揮発性の半導体メモリへのデータの書き込み方法。
- 上記第1ビットおよび上記第2ビットを選択的に消去する工程は、
上記第1メモリセルのゲートコンタクトと、上記第2メモリセルのゲートコンタクトとを接続する上記ワード線にワード線電位を印加するサブ工程と、
上記第1メモリセルの第2ソース/ドレインコンタクトと、上記第2メモリセルの第1ソース/ドレインコンタクトとを接続する上記ビット線に、上記ワード線電位よりも高い電位である第1のビット線電位を印加するサブ工程と、
上記第1メモリセルの第1ソース/ドレインコンタクトを接続するビット線の電位、および、上記第2メモリセルの第2ソース/ドレインコンタクトを接続するビット線の電位を浮遊電位とするサブ工程とを含む、請求項5記載の不揮発性の半導体メモリへのデータの書き込み方法。 - 上記工程(b)および上記工程(d)における上記第1ビットおよび上記第2ビットの消去の工程は、
i)上記第1ビットおよび上記第2ビットの両方を消去するサブ工程を行い、
ii)上記第1ビットおよび上記第2ビットの両方が消去されているかを判定するサブ工程を行い、
iii)上記第1ビットおよび上記第2ビットの両方が消去されていると判定されるまで、必要に応じて、上記各サブ工程i)、ii)を繰り返す、請求項6記載の不揮発性の半導体メモリへのデータの書き込み方法。 - 上記工程(c)および上記工程(d)における第1ビットおよび第2ビットのプログラム処理は、
上記第1メモリセルのゲートコンタクト、および、上記第2メモリセルのゲートコンタクトを接続する上記ワード線にワード線電位を印加するサブ処理と、
上記第1メモリセルの第2ソース/ドレインコンタクト、および、上記第2メモリセルの第1ソース/ドレインコンタクトを接続する上記ビット線に、上記ワード線電位よりも低い電位である第2のビット線電位を印加するサブ処理と、
上記第1ビットが終止段階においてプログラムされるべき場合、上記第2メモリセルの第2ソース/ドレインコンタクトを接続するビット線に、第2のビット線電位よりも低い電位である第3のビット線電位を印加すると共に、第1メモリセルの第1ソース/ドレインコンタクトを接続するビット線の電位を浮遊電位とし、上記第2ビットが終止段階においてプログラムされるべき場合、上記第1メモリセルの第1ソース/ドレインコンタクトを接続するビット線に、第2のビット線電位よりも低い電位である第4のビット線電位を印加すると共に、第2メモリセルの第2ソース/ドレインコンタクトを接続するビット線の電位を浮遊電位とするサブ処理とを含む、請求項3記載の不揮発性の半導体メモリへのデータの書き込み方法。 - 上記第1ビットおよび上記第2ビットのプログラム処理は、
i)上記第1ビットおよび/または上記第2ビットをプログラムするサブ処理と、
ii)上記サブ処理i)後、上記第1ビットおよび/または上記第2ビットが、所望のプログラムされた終止段階であるかを判定するサブ処理と、
iii)上記第1ビットおよび上記第2ビットにおいて、プログラム処理された所望の終止段階と判定されるまで、上記各サブ処理i)、ii)を繰り返す、請求項8記載の不揮発性の半導体メモリへのデータの書き込み方法。 - 上記各メモリセルを、所定数の各メモリセルをそれぞれ含む各セクターにグループ分けし、
上記セクター内の各メモリセルへのデータ書き込みは、
上記半導体メモリに書き込まれるデータのビット数が、上記セクター内の所定数の各メモリセルの所定部分の記憶容量を超える場合は、上記セクター内の全ての各メモリセルを消去し、その後、必要とされる各メモリセルをプログラムするサブ工程を含み、
上記工程(a)ないし上記工程(d)の実行を省略する、請求項3記載の不揮発性の半導体メモリへのデータの書き込み方法。 - 上記工程(d)において、さらに、
上記第1ビットおよび第2ビットの少なくとも一方の初期段階を、上記第1ビットおよび上記第2ビットを消去する前に記憶するサブ工程と、
上記第1ビットおよび第2ビットの少なくとも一方を、それらの初期値にプログラムするために、上記記憶された各値を用いるサブ工程とを含む、請求項1記載の不揮発性の半導体メモリへのデータの書き込み方法。 - さらに、上記半導体メモリに書き込まれる各ビットの数を、上記の工程(a)ないし工程(d)を行う前に決定する工程を含む、請求項1記載の不揮発性の半導体メモリへのデータの書き込み方法。
- 上記各メモリセルは、窒化物を含むプログラム可能な読み出し専用メモリセル類を含む、請求項1記載の不揮発性の半導体メモリへのデータの書き込み方法。
- 複数の各メモリセルを含み、上記各メモリセルは、それぞれ、第1ビットおよび第2ビットを記憶するようになっており、上記第1ビットおよび上記第2ビットの各ビットは、それぞれ、プログラム状態または消去状態を記憶することができ、上記複数の各メモリセルのうち、第1メモリセルおよびそれに対応する第2メモリセルは、同一のビット線および同一のワード線に接続されていて、工程(a)ないし工程(d)の何れかの工程を実行することによって、第2メモリセルの第1ビットと、上記第2メモリセルに対応する第1メモリセルの第2ビットとに記憶された初期段階の記憶状態が、終止段階の記憶状態に変更される不揮発性の半導体メモリへのデータの書き込み方法であって、
上記工程(a)は、変更されるべきビット数が所定数を超え、かつ、上記第1ビットおよび上記第2ビットの終止段階が、それぞれの初期段階と一致する場合に実行され、上記第1ビットおよび上記第2ビットの初期段階が維持される工程を備え、
上記工程(b)は、変更されるべきビット数が所定数を超え、かつ、上記第1ビットおよび上記第2ビットは、消去された終止段階を有するが、上記第1ビットおよび上記第2ビットの双方の初期段階は消去されていない場合に実行され、上記第1ビットおよび上記第2ビットの両方が消去される工程を備え、
上記工程(c)は、変更されるべきビット数が所定数を超え、かつ、上記第1ビットおよび上記第2ビットの何れにおいても、プログラムされた初期段階から消去された終止段階に変更されるべきではない場合に実行され、上記第1ビットが消去された初期段階からプログラムされた終止段階に変更されるべきとき、上記第1ビットをプログラムする工程を備え、および、上記第2ビットが消去された初期段階からプログラムされた終止段階に変更されるべきとき、上記第2ビットをプログラムする工程を備え、
上記工程(d)は、変更されるべきビット数が所定数を超え、かつ、上記第1ビットおよび上記第2ビットの何れか一方のみが、プログラムされた初期段階から消去された終止段階に変更されるべき場合に実行され、上記第1ビットおよび上記第2ビットの両方を消去する工程と、その後に、上記第1ビットが終止段階においてプログラムされるとき、上記第1ビットをプログラムする工程、または、第2ビットが終止段階においてプログラムされるとき、第2ビットをプログラムする工程とを含む、不揮発性の半導体メモリへのデータの書き込み方法。 - 上記工程(b)および上記工程(d)において、上記第1ビットおよび上記第2ビットは、上記半導体メモリにおいて記憶されている、他の全ての各ビットに対して選択的に消去される、請求項14記載の不揮発性の半導体メモリへのデータの書き込み方法。
- 上記各メモリセルは、窒化物を含むプログラム可能な読み出し専用メモリセル類を含む、請求項14記載の不揮発性の半導体メモリへのデータの書き込み方法。
- 複数の各ワード線と、
複数の各ビット線と、
各セクターにグループ分けされていると共に、上記複数の各ワード線および上記複数の各ビット線に、仮想接地アレイが形成されるように接続され、それぞれ第1ビットおよび第2ビットを記憶する複数の各メモリセルと、
んでいる。およびは、アドレス部と、
上記アドレス部に接続されたワード線デコーダーと、
上記アドレス部に接続されたビット線デコーダーと、
上記アドレス部に接続された制御部とを含み、
上記制御部は、上記アドレス部が、(1)上記各メモリセルの各セクター全体へのアドレッシングと、(2)上記各第2メモリセルの各第1ビットおよび上記各第1メモリセルの各第2ビットへのアドレッシングとの間を切り替えることを制御するものであり、上記各第1メモリセルと上記各第2メモリセルとは、互いに同一のワード線および同一のビット線により接続されている、不揮発性の半導体メモリ。 - 上記制御部は、上記アドレス部が、(1)上記各セクター全体へのアドレッシングと、(2)上記各第1ビットおよび上記各第2ビットへのアドレッシングとの間にて切り替えることを、上記メモリに書き込まれるべきデータのビット数に基づいて制御するものである、請求項17記載の不揮発性の半導体メモリ。
- 上記制御部は、上記アドレス部が、(1)上記各セクター全体へのアドレッシングと、(2)上記各第1ビットおよび上記各第2ビットへのアドレッシングとの間にて切り替えることを、上記メモリへのデータの書き込みに使用される命令(コマンド)に基づいて制御するものである、請求項17記載の不揮発性の半導体メモリ。
- 上記各メモリセルは、窒化物を含むプログラム可能な読み出し専用メモリセル類を含む、請求項17記載の不揮発性の半導体メモリ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/127,022 US7187589B2 (en) | 2005-05-11 | 2005-05-11 | Non-volatile semiconductor memory and method for writing data into a non-volatile semiconductor memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006318633A true JP2006318633A (ja) | 2006-11-24 |
Family
ID=37111708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006132299A Pending JP2006318633A (ja) | 2005-05-11 | 2006-05-11 | 不揮発性の半導体メモリ、および不揮発性の半導体メモリへのデータ書き込み方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7187589B2 (ja) |
JP (1) | JP2006318633A (ja) |
CN (1) | CN1862705B (ja) |
DE (1) | DE102005028217B3 (ja) |
TW (1) | TWI304986B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7295477B2 (en) * | 2005-09-16 | 2007-11-13 | Infineon Technologies Flash Gmbh & Co. Kg | Semiconductor memory device and method for writing data into the semiconductor memory device |
JP5529858B2 (ja) * | 2008-06-12 | 2014-06-25 | サンディスク テクノロジィース インコーポレイテッド | インデックスプログラミングおよび削減されたベリファイを有する不揮発性メモリおよび方法 |
TWI426384B (zh) * | 2009-09-10 | 2014-02-11 | Robustflash Technologies Ltd | 資料寫入方法與系統 |
KR102593352B1 (ko) * | 2016-05-04 | 2023-10-26 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990088517A (ko) * | 1998-05-22 | 1999-12-27 | 마 유에 예일 | 비휘발성메모리셀구조및비휘발성메모리셀을작동시키는방법 |
US6490204B2 (en) * | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
JP2003346488A (ja) | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2005
- 2005-05-11 US US11/127,022 patent/US7187589B2/en not_active Expired - Fee Related
- 2005-06-17 DE DE102005028217A patent/DE102005028217B3/de not_active Expired - Fee Related
-
2006
- 2006-04-12 TW TW095113075A patent/TWI304986B/zh not_active IP Right Cessation
- 2006-05-11 JP JP2006132299A patent/JP2006318633A/ja active Pending
- 2006-05-11 CN CN200610079845XA patent/CN1862705B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060256621A1 (en) | 2006-11-16 |
DE102005028217B3 (de) | 2006-11-09 |
TW200639866A (en) | 2006-11-16 |
US7187589B2 (en) | 2007-03-06 |
CN1862705A (zh) | 2006-11-15 |
CN1862705B (zh) | 2010-05-12 |
TWI304986B (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6888773B2 (en) | Semiconductor memory device and erase method for memory array | |
JP4249992B2 (ja) | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 | |
JP4451657B2 (ja) | メモリセルのためのバックグラウンド処理 | |
US5856942A (en) | Flash memory array and decoding architecture | |
CN100470679C (zh) | 使用预先擦除步骤擦除闪存的方法 | |
JP2004079602A (ja) | トラップ層を有する不揮発性メモリ | |
JPH0917191A (ja) | 不揮発性半導体記憶装置 | |
KR20050003365A (ko) | 두 개의 상보적으로 프로그래밍된 듀얼 비트 기준 셀의전압 평균화에 기초한 기준 전압 생성 시스템 및 방법 | |
JP2007087441A (ja) | 不揮発性半導体記憶装置 | |
JP4336342B2 (ja) | 不揮発性半導体記憶装置 | |
KR100746292B1 (ko) | 비휘발성 메모리 장치 | |
KR20080104837A (ko) | 플래시 메모리 장치에서의 e - fuse 데이터 저장 방법 | |
US20010014031A1 (en) | Non-volatile semiconductor memory device having electrically programable memory matrix array | |
CN101253572A (zh) | 具有增强的容许过擦除的控制栅极方案的存储器结构 | |
EP0903748B1 (en) | Nonvolatile semiconductor memory device | |
JP2006318633A (ja) | 不揮発性の半導体メモリ、および不揮発性の半導体メモリへのデータ書き込み方法 | |
EP0903749B1 (en) | Nonvolatile semiconductor memory device | |
JP4252464B2 (ja) | 動的ページプログラムのためのリフレッシュ方法 | |
US20070081393A1 (en) | Multi-operation mode nonvolatile memory | |
US5561632A (en) | Nonvolatile semiconductor flash memory | |
JP2000339979A (ja) | 不揮発性半導体記憶装置 | |
EP1763039B1 (en) | Method and apparatus for protection from over-erasing nonvolatile memory cells | |
KR19990013057A (ko) | 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법 | |
JP2007257748A (ja) | 不揮発性記憶装置 | |
JPH07240098A (ja) | 半導体不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090324 |