TWI303516B - Operational amplifier and method for canceling offset voltage of operational amplifier - Google Patents

Operational amplifier and method for canceling offset voltage of operational amplifier Download PDF

Info

Publication number
TWI303516B
TWI303516B TW094129867A TW94129867A TWI303516B TW I303516 B TWI303516 B TW I303516B TW 094129867 A TW094129867 A TW 094129867A TW 94129867 A TW94129867 A TW 94129867A TW I303516 B TWI303516 B TW I303516B
Authority
TW
Taiwan
Prior art keywords
transistors
pair
offset voltage
gate
operational amplifier
Prior art date
Application number
TW094129867A
Other languages
English (en)
Other versions
TW200633369A (en
Inventor
Eiji Nishimori
Original Assignee
Fujitsu Microelectronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Microelectronics Ltd filed Critical Fujitsu Microelectronics Ltd
Publication of TW200633369A publication Critical patent/TW200633369A/zh
Application granted granted Critical
Publication of TWI303516B publication Critical patent/TWI303516B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45548Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors as shunts to earth or as short circuit between inputs

Description

1303516 九、發明說明: L發明戶斤屬之技術領域】 相關申請案之交互參照 本申請案是根據並要求於2005年3月9日提出,來自習 5知曰本專利申請案第2005-065686號之優先權的效益,其完 整内容合併於本文中以供參考。 本發明係有關一種運算放大器,而更特定於消除其偏 移電壓之方法。 L先前技4标】 1〇 發明背景 用於放大類比信號或差動信號之多個運算放大器,合 併於一 LSI作為其基本電路。一運算放大器之輸出信號包括 由電晶體間之特性差異造成的一誤差(偏移電壓由於該類 秩差’一運异放大器即使輸入信號是〇伏特,亦無法產生一 15 0伏特之輸出信號。關於該輸入信號中之該類誤差可參照為 一偏移電壓。如第1圖所示,該偏移電壓表示為一電壓供應 2,其連接至一運算放大器1之一輸入端子。 當施加一輸入電壓Vin時,該運算放大器1之一輸出電 壓乂〇會由一輸入電阻器R1之數值與一回授電阻器R2之數 20值來判定。該輪出電壓Vo可使用下列表示法來計算: V〇 = (l +R2/Rl)x Vin 然而’貫際上,第1圖所示之一電壓供應2會加入一偏 移電壓el至该輪入電壓Vin。因此,該輸出電壓v〇設為: V〇 - (1 + R2/R1) X (Vin - el) 5 1303516 • 此方式中,該偏移電壓el亦被放大並包括於該輸出電 • 壓Vo中。當該輸入電壓Vin很小時,該輸出電壓^上之偏移 電壓el的影響會增加。 本案已提出一種消除運算放大器之該類偏移電壓的方 • 5法。此方法中,藉由短路該運算放大器之兩個輸入端子來 ^ 產生之一輸出電壓得以保持作為一偏移電壓,而該保持的 : 偏移電壓會回授至該運算放大器之輸入。 於一範例中,日本先行公開第8-18353號之專利出版品 欽述包括-主要放大器、—輔助放大器、與一保持方法之 10 一運算放大器。該輔助放大器接收該主要放大器之一輸出 信號,並於相對該輪出信號之方向來放大該信號。該保持 方法保持該輔助放大器之輸出信號,並將該保持的輸出信 號回授至該主要放大器。此運算放大器中,該主要放大器 之偏移電壓會降低至該主要放大器之增益的一部分。 15 另一範例中,日本先行公開第2001-292041號之專利出 • 版品敘述一運算放大器。此運算放大器中,包括-偏移電 壓以及由,-運算放大器電路放大之電壓,會於一電容器裝 ' 積。該運算放路之電壓值會根據該累積電壓 - 而予以回授控制。 20 【發明内容】 發明概要 日本先行公開第8-咖3號之專利出版品中敘述之運 异放大器,將該輔助放大器之偏移電壓回授至該主要放大 益之輸入端子、將該主要放大器之偏移電壓加至該輔助敌 6 1303516 大器之偏移電壓,並將該主要放大器之偏移電壓降至該主 要放大器增益之-部分。於是,該降低之偏移電壓會影響 該運算放大器之輸出電壓。 曰本先行公開第2001-292041號之專利出版品中敘述 之運异放大,將於该電谷益裝置中累積之偏移電壓回授 至该運异放大器之一第二反向輸入端子,其用來作偏移調 整。該回授控制僅應用於放大因數為i之運算放大器。換言 之,該回授控制並不應用於放大因數大於丨之運算放大器。 本發明提供一運算放大器,當其增益可設定為任何值 10 時,便可消除偏移電壓。 本發明之一觀點是一運算放大器,包括一輸入端子與 連接至該輸入端子並用於輸出一輸出電壓之一輸出端子。 一運算放大器電路包括具有一第一對電晶體之一電流鏡, 以及具有連接至該電流鏡之一第二對電晶體的一第一差動 15 輸入單元。一偏移調整電路包括具有連接至該電流鏡之一 第三對電晶體的一第二差動輸入單元。一第一開關於一第 一接點與一第二接點間切換,其中該第一接點將該第二對 電晶體其中之一的閘極連接至該第二對電晶體之另一個的 閘極,其中該第二接點將該第二對電晶體其中之一的閘極 20 連接至該輸入端子。一第二開關於一連接狀態與一中斷狀 態間切換,其中該連接狀態使該第三對電晶體其中之一的 閘極連接至該輸入端子,其中該中斷狀態使該第三對電晶 體其中之一的閘極與該輸入端子中斷連接。當該第一開關 切換至該第一接點而該第二開關切換至該連接狀態時,連 7 1303516 接至該第三對電晶體之閘極的一偏移電壓保持單元,會保 持由該運算放大器電路產生之輸出電壓衍生的一偏移電 壓。當該第一開關切換至該第二接點而該第二開關切換至 該中斷狀態時,該偏移電壓保持單元會根據該保持的偏移 5 電壓,於該第三對電晶體之閘極間產生一電位差。 本發明之另一觀點是一運算放大器,包括一第一輸入 端子、一第二輸入端子、與連接至該等第一與第二輸入端 子其中之一並用於輸出一輸出電壓之一輸出端子。一運算 放大器電路包括具有一第一對電晶體之一電流鏡,以及具 10 有連接至該電流鏡之一第二對電晶體的一第一差動輸入單 元。一偏移調整電路包括具有連接至該電流鏡之一第三對 電晶體的一第二差動輸入單元。一第一開關於一第一接點 與一第二接點間切換,其中該第一接點將該第二對電晶體 其中之一的閘極連接至該第二對電晶體之另一個的閘極, 15 其中該第二接點將該第二對電晶體其中之一的閘極連接至 該第一輸入端子。一第二開關於一第一連接狀態與一第一 中斷狀態間切換,其中該第一連接狀態使該第三對電晶體 之第一個的閘極連接至該第一輸入端子,其中該第一中斷 狀態使該第三對電晶體之第一個的閘極與該第一輸入端子 20 中斷連接。一第三開關於一第二連接狀態與一第二中斷狀 態間切換,其中該第二連接狀態使該第三對電晶體之第二 個的閘極連接至該第二輸入端子,其中該第二中斷狀態使 該第三對電晶體之第二個的閘極與該第二輸入端子中斷連 接。當該第一開關切換至該第一接點、該第二開關切換至 8 1303516 該第-連接狀態、而該第三開關切換至該第二接點時,連 接至該第三對電晶體之閑極的一偏移電壓保持單元,會保 持由該運算放大器電路產生之輸出電壓衍生的—偏移電 壓。當該第-開關切換至該第二接點、該第二開關切換至 該第-中斷狀態、而該第三開關切換至該第二中斷狀態 時,該偏移電壓保持單元會根據該保持的偏移電壓,於該 第二對電晶體之閘極間產生一電位差。 10 15 20 本發明之另一觀點是消除一運算放大器產生之輸出電 壓衍生的偏移電壓之方法。該運算放大器包括一輸入端 子。一輸出端子連接至該輸入端子用以輸出該輸出電壓。 一運算放大器電路設置具有一第一對電晶體之一電流鏡、 以及具有連接至該電流鏡之一第二對電晶體的一第一差動 輸入單元。一偏移調整電路設置具有連接至該電流鏡之一 第一對電晶體的—第二差動輸入單元。一偏移電壓保持單 凡連接至該第三對電晶體之閘極,用以保持該偏移電壓。 忒^法包括藉由將該第二對電晶體其中之一的閘極連接至 ^第-對電晶體之另—個的閘極,以及將該第三對電晶體 ^中之的閘極連接至該輸入端子,以該偏移電壓保持單 呆持錢移電磨,以及根據該保持的偏移電魔來於該 Π:電晶體之間極間產生一電位差,並藉由將該第二對 電晶之—㈣極連接至該輸人端子,並將該第三對 偏移電壓。的間極㈣輪入端子中斷連接,來消除該 月之更埃一步觀點是消除一運算放大器之輸出電 9 1303516 壓衍生的偏移電壓之方法。該運算放大器包括一第一輸入 端子、一第二輸入端子、與連接至該等第一與第二輸入端 子其中之一並用於輸出一輸出電壓之一輸出端子。一運算 放大器電路設置具有一第一對電晶體之一電流鏡、以及具 5 有連接至該電流鏡之一第二對電晶體的一第一差動輸入單 元。一偏移調整電路設置具有連接至該電流鏡之一第三對 電晶體的一第二差動輸入單元。一偏移電壓保持單元連接 至該第三對電晶體之閘極,用以保持該偏移電壓。該方法 包括藉由將該第二對電晶體其中之一的閘極連接至該第二 10 對電晶體之另一個的閘極,以及將該第三對電晶體之閘極 個別連接至該第一與第二輸入端子,以該偏移電壓保持單 元來保持該偏移電壓,以及根據該保持的偏移電壓來於該 第三對電晶體之閘極間產生一電位差,並藉由將該第二對 電晶體其中之一的閘極連接至該第一輸入端子,並將該第 15 三對電晶體之閘極從該第一與第二輸入端子中斷連接,來 消除該偏移電壓。 本發明之其他觀點與益處將連同伴隨圖式、經由繪示 本發明原理之範例,而從下列敘述中變得更加明顯。 圖式簡單說明 20 本發明連同其目的與優點,參照下列目前較佳的實施 例之敘述與伴隨圖式,可得到最佳的了解,其中: 第1圖是一習知技術中一運算放大器之等效電路圖; 第2圖是一根據本發明之第一實施例,包括一運算放大 器'之一反向放大器電路的不意電路圖, 10 1303516 第3圖是一顯示偏移調整期間,第2圖之反向放大器電 • 路的等效電路圖; 第4圖是一顯示偏移消除期間,第2圖之反向放大器電 路的等效電路圖; 、 5 第5圖是一根據本發明之第二實施例,包括一運算放大 • 器之一反向放大器電路的示意電路圖; ’ 第6圖是一顯示偏移調整期間,第5圖之反向放大器電 φ 路的等效電路圖;以及 第7圖是一顯示偏移消除期間,第5圖之反向放大器電 10 路的等效電路圖。 c 方包方】 較佳實施例之詳細說明 所有圖式中,相同數字用來代表相同元件。 根據本發明之第一實施例的一運算放大器n,現將參 15照第2圖至第4圖敘述如下。 • 參照第2® ’該運算放大HU包括於-反向放大器電路 10中。ϋ玄反向放大器電路1〇包括該運算放大器11、兩個輸 • 人電阻器R1、與一個回授電阻器R2。該運算放大器η具有 一非反向輸入端?(圖式中以“+,,表示)、一反向輸入端子(圖 2〇式中以“」’表示)、與一輸出端子。該等非反向輸入端子與反 向輸入端子個別連接至該兩個輸入電阻器R1。該輸出端子 經由该回授電阻器R2連接至該反向輸入端子。該運算放大 器11根據增放大因數)以放大一輸入電壓Vin(介於兩輸 入端子間之電位差),而產生一輸出電壓Vo,該增益由該輸 11 1303516 入電阻器R1與該回授電阻器R2之數值來判定。 該運算放大器11包括一運算放大器電路21與一偏移調 整電路22。 該運算放大器電路21包括一第一差動輸入單元31、_ 5龟流鏡^^、與一輸出單元33。該差動輸入單元31由兩個電 晶體Q1與Q2來組配。該等電晶體Q1與Q2之每一個是一N通 道MOS(金氧半導體)電晶體。該等電晶體(^1與(52之源極彼 此互連。該等電晶體Q1與Q2之源極的連接節點,經由一固 定電流源34而連接至一低電壓電源供應(此案例中,是接地 10 GND)。該第一電晶體Q1之閘極連接至該運算放大器11之反 向輸入端子。該第二電晶體Q2之閘極連接至該運算放大器 11之非反向輸入端子。該等電晶體Q1與Q2之汲極連接至該 電流鏡32。 該電流鏡32由兩個電晶體Q3與Q4來組配。該等電晶體 15 Q3與Q4之每一個是一p通道MOS電晶體。該電晶體Q3之汲 極連接至該電晶體Q1之汲極。該電晶體Q4之沒極連接至該 電晶體Q2之汲極。該等電晶體Q3與Q4之源極連接至一高電 壓電源供應Vdd。該等電晶體Q3與Q4之閘極彼此互連並連 至該電晶體Q3之汲極。 20 介於該電晶體Q4與Q2間之節點連接至一電晶體(^之 閘極,其作為該輸出單元33。該電晶體Q5是一P通道M〇s 電晶體,包括連接至該高電壓電源供應Vdd之一源極,以及 經由一固定電流源35連接至該低電壓電源供應之一汲極。 該偏移調整電路22包括一第二差動輸入單元41與一固 12 1303516 定電流源42,其與該運算放大器電路21之差動輸入單元“ 與固定電流源35並聯。該第二差動輸入單元41由兩個電晶 體Q6與Q7來組配。該等電晶體卩6與(57之每一個是一N通道 Μ Ο S電晶體。該等電晶體Q 6與Q 7之源極彼此互連。該等電 5曰曰體〇6與Q7之源極的連接卽點,經由該固定電流源42而連 接至該低電壓電源供應。該電晶體Q6之閘極連接至該運算 放大态11之反向輸入端子。該電晶體Q7之閘極連接至該運 算放大器11之非反向輸入端子。該等電晶體(^6與(^7之汲極 連接至該電流鏡32。換言之,該電晶體卩6之汲極連接至該 10電晶體Q3之汲極,而該電晶體Q7之汲極連接至該電晶體〇4 之汲極。一電容器C1具有連接至該電晶體Q7之閘極與非反 向輸入端子的一電極T1、以及連接至該電晶體卩6之閘極的 一電極T2。 一第一開關S W1連接於該電晶體Q1之閘極與該反向輸 15 入端子之間。該第一開關SW1具有連接至該電晶體Q1之閘 極的一共同端子、連接至該反向輸入端子之一第一端子、 以及連接至該電晶體Q2之閘極、或是該非反向輸入端子的 一第二端子。該第一開關SW1之切換方式為當該運算放大 器11於偏移調整期間,其共同端子連接至其第二端子,當 20該運算放大器11正常操作期間,其共同端子連接至其第一 端子’此可有效消除該運算放大器η之偏移電壓。 一第二開關SW2連接於該電晶體Q6之閘極、該電容器 C1之電極Τ2、與該反向輸入端子之間。該第二開關SW2於 該運算放大器11偏移調整期間會受致動,並於該運算放大 13 1303516 态11正常操作期間不受致動,此可有效消除該運算放大器 11之偏移電壓。 現將敘述該運算放大器^之操作。 [偏移調整] 5 該第一開關SW1之操作方式為將該第一電晶體卩丨之閘 極與5亥弟一電晶體Q2之閘極短路。換言之,該運算放大器 電路21之兩個輸入端子短路。該第二開關SW2之操作方式 為將該電晶體Q6之閘極與該電容器C1,經由該第二開關 SW2來連接至該反向輸入端子。該運算放大器電路a之一 10輸出電壓,回授至位於該偏移調整電路22中的電晶體卩6之 閘極。此狀態中,該電容器(^連接於該偏移調整電路22中 之電晶體Q6的閘極與電晶體Q7的閘極之間。 因此,相同電壓可施加至該運算放大器電路21中之電 晶體Q1的閘極與電晶體Q2的閘極,藉此個別具有實質相同 15之電流i1與12會流經該等電晶體Q1與Q2。當該運算放大器 電路21與該偏移調整電路22產生一偏移電壓時,根據此: 移電壓,該偏移調整電路22中流經該電晶體以之電流_ 流經該電晶體Q7之電流i4會產生差異。介於該電晶體q6: 閘極電壓與該電晶體Q7之閘極電壓間的差異,會實質等於 加該偏移電壓。於是,該電容器C1累積電荷之方法為二於該 兩個閘極電極間之電位差,實質等於該運算放大器電路以 與該偏移調整電路22中之偏移電壓。拖士夕 供5之,该電容器Ci 作為用於保持該偏移電壓之一偏移電壓保持單元。 第3圖是顯示偏移調整期間,該反向放大器電路⑺之一 14 1303516 等效電路。該等效電路顯示不具有偏移電壓之一理想運算 放大器的一運算放大器13。一電壓供應12產生該運算放大 器11之一偏移電壓el。第3圖中當該輸入電壓是Vin時,該 輸出電壓Vo可設為: 5 Vo = (1 + (R2/R1)) X (vin-el)。
第3圖中,一電容器Cl具有連接至該運算放大器13之一 非反向輸入端子的一電極T1、以及連接至該運算放大器13 之一反向輸入端子的一電極T2。超過該反向輸入端子電壓 一個輸入電壓Vin值的電壓,會施加於該電極T1。將該運算 10放大器11之輸出電壓%與該反向輸入端子的電壓,分別除 以該輸入電阻器R1與一回授電阻器尺2所得之電壓Vd,會 施加於該電極T2。該電壓Vcl可設為:
Vcl = (R1/(R1+R2)) χ v〇 = vin — el。 该電各器Cl之電極T1的電壓會超過該電極T2的電壓 個輸入電壓Vin值。因此,介於該電容器C1之電極τι與電 ??間之電位差會實質等於該偏移電壓el。換言之,該電 谷為C1之充電方式為介於該電極们與丁之間之電位差合變 得實質等於該偏移電壓el。 曰 [偏移消除] 20 再次參照第2圖,該運算放大ϋΗ之正常操作期間 偏移調整電路22會消除《算放大H11之偏移電壓。J 『開始偏移消除,該第—開關SW1將該電晶體^之間本 妾至敲向輸人端子,而該第二開關SW2將該電晶體Q 閘極與該電容⑽之電極τ2從該反向輸人端子中斷連去 15 1303516 現將參照第4圖⑽之等效電路,來敘述於偏移消 間該反向放大器電路10之操作。此等效電路中,一電容器 C1與-电壓供應12串聯。該電容器C1於相對該偏移電壓el 之方向具有-電位差el。於是,於該電容器C1累積之電荷 5產生的電位差el便可消除該電壓供應^之偏移電壓^。該運 异放大⑨13③有已消除該偏移電壓之輸人電壓Vin。 該第-貫施例之運算放大㈣具有下述之優點。 偏移調整期間,該第-開關SW1將該第-差動輪入單 兀31中之電晶體Q1與q2的閘極短路,藉以連接至該第二差 H)動輸入單元41中之電晶體Q^Q7的電容器^,會保持包括 於該輸出電壓财之偏移電壓e卜其中該輸出電壓V〇由該 運算放大器電路21產生。偏移消除期間,根據該電容器以 保持之偏移電壓el的電位差,會於該等電晶體卩6與(^7之閘 極產生。遠電谷斋C1保持該偏移電壓61,並於相對該偏移 15電壓el之方向產生一電位差。這可使該運算放大器11之增 益設定為任意值,並且不論增益為何皆可消除該偏移電壓 el 〇 現將參照第5圖至第7圖,來敘述根據本發明之第二實 施例的一運算放大器51。 20 如第5圖所示,該運算放大器51包括於一反向放大器電 路5〇中。該反向放大器電路50包括該運算放大器51、兩個 輸入電卩且器R1、與一個回授電阻器R2。該運算放大器51包 括一運算放大器21與一偏移調整電路22。一第一開關SWl 連接於包括在該運算放大器21之電晶體(^的閘極,與該運 16 1303516 •算放大器51之反向輸入端子之間。一第二開關SW2連接於 • 包括在該偏移調整電路22之電晶體Q6的閘極,與該反向輸 入端子之間。 一第三開關S W 3連接於包括在該偏移調整電路2 2之電 5 晶體Q7的閘極,與該運算放大器51之非反向輸入端子之 - 間。該第三開關SW3於該運算放大器51偏移調整期間會受 • 致動,並於該運算放大器51偏移取消期間不受致動。 I 一電容器C2之一第一電極T21連接至該電晶體Q6之閘 極。該電容器C2之一第二電極T22連接至一參考電位的電源 10 供應(此案例中,是接地GND)。一電容器C3之一第一電極 T31連接至該電晶體Q7之閘極。該電容器C3之一第二電極 T32連接至該參考電位的電源供應(接地gND)。 該第二實施例中,偏移調整期間,該電容器C2會將第 一貫施例之電容器C1的反向輸入側之電壓保持為一绝對 I5值,而該電容器C3會將該電容器非反向輸入側之電壓 • ㈣為一绝對值。亦即,該反向放大器電路50於偏移調整 期間,可表示為如第6圖所示之等效電路。 偏移消除期間’該反向放大器電路5〇操作為如第7圖所 , *之等效電路。此狀態中,於該等電容器C2與C3累積之電 20荷’會以與第7圖虛線表示之電容器α中累積的電荷之相同 方法來消除該偏移電壓el。 運异放大器51中,於正常操作期間(偏移取消),該電容 器C2會從該反向輸入端子中斷連接,而該電容器ο會從該 非反向輪入端子中斷連接。因此,包括於該偏移調整電路 17 1303516 22中之電晶體Q6與Q7的閘極電壓,便不受該輸入電壓vill • 所影響。這可防止該等電晶體Q6與Q7的閘極電壓被該輸入 電壓Vin所改變。 由於其配置所致,一電容器在其兩個電極其中之一會 ^ 5 發生輕微的漏電流。因此,不會發生漏電流之該等電容器 C2與C3的電極’會連接至遠寺電晶體Q6與Q7的閘極。結果 - 是’該等電晶體Q6與Q7會巧妙地受到漏電流所影響。 ^ 該第二實施例之運算放大器51具有下述之優點。 (1)該運算放大器51中,於正常操作期間(偏移取消), 1〇該第二開關SW2會將該電容器C2從該反向輸入端子中斷連 接’而該第三開關SW3會將該電容器C3會從該非反向輸入 端子中斷連接。因此,該偏移調整電路22中之電晶體卩6的 閘極電壓與Q7的閘極電壓,便不受該輸入電壓vin所影響。 這可防止該等電晶體(^6與(^7的閘極電壓被該輸入電壓Vin 15 所改變。 # (2)由於其配置所致,一電容器在其兩個電極其中之一 运务生輕彳政的漏電流。因此,不會發生漏電流之該等電容 $C2與C3的電極,會連接至該等電晶體Q6與Q7的閘極。結 果是’该等電晶體Q6與卩7會巧妙地受到漏電流所影響。 對業界之熟於此技者而言,很明顯地在不違背本發明 之精神與範疇下,其可以許多其他的特定型式來具體化。 特別疋’應了解本發明可以下列型式來具體化。 该第二實施例中,該第一實施例之電容器C1可連接於 忒偏移调整電路22中之電晶體卩6與(^7的閘極間。此案例 18 1303516 中,於該等電容為Cl、C2、與C3累積之電荷會消除該偏移 電壓el。這可減少該等電容器C1至C3之每一個的大小。 該第二開關SW2可連接至該非反向輸入端子,而非該 反向輸入端子。 10 15 20 為了改善偏移校準的精確性,該等電晶體(^6與(^之每 -個的電壓電流轉換增益牌可被降低。該轉換增益㈣可藉 由,例如,增加該等電晶體Q_7之每—個的閘極長度^ 降低。以此方式藉由降低該轉換^gm,則保持該偏 壓之電容器的數值、或大小可被減少。 =範例與實施例皆視為舉例解說而不加以限制,而 本發明並不娜於本文給定之細節,但於 範圍的範嘴與等效物件中,本發明得以被修改。 【圖式簡單說明】 弟1圖是一習知技術φ _ μ ^2FI « 异放大器之等效電路圖; 弟2圖疋一根據本發明與 哭之一及士抑+ 弟貝鈀例,包括一運算放大 反向放大盗電路的示意電路圖; 第3圖是-顯示偏移調整期間,第2圖 路的等效電路圖; Q放大卩〇私 第4圖是-顯示偏移消除 路的等效電路圖; ]第2圖之反向放大器電 第5圖是-根據本發明— 器之-反向放大器電路的、一“例,包括-運算放大 〜 兔路的不意電路圖; 弟6圖是-顯示偏 間,弟5圖之反向放大器電 19 1303516 路的等效電路圖;以及 第7圖是一顯示偏移消除期間,第5圖之反向放大器電 路的等效電路圖。 【主要元件符號說明】 1、11、13、51…運算放大器 2.. .電壓供應 10、50...反向放大電路 21.. .運算放大器電路 22.. .偏移調整電路 31…第一差動輸入單元 32.. .電流鏡 33…輸出單元 34、35、420…定電流供應 41…第二差動輸入單元
20

Claims (1)

1303516
10 15
十、申請專利範圍: 第94129867號申請案申請專利範圍修正本 97.07.11. 1. 一種運算放大器,包含有: 一輸入端子與連接至該輸入端子並用於將輸出電 壓輸出之一輸出端子; 一運算放大器電路,包括具有一第一對電晶體之一 電流鏡、以及具有連接至該電流鏡之一第二對電晶體的 一第一差動輸入單元; 一偏移調整電路,包括具有連接至該電流鏡之一第 三對電晶體的一第二差動輸入單元; 於一第一接點與一第二接點間切換之一第一開 關,其中該第一接點使該第二對電晶體其中之一電晶體 的一閘極連接至該第二對電晶體中之另一個電晶體的 一閘極,其中該第二接點使該第二對電晶體其中之該一 電晶體的該閘極連接至該輸入端子; 於一連接狀態與一中斷狀態間切換之一第二開 關,其中該連接狀態使該第三對電晶體其中之一電晶體 的一閘極連接至該輸入端子,其中該中斷狀態使該第三 對電晶體其中之該一電晶體的該閘極與該輸入端子中 20 斷連接;以及 一偏移電壓保持單元,連接至該第三對電晶體之二 閘極,用以於該第一開關切換至該第一接點而該第二開 關切換至該連接狀態時,保持由該運算放大器電路產生 之輸出電壓衍生的一偏移電壓,當該第一開關切換至該 21 1303516 ^—~ 年月日修正替換頁
10 15
20 第二接點而該第二開關切換至該中斷狀態時,該偏移電 壓保持單元會根據所保持的該偏移電壓,於該第三對電 晶體之該等二閘極間產生一電位差。 2. 如申請專利範圍第1項之運算放大器,其中該偏移電壓 保持單元包括連接於該第三對電晶體該等二閘極間之 一電容器。 3. —種運算放大器,包含有: 一第一輸入端子、一第二輸入端子、與連接至該等 第一與第二輸入端子其中之一並用於輸出一輸出電壓 之一輸出端子; 一運算放大器電路,包括具有一第一對電晶體之一 電流鏡、以及具有連接至該電流鏡之一第二對電晶體的 一第一差動輸入單元; 一偏移調整電路,包括具有連接至該電流鏡之一第 三對電晶體的一第二差動輸入單元; 於一第一接點與一第二接點間切換之一第一開 關,其中該第一接點使該第二對電晶體其中之一電晶體 的一閘極連接至該第二對電晶體中之另一個電晶體的 一閘極,其中該第二接點使該第二對電晶體其中之該一 電晶體的該閘極連接至該第一輸入端子; 於一第一連接狀態與一第一中斷狀態間切換之一 第二開關,其中該第一連接狀態使該第三對電晶體中之 第一個電晶體的一閘極連接至該第一輸入端子,其中該 第一中斷狀態使該第三對電晶體中之該第一個電晶體 22 1303516
10 15 L. 1 曰修正替換頁
20 的該閘極與該第一輸入端子中斷連接; 於一第二連接狀態與一第二中斷狀態間切換之一 第三開關,其中該第二連接狀態使該第三對電晶體中之 第二個電晶體的一閘極連接至該第二輸入端子,其中該 第二中斷狀態使該第三對電晶體中之該第二個電晶體 的該閘極與該第二輸入端子中斷連接;以及 連接至該第三對電晶體之二閘極的一偏移電壓保 持單元,用以於該第一開關切換至該第一接點、該第二 開關切換至該第一連接狀態、而該第三開關切換至該第 二連接狀態時,保持由該運算放大器電路產生之輸出電 壓衍生的一偏移電壓,且當該第一開關切換至該第二接 點、該第二開關切換至該第一中斷狀態、而該第三開關 切換至該第二中斷狀態時,該偏移電壓保持單元根據所 保持的該偏移電壓,於該第三對電晶體之該等二閘極間 產生一電位差。 4. 如申請專利範圍第3項之運算放大器,其中該偏移電壓 保持單元包括: 連接於該第三對電晶體中之該第一個電晶體和一 參考電位電源供應器之間的一第一電容器;以及 連接於該第三對電晶體中之該第二個電晶體和該 參考電位電源供應器之間的一第二電容器。 5. 如申請專利範圍第3項之運算放大器,其中該偏移電壓 保持單元包括: 連接於該第三對電晶體之該等二閘極間之一第一 23 1303516 年月日修正替換頁
10 15
電容器; 連接於該第三對電晶體中之該第一個電晶體和一 參考電位電源供應器之間的一第二電容器;以及 連接於該第三對電晶體中之該第二個電晶體和該 參考電位電源供應器之間的一第三電容器。 6. —種用以消除運算放大器之輸出電壓衍生的偏移電壓 之方法,其中該運算放大器包括一輸入端子、連接至該 輸入端子並用於輸出該輸出電壓之一輸出端子、一運算 放大器電路、一偏移調整電路、以及一偏移電壓保持單 元,該運算放大器電路設置有具有一第一對電晶體之一 電流鏡、以及具有連接至該電流鏡之一第二對電晶體的 一第一差動輸入單元,該偏移調整電路設置有具有連接 至該電流鏡之一第三對電晶體的一第二差動輸入單 元,該偏移電壓保持單元連接至該第三對電晶體之二閘 極並用以保持該偏移電壓,該方法包含下列步驟: 藉由將該第二對電晶體其中之一電晶體的一閘極 連接至該第二對電晶體中之另一個電晶體的一閘極,以 及將該第三對電晶體其中之一電晶體的一閘極連接至 該輸入端子,而以該偏移電壓保持單元來保持該偏移電 20 壓;以及 藉由將該第二對電晶體其中之該一電晶體的該閘 極連接至該輸入端子,並將該第三對電晶體其中之該一 電晶體的該閘極與該輸入端子中斷連接,以根據所保持 的該偏移電壓於該第三對電晶體之該等二閘極間產生 24 1303516 ^ττττη^ 年月日修正替換頁 一電位差,而來消除該偏移電壓。 7·如申凊專利範圍第6項之方法,其中該偏移電壓保持單 元包括連接於該第三對電晶體之該等閘極間的一電容 器,而上述保持該偏移電壓之步驟包括以該電容器來保 持該偏移電壓。 8· —種用以消除運算放大器之輸出電壓衍生的偏移電壓 之方法,其中該運算放大器包括一第一輸入端子 第 10 15 20 •輸入端子 並用於將輸出電壓輸出的—輸出端子、—運算放大器電 路、-偏移調整電路、以及—偏移電壓保持單元,二運 算放大器電路設置有具有—第―對電日日日體之一電χ流 t以及具有連接至該電流鏡之—第二對電晶體的—第 =動輸人早^該偏移調整電路設置有具有連接至該 電流鏡之一第三對電晶體的一第二差動輪偏 移電㈣持單元連接至該第三對電晶體之 2 以簡該偏移電厂堅,該方法包含有下列步驟並用 藉由將該第二對電晶體其令之一電 連接至該第二對電晶體中〜的—閉極 及將該第三對電晶體之 1電晶體的1極,以 聪之—閉極分別連接 =及端子,該偏移電一來保持該偏= 藉由將該第二對電晶體其中之7 一 “ 極連接至該第一輸入端子,並將_:=該開 極和該等第-與第二輪入 叾曰曰體之二間 斷連接,以根據所保持 第一與第二輸入端子其中之一 25 cp7 γ lx 萃对曰修正替換頁 1303516 的該偏移電壓於該第三對電晶體之該等二閘極間產生 一電位差,而來消除該偏移電壓。
10 15
9.如申請專利範圍第8項之方法,其中該偏移電壓保持單 元包括連接於該第三對電晶體中之第一個電晶體和一 參考電位電源供應器之間的一第一電容器,以及連接於 該第三對電晶體中之第二個電晶體和該參考電位電源 供應器之間的一第二電容器,其中上述保持該偏移電壓 之步驟包括以該等第一與第二電容器來保持該偏移電 壓。 10·如申請專利範圍第8項之方法,其中該偏移電壓保持單 元包括連接於該第三對電晶體的該等閘極間之一第一 電容器、連接於該第三對電晶體中之第一個電晶體和一 參考電位電源供應器之間的一第二電容器、以及連接於 該第三對電晶體中之第二個電晶體和該參考電位電源 供應器之一第三電容器,其中上述保持該偏移電壓之步 驟包括以該等第一、第二、與第三電容器來保持該偏移 電壓。 26 1303516 七、指定代表圖·· (一) 本案指定代表圖為:第(2 )圖。 (二) 本代表圖之元件符號簡單說明: 10.. .反向放大器電路 11.. .運算放大器 21.. .運算放大器電路 22.. .偏移調整電路 31…第一差動輸入單元 32.. .電流鏡 33…輸出單元 34、35、42…定電流供應 41…第二差動輸入單元 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
TW094129867A 2005-03-09 2005-08-31 Operational amplifier and method for canceling offset voltage of operational amplifier TWI303516B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005065686A JP4188931B2 (ja) 2005-03-09 2005-03-09 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法

Publications (2)

Publication Number Publication Date
TW200633369A TW200633369A (en) 2006-09-16
TWI303516B true TWI303516B (en) 2008-11-21

Family

ID=36970180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094129867A TWI303516B (en) 2005-03-09 2005-08-31 Operational amplifier and method for canceling offset voltage of operational amplifier

Country Status (3)

Country Link
US (2) US7253679B2 (zh)
JP (1) JP4188931B2 (zh)
TW (1) TWI303516B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743896B (zh) * 2020-07-21 2021-10-21 瑞昱半導體股份有限公司 應用在多個電源域的電路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701960B2 (ja) * 2005-09-26 2011-06-15 日本電気株式会社 差動増幅器とデジタル・アナログ変換器並びに表示装置
JP5017871B2 (ja) * 2006-02-02 2012-09-05 日本電気株式会社 差動増幅器及びデジタルアナログ変換器
JP4821364B2 (ja) * 2006-02-24 2011-11-24 日本電気株式会社 オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法
JP4797734B2 (ja) * 2006-03-23 2011-10-19 日本電気株式会社 差動増幅器とデジタル・アナログ変換器、並びに表示装置
JP5226248B2 (ja) * 2006-08-02 2013-07-03 ルネサスエレクトロニクス株式会社 温度検出回路及び半導体装置
US7695085B2 (en) * 2007-09-17 2010-04-13 Finisar Corporation Variable gain amplifier having variable gain DC offset loop
FR2946201A1 (fr) 2009-05-29 2010-12-03 St Ericsson Grenoble Sas Annulation d'offset pour amplificateur audio
TWI722545B (zh) 2013-03-15 2021-03-21 日商半導體能源研究所股份有限公司 半導體裝置
JP5982510B2 (ja) * 2015-02-09 2016-08-31 力晶科技股▲ふん▼有限公司 電圧発生回路、レギュレータ回路、半導体記憶装置及び半導体装置
JP6981774B2 (ja) * 2017-05-09 2021-12-17 ラピスセミコンダクタ株式会社 スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置
US10084421B1 (en) * 2017-07-31 2018-09-25 Harman International Industries, Incorporated Plural feedback loops instrumentation folded cascode amplifier
US11176861B2 (en) * 2019-11-20 2021-11-16 Novatek Microelectronics Corp. Electronic device and display driver chip
CN110932728B (zh) * 2019-12-23 2024-05-10 北京百联长通科技有限公司 一种模数转换装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818353A (ja) 1994-07-05 1996-01-19 Fuji Electric Co Ltd 演算増幅回路
JP2001292041A (ja) 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
US6400219B1 (en) * 2000-08-16 2002-06-04 Texas Instruments Incorporated High-speed offset comparator
JP4629279B2 (ja) * 2001-08-17 2011-02-09 富士通セミコンダクター株式会社 オフセットキャンセル機能を有するオペアンプ
JP4068040B2 (ja) * 2003-10-10 2008-03-26 富士通株式会社 オペアンプ、ラインドライバおよび液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743896B (zh) * 2020-07-21 2021-10-21 瑞昱半導體股份有限公司 應用在多個電源域的電路

Also Published As

Publication number Publication date
US7253679B2 (en) 2007-08-07
US7368983B2 (en) 2008-05-06
JP2006253910A (ja) 2006-09-21
TW200633369A (en) 2006-09-16
US20080018394A1 (en) 2008-01-24
US20060202750A1 (en) 2006-09-14
JP4188931B2 (ja) 2008-12-03

Similar Documents

Publication Publication Date Title
TWI303516B (en) Operational amplifier and method for canceling offset voltage of operational amplifier
TWI379184B (en) Reference buffer circuits
EP2251977B1 (en) Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers
TWI327820B (en) Class ab rail-to-rail operational amplifier
US8174317B2 (en) Fully-differential amplifier circuit
TWI524663B (zh) 運算放大器及其驅動電路
JP2004523830A (ja) 負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路
JP2008067143A (ja) 差動増幅回路、サンプルホールド回路
TW201025840A (en) Operational amplifier
TWI223559B (en) Circuit for preventing shock sound
TW201012054A (en) Rail-to-rail operational amplifier capable of reducing current consumption
JP3626043B2 (ja) 演算増幅器
US6628148B2 (en) Sample and hold circuit having a single control signal
EP2933910A1 (en) A multiple output offset comparator
TW201115913A (en) Amplifier circuit with overshoot suppression
US7342443B2 (en) Operational amplifier
Falconi et al. Current-mode high-accuracy high-precision CMOS amplifiers
JP3827654B2 (ja) 演算増幅器
JP2010171718A (ja) 演算増幅器
EP2239833B1 (en) Charge pump circuit and semiconductor integrated circuit
TW201315141A (zh) 運算放大器電路結構
KR100544014B1 (ko) 직류 오프셋 전압을 제거할 수 있는 반도체 집적회로
JP3839779B2 (ja) 同相帰還回路
JP3534246B2 (ja) 半導体集積回路装置
JP2005328151A (ja) 増幅回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees