TWI743896B - 應用在多個電源域的電路 - Google Patents

應用在多個電源域的電路 Download PDF

Info

Publication number
TWI743896B
TWI743896B TW109124504A TW109124504A TWI743896B TW I743896 B TWI743896 B TW I743896B TW 109124504 A TW109124504 A TW 109124504A TW 109124504 A TW109124504 A TW 109124504A TW I743896 B TWI743896 B TW I743896B
Authority
TW
Taiwan
Prior art keywords
transistor
amplifier
supply voltage
circuit
voltage
Prior art date
Application number
TW109124504A
Other languages
English (en)
Other versions
TW202204907A (zh
Inventor
唐偉誠
高立龍
張家綾
林昇緯
王聖琮
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109124504A priority Critical patent/TWI743896B/zh
Priority to US17/329,164 priority patent/US11693474B2/en
Application granted granted Critical
Publication of TWI743896B publication Critical patent/TWI743896B/zh
Publication of TW202204907A publication Critical patent/TW202204907A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Amplifiers (AREA)

Abstract

本發明揭露一種用在多個電源域的電路，其包含有一第一放大器以及一第二放大器，其中該第一放大器接收一第一供應電壓，該第二放大器接收一第二供應電壓，且該第二放大器包含了一輸出級以及一開關電路。在該電路的操作中，該第一放大器接收一輸入訊號以產生一處理後輸入訊號，以及該第二放大器接收該處理後輸入訊號以產生一輸出訊號。此外，該輸出級包含有耦接於該第二供應電壓與一接地電壓之間的一第一電晶體以及一第二電晶體，且該開關電路選擇性地將該第一電晶體的基體連接到該第二供應電壓或一參考電壓。

Description

應用在多個電源域的電路
本發明係有關於應用在多個電源域的電路。
在跨電源域的類比電路中，當對應到其中一個電源域的電路區塊不需操作或是進入休眠狀態時，該電源域會停止產生供應電壓至電路區塊以節省功率消耗，然而，此時對應到其他電源域且仍然在進行操作的電路區塊可能會有漏電壓造成不預期額外電流流入休眠狀態的電路區塊。為了解決漏電壓產生之額外問題，先前技術可以透過在不同電路區塊之間加入開關元件，以阻斷電路區塊之間的訊傳輸路徑來避免，然而，由於不是每種電路區塊都適合這種處理方式，故如何提出一種可以有效降低應用在多個電源域之電路的漏電的方法是一種重要的課題。
因此，本發明的目的之一在於提出一種應用在多個電源域的電路，其可以在不需要阻斷電路區塊之間的訊傳輸路徑的情況下，仍然可以有效地避免不同電路區塊之間的漏電，以解決先前技術中的問題。
在本發明的一個實施例中，揭露了一種應用在多個電源域的電路， 其包含有一第一放大器以及一第二放大器，其中該第一放大器接收一第一供應電壓，該第二放大器接收一第二供應電壓，且該第二放大器包含了一輸出級以及一開關電路。在該電路的操作中，該第一放大器接收一輸入訊號以產生一處理後輸入訊號，以及該第二放大器接收該處理後輸入訊號以產生一輸出訊號。此外，該輸出級包含有耦接於該第二供應電壓與一接地電壓之間的一第一電晶體以及一第二電晶體，且該開關電路選擇性地將該第一電晶體的基體連接到該第二供應電壓或一參考電壓。
在本發明的另一個實施例中，揭露了包含一放大器的電路，其中該放大器包含有一輸出級以及一開關電路。該輸出級包含有一第一電晶體以及一第二電晶體，其中該第一電晶體耦接於一供應電壓以及一輸出端點之間，且該第二電晶體耦接於該輸出端點與一接地電壓之間；該開關電路用以選擇性地將該第一電晶體的基體連接到該供應電壓或是一參考電壓。
在本發明的一個實施例中，揭露了一種應用在多個電源域的電路，其包含有一第一放大器以及一第二放大器，其中該第一放大器接收一第一供應電壓，該第二放大器接收一第二供應電壓，且該第一放大器包含了一輸出級以及一開關電路。在該電路的操作中，該第一放大器接收一輸入訊號以產生一處理後輸入訊號，以及該第二放大器接收該處理後輸入訊號以產生一輸出訊號。此外，該輸出級包含有耦接於該第一供應電壓與一接地電壓之間的一第一電晶體以及一第二電晶體，且該開關電路選擇性地將該第一電晶體的基體連接到該第一供應電壓或一參考電壓。
100,400:電路
110,310,410:第一放大器
120,320,420:第二放大器
130:寄生二極體
200,500:偵測電路
302:第一電路區塊
304:第二電路區塊
510:比較器
520:反相器
AVDD1:第一供應電壓
AVDD2:第二供應電壓
DET:偵測結果
Figure 109124504-A0305-02-0012-14
:偵測結果的反相訊號
M1,M3:第一電晶體
M2,M4:第二電晶體
N1:端點
Nout:輸出端點
R1,R3,R4:電阻
R2,R6:回授電阻
R5:輸入電阻
SW1,SW2,SW3,SW4:開關
VCH,VCM,VCH’,VCM’:參考電壓
Vin:輸入訊號
Vin’:處理後輸入訊號
Vout:輸出訊號
第1A圖為根據本發明一實施例之應用在多個電源域之電路的示意圖。
第1B圖為第二供應電壓消失時第一電晶體造成漏電的示意圖。
第2圖為根據本發明一實施例之偵測電路的示意圖。
第3圖為根據本發明另一實施例之應用在多個電源域之電路的示意圖。
第4圖為根據本發明另一實施例之應用在多個電源域之電路的示意圖。
第5圖為根據本發明另一實施例之偵測電路的示意圖。
第1A圖為根據本發明一實施例之應用在多個電源域之電路100的示意圖。如第1A圖所示，電路100包含了一第一放大器110以及一第二放大器120，其中第一放大器110接收來自一第一電源域的一第一供應電壓AVDD1，且第二放大器120接收來自一第二電源域的一第二供應電壓AVDD2。在本實施例中，第二放大器120具有多個放大級以及一輸出級(第1A圖僅繪出與本發明相關的輸出級)，而該輸出級包含了一第一電晶體M1以及一第二電晶體M2，其中第一電晶體M1的源極耦接於第二供應電壓AVDD2、第一電晶體M1的汲極耦接於該輸出級或是第二放大器120的一輸出端點Nout、第二電晶體M2的汲極耦接於該輸出級或是第二放大器120的輸出端點Nout、且第二電晶體M2的源極耦接於一接地電壓。此外，第二放大器120具有耦接於輸入端點以及輸出端點Nout之間的一回授電路(以回授電阻R2表示)，且第二放大器120另包含了作為一開關電路的兩個開關SW1、SW2。
在電路100的操作中，第一放大器110接收一輸入訊號Vin並產生一處理後輸入訊號Vin’，且第二放大器120接收處理後輸入訊號Vin’以產生一輸出訊號Vout。在某些應用下，當電路100中對應到第二電源域的電路區塊進入休眠狀 態時，位於第一電源域的第一放大器110仍然需要運作而使得端點N1維持在一固定電壓值。由於端點N1具有固定電壓值，而該固定電壓值會透過電阻R1、回授電阻R2而使得第二放大器120的輸出端點Nout也會具有該固定電壓值，此時，因為第二供應電壓AVDD2消失，第一電晶體M1本身存在寄生二極體會導通造成第二供應電壓AVDD2抬升進而造成不預期的漏電，如第1B圖所示，寄生二極體130導致之漏電存在於第一電晶體M1所有操作區間(線性/飽和/截止區)。為了解決此一問題，本實施例提出了在第二放大器120額外設置開關SW1、SW2，以選擇性地將第一電晶體M1的基體(body)連接到第二供應電壓AVDD2或是一參考電壓VCH。
具體來說，在第一電源域以及第二電源域都正常供電的狀態下，開關SW1為導通狀態且開關SW2為未導通狀態，以使得第一電晶體M1的基體連接到第二供應電壓AVDD2，此時，電路100的運作方式為兩個習知的放大器，故詳細操作內容不贅述。另外，當電路100中對應到第二電源域的電路區塊進入休眠狀態，且位於第一電源域的第一放大器110持續運作以使得端點N1維持在固定電壓值時，開關SW1為未導通狀態且開關SW2為導通狀態，以使得第一電晶體M1的基體連接到參考電壓VCH，以使得第一電晶體M1的寄生二極體維持在逆偏的狀態，以避免第一電晶體M1有漏電的情形發生。在一實施例中，為了讓第一電晶體M1的寄生二極體維持在逆偏的狀態，參考電壓VCH的準位需要高於輸出端點Nout的電壓準位減去第一電晶體M1之寄生二極體的壓降值(例如，0.6~0.7V)，且參考電壓VCH可以由第一供應電壓AVDD1或是處理後輸入訊號Vin’的一共模電壓來產生(例如，透過分壓電路來對第一供應電壓AVDD1進行分壓以產生參考電壓VCH)。
自一實施例中，電路100可以另外包含一偵測電路，且該偵測電路用以偵測提供給第二放大器120的第二供應電壓AVDD2是否存在，以產生一偵測結果來控制開關SW1、SW2的開啟與關閉。具體來說，第2圖為根據本發明一實施例之偵測電路200的示意圖。如第2圖所示，偵測電路200可以是一個第一供應電壓AVDD1來進行供電的比較器，且用來比較第二供應電壓AVDD2是否高於一參考電壓VCM來產生偵測結果DET，其中參考電壓VCM可以由第一供應電壓AVDD1所產生。在本實施例中，當偵測結果DET指出該第二供應電壓存在時，偵測結果DET與其反相訊號
Figure 109124504-A0305-02-0007-9
控制開關SW1為導通狀態且開關SW2為未導通狀態，以將第一電晶體M1的基體連接到第二供應電壓AVDD2；以及當偵測結果DET指出第二供應電壓AVDD2不存在時，偵測結果DET與其反相訊號
Figure 109124504-A0305-02-0007-10
控制開關SW1為未導通狀態且開關SW2為導通狀態，以將第一電晶體M1的基體連接到參考電壓VCH。
在一實施例中，電路100可以應用在桌上型電腦、筆記型電腦、或是行動裝置內的音訊處理電路中，且輸入訊號Vin可以是來自一麥克風的聲音訊號。在一範例中，端點N1同時也會連接到音訊播放裝置的一個電路節點，因此，為了避免端點N1的電壓準位變化太大而造成爆音，第一放大器110會持續運作而使得端點N1具有固定的直流電壓準位，以避免第二電源域的電路區塊在休眠狀態與正常狀態在切換過程中造成端點N1的電壓準位變化過大，而本發明所提出之開關SW1、SW2可以有效地解決第二放大器120之漏電流問題，特別是在第一放大器110與第二放大器120之間的訊號傳輸路徑無法被完全阻斷的情形之下。
在一實施例中，電路100可以應用在具有可變電阻的可程式化放大器(Programmable Gain Amplifier，PGA)之中，其主要架構是在第一放大器110與第 二放大器120之間插入多個開關電阻。在總諧波失真(Total Harmonic Distortion，THD)的考量下，由於第一放大器110與第二放大器120不適合插入可以完全阻斷訊號路徑的開關元件，因此，本發明所提出之開關SW1、SW2可以有效地解決具有可變電阻的可程式化放大器之漏電流問題。
在實作上，第1A圖之第二放大器120可以具有差動輸入以及差動輸出，亦即第二放大器120可以具有兩組包含第一電晶體M1與第二電晶體M2的輸出級及對應的開關電路。
第1A圖所示的電路100係設置在一晶片中，而在其他的實施例中，第一電源域與一第二電源域的電路區塊可以分別位於不同的晶片內。舉例來說，參考第3圖所示之電路的示意圖，其包含了多個第一電路區塊302以及多個第二電路區塊304，其中第一電路區塊302與第二電路區塊304可以是連接至共同接點N1的不同晶片。在本實施例中，第一電路區塊302類似於第1A圖所示的第一放大器110，亦即包含了連接至第一供應電壓AVDD1的放大器310及相關的電阻R3、R4；而第二電路區塊304則類似於第1A圖所示的第二放大器120，亦即包含了連接至第二供應電壓AVDD2的放大器320、電阻R1與回授電阻R2。由於第一電路區塊302與第二電路區塊304的操作可分別參考第1A圖所示之第一放大器110以及第二放大器120，透過類似第1、2圖所示之實施例的架構，當第二供應電壓AVDD2消失時，也不會有自第一電路區塊302流入至第二電路區塊304的漏電壓，因此可以有效地節省消耗。
以上實施例所描述的是第二電源域的第二供應電壓AVDD2消失時的相關設計，然而，上述概念亦可應用在第一供應電壓AVDD1消失時的設計。具 體來說，第4圖為根據本發明另一實施例之應用在多個電源域之電路400的示意圖。如第4圖所示，電路400包含了一第一放大器410以及一第二放大器420，其中第一放大器410接收來自第一電源域的第一供應電壓AVDD1，且第二放大器420接收來自第二電源域的第二供應電壓AVDD2。在本實施例中，第一放大器410具有多個放大級以及一輸出級(第4圖僅繪出與本發明相關的輸出級)，而該輸出級包含了一第一電晶體M3以及一第二電晶體M4，其中第一電晶體M3的源極耦接於第一供應電壓AVDD1、第一電晶體M3的汲極耦接於該輸出級或是第一放大器410的一輸出端點Nout、第二電晶體M4的汲極耦接於該輸出級或是第一放大器410的輸出端點Nout、且第二電晶體M4的源極耦接於一接地電壓。此外，第一放大器410具有一輸入電阻R5，且具有耦接於輸入端點以及輸出端點Nout之間的一回授電路(以回授電阻R6表示)，且第一放大器410另包含了作為一開關電路的兩個開關SW3、SW4。
在電路400的操作中，第一放大器410接收一輸入訊號Vin並產生一處理後輸入訊號Vin’，且第二放大器420接收處理後輸入訊號Vin’以產生一輸出訊號Vout。在某些應用下，當電路400中對應到第一電源域的電路區塊進入休眠狀態時，位於第二電源域的第二放大器420仍然需要運作且第二放大器420的輸入端點要維持在一固定電壓值。由於第二放大器420的輸入端點具有固定電壓值，而該固定電壓值會使得第一放大器410的輸出端點Nout也會具有該固定電壓值，此時，因為第一供應電壓AVDD1消失，第一電晶體M3本身存在寄生二極體會導通造成第一供應電壓AVDD1抬升進而造成不預期的漏電。為了解決此一問題，本實施例提出了在第一放大器410額外設置開關SW3、SW4(位於第一放大器410與第二放大器420之間)，以選擇性地將第一電晶體M3的基體(body)連接到第一供應電壓AVDD1或是一參考電壓VCH’。
具體來說，在第一電源域以及第二電源域都正常供電的狀態下，開關SW3為導通狀態且開關SW4為未導通狀態，以使得第一電晶體M3的基體連接到第一供應電壓AVDD1，此時，電路400的運作方式為兩個習知的放大器，故詳細操作內容不贅述。另外，當電路400中對應到第一電源域的電路區塊進入休眠狀態，且第二放大器420的輸入端點維持在固定電壓值時，開關SW3為未導通狀態且開關SW4為導通狀態，以使得第一電晶體M3的基體連接到參考電壓VCH’，以使得第一電晶體M3的寄生二極體維持在逆偏的狀態，以避免第一電晶體M3有漏電的情形發生。在一實施例中，為了讓第一電晶體M3的寄生二極體維持在逆偏的狀態，參考電壓VCH’的準位需要高於輸出端點Nout的電壓準位減去第一電晶體M3之寄生二極體的壓降值(例如，0.6~0.7V)，且參考電壓VCH’可以由第二供應電壓AVDD2來產生(例如，透過分壓電路來對第二供應電壓AVDD2進行分壓以產生參考電壓VCH’)。
自一實施例中，電路400可以另外包含一偵測電路，且該偵測電路用以偵測提供給第一放大器410的第一供應電壓AVDD1是否存在，以產生一偵測結果來控制開關SW3、SW4的開啟與關閉。具體來說，第5圖為根據本發明另一實施例之偵測電路500的示意圖。如第5圖所示，偵測電路500包含了一比較器510以及一反相器520，其中比較器510由第二供應電壓AVDD2來進行供電，且比較器510用來比較第一供應電壓AVDD1是否高於參考電壓VCM’來產生偵測結果DET，其中參考電壓VCM’可以由第二供應電壓AVDD2所產生。在本實施例中，當偵測結果DET指出該第一供應電壓AVDD1存在時，偵測結果DET與其反相訊號
Figure 109124504-A0305-02-0010-11
控制開關SW3為導通狀態且開關SW4為未導通狀態，以將第一電晶體M3的基體連接到第一供應電壓AVDD1；以及當偵測結果DET指出第一供應電壓 AVDD1不存在時，偵測結果DET與其反相訊號
Figure 109124504-A0305-02-0011-12
控制開關SW3為未導通狀態且開關SW4為導通狀態，以將第一電晶體M3的基體連接到參考電壓VCH’。
在以上的實施例中，第1A圖與第2圖中主要描述第一電源域之第一供應電壓AVDD1會一直供應給第一放大器110，但是第二放大器120的第二供應電壓AVDD2有可能會消失，因此設計操作在第一電源域的開關SW2以避免第二放大器120在休眠狀態時仍然有漏電流；此外，第4圖與第5圖中主要描述第二電源域之第二供應電壓AVDD2會一直供應給第二放大器420，但是第一放大器410的第一供應電壓AVDD1有可能會消失，因此設計操作在第二電源域的開關SW4以避免第一放大器410在休眠狀態時仍然有漏電流。在另一實施例中，可以結合上述兩種實施例，以使得分屬於兩個電源域的放大器均可以避免在休眠時有漏電流產生，舉例來說，可以使用第4圖的第一放大器410(包含開關SW3、SW4)來實現第1圖的第一放大器110，或是使用第1圖的第二放大器120(包含開關SW1、SW2)來實現第4圖的第二放大器420，由於本領域技術人員在閱讀過以上實施例的內容之後應了解如何組合上述兩個實施例的內容，故細節不再贅述。
簡要歸納本發明，在本發明之應用在多個電源域的電路，透過當偵測第一/第二供應電壓消失時將輸出級之第一電晶體的基體連接到參考電壓，可以在不需要阻斷電路區塊之間的訊傳輸路徑的情況下，仍然有效地避免不同電路區塊之間的漏電，以解決先前技術中的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:電路
110:第一放大器
120:第二放大器
AVDD1:第一供應電壓
AVDD2:第二供應電壓
DET:偵測結果
Figure 109124504-A0305-02-0002-13
:偵測結果的反相訊號
M1:第一電晶體
M2:第二電晶體
N1:端點
Nout:輸出端點
R1:電阻
R2:回授電阻
SW1,SW2:開關
VCH:參考電壓
Vin:輸入訊號
Vin’:處理後輸入訊號
Vout:輸出訊號

Claims (10)

  1. 一種應用在多個電源域的電路，包含有：一第一放大器，用以接收一輸入訊號以產生一處理後輸入訊號，其中該第一放大器係接收來自一第一電源域的一第一供應電壓；以及一第二放大器，耦接於該第一放大器，用以接收該處理後輸入訊號以產生一輸出訊號，其中該第二放大器係接收來自一第二電源域的一第二供應電壓，且該第二放大器包含有：一輸出級，包含有一第一電晶體以及一第二電晶體，其中該第一電晶體耦接於該第二供應電壓以及一輸出端點之間，該第二電晶體耦接於該輸出端點與一接地電壓之間；以及一開關電路，用以選擇性地將該第一電晶體的基體(body)連接到該第二供應電壓或是一參考電壓。
  2. 如申請專利範圍第1項所述之電路，另包含有：一偵測電路，用以偵測提供給該第二放大器的該第二供應電壓是否存在，以產生一偵測結果；其中該開關電路根據該偵測結果以選擇性地將該第一電晶體的基體連接到該第二供應電壓或是該參考電壓。
  3. 如申請專利範圍第2項所述之電路，其中當該偵測結果指出該第二供應電壓存在時，該開關電路根據該偵測結果以將該第一電晶體的基體連接到該第二供應電壓；以及當該偵測結果指出該第二供應電壓不存在時，該開關電路根據該偵測結果以將該第一電晶體的基體連接到該參考電壓。
  4. 如申請專利範圍第3項所述之電路，其中該第二放大器另包含有：一回授電路，耦接於該第二放大器的一輸入端點以及該輸出端點之間；其中當該偵測結果指出該第二供應電壓不存在時，該第一放大器致能以使得該第二放大器的該輸入端點與該輸出端點維持在固定的電壓準位；以及該開關電路根據該偵測結果以將該第一電晶體的基體連接到該參考電壓，以使得該第一電晶體的寄生二極體維持在逆偏的狀態，以避免該第一電晶體有漏電流的情形發生。
  5. 如申請專利範圍第4項所述之電路，其中該參考電壓的準位高於該輸出端點的電壓準位減去該第一電晶體之寄生二極體的偏壓。
  6. 一種電路，包含有：一放大器，包含有：一輸出級，包含有一第一電晶體以及一第二電晶體，其中該第一電晶體耦接於一供應電壓以及一輸出端點之間，且該第二電晶體耦接於該輸出端點與一接地電壓之間；以及一開關電路，用以選擇性地將該第一電晶體的基體(body)連接到該供應電壓或是一參考電壓。
  7. 如申請專利範圍第6項所述之電路，其中該開關電路根據一偵測結果以選擇性地將該第一電晶體的基體連接到該供應電壓或是該參考電壓，且該偵測結果用以表示提供給該放大器的該供應電壓是否存在。
  8. 如申請專利範圍第7項所述之電路，其中當該偵測結果指出該供應電壓存在時，該開關電路根據該偵測結果以將該第一電晶體的基體連接到該供應電壓；以及當該偵測結果指出該供應電壓不存在時，該開關電路根據該偵測結果以將該第一電晶體的基體連接到該參考電壓。
  9. 一種應用在多個電源域的電路，包含有：一第一放大器，用以接收一輸入訊號以產生一處理後輸入訊號，其中該第一放大器係接收來自一第一電源域的一第一供應電壓；以及一第二放大器，耦接於該第一放大器，用以接收該處理後輸入訊號以產生一輸出訊號，其中該第二放大器係接收來自一第二電源域的一第二供應電壓，其中該第一放大器包含有：一輸出級，包含有一第一電晶體以及一第二電晶體，其中該第一電晶體耦接於該第一供應電壓以及一輸出端點之間，該第二電晶體耦接於該輸出端點與一接地電壓之間；以及一開關電路，用以選擇性地將該第一電晶體的基體(body)連接到該第一供應電壓或是一參考電壓。
  10. 如申請專利範圍第9項所述之電路，另包含有：一偵測電路，用以偵測提供給該第一放大器的該第一供應電壓是否存在，以產生一偵測結果；其中該開關電路根據該偵測結果以選擇性地將該第一電晶體的基體連接到該第一供應電壓或是該參考電壓。
TW109124504A 2020-07-21 2020-07-21 應用在多個電源域的電路 TWI743896B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109124504A TWI743896B (zh) 2020-07-21 2020-07-21 應用在多個電源域的電路
US17/329,164 US11693474B2 (en) 2020-07-21 2021-05-25 Circuitry applied to multiple power domains

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109124504A TWI743896B (zh) 2020-07-21 2020-07-21 應用在多個電源域的電路

Publications (2)

Publication Number Publication Date
TWI743896B true TWI743896B (zh) 2021-10-21
TW202204907A TW202204907A (zh) 2022-02-01

Family

ID=79688190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124504A TWI743896B (zh) 2020-07-21 2020-07-21 應用在多個電源域的電路

Country Status (2)

Country Link
US (1) US11693474B2 (zh)
TW (1) TWI743896B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060294399A1 (en) * 2005-06-22 2006-12-28 Fortemedia, Inc. Power distribution control circuit for multi-power domain electronic circuits
TWI303516B (en) * 2005-03-09 2008-11-21 Fujitsu Microelectronics Ltd Operational amplifier and method for canceling offset voltage of operational amplifier
US20110169808A1 (en) * 2008-09-05 2011-07-14 Silicon Works Co. Ltd Amplifier including dithering switch and display driving circuit using the amplifier
US9093896B2 (en) * 2012-02-24 2015-07-28 Novatek Microelectronics Corp. Multi-power domain operational amplifier and voltage generator using the same
TWI628528B (zh) * 2017-03-13 2018-07-01 盛群半導體股份有限公司 電壓產生器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786724A (en) * 1996-12-17 1998-07-28 Texas Instruments Incorporated Control of body effect in MOS transistors by switching source-to-body bias
TWI240480B (en) * 2004-06-23 2005-09-21 Anpec Electronics Corp Amplifier circuit with reduced pop during shutting off and method thereof
KR100817058B1 (ko) * 2006-09-05 2008-03-27 삼성전자주식회사 룩업 테이블을 이용한 바디 바이어싱 제어회로 및 이의바디 바이어싱 제어방법
US20090243392A1 (en) * 2008-03-27 2009-10-01 Sheng-Jui Huang Methods for shifting common mode between different power domains and apparatus thereof
KR102095856B1 (ko) * 2013-04-15 2020-04-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 바디 바이어스 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI303516B (en) * 2005-03-09 2008-11-21 Fujitsu Microelectronics Ltd Operational amplifier and method for canceling offset voltage of operational amplifier
US20060294399A1 (en) * 2005-06-22 2006-12-28 Fortemedia, Inc. Power distribution control circuit for multi-power domain electronic circuits
US20110169808A1 (en) * 2008-09-05 2011-07-14 Silicon Works Co. Ltd Amplifier including dithering switch and display driving circuit using the amplifier
US9093896B2 (en) * 2012-02-24 2015-07-28 Novatek Microelectronics Corp. Multi-power domain operational amplifier and voltage generator using the same
TWI628528B (zh) * 2017-03-13 2018-07-01 盛群半導體股份有限公司 電壓產生器

Also Published As

Publication number Publication date
TW202204907A (zh) 2022-02-01
US20220026979A1 (en) 2022-01-27
US11693474B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
US7365604B2 (en) RF amplifier with a bias boosting scheme
US7154334B2 (en) Common mode feedback circuit for fully differential two-stage operational amplifiers
US6791418B2 (en) Capacitor coupled dynamic bias boosting circuit for a power amplifier
US8031888B2 (en) Electronic apparatus having audio output units
US7330056B1 (en) Low power CMOS LVDS driver
US7372331B2 (en) Receiver circuit
TWI743896B (zh) 應用在多個電源域的電路
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
TWI694320B (zh) 使用多電源和增益提升技術之電壓調節器以及包含該電壓調節器的行動裝置
JPH0878975A (ja) コンパレータ回路
TWI661670B (zh) 線性放大器
CN114003079B (zh) 应用在多个电源域的电路
US6417733B1 (en) High output voltage swing class AB operational amplifier output stage
US6977543B2 (en) Biasing technique using thin and thick oxide transistors
TWI730822B (zh) 應用在多個電源域的電路
US7002413B2 (en) Voltage amplification circuit
US20090231039A1 (en) Differential amplifier
US20100098268A1 (en) High-voltage output amplifier for audio systems
JP2004064132A (ja) 演算増幅器
JPWO2003028210A1 (ja) 低消費電力の可変利得増幅器
US10965264B2 (en) Bias circuit for supplying a bias current to an RF power amplifier
US6137361A (en) Low power class A amplifier circuit
KR100430344B1 (ko) 바이어스 회로
JP2004274200A (ja) 差動増幅回路
JPH11273004A (ja) リードアンプ