TWI302058B - Power management for low-jitter phase-locked loop in portable application - Google Patents
Power management for low-jitter phase-locked loop in portable application Download PDFInfo
- Publication number
- TWI302058B TWI302058B TW094136105A TW94136105A TWI302058B TW I302058 B TWI302058 B TW I302058B TW 094136105 A TW094136105 A TW 094136105A TW 94136105 A TW94136105 A TW 94136105A TW I302058 B TWI302058 B TW I302058B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- switch
- charge pump
- current source
- coupled
- Prior art date
Links
- 238000007599 discharging Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Telephone Function (AREA)
Description
1302058 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種鎖相迴路,尤指一種具有 電源管理功能的低抖動鎖相迴路。 * . . . . ^ 【先前技術】 傳統以電荷幫浦(charge pump)為基礎鎖相迴路 (PLL) ’其實現方法如第1圖所示。通常在pll的頻率輸 出Fout會有一定的輸出抖動(jitter),在穩定的電源電 壓及無雜訊干擾的情況下,此一抖動的來源通常是來自於 PLL本身的charge pump所造成的電荷共享(charge sharing)效應。因為charge sharing會使得電壓控制震盪 器(voltage controlled oscillator,簡稱 VCO)的輸入端有 些許的突波(spike),這些高頻的突波經過低通濾波器 (low pass filter,簡稱LPF)後,會在VCO的控制輸入 端造成電壓些許的擾動,以致於VCO的輸出頻率會跟 著輸入控制電壓改變,形成輸出訊號的抖動。
Charge pump的組成主要為電流源(current sources) 和開關(switches),可由第2圖來說明charge sharing的效 應。由相位/頻率偵測器(phase / frequenCy detector,簡稱 PFD)的輸出控制charge pump,進而控制VCO的輸入 電壓是向上升高或者是下降。以圖中的PMOS電流源 202為例,造成charge sharing的現象主要是因為charge pump内的開關204在開路(open)時,電流源的輸出節點 5 1302058
Vbp上會有寄生電容,電容的電壓會被慢慢充電,直到 升高至電源電壓Vdd為止。當下個控制訊號叩欲將 charge pump的輸出提高時(up=i),此時開關導通的瞬間 被轉移的電荷,會比設計值多上一個多餘的電荷,這個多 餘的電荷即是寄生電容從上次開關開路後被充電的電 荷。這個多餘的電荷會造成VCO控制電壓Vc上升超 過預期的電壓,進而造成相位/頻率輸出超過預期,這個 超出的值會在之後的幾個周期修正回來彳但是下次修正時 由NMOS的電流源208及開關造成的 使得VCO的修正過低。如此週而復始,造威pLL的輸 出相位來回不停地上升下降,而造成輸出的抖動。 習知技術中,若要降低PLL輸出的jitter方法之一, 可在charge pump中加入電荷共享移除(charge shadng removal)電路,如第3圖所示。為了消除chafge sharing 的現象,在charge pump内加上一個運算放大器3〇2 (operation amplifier 或 output tmns_conductanCe amplifier,簡稱OTA),將VCO的控制電屢yc複製 至Vc’。當chargepump的開關304開路時(up=〇),另 一個反向的訊號將另一個互補的開關3〇6打開,使得vbp 的電壓維持幾乎不變’因而減少chargesharing的效應。 此方法可以有效的降低PLL輸出的jitter,但需要額外付 出OTA電路所消耗的功率。 此外,若要降低PLL輸出的jitter方法,亦可採用第 1302058 4圖之方法減低charge sharing造成的影響。當開關402 和404開路時,會使得另一互補開關4〇6與4〇8導通, 此時Vbp’與Vbn’將會維持在一個參考電壓。採用第4圖 的方法可以較第3圖的PLL降低電能的損耗,但是PLL 的jitter會較大。但是不論是採用第3圖或第4圖的方法 所做的PLL其電能消耗都比採用第2圖之傳統此批踩 pump所做成的PLL來得大。亦即在pll架構的考量上 是在power consumption和jitter上伯文取捨。 【發明内容】 本發明之目的之-在於提供一種具有電源管 理功能的鎖相迴路,該應用系統針對不同的情況 下,調整鎖相迴路的功率損耗,達到省電的效
減本發明之-實施例,係揭露_種電荷幫 浦(charge pump),其包含·· 一充放電電路包含一 充電電流源與一放電電流源,用來輪出一輸出電壓; 一電壓產生器,用來接收該輸出電壓,具有一輸出 端用以輸出一第一電壓到該充放電電路;一參^電 壓電路,產生一參考電壓到該充放電電路·一第—門 關,耦接於該充電電流源與該電壓產生残的仏山二 及該參考電壓電路之間;m輕接於^放電 電流源與該電壓產生器的輸出端及該參考電麗電 路之間;及一控制邏輯間,用來控制該第一開關與= 第二開關的操作。 X 7 1302058 【實施方式】 月少閱第5圖,第5圖為依據本發明具有電源管 理功能的鎖相迴路中電荷幫補500的示意圖。如第5圖所 不,該電荷幫浦500包含有一運算放大器電路5〇2 (operation ampiifjer 或 output trans-conductance amplifier ’簡稱OTA),用以複製電荷幫浦輸出電壓% 至Vc’ ;一充電電流源504,用以對Vc做充電;一放電電流 源506,用以對Vc做放電;第一開關508,用以控制充 電電流源504對Vc的充電;第二開關510,用以控制 放電電流源506對Vc的放電;第三開關512 ,用以 控制Vbp的電壓;第四開關514,用以控制乂1)11的 電壓;第三開關512和第四開關514構成一組互補開 關(complementary switch);第五開關516,用以選擇 ..· · . · · · . 要傳給Vbp的電壓;第六開關518,用以選擇要傳給 Vbn的電壓;圖中當第五開關516選擇至電阻R1 時,Vbp=I(504)xRl,因此可以調整第五開關516 的大小控制電阻R1的值來決定vbp的電壓值。同 理,Vbn的電壓值亦可由調整電阻R2的大小決定。 此外,該電荷幫浦還包含第一邏輯閘520和第一輸入 訊號up524,用以控制第一 5〇8和第三開關512;第二 邏輯522閘和第二输入訊號down526 ,用以控制第 二510和第四開關5丨4;第一電源控制訊號528 (Power controlA),用以決定是否要啟動低科動模式;第二電 8 1302058 源控制訊號530 (Power control B),用以控制第五 516和第六開關518以及控制OTA電路502的電源、。 請參閱第6圖,第6圖為本發明第一種功率消 耗模式(簡稱為正常模式)的等效示意圖,當第〜電 源控制訊號528啟動第一邏輯閘520和第二邏輯開 522,第二電源控制訊號530啟動0TA電路5〇2从 及第五516和第六開關518選擇至\^,的電壤訊 號,當電荷幫浦的up和down輸入訊號沒有動作 時,Vbp將經由第三512和第五開關516接至〇TA 電路的輸出Vc’,Vbn將經由第四514和第六開關 518接至OTA電路的輸出Vc’,使得Vbp和Vbn 的電壓能夠維持在Vc的電壓,以降低電荷共享的 <應發生,此模式的功率消耗最大,抖動量最小, 所以當系統對於抖動要求要很小的狀態下,則切換 至此正常模式操作。 請參閱第7圖,第7圖為本發明第二種功率消 耗模式(簡稱為低功率模式)的等效示意圖,當第一 電源控制訊號528啟動第一邏輯閘520和第二邏輯間 522 ’第二電源控制訊號530關閉OTA電路502以 及第五516和第六開關518分別選擇至一參考電 壓’該參考電壓可由電組R1和R2所產生,或由一 參考電壓產生電路所產生;當電荷幫浦的up和 d〇Wn輸入訊號沒有動作時,vbp將經由第三512 和第五開關516接至第一參考電位,Vbn將經由第 9 1302058 四514和第六開關518接至第二參考電位,此狀離、 下仍然有降低電荷共享的作用,此模式的功率消^ 比正常模式的功率消耗小,但抖動量較正常模式 大,所以當系統對於抖動要求要小,且功率也要省 的狀態下’則切換至此低功率模式操作。 請參閱第8圖,第8圖為本發明第三種功率消 耗模式(簡稱為傳統模式)的等效示意圖,當第一電 源控制訊號528關閉第一邏輯閘52〇和第二邏輯閘 522 ’第一電源控制訊號530關閉OTA電路502, 當電荷幫浦的up和down輸入訊號沒有動作時,
Vbp將被充電電流源504充至Vdd , Vfcn將被放電 電流源506放至Gnd,此時會有很大的電荷共享效 應發生在第一開關508和第二開關510上,造成 PLL有很大的抖動發生,此模式的功率消耗比正常 模式及低功率模式的功率消耗小,但抖動量比正常 模式及低功.率模式大,所以當系統可以容忍較大抖 動程度,及功率也要省的狀態下,則切換至此傳模 式操作。 以上所述僅為本發明之較佳實施例,凡依本發 明申請專利範圍所做之均等變化與修飾,皆應屬本 發明之涵蓋範圍。 【圖式簡單說明】 第1圖為-典型鎖相迴路之示n 1302058 第2圖為一典型電荷幫浦之示意圖。 第3圖為一典型電荷幫浦中加入電荷共享移除電 路。 第4圖為一典型電荷幫浦中加入消除電荷共享控 制電路。 第5圖為本發明之電荷幫浦的示意圖。 第6圖為本發明之電荷幫浦的正常模式示意圖。 第7圖為本發明之電荷幫浦的低功率模式示意圖。 第8圖為本發明之電荷幫浦的傳統模式示意圖。 【主要元件符號說明】 100 鎖相迴路 500 電荷幫浦 302、502 運算放大器 204、304、306、402、404、406、408、 508、510、512、514、516、518 開關 202、504 充電電流源 208 、 506 放電電流源 520、522 控制邏輯閘 528 第一電源控制訊號 530 第二電源控制訊號
Claims (1)
1302058 十、申請專利範圍: 1. 一種電荷幫浦(charge pump),其包含: 一充放電電路,包含一充電電流源與一放 電電流源,用來對該電荷幫浦之一輸出 端進行充電與放電,以輸出一輸出電壓; 一電壓產生器,耦接至該輸出端,用來依 據該輸出電壓以產生一第一電壓,其中 該第一電壓與該輸出電壓實質上相同; 一第一開關,耦接於該充電電流源,用來 依據一第一開關訊號以決定該充電電流 源之電流是否流過該第一開關; 一第二開關,耦接於該放電電流源,用來 依據一第二開關訊號以決定該放電電流 源之電流是否流過該第二開關;以及 一電壓選擇單元,耦接於該電壓產生器、 該第一開關與該第二開關之間,用來依 據一選擇控制訊號,選擇該第一電壓或 一第二電壓耦接至該第一開關或該第二 開關; 其中,該第一電壓之電壓值與該第二電壓 之電壓值不相同。 2·如申請專利範圍第1項所述之電荷幫浦, 其中該第二電壓係由該充電電流源之電流 12 1302058 流過一電阻所產生。 3·如申請專利範圍第1項所述之電荷幫浦, 其中該第二電壓係由該放電電流源之電流 流過一電阻所產生。 4·如申請專利範圍第1項所述之電荷幫浦, 還包括: 一控制邏輯閘,耦接於該第一開關以及該 第二開關,用來控制該第一開關與該第 二開關的操作。 5.如申請專利範圍第1項所述之電荷幫浦, 其中當該選擇控制訊號選擇該第二電壓至 該第一開關或該第二開關時,禁能該電壓 產生器。 6·如申請專利範圍第1項所述之電荷幫浦, 其中該選擇單元選擇該第一電壓時,該電 荷幫浦之功率消耗與該選擇單元選擇該第 二電壓時,該電荷幫浦之功率消耗不相同。 7.如申請專利範圍第1項所述之電荷幫浦, 其係設置於一鎖相迴路(PLL)中。 8·如申請專利範圍第1項所述之電荷幫浦, 其係設置於一延遲鎖住迴路(DLL)中。 9.如申請專利範圍第8項所述之電荷幫浦, 其中該電壓產生器係為一電壓隨耦器 (voltage follower) 〇 13 10·如申請專利範圍第1項所述之電荷幫浦, 其中該電壓產生器包括一運算放大器 (operation amplifier) 〇 11. 一種電荷幫浦(charge pump),其包含: 一充放電電路,包含一充電電流源與一放 電電流源,用來對該電荷幫浦之一輸出 端進行充電與放電,以輸出一輸出電 壓; 一第一電壓產生電路,用來依據該輸出電 壓,以產生一第一電壓,其中該第一電 壓與該輸出電壓實質上相同; 一第二電壓產生電路,用來產生一第二電 壓; 一第一開關,耦接於該充電電流源,用來 依據一第一開關訊號以決定該充電電 流源之電流是否流過該第一開關; 一第二開關,耦接於該放電電流源,用來 依據一第二開關訊號以決定該放電電 流源之電流是否流過該第二開關;以及 一電壓選擇單元,耦接於該第一電壓產生 電路、該第二電壓產生電路、該第一開 關與該第二開關之間,用來依據一選擇 控制訊號,選擇該第一電壓或該第二電 壓耦接至該第一開關或該第二開關; 1302058 其中,該第一電壓之電壓值與該第二電壓 之電壓值不相同。 12·如申請專利範圍第11項所述之電荷幫 浦,其中該第一電壓產生電路係為一電壓 隨搞器(voltage follower)。 13·如申請專利範圍第11項所述之電荷幫 浦,其中該第二電壓產生電路係為一電 阻,且該電阻耦接至一工作電壓。 14·如申請專利範圍第11項所述之電荷幫 浦,其係設置於一鏆相迴路(PLL)或一 延遲鎖住迴路(DLL)中。 15·如申請專利範圍第11項所述之電荷幫 浦,還包括: 一控制邏輯閘,耦接於該第一開關以及該 第二開關,用來控制該第一開關與該第 二開關的操作。 16·如申請專利範圍第11項所述之電荷幫 浦,其中當該選擇控制訊號選擇該第二電 壓至該第一開關或該第二開關時,禁能該 第一電壓產生電路。 15
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094136105A TWI302058B (en) | 2005-10-17 | 2005-10-17 | Power management for low-jitter phase-locked loop in portable application |
US11/580,828 US7446595B2 (en) | 2005-10-17 | 2006-10-16 | Charge pump circuit with power management |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094136105A TWI302058B (en) | 2005-10-17 | 2005-10-17 | Power management for low-jitter phase-locked loop in portable application |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200718021A TW200718021A (en) | 2007-05-01 |
TWI302058B true TWI302058B (en) | 2008-10-11 |
Family
ID=37984754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094136105A TWI302058B (en) | 2005-10-17 | 2005-10-17 | Power management for low-jitter phase-locked loop in portable application |
Country Status (2)
Country | Link |
---|---|
US (1) | US7446595B2 (zh) |
TW (1) | TWI302058B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100791072B1 (ko) * | 2006-07-18 | 2008-01-02 | 삼성전자주식회사 | 반도체 장치의 승압 전압 발생기 및 이를 이용한 반도체메모리 장치 |
KR100940622B1 (ko) * | 2007-06-25 | 2010-02-05 | 주식회사 동부하이텍 | 주파수 합성기 |
US8164369B2 (en) * | 2008-11-12 | 2012-04-24 | Qualcomm Incorporated | Techniques for minimizing control voltage noise due to charge pump leakage in phase locked loop circuits |
US8760203B1 (en) | 2013-05-01 | 2014-06-24 | Cypress Semiconductor Corporation | OTA based fast lock PLL |
US9509318B2 (en) * | 2015-03-13 | 2016-11-29 | Qualcomm Incorporated | Apparatuses, methods, and systems for glitch-free clock switching |
TWI645660B (zh) * | 2017-08-29 | 2018-12-21 | 盛群半導體股份有限公司 | 低電流低雜訊的電荷幫浦電路及頻率合成器 |
US10623007B1 (en) * | 2019-01-08 | 2020-04-14 | Apple Inc. | Energy-efficient charge pump design for phase-locked loops |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11127076A (ja) * | 1997-10-21 | 1999-05-11 | Matsushita Electric Ind Co Ltd | フェイズロックループ回路 |
US6181210B1 (en) * | 1998-09-21 | 2001-01-30 | Broadcom Corporation | Low offset and low glitch energy charge pump for PLL-based timing recovery systems |
US6278333B1 (en) * | 2000-02-29 | 2001-08-21 | Motorola, Inc. | Phase lock loop with dual state charge pump and method of operating the same |
US6611161B1 (en) * | 2001-11-06 | 2003-08-26 | National Semiconductor Corporation | Charge pump circuit for a high speed phase locked loop |
US6642759B1 (en) * | 2002-09-04 | 2003-11-04 | National Semiconductor Corporation | Charge pump using switched capacitors for phase-locked loop control and method of operation |
US6876238B1 (en) * | 2003-11-21 | 2005-04-05 | International Business Machines Corporation | Charge pump |
-
2005
- 2005-10-17 TW TW094136105A patent/TWI302058B/zh active
-
2006
- 2006-10-16 US US11/580,828 patent/US7446595B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070090864A1 (en) | 2007-04-26 |
US7446595B2 (en) | 2008-11-04 |
TW200718021A (en) | 2007-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6420914B1 (en) | Charge pump circuit having switching circuits for reducing leakage currents | |
US7292079B2 (en) | DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner | |
TWI302058B (en) | Power management for low-jitter phase-locked loop in portable application | |
US6844762B2 (en) | Capacitive charge pump | |
JP3119205B2 (ja) | Pll回路 | |
JP2007536799A (ja) | 低ジッタのスイッチドキャパシタ周波数シンセサイザのための制御信号の生成 | |
US20090009223A1 (en) | Pll circuit and semiconductor integrated device | |
US20100264964A1 (en) | Pll circuit | |
US7696834B2 (en) | Voltage controlled oscillator and method capable of reducing phase noise and jitter with startup gain | |
JP5218337B2 (ja) | チャージポンプ回路及びそれを用いるpll回路 | |
US8901974B2 (en) | Phase locked loop and method for operating the same | |
KR100840695B1 (ko) | 차지 펌프 없는 위상 고정 루프 및 이를 포함하는 집적회로 | |
JP2000134092A (ja) | 位相同期ループ回路および電圧制御型発振器 | |
KR100510504B1 (ko) | 차동 전하펌프 및 이를 구비하는 위상 동기 루프 | |
JP2002330067A (ja) | チャージポンプ回路および位相同期ループ回路 | |
TWI690141B (zh) | 電荷泵和鎖相環 | |
JP5799828B2 (ja) | 位相ロックループ回路 | |
JP2000059215A (ja) | 周波数シンセサイザ、マルチ―モジュラス周波数分周器及びチャ―ジポンプ回路 | |
JPWO2006129396A1 (ja) | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 | |
JP2008109452A (ja) | Pll回路 | |
JPWO2005008895A1 (ja) | チャージポンプ回路 | |
JP2003298414A (ja) | 半導体集積回路 | |
TWI657664B (zh) | 電路開關的二階段開關方法 | |
JP2007243274A (ja) | Pll回路 | |
JP4479435B2 (ja) | Pll回路 |