TWI301674B - Semiconductor package and its manufacturing method - Google Patents

Semiconductor package and its manufacturing method Download PDF

Info

Publication number
TWI301674B
TWI301674B TW94133230A TW94133230A TWI301674B TW I301674 B TWI301674 B TW I301674B TW 94133230 A TW94133230 A TW 94133230A TW 94133230 A TW94133230 A TW 94133230A TW I301674 B TWI301674 B TW I301674B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor package
package structure
edge
bumps
Prior art date
Application number
TW94133230A
Other languages
English (en)
Other versions
TW200713616A (en
Inventor
Chih Wen Ho
Original Assignee
Int Semiconductor Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Semiconductor Tech Ltd filed Critical Int Semiconductor Tech Ltd
Priority to TW94133230A priority Critical patent/TWI301674B/zh
Publication of TW200713616A publication Critical patent/TW200713616A/zh
Application granted granted Critical
Publication of TWI301674B publication Critical patent/TWI301674B/zh

Links

Landscapes

  • Wire Bonding (AREA)

Description

1301674 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種半導體封裝構造,特別係有關於 一種需要點塗底部填充膠之半導體覆晶晶片封裝構造。 【先前技術】 覆晶封裝技術是目前廣泛使用的半導體封裝技術,其 係在晶片之銲墊上形成凸塊,並以熱壓合、回銲或異方性 • 導電接合等技術接合一承載基板以縮短電傳遞路徑,大幅 提高了晶片的效能。但是最後之點塗底部填充膠 (underfilling)步驟中,底部填充膠内部氣泡之產生及其存 在位置則關係封裝產品之好壞,會影響產品之可靠度。 如第1圖所示’習知覆晶型態之半導體封裝構造1 〇〇 係主要包含一基板110、一凸塊化晶片12〇及一底部填充 膠130。該基板11〇係具有一上表面m,並具有複數個 連接塾112,該凸塊化晶片120係覆晶接合於該基板u〇 # 之該上表面111,該凸塊化晶片12〇係具有一主動面121 以及位在該主動面121上之複數個銲墊122,並包含有複 數個柱狀凸塊123,其中該些柱狀凸塊123係設置於該些 銲墊122上,該些柱狀凸塊123之頂面124係熱壓合接合 至該基板110之該些連接墊112,使該基板110之該些連 接墊112與該些柱狀凸塊123達到電性連接。如第2圖所 示,該底部填充膠130係點塗晝膠在該凸塊化晶片120之 主動面121之一邊緣121 a,並流入形成於該基板11 〇與該 凸塊化晶片120之間,該底部填充膠130則形成於該基板 6 1301674 110與該凸塊化晶片120之間,用以保護該些柱狀凸塊 123。請再參閱第2圖,通常該些柱狀凸塊123係具有複 數個平行側壁125,其係平行於該凸塊化晶片120之該邊 緣121a,然該底部填充膠130沿著底部填充膠流動方向 131流入時,受到該些柱狀凸塊123之阻擋,該底部填充 膠130之内部氣泡140會累積在該些柱狀凸塊123之平行 侧壁125,而使得產品之可靠度降低。 • 【發明内容】 本發明之主要目的係在於提供一種半導體封裝構造 及其製造方法,一凸塊化晶片係具有複數個柱狀凸塊 (pillar bumps),其中至少一柱狀凸塊之一頂面係具有一弧 線邊緣或一斜向邊緣,其係鄰近於該凸塊化晶片之一主動 面之一邊緣’藉由該頂面之該弧線邊緣或該斜向邊緣連接 之側壁’可防止該底部填充膠流佈至該基板與該凸塊化晶 片之間時’氣泡堆積於該些柱狀凸塊之侧壁,以利順利排 鲁 膠’可提高半導體封裝構造之可靠度。 本發明之次一目的係在於提供一種凸塊化晶片,複數 個柱狀凸塊係設置於一晶片主體之複數個銲墊上,其中至 少一柱狀凸塊之一頂面係具有一弧線邊緣或一斜向邊 緣’該頂面之該弧線邊緣或該斜向邊緣連接之側壁係鄰近 於該主動面之一邊緣,可使一底部填充膠流動順暢而不產 生氣泡堆積之現象。 依據本發明,一種半導體封裝構造主要包含一基板、 一凸塊化晶片以及一底部填充膠。該基板係具有複數個連 7 1301674 接墊,該凸塊化晶片係具有複數個柱狀凸塊,該些柱狀凸 塊係熱壓合接合至該些連接墊,該底部填充膠係形成於該 凸塊化晶片與該基板之間。其中,至少一柱狀凸塊之一頂 面係具有一弧線邊緣或一斜向邊緣,其係鄰近於該凸塊化 晶片之一主動面之一邊緣,以利該底部填充膠之流佈填 充。 【實施方式】 _ 請參閱第3圖,在本發明之一具體實施例中,一種半 導體封裝構造200主要包含一基板210、一凸塊化晶片220 以及一底部填充膠230。該基板210係具有一上表面211 及複數個連接墊212。在本實施例中,該基板21 〇係可為 COF(Chip-On-Film)電路薄膜,而該凸塊化晶片22〇之一曰 片主體係可為顯示器驅動晶片。該凸塊化晶片2 2 0係具有 一主動面221及位於該主動面221上之複數個辉塾222, 該些銲墊222上係設置有複數個柱狀凸塊223 ,例如金凸 _ 塊、銅凸塊或鋁凸塊,通常該些柱狀凸塊223係包含有金 (Au),通常該些柱狀凸塊223係為該顯示器驅動晶片之訊 號輸入電極(Input electrode),其數量與排列密度相對於該 顯示器驅動晶片在另一側之訊號輸出電極(〇utput electrode)來得少且疏,故該凸塊化晶片220鄰近於該些柱 狀凸塊223之一主動面邊緣221a可作為該底部填充膠23〇 之流入側,以利該底部填充膠230之快速流佈填充。將該 凸塊化晶片220以覆晶接合之方成設置於該基板2丨〇之該 上表面211,該些柱狀凸塊223以熱壓合接合方式連接至 8 1301674 該些連接墊212 ’例如共晶鍵合或銲接達到電性連接。其 中,如第4及5圖所示,該些柱狀凸塊223之該些頂面 係具有複數個弧線邊緣225,該些弧線邊緣225係鄰近於 該凸塊化晶片220之該主動面221之該邊緣221a,例如該 些柱狀凸塊223之該些頂面224係可為橢圓形。在本實施 例中’該橢圓形之頂面224係具有一長軸與一短軸,該短 軸係平行於該主動面221之該邊緣221a。該邊緣22la則 φ 為該凸塊化晶片220用以點塗畫膠之對應平行邊緣。該底 部填充膠230係由該凸塊化晶片22〇之該主動面221之該 邊緣221 a流入。在本實施例中,該邊緣22! a係為一矩形 之一較長邊,以利該底部填充膠23〇之較短距離流佈填 充’使該底部填充膠230形成於該凸塊化晶片220與該基 板210之間。該底部填充膠23〇沿著底部填充膠流動方向 231流佈填充時,因該些頂面224之該些弧線邊緣225之 側壁226與其鄰近之該主動面221之該邊緣22 la為非平 _ 行,具有導排氣泡之功能,故該底部填充膠23 0之内部氣 泡不會受到該些柱狀凸塊223之側壁226阻擋,因而該底 部填充膠230可順利流入該基板21〇與該凸塊化晶片22〇 之間,不會造成氣泡之堆積。 此外,請參閱第6圖,在各種實施例中,在一凸塊化 晶片320上可設置各式不同形狀之柱狀凸塊31〇、41〇、51〇 或61 0 ’每一柱狀凸塊係具有至少一弧線邊緣或至少一斜 線邊緣’且該孤線邊緣或該斜線邊緣係鄰近於該凸塊化晶 片320之主動面之一邊緣321。例如在一實施例中,一柱 9 1301674 狀凸塊3 10之頂面係為菱形,其係具有兩斜向邊緣3丨i ; 或者一柱狀凸塊410之頂面係為膠囊形狀,其係具有一弧 線邊緣411 ;又或者,一柱狀凸塊5 10之頂面係為一多角 形,其係具有一平行邊緣512以及在該平行邊緣512兩側 之兩斜向邊緣511 ;或者,一柱狀凸塊610之頂面係為三 角形,其係具有兩斜向邊緣6 11,在上述實施例中,該些 柱狀凸塊310、510或61〇之該些斜向邊緣311、511或6^ _ 係非平行於該凸塊化晶片320之主動面之該邊緣321。 關於該半導體封裝構造200之製造方法,首先,提供 一具有複數個連接墊212之基板210 之後,熱壓合接合 一凸塊化晶片220之複數個柱狀凸塊223於該基板21〇之 該些連接墊212,其中至少一柱狀凸塊223之一頂面224 係具有一弧線邊緣225,其係鄰近於該凸塊化晶片22〇之 一主動面221之一邊緣221a。最後·,將一底部填充膠23〇 沿著該凸塊化晶片220之該主動面221之邊緣221a之外 • 側點塗晝膠於該基板21〇上,該底部填充膠230會流入填 充於該凸塊化晶片223與該基板210之間之間隙,由於該 頂面224之該弧線邊緣225之侧壁226具有導流防止氣泡 卡滯於侧壁之功效,可使該底部填充膠230沿著底部填充 膠流動方向231將氣泡順利地流佈排出,不會積存在該些 柱狀凸塊223之側壁226。 本發明之保護範圍當視後附之申請專利範圍所界定 者為準,任何熟知此項技藝者,在不脫離本發明之精神和 範圍内所作之任何變化與修改,均屬於本發明之保護範 10 1301674 圍 【圖式簡單說明】 第1圖··習知半導體封裝構造之截面示意圖。 第2圖:習知半導體封裝構造之凸塊化晶片之上視圖。 第3圖:依據本發明之一具體實施例,一種半導體封裝構 造之截面示意圖。
第4圖:依據本發明之一具體實施例,該半導體封裝構造 之凸塊化晶片之上視圖。 第5圖:依據本發明之一具體實施例,該凸塊化晶片之一 柱狀凸塊之立體示意圖。 第6圖:在不同具體實施例中,適用於本發明之半導體封 裝構造之凸塊化晶片之柱狀凸塊相對於晶片邊 緣之頂面變化示意圖。 【主要元件符號說明】 100 半導體封裝構造 110 基板 120 凸塊化晶片 122 銲墊 125 平行側壁 111上表面 112 連接塾 121主動面 121a邊緣 123 柱狀凸塊 124 頂面 130底部填充膠131底部填充膠流動方向 140 氣泡 200 半導體封裝構造 210 基板 211 上表面 220 凸塊化晶片 221 主動面 212 連接墊 2 21 a邊緣 1301674 222 銲墊 223 柱狀凸塊 224 頂 225 弧線邊緣 226 側壁 230 底部填充膠 231 底部填充膠流動方向 310 柱狀凸塊 311 斜向邊緣 320 凸塊化晶片 321 邊緣 410 柱狀Λ塊 411 弧線邊緣 510 柱狀凸塊 511 斜向邊緣 512 平行邊緣 610 柱狀凸塊 611 斜向邊緣 12

Claims (1)

1301674 案號 94133230 年 十、申請專利範圍:
1、一種半導體封裝構造,包含: 一基板,其係具有複數個連接墊; 一凸塊化晶片’其係具有複數個柱狀凸塊,該些枉狀 凸塊係熱壓合接合至該些連接墊;以及 一底部填充膠,其係形成於該凸塊化晶片與該基板之 間; φ 其中,至少一柱狀凸塊之一頂面係具有一弧線邊緣, 该頂面係為橢圓形且鄰近於該凸塊化晶片之一主動 面之一邊緣,以利該底部填充膠之流佈填充。 2、 如申請專利範圍第1項所述之半導體封裝構造,其中 該些柱狀凸塊係包含金(Al〇。 3、 如申凊專利範圍第丨項所述之半導體封裝構造,其中 該凸塊化晶片係包含有一顯示器驅動晶片。 4、 如申4專利範圍第3項所述之半導體封裝構造,其中 修該些柱狀凸塊係為該顯示器驅動晶片之訊號輸入電 極0 5、 如申明專利範圍第丨項所述之半導體封裝構造,其中 該主動面之該邊緣係$ 一矩形之較長彡,以供該底部 填充膠流入。 6、 如申請專利範圍第丨項所述之半導體封裝構造,其中 該基板係為COF(Chip-On-Film)電路薄膜。 7、 一種半導體封裝構造之製造方法,包含·· 提供一基板,該基板係具有複數個連接墊,· 13 ♦ 1301674 案號 94133230
熱壓合接合一凸塊化晶片之複數個柱狀凸塊於該基 板之該些連接墊,其中至少一柱狀凸塊係具有一頂面 及一側壁,該頂面係具有一弧線邊緣,該頂面係為擴 圓形且鄰近於該凸塊化晶片之一主動面之一邊緣;以 及 形成一底部填充膠於該凸塊化晶片與該基板之間,藉 由該頂面之該弧線邊緣連接之側壁,以利該底部填充 膠之流佈填充。 8、 如申請專利範圍第7項所述之半導體封裝構造之製造 方法’其中該些柱狀凸塊係包含金(Au)。 9、 如申請專利範圍第7項所述之半導體封裝構造之製造 方法’其中該凸塊化晶片係包含一顯示器驅動晶片。 10、如申請專利範圍第9項所述之半導體封裝構造之製造 方法,其中該些柱狀凸塊係為該顯示器驅動晶片之訊 號輸入電極。 • 丨1、如申請專利範圍第7項所述之半導體封裝構造之製造 方法,其中該基板係為COF(Chip-〇n_Film)電路薄膜。 12、 一種凸塊化晶片,包含·· 一晶片主體,其係具有一主動面以及一背面,該主動 面係形成有複數個銲墊;以及 複數個柱狀凸塊,其係設置於該晶片主體之該些銲墊 上’其中至少一柱狀凸塊之一頂面係具有一弧線邊 緣,該頂面係為橢圓形且鄰近於該主動面之一邊緣。 13、 如申請專利範圍第12項所述之凸塊化晶片,其中該 14 ,1301674 案號 94133230 年 月料匕科,修和 14 15 16 17 18、 19、 20 > 21、 η、 橢圓形之頂面係具有一長軸與一短軸,該短軸係平行 於該主動面之該邊緣。 如申請專利範圍第丨2項所述之凸塊化晶片,其中該 晶片主體係為一顯示器驅動晶片。 如申請專利範圍第1 4項所述之凸塊化晶片,其中該 些柱狀凸塊係為該顯示器驅動晶片之訊號輸入電極。 如申請專利範圍第12或15項所述之凸塊化晶片,其 中該些柱狀凸塊係包含金(Au)。 一種凸塊化晶片,包含: 曰曰片主體’其係具有一主動面以及一背面,該主動 面係形成有複數個銲墊;以及 複數個柱狀凸塊,其係設置於該晶片主體之該些銲墊 上,其中至少一柱狀凸塊之一頂面係具有一斜向邊 緣’其係鄰近於該主動面之一邊緣。 如申請專利範圍第1 7項所述之凸塊化晶片,其中該 些柱狀凸塊之該頂面係為三角形、菱形、多角形。 如申請專利範圍第1 7項所述之凸塊化晶片,其中該 頂面之斜向邊緣係非平行於該主動面之該邊緣。 如申請專利範圍第1 7項所述之凸塊化晶片,其中該 晶片主體係為一顯示器驅動晶片。 如申請專利範圍第20項所述之凸塊化晶片,其中該 些柱狀凸塊係為該顯示器驅動晶片之訊號輸入電極。 如申請專利範圍第1 7或2 1項所述之凸塊化晶片,其 中該些柱狀凸塊係包含金(Au)。 15 年 月t畔吨鱗紙0正替痛:頁 ,1301674 - 案號 94133230 23、一種半導體封裝構造,包含 一基板,其係具有複數個連接墊; 一凸塊化晶片’其係具有複數個柱狀凸塊,該此柱狀 凸塊係熱壓合接合至該些連接墊;以及 一底部填充膠,其係形成於該凸塊化晶片與該基板之 間; 其中,至少一柱狀凸塊之一頂面係具有一斜向邊緣, _ 其係鄰近於該凸塊化晶片之一主動面之一邊緣,以利 該底部填充膠之流佈填充。 24、 如申請專利範圍第23項所述之半導體封裝構造,其 、中該些柱狀凸塊係包含金(Αι〇。 25、 如申請專利範圍第23項所述之半導體封裝構造,其 中该凸塊化晶片係包含有一顯示器驅動晶片。 26、 如申請專利範圍第23項所述之半導體封裝構造,其 中4主動面之该邊緣係為一矩形之較長邊,以供該底 # 部填充膠流入。 27、 如申請專利範圍第23項所述之半導體封裝構造,其 中該基板係為COF(ChiP-〇n-Film)電路薄膜。 28、 一種半導體封裝構造之製造方法,包含·· 提供一基板,該基板係具有複數個連接墊; 熱壓合接合一凸塊化晶片之複數個柱狀凸塊於該基 板之該些連接墊,其中至少一柱狀凸塊係具有一頂面 及側壁,该頂面係具有一斜向邊緣,其係鄰近於該 凸塊化晶片之一主動面之一邊緣;以及 16 13ο1674 案號94卿 年4獅糊姆)正觀 4·,一·,··.,,,..、“一·一 形成一底部填充膠於該凸塊化晶片與該基板之間,藉 由該頂面之該斜向邊緣連接之側壁,以利該底部填充 膠之流佈填充。 29、 如申請專利範圍第28項所述之半導體封裝構造之製 造方法’其中該些柱狀凸塊係包含金(Au)。 30、 如申請專利範圍第28項所述之半導體封裝構造之製 le方法,其中該凸塊化晶片係包含一顯示器驅動晶 ) ^ 〇 31如申叫專利範圍第28項所述之半導體封裝構造之製 造方法,其中該基板係為c〇F(Chip_〇n_Fiim)電路薄 膜0
17
TW94133230A 2005-09-23 2005-09-23 Semiconductor package and its manufacturing method TWI301674B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW94133230A TWI301674B (en) 2005-09-23 2005-09-23 Semiconductor package and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW94133230A TWI301674B (en) 2005-09-23 2005-09-23 Semiconductor package and its manufacturing method

Publications (2)

Publication Number Publication Date
TW200713616A TW200713616A (en) 2007-04-01
TWI301674B true TWI301674B (en) 2008-10-01

Family

ID=45070298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94133230A TWI301674B (en) 2005-09-23 2005-09-23 Semiconductor package and its manufacturing method

Country Status (1)

Country Link
TW (1) TWI301674B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5853429B2 (ja) * 2011-06-15 2016-02-09 株式会社大真空 電子部品用パッケージおよび圧電振動デバイス
US10068822B2 (en) * 2016-09-30 2018-09-04 Nanya Technology Corporation Semiconductor package and method for forming the same

Also Published As

Publication number Publication date
TW200713616A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
US6677674B2 (en) Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires
TWI470707B (zh) 佈線板及電子元件之安裝結構
JP2003007766A (ja) 半導体電子部品
US10607964B2 (en) Semiconductor device
TW201306202A (zh) 半導體封裝件及其製法
TWI236747B (en) Manufacturing process and structure for a flip-chip package
JP2004165283A (ja) 半導体装置
TWI469310B (zh) 覆晶堆疊封裝結構及其封裝方法
TWI301674B (en) Semiconductor package and its manufacturing method
TWI377662B (en) Multiple flip-chip package
JP2004039945A (ja) 電子デバイスおよびその製造方法
JP4435187B2 (ja) 積層型半導体装置
TWI231591B (en) Multi-chips stacked package
TWI321349B (en) Multi-chip stack package
TWI331379B (en) Back-to-back chip stacked device
JP2014160748A (ja) フリップチップ型半導体素子、半導体装置及びその製造方法
TW201225248A (en) TSV chip package and its packaging method
TW201209971A (en) Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
JP2004186213A (ja) 回路基板および半導体装置
TW200919595A (en) Method of manufacturing semiconductor device
TWI429041B (zh) 非陣列凸塊之覆晶接合方法與構造
TWI239609B (en) Method for manufacturing multi package module
TWI313924B (en) High frequency ic package for uniforming bump-bonding height and method for fabricating the same
TWI223421B (en) Structure of flip chip package
TWM406260U (en) Semiconductor package having arch supporting at sides of interposer