TWI298528B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI298528B
TWI298528B TW095100099A TW95100099A TWI298528B TW I298528 B TWI298528 B TW I298528B TW 095100099 A TW095100099 A TW 095100099A TW 95100099 A TW95100099 A TW 95100099A TW I298528 B TWI298528 B TW I298528B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
corner portion
angle
corner
view
Prior art date
Application number
TW095100099A
Other languages
English (en)
Other versions
TW200711071A (en
Inventor
Shinya Hirata
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200711071A publication Critical patent/TW200711071A/zh
Application granted granted Critical
Publication of TWI298528B publication Critical patent/TWI298528B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

1298528 九、發明說明: 【發明所屬之技術領域】 著裝封環的半導體裝置,該密封環係沿 【先前技術】 *内部件形成於其上之基板,且 似者。近來,丰莫辦:里成便執仃預定之操作、功能及其相 寸縮小,故内連地整合且電路元件及内連線尺 小時,内連線之Ρ且於二★有絲愈小的趨勢。當内連線之間距變 線及具有低_=緣=要_具有娜率之銅内連 現象期;阻抗增― 體裝置之-步驟中所L 2d、化。腐1虫並非在製造半導 間,由濕氣經由絕緣體裝置之產品期 ,成之密封二==常具: 稭由此密封環之裝置防止濕氣穿透進人至=成在基板上,以便 ,處由於所形成m拜導 ftr ^ 止失去裝置之角加強密封環之角隅部,以防 及2004-253773)。·如,見日本公開專利公開號細-338504
中,公開號2〇〇3_338504中所揭露之半導體裝置 ^封之㈣分更形成在密封環之角隅部中,以U 1298528 31開=日本公開專利公開號讓 ===== 裝置之角隅部上的應力分散。一輕角隅部,故可將 日本公開專利公開號2003侧〇4及 到密封#,it Ο#身具有的寬錢乎是岐。即,考;t 同‘其,於裝置的其他夂: 因此濕氣可經由絕緣内層穿I進入==2内層將受暴露’ •整合電路側 【發明内容】 密封ίί,其電體裝置’其包含:由金屬所組成之 寬度。ϋ _具有較密封環之其他部分更大 有顯較=度之角隅部的半導體裝置,將擁 隅部周圍樣時’可避免裝置中之密封環的角 =4、以便於改善整個裝置之硬度與強度。 置形成在1晶圓上。在形成積體 圓切割騎-^體謂的「後處理步驟」(如晶 部分尤其是角隅部易=矩科¥财置,故料财置之末端 、所心成之角隅部具有較大的寬度,因此,即使將過度 1298528 的負載施加至裝置關時失去基板及 寬度方向所視之角隅部的外部,不會^及=角隅,亦僅失去由 部的内部。因此,即使失去角隅部=方向所視之角隅 氣密性,祕止濕氣穿過進人到整 #由密封環之裝_保 =即且失去密封環之角隅部,仍可抑制 卩的強度。 濕氣牙過進入整合電 根據本發明之半導體裝置,改 ,即姐赫〜改善了松封環之_ 【實施方式】 此處現將描述本發明與其相關例 ^ 應了 Lm本發明之教示完成衫本^藝者 並不限於所示之例示性目的之實施例。例’且本發明 此後將敘述根據本發明之半導體裝 圖。w體裝置之模組平面視 參照圖1,此半導體裝置100包含由全屬 其__電路部.且係沿著矩 少形成密封環106之-角=ί 具具有大於始、封% 106之其他部分的寬度。 將此半導體裝置100稱為「半導體晶片」,且其在平面視圖中 、糸寻矩升y此處,矩形」係指所陳述之直角四邊形。參照圖2, 半導體裝置包含··由矽所組成之基板1〇4、位於此基板1(μ'上之複 數個絕緣内層110、埋於絕緣内層11〇中之導電層112。在此實施 例中,總共形成10層導電層112。最下層之導電層112在積體電 f部102中形成接觸窗插塞,且該導電層112由鎢所組成。其他 導電層112為銅所組成,其中内連線層n2a及介層窗插塞層U2t 1298528 父替堆疊。並且,由鋁所組成之焊墊係設置在最上層絕緣内層 的上側。聚亞醯胺覆蓋層114覆蓋置於嬋墊之上侧上之裝置 表面。 建立不同元件間之連接的導電層112,在積體電路部1〇2之周 圍延伸,且用由低介電係數膜所組成之絕緣内層110填滿介於内^ 連線,的間隙。低介電係數膜可為例如:sic膜、氫化之聚矽氧烷 ,、氫化之甲基聚矽氧烷膜、使上述之膜多孔化所獲得之膜,^ 二相巧者。低介電係數膜亦可為有機聚合物。參照圖丨,呈矩开/ 狁封環106係形成於積體電路部1〇2之外侧上。 乂 鮮形成在基板上之密封賴部分透視概圖,其中聚亞酿 月女覆盍層及絕緣内層未示出。 的= ’密封環106具有導電層112,該導電層以上下之方 =連==成,且在上下之方向延伸通過絕緣内層⑽而呈辦。 :窗在積體電路部搬中對應至内連線層必/介 )。在此貫施例中,半導體裝置100由鎮 ^見圖 電路部102之導電層112及密封淨彳 * Ik,/、中積體 步驟所製造。 在封衣1〇6係同時經由單一且同樣之 參二、圖3’所形成之密封環的壁形部分在 f相同寬度方向尺寸。在此實施例t,密封向上具 連績地形成且相對應至積體電路部102中之電層112 所形成之密封環鹰的每一角^塾的紹層116。 其他部分更大的寬度。在此實施例中,每=,密封環106之 直角等邊三角形中,且如平面視二所⑽係形成在 ,。參照圖1,在平面視圖中密封環尤形之斜邊位於 封% 106具有在角隅部1〇8處向 内f角四邊形,且密 具有較大寬度的角隅部1〇8,且 内緣。即:所形成之 有角度之區間)’在平*視圖中“之該==¾ 1298528 ϋϊΞί’而所形成之其他區間具有直線形狀。在此實施例中, t圖中之所形成的每—角隅區間118具有約135。之角度。 ,’在所形成之每一具有較大寬度的角隅部ι〇8 之方式使其具有_,祕賴應至内連 命ί且;pi丨插基層112b之每一金屬層,使其在上下之方 i相^宽二向ΐ寸。此處在每一角隅部108處,形成具 有相接ΐ母一導電層112連續地形成義層116。 戶體裝置觸’在上職由聚碰胺覆蓋 ▲電路===猎由密封環之裝置可確保基板刚上之積 大宽裝置100’在密封環中所形成之具有較 ^寬度的角隅。卩108’將具有顯著改善 角隅部108之硬度及強度,者虚 更度及強度祕改善了 及密封環Κ)6時,可限“ 置而施加負載至基板⑽ 變形,故而改善了整個裝置之石==〇6的角隅部⑽周圍 1〇〇 ^ 圖4為每-半導體裝置受到切曰及 成於該裝置處。 沿著切割線12G切割晶圓,刀平面視圖。之後, 圓後,將每-半導體裝置藉由置分離。在切割晶 如封裝之步驟。在此類所謂「後處而加以傳送’進行 導體裝置1GG❹j所施加之衝^ ’經分離之矩形半 末(部分尤其為角隅部易變^及相似者’故半導體裝置1〇〇之 環酬,施加負载至密封 改善之硬度及強度,必可防止4 = = 108具有如上述經 並且,相較之下卿叙之角隅部108。 即使施加過量之負載至裝置,且"8$有較大之寬度。因此, 基板104,如圖5中所示僅生土 π袷封環106之角隅部108及 角隅部108之外部(如在寬度方向 Ϊ298528 所示),不會角隅部1〇8之内部。圖5顯示密封環1〇6在一狀態下 之部分透視概圖,其中失去密封環106之角隅部丨〇8,而聚亞醯胺 覆蓋層及絕緣内層未示出。因此,即使失去角隅部1⑽,藉由密封 環106之裝置仍可確保氣密性,故而防止濕氣穿透進入到整合電 路102側。這時,角隅部108之寬度愈大,則失去該角隅部時之 餘裕愈大。 並且,根據本發明之半導體裝置100,由於以金屬在上下之方 向上在基板上的整個表面上連績地構成角隅部,故可顯著地改 善角隅部108的強度。尤其在此實施例中,因絕緣内層11〇由具 有較低機械強度之低介電係數膜所構成,可補償在部分絕緣内^ 110之脆弱處。此處,雖然導電層H2形成在角隅108之整個表面 上,但其僅為粗糙之圖型,與積體電路部102比起來並不需高精 準度。因此,即使在角隅部1〇8處CMp稍微地將導電層112過磨, 並不會造成特別的不便。 並且 很據本叙明之半導體裝置,因所形成之角隅部108 ! ^補林-綱㈣姐 在上述之實施例中,顯示其中所有角隅部丨 κ,只要至少所形成之—角隅部 ,便可改善角隅部108周圍之硬度與強度。即:吾 隅;:之布局、在後處理步驟中施加負載至角 大寬度。之蝴 _,或可形成如圖7中所示具有聊 較大邊形之角隅部208日夺,角隅部纖之面賴 ’、失去角隅部2〇8時具有較大餘裕,因而提供具 1298528 有積體電路部102之氣密性的優點。 的角成:L7戶f示具有圓弧形區間318之内週圍表面 係數向週财向精姻絲,故橫剖面 區形區間318以形成角隅部之内週圍表"面。 ,及識別其他褒置之角隅部功能,因此在ΐ際 ;m:爷有奪助。圖8顯不一案例,其中識別圖型222、導電声 有而是/填滿絕緣内層。 之切除㈣㈣ 其他===:=理在 圖==技術來辨識每: 有導ΐί 彳少形成—導電層112蚁以替代不形成所 具有形成在角隅部之上部中的孔洞狀切除ί Τ 電i 222可具有任意形狀’及複數個未形成導 個i當A除區224(例如如圖9中所示)。圖9顯示將三 為 除區226形成在具有四邊形之角隅部細中的 在上述實施例中,内連線之導電層112為銅所構 缺 V電層112亦可為其他金屬所構成。此外,顯而易見:g立特 殊細微之結構及其相似物作適當地修改及變更。 ’、 及精不― 11 1298528 f圖式簡單說明j 的、優點及特徵由隨後之詳細說明及 圖】係顯示本發明之—眚尬μ 4 士、若 圖2為圖I沿著Α_Α線之橫體裝置之模組平面視圖。 胺覆的部分透視_ ’其中聚亞醢 圖4為每一半導體裝置 圖5顯示密封環在一狀熊]刀:彳則之晶圓部分平面視圖。 部,而聚涵胺覆蓋層及絕卩分透視概®,其巾失去角隅 圖6為顯示改良例之密封=曰,示出。、 圖7為顯示改良例之密封=#分平面視圖。 圖8為顯示改良例之g封二之部分平面視圖。 圖9為顯示改良例之宓之部分平面視圖。 *、%之部分平面視圖。 【元件符號說明】 100 :半導體裝置 1021積體電路部 ϊ〇4 :基板 106 :密封環 應:密封環之角隅部 110 ·絕緣内層 112 ··導電層 112a :内連線層 ··介層窗插塞層 I14 ··聚亞醯胺覆蓋声 116:鋁層 9 118 :角隅區間 120 :切割線 1298528 208 ··角隅部 222 :識別圖型 224、226 :切除區 308 ··角隅部 318 :圓弧形區間

Claims (1)

  1. I298528 十、申請專利範圍: L 一種半導體裝置,包含·· 裝詈Γΐί環,以金屬製成,其圍繞—積體電路部,且况英糾 展置之外緣形成於一基板上, 且名者矩形 分具環之至少-角隅部形成為較該密封環之其他部 ^如申請專利範圍第1項之半導體裝置,其中· 窗插電,連線層及介層 式俜中被形成為具有較大寬度的該角隅部,形成方 該以連線層及該介層窗插塞層之 3·如申請專利範圍第2項之半導體裝置,其中· 以識伽卩,形成有用 《如申請專利範圍第3項之半導體裝置, 隅部之上部的二、孔形切除區。 /申明專利範圍第4項之半導體裝置,其中: 所形成之具有較大寬度的角隅部, 滿、 6.如申請專利範圍第4項之半導體^面^固中中成机 的角畴,在平面·中成三角形。 •如申Μ專利範圍弟4項之半導體裝置,其中· 中具肅,w*s在平面視圖 8. 如申請專利範圍第5項之半導體裝置,其中: 圖中ΪΪΐ之具有較大農度的角隅部,其-内緣表面在 一平面視 區間,該角’間形成為具有大於直角之一角度。 9. 如申睛專利範圍第6項之半導體裝置,豆中: 所形成之具有較大寬度的角隅部,其—内緣表面在 一平面兢 14 1298528 圖中ία t t該角隅區間形成為具有A於直$之―角度e 利範圍第1項之料體裝置,其中: 中被形成為具有較大寬度的該角隅部,形成有用 μ减別a亥角隅部之一識別圖型。 ϋ口申請專利範圍第ι〇項之半_裝置,並中: 12=ΐ具有形成在該_ 心Λ申明專利辄圍第11項之半導體裝置,其中: 13 i 度的角隅部,在平面視圖中成四邊形。 13·如申#專利範圍第^項之半導體裝置,其中: 較:t〒的角隅部,在平面視圖中成三角形。 •申π專利耗圍苐1丨項之半導體裝置,其中: 中具ASiS,寬度的角隅部,其-内緣表面在平面視圖 15.如申請專利範圍第12項之半_裝置, 圖中3成ΐίίί大〒的角隅部’其-内緣表面在-恤 瓜如曱明專利靶圍弟13項之半導體裝置,1 F1中:成Ϊ具有較A寬度的角隅部’其—内緣表面在一平面視 ίΐ: 間’該角__成為具有大於直角之一角度。 17·如申睛專利範圍第1項之半導體裝置,其中: ,戶:形成之具有較大寬度的角隅部,其在平面視圖中成四邊 形,及 戶=成,具有較大寬度的馳部,其—崎表 平面視 圖中具有-角間’該__形成為具有大 角度t 18·如申請專利範圍第1項之半導體裝置,其中·· 所形成之具有較大見度的角隅部,其在平面 三角 形,及 所形成之具有較大寬度的角,其—内緣表〆平面視 圖中具有一角隅區間,該角隅區間形成為具有大於直角之一角度 1298528 19.如申請專利範圍第1項之半導體裝置,其中: 所形成之具有較大寬度的角隅部,其内緣表面在平面視圖中 具有一圓弧形區間。
    16
TW095100099A 2005-01-25 2006-01-02 Semiconductor device TWI298528B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005017483A JP2006210439A (ja) 2005-01-25 2005-01-25 半導体装置

Publications (2)

Publication Number Publication Date
TW200711071A TW200711071A (en) 2007-03-16
TWI298528B true TWI298528B (en) 2008-07-01

Family

ID=36695918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095100099A TWI298528B (en) 2005-01-25 2006-01-02 Semiconductor device

Country Status (4)

Country Link
US (1) US20060163720A1 (zh)
JP (1) JP2006210439A (zh)
KR (1) KR100674206B1 (zh)
TW (1) TWI298528B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
JP4776195B2 (ja) * 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2009081351A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8293581B2 (en) * 2009-02-18 2012-10-23 Globalfoundries Inc. Semiconductor chip with protective scribe structure
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
US8338917B2 (en) 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
US8373243B2 (en) * 2011-01-06 2013-02-12 Omnivision Technologies, Inc. Seal ring support for backside illuminated image sensor
JP5893287B2 (ja) * 2011-08-10 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置および基板
CN103703559B (zh) * 2012-07-27 2016-08-17 京瓷株式会社 配线基板及封装件、以及电子装置
EP3212417B1 (en) * 2014-10-30 2019-12-18 Hewlett-Packard Development Company, L.P. Fluid ejection device
JP2016178329A (ja) * 2016-05-26 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR20220009738A (ko) * 2020-07-16 2022-01-25 엘지이노텍 주식회사 이미지 센서 패키지 및 이를 포함하는 카메라 장치
KR20220028539A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522186B2 (ja) * 1993-10-15 1996-08-07 日本電気株式会社 半導体パッケ―ジ
JPH09116040A (ja) * 1995-10-20 1997-05-02 Toshiba Microelectron Corp 半導体装置用リードレス外囲器
KR20000000675A (ko) * 1998-06-02 2000-01-15 윤종용 전하결합소자 패키지
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
US6861754B2 (en) * 2003-07-25 2005-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with anchor type seal ring
JP2005129717A (ja) * 2003-10-23 2005-05-19 Renesas Technology Corp 半導体装置
US7265436B2 (en) * 2004-02-17 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Non-repeated and non-uniform width seal ring structure

Also Published As

Publication number Publication date
US20060163720A1 (en) 2006-07-27
TW200711071A (en) 2007-03-16
KR20060086276A (ko) 2006-07-31
JP2006210439A (ja) 2006-08-10
KR100674206B1 (ko) 2007-01-25

Similar Documents

Publication Publication Date Title
TWI298528B (en) Semiconductor device
CN108231694A (zh) 密封环结构及其形成方法
JP4630919B2 (ja) 半導体装置及びその製造方法
TWI320972B (en) Semiconductor device and manufacturing method thereof
JP2020509942A (ja) 接合構造物
TW526588B (en) Semiconductor device and method for manufacturing the same
JP2016195286A (ja) 半導体装置
US20090108404A1 (en) Semiconductor device
CN109903968A (zh) 线圈组件
US10541212B2 (en) Semiconductor arrangement with a sealing structure
JP2006229226A (ja) 集積回路を有する半導体装置
CN207800597U (zh) 半导体装置
US9508625B2 (en) Semiconductor die package with multiple mounting configurations
WO2020196754A1 (ja) 半導体装置
TWI256681B (en) Substrate having microstrip line structure, semiconductor device having microstrip line structure, and manufacturing method of substrate having microstrip line structure
TWI323932B (en) Semiconductor device
US8642456B2 (en) Implementing semiconductor signal-capable capacitors with deep trench and TSV technologies
JP4977848B2 (ja) 半導体素子のコンタクトプラグ及びその形成方法
JP2005123587A (ja) 半導体装置及びその製造方法
CN103715262B (zh) 半导体装置
TWI249831B (en) Chip type micro connector and method of packaging the sane
US20200006469A1 (en) Reduction of electric field enhanced moisture penetration by metal shielding
CN103855138A (zh) 半导体封装及其制造方法
TWI801962B (zh) 半導體裝置
JP2019033191A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees