TWI291711B - Substrate and manufacturing method therefor - Google Patents

Description

1291711 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關一種基板及其製造方法，而更明確地， 係有關一種內部具有一部分絕緣層之基板及一種其製造方 法。 【先前技術】 近年來，一具有一半導體層於一絕緣層之上的基板已 受到重視。此基板被稱爲絕緣體上半導體基板或絕緣體上 矽基板。後者基板係絕緣體上半導體基板之一種且具有由 矽所製之一半導體層。絕緣體上半導體基板及絕緣體上矽 基板均稱爲SOI基板。 作爲一種SOI基板，已提議一種基板，其具有半導體 層或Si層底下之一非於整個區域而係於部分區域中的絕 緣層。一相關技術係揭露於日本專利編號2 7 9 4 7 0 2 (半導 體裝置製造方法）中。日本專利編號2 7 9 4 7 0 2中之所揭露 之一種製造方法形成一 層於一作用爲第一基板之矽 基板上、形成一熱氧化物膜（Si02 )於η+層之上、並接 著移除熱氧化物膜之一不必要的部分。以此操作，熱氧化 物膜被部分地留在η +層上。之後，一磊晶層被生長於η + 層之一暴露部分上。此刻，一多晶矽層被形成於部分熱氧 化物膜之上。第一基板之主表面被硏磨以致其嘉晶及多晶 矽層具有相同高度。接著，第一基板之主表面側被接合至 第二基板，藉以獲得一最終基板。此最終基板具有一部分 -4- (2) 1291711 埋入的絕緣層（熱氧化物膜），於第一基板所構成之一部 分底下。一半導體裝置被形成於第一基板所構成之部分上

於日本專利編號2 794 702所揭露之製造方法中，欲形 成一裝置於其上之部分爲待製造之最終基板中的第一基板 本身，且厚度是極大的。爲此原因，最終基板難以發揮一 般S ΟI基板之優點。更明確地，由日本專利編號2 7 9 4 7 0 2 中所揭露之製造方法所獲得的基板無法充分地展現SOI基 板之優點，諸如低功率損耗、高速操作，等等。

日本專利編號2794702中所揭露之製造方法硏磨第— 基板’其中磊晶層及多晶矽層被結合於表面上，在接合第 一與第二基板之前。然而，對於藉由硏磨步驟所執行之第 一基板表面的平坦化有一限制。更明確地，假如硏磨條件 係設定於磊晶層，則多晶矽層之平坦化變得不良。另一方 面’假如硏磨條件係設定於多晶矽層，則磊晶層之平坦化 變得不良。此外，可能發生位準差異於磊晶層與多晶矽層 之間。 假如其中有嘉晶層與多晶砂層結合於表面上的第一基 板具有不良的表面平坦化，則於接合第一基板至第二基板 時可能發生不良的接合。此不良接合干擾了高品質裝置之 形成。 【發明內容】 本發明係根據上述考量而製造。本發明之一目的係確 -5- 1291711 (3) 保S Ο I基板之優點於一種具有部分絕緣層在半導體層底下 的基板。 本發明之另〜目的係透過接合兩基板之步驟以增進一 基板之品質。 依據本發明，提供一種基板製造方法，包含一形成一 第一基板之步驟，此基板具有一部分絕緣層於一半導體區 域之上及一半導體層於一由部分絕緣層所圍繞的區域和部 分絕緣層之上、一通過第一基板之一表面以植入離子至第 一基板中之步驟，以於一較部分絕緣層更深的位置形成一 分離層、一接合第二基板至第一基板之表面的步驟，以供 形成一接合的基板堆疊，其中係形成分離層、及於分離層 分裂接合基板堆疊之步驟。 依據本發明之一較佳實施例，本發明較佳地進一步包 含在接合第二基板至第一基板之前，一平坦化第一基板之 表面的步驟。 依據本發明之一較佳實施例，較佳地，於形成第一基 板t步驟中，一單晶半導體層被形成於其由部分絕緣層所 Η繞的區域上，及一非單晶半導體層被形成於部分絕緣層 之上。 依據本發明之一較佳實施例，半導體區域最好是包含 一藉由磊晶生長而形成於基板上之半導體層。 依據本發明之一較佳實施例，至少予以被接合至第一 基板之第二基板之一表面最好是包含一絕緣體。 依據本發明之一較佳實施例，此方法最好是進一步包 -6- 1291711 (4) 含在第一基板之整個表面形成一待被接合至第二基板之一 接合層的步驟。 依據本發明之一較佳實施例’此方法最好是在形成接 合層之步驟後及形成接合基板堆疊之步驟前，進一步包含 平坦化接合層之表面的步驟。 依據本發明之一較佳實施例，本發明最好是在形成第 一基板之步驟後及形成接合層之步驟前，進一步包含平坦 化第一基板之表面的步驟。 依據本發明之一較佳實施例，於形成接合層之步驟中 ’最好是形成一具有整個層表面爲實質上均勻結構之層， 當作接合層。 依據本發明之一較佳實施例，於形成接合層之步驟中 ’例如’一多晶半導體層、一非晶半導體層、或一絕緣層 最好是被形成爲接合層。假如一絕緣層被形成爲接合層， 則絕緣層最好是包含，例如，一氧化物膜。氧化物膜最好 是藉由，例如，CVD而形成。 依據本發明之一較佳實施例，形成第一基板之步驟最 好是包含一第一生長步驟，其生長一單晶半導體層於其由 部分絕緣層所圍繞的區域之上，在無任何層生長於部分絕 緣層上之條件下、及一第二生長步驟，其進一步生長一單 晶半導體層於單晶半導體層之上及生長一非單晶半導體層 於部分絕緣層之上。於第一生長步驟中，單晶半導體層最 好是被生長以具有較部分絕緣層之厚度更大的厚度。另一 方面，於第一生長步驟中，單晶半導體層最被生長以致其 -7- 1291711 (5) 待形成於後續第二生長步驟中之非單晶半導體層配適（fit )於部分絕緣層上之一區域中。 依據本發明之一較佳實施例，離子最好是包含，例如 ’氫離子及氦離子。 本發明之其他特徵及優點將從配合後附圖形之以下敘 述中變得淸楚明白，其中遍及其圖形之類似的參考數字係 指相同或類似的部分。 【實施方式】 將參考後附圖形以描述本發明之較佳實施例於下。 [第一實施例] 圖1 A至1 I係用以解釋依據本發明之第一實施例之一 種基板製造方法的視圖。於圖1 A所示之步驟中，備製一 單晶矽基板（晶種基板）1 1。作爲單晶矽基板1 1，可使 用一具有單晶矽之磊晶生長層於其表面上的基板。 於圖1B所示之步驟中，-作用爲絕緣層之Si02層 12被形成於單晶矽基板1 1之上。Si02層12可藉由，例. 如，熱氧化而形成。熱氧化可形成良好品質之一 Si 〇2層 〇 於圖1 C所示之步騾中，S i 0 2層1 2被圖案化以形成 —部分Si02層12a。一部分Si02層被界定爲一Si02層， 其被形成以致其單晶矽基板1 1或一底下半導體區域（例 如，假如一具有矽層於其表面上之基板被採用爲單晶矽基 -8 - 1291711 (6) 板11時之一磊晶生長矽層）被至少部分地暴露。Si 02層 1 2可藉由，例如，下列操作而被圖案化。在一遮罩材料 被形成於Si02層12上之後，遮罩材料係由微影術圖案化 (抗蝕劑塗敷、曝光、顯影、及蝕刻）以形成一開口。露 出於開口之底部之S i 02層1 2接著藉由，例如，反應離子 倉虫刻（R Ϊ E )而被蝕刻。 此步驟形成一第一基板1 〇，其具有部分S,i0.2層（絕 緣層）12a於單晶矽基板1 1。 取代圖1B及1 C中所示之步驟，例如，可採用一步 驟，其覆蓋餘了其中將形成有一遮罩圖案之部分Si02層 12a的區域以外之表面並僅形成部分Si02層12a於一露出 部分。 於圖1 D所示之步驟中，一單晶矽層（半導體層）1 3 係藉由磊晶生長法而被生長於第一基板10之部分Si02層 12a中的單晶矽基板（半導體區域）1 1之一暴露部分上。 此刻，一多晶矽層（非單晶半導體層）1 4可被形成於部 分絕緣層1 2 a上。於其多晶矽層1 4未被形成於部分絕緣 層1 2 a之上的情祝下，單晶矽層1 3可被生長於單晶矽基 板1 1之上。 通常，單晶矽層1 3及多晶矽層1 4之生長率不同，且 可能於單晶矽層1 3與多晶矽層1 4之間發生一位準差異。 三維圖案可個別地被形成於單晶矽層1 3及多晶矽層]4之 表面上。 於圖1 E中所示之步驟中，圖1 D中所示之第一基板 -9 - 1291711 . (7) 1 〇a的表面係藉由硏磨、磨光，等等，而被平坦化，藉以 形成一具有平坦表面之第一基板10b。 於圖1 F中所示之步驟中，例如氫離子或氦離子之離 子被植入於較第一基板l〇b之部分Si02層（絕緣層）12a 更深的位置，其通過第一基板1 〇b之表面，以形成一作用 爲分離層15之離子植入層，於一與部分Si02層12a及單 晶砂層1 3之下表面分隔的位置上。以此操作，於部分 Si 02層1 2a及單晶矽層1 3底下，原本單晶砂基板1 1之表 面部分被保留爲一單晶矽層1 6，分離層1 5係形成於單晶 矽層1 6底下’而原始單晶矽基板1 1之主部分（除了表面 部分之外的部分）被保留爲單晶矽部分1 1 a。此離子植入 步驟可被執行於圖1 E中所示之步驟之前。 於圖1 G中所示之步驟中，一第二基板（操縱基板） 20被接合至圖1F中所示之一第一基板i〇c的表面（其爲 單晶矽層1 3及多晶矽層丨4露出之表面）.，以形成一接合 基板堆疊3(Γ。一 Si 〇2層（絕緣層）可在接合之前，藉由 ，例如’熱氧化而被形成於第一基板1 〇之表面上。此刻 ’假如需要40(TC或以上之熱氧化步驟，則熱氧化步驟被 執行於離子植入步驟之前。作爲第二基板2 0，通常可使 用一單晶矽基板或者藉由形成一絕緣層（諸如S i Ο 2層） 於表面所獲得之一基板。然而，任何其他的基板，諸如一 絕緣基板（例如’一玻璃基板），可被採用爲第二基板 20 〇 於圖1 Η中所示之步驟中，接合基板堆疊3 〇係藉由 -10- 1291711 (8) 於分離層1 5切割接合基板堆疊3 0而被分裂爲兩基板。此 分裂可藉由退火所接合之基板堆疊3 0而被執行。另一方 面，分裂亦可藉由使用一流體而被執行。作爲使用一流體 之方法，最好是使用一種形成流體（液體或氣體）噴射並 將其注射至分離層1 5之方法、一種利用流體之靜態壓力 的方法，等等。於這些方法中，一種利用水以當作流體之 方法被稱爲水噴射方法。此外，分裂亦可藉由，例如，插 入一構件（諸如固體楔形物（w e d g e))至分離層1 5中而被 執行。 除了上述分裂方法之外，可採用一種磨光及硏磨方法 ，其中第一基板1 之背部表面（露出表面）被磨光並硏 磨以留下具有預定厚度之單晶矽層於絕緣層1 2a上。於此 情況下，分離層1 5無須被事先形成。 於圖1 I所示之步驟中，一留在第二基板2 0之一單晶 矽層1 6上的分離層1 5 b係使用一蝕刻劑等而被移除。此 刻，單晶矽層1 6可被使用爲一蝕刻擋止層。接著，基板 之表面可如所需藉由執行一平坦化步驟，諸如氫退火步驟 、硏磨步驟，等等，而被平坦化。 以上述方法，獲得如圖2中所示之一半導體基板（部 分SOI基板）40。圖2中所示之半導體基板40具有薄的 單晶矽層（第一半導體層）16於其表面上，及部分Si〇2 層（絕緣層）1 2 a與單晶矽層1 3 (第二半導體層）於單晶 矽層1 6之下。薄單晶矽層代表較一般半導體基板更薄的 層。爲了展現S 01基板之優點，單晶矽層（第一半導體層 - 11 - 1291711 Ο) )1 6之厚度最好是，例如，1 Ο Μ Π1或更小，而更理想的 是，5 nm 至 2 // m。 一具有來自半導體基板40之部分Si〇2層（絕緣層） 1 2 a以當作一埋入絕緣層的區域（S Ο I區域）4 1 .具有與一 SOI基板（其具有一埋入絕緣膜於整個區域上）之相同性 質。一不具來自半導體基板4 0之部分絕緣層1 2 a的區域 (非S 01區域）42 (亦即，一具有單晶矽層1 3.於單晶矽 層〗6底下之區域）具有與一般砂基板相同的性質。 假如一具有單晶矽之磊晶生長層於表面上的基板被使 用爲單晶矽基板1 1，則區域42具有與一具有磊晶矽層於 其表面上之矽基板實質上相同的性質。於此情況下，單晶 矽層1 3係一藉由磊晶生長所形成之層，其係使用藉由磊 晶生長所形成之單晶矽層1 6爲底下層。爲此原因，缺陷 幾乎不會發生於單晶砂層1 6與單晶矽層1 3之間。因此， 假如使用半導體基板40，即使當一具有較其欲形成於SOI 區域中之裝置更深的結構之裝置（例如，一溝槽電容）被 形成於非S 01區域中時，也可形成高品質的裝置。 可由此實施例所製造之半導體基板40有用於在SOI 區域4 1中形成一邏輯電路，並在非S 01區域4 2中形成一 DRAM，該DRAM具有一溝槽型電容。或者，半導體基板 4〇可用於在SOI區域41上，形成一 DRAM之記憶體胞電 晶體及邏輯電路，及於非S Ο I區域4 2中形成D R A Μ之一 記憶體胞電容。將提供其用以形成一 DRAM之半導體基 板40中的SOI及非SOI區域中的單晶矽層厚度之範例。 -12- 1291711 (10) 單晶矽層於s ΟI區具有約1 0 0 n m之厚度而其於非s ΟI區 域中具有約數 //m至10/im厚度。

當圖1 G中所示之步驟（接合步驟）前〜絕緣層2 ；[ 被形成於第一基板l〇c之表面上時，或者當一具有絕緣層 2 1於其表面上之基板被採用爲第二基板20時，最終獲得 如圖3中所示之一半導體基板50。圖3中所示之半導體 基板50具有部分絕緣層12a於單晶矽層（第〜半導體層 )1 6底下及完全絕緣層2 1鄰近部分絕緣層1 2 a且於其底 下或者與其隔離。於圖1D或1E所示之生長或平坦化步 驟中，假如製造條件被決定以致其部分絕緣層1 2a被暴露 於表面之上時，則完全絕緣層2 1被配置鄰近於部分絕緣 層1 2a且於其底下。一不具部分絕緣層1 2a之區域具有一 SOI層（於下文中被稱爲厚SOI區域），其厚度較一具有 部分絕緣層1 2 a之區域更厚。以此結構，即使一被形成於 不具部分絕緣層1 2 a之區域中的裝置也可介電地被隔離開 主體矽。 如上所述，可藉由離子植入以形成一分離層於第一基 板上；將第一與第二基板接合在一起，以形成一接合基板 堆疊；及接著於分離層分裂接合基板堆疊而製造一 S01基 板，其具有一部分絕緣層於內部及一薄S Ο I層於部分絕緣 層上。此一 SOI基板係透過分裂步驟而變薄，旦因而具有 與一般SOI基板實質上相同的性質。 [範例] ~ 13- 1291711 (11) 以下將描述本發明之第一實施例的較佳範例。 (範例1 ) 首先，備製一具有10至20Ω · cm之電阻率的第 型或η型單晶矽基板1 1 (此係相應於圖1 A中所示之 )。接著，一具有200 nm之厚度的Si〇2層12係藉 氧化等而被形成於基板1 1之表面上（此係相應於，圖： 所示之步驟）。在形成S i Ο 2層1 2以前，一單晶砂層 嘉晶地生長於基板 11之表面上。此一嘉晶層通常 3 00至4 00 nm之厚度。然而，磊晶層可被生長以具窄 nm或更小之厚度，或400 nm或更多之厚度。 一遮罩材料（最好是SiN等等）被沈積於Si02 ; 上而一抗蝕劑被進一步塗敷至其表面。這些材料被依 圖案化，以致一開口被形成於一非S0I區（或者一厚 區）中（此係相應於圖丨c中所示之步驟）。因爲此 係使用一種接合方法，其中第一基板與第二基板被接 一起’所以圖案化需被執行以形成一正常圖案之鏡像 假如一遮罩材料未被沈積於s i 〇 2層1 2上，則一 劑被塗敷至Si〇2層12且被圖案化以形成一抗蝕劑圖 接者’ S i 〇2層1 2被蝕刻通過抗蝕劑圖案之一開口以 地暴露單晶较基板1 1之表面。 另一方面’假如一遮罩材料被沈積於Si 02層12 ，則一抗蝕劑被塗敷至Si〇2層I 2且被圖案化以形成 蝕劑圖案。接^，遮罩材料被蝕刻通過抗蝕劑圖案之 一 P 步驟 由熱 B中 可被 具有 3 00 I 1 2 序地 SOI 範例 合在 〇 抗蝕 案。 部分 之上 一抗 一開 -14- 1291711 (12) 口，藉此執行遮罩材料之圖案化。s i 02層1 2被蝕刻通過 遮罩材料之一開口，直到單晶矽基板1 1之表面被暴露， 藉此執行Si 02層1 2之圖案化。此刻，抗蝕劑可如所需於 遮罩材料之圖案化以後及Si02層12之圖案化以前被移除 〇 當抗蝕劑及遮罩材料被移除時，則獲得一第一基板 1 0，其中單晶矽基板1 1之表面被部分地暴露。 藉由執行磊晶生長步驟，一單晶矽層1 3 .被形成於一 區域，其中單晶矽基板1 1之表面被暴露。同時，一多晶 矽層14被形成於一 Si02層12a上（此係相應於圖1D中 所示之步驟）。磊晶矽層1 3之厚度可適當地依據一最終 半導體基板所需之規格而被決定。例如，厚度可被設定於 5 " m 〇 接著，基板之表面係藉由硏磨而被平坦化（此係相應 於圖1 E中所示之步驟）。作爲硏磨步驟，可執行CMP。 爲了移除硏磨步驟中由硏磨所損傷的任何部分，可進一步 執行一淸潔步驟及/或鈾刻步驟.。 投射範圍被設定以致離子被植入於單晶矽基板1 1中 之一預定位置，而離子被植入一第一基板1 Ob通過表面（ 此係相應於圖1 F中所示之步驟）。以此操作，一作用爲 分離層之離子植入層15被形成爲微穴層或者一重摻雜層 。此離子植入步驟可藉由，例如，以3 6 0 keV及5 X 101( cnT2植入氫離子（H+)而執行，且此情況下之投射範圍爲 約3.3 # m。離子植入步驟可共同地被執行於多數基板， -15- 1291711 (13) 藉由非使用一般離子植入設備而使用一電漿設備。於此情 況中，H2 +離子可較H +離子更有效率。 分離備製之第一基板10c的表面及第二基板20的表 面被彼此覆蓋且接觸。之後，兩基板均接受3 00 °C之退火 1 0小時，以增加第一基板1 〇c與第二基板20之間的接合 強度（此係相應於圖1 G中所示之步驟）。以此操作，獲 得一接合基板堆疊3 0。此刻，藉由執行一預處理，諸如 在覆蓋之前對於第一及第二基板的N2或02電漿處理，則 接合強度可被增加。注意用以增加接合強度之退火並非必 要而可被省略。 假如氧化物膜被形成於第一基板1 0 C的表面與第二基 板2 0的表面之至少之一上，則一區域（其中係生長磊馮 矽層13 )變爲不是非SOI區域而是一厚SOI區域（參見 圖3 )。厚SOI區域中之矽膜的厚度可依據一最終半導體 基板所需的規格適當地被決定。例如，厚度可被設定於 1 0 // m ° 假如未形成如上所述之氧化物膜，則一沒有部分 Si02層之區域會不具有SOI結構，而係實質上具有與單 晶矽基板或磊晶矽基板相同的結構（當一具有磊晶矽層於 其表面上之基板被使用爲單晶矽基板時）（參見圖2)。 接合基板堆疊30被退火於400 υ Ϊ0小時，藉此自離 子植入層1 5分裂接合基板堆疊3 0 (此係相應於圖1 Η中 所示之步驟）。因此，多晶矽層]4、部分Si02層12a、 磊晶矽層1 3、一單晶矽層1 6及多孔矽層1 5之一部分1 5 b •16- 1291711 (14) (其被初始地形成於第一基板1 〇之側面上）被移動至第 二基板20之側面。僅有一多孔矽層15a被留存於第一基 板1 1 a之表面上。 於此分裂步驟中，除了退火，也可採用一種將一流體 (液體或氣體）注入或將一固體楔形物插入接合基板堆疊 30周邊之一凹陷部分（由兩基板10c及20之斜面部分所 形成的凹陷部分）的方法、一種供應機械力（諸如張力、 剪切力，等等）至接.合基板堆疊30之方法、一種供應超 音波至接合基板堆疊3 0之方法，等等。 此外，在構成接合基板堆疊之兩基板外，從第一基板 l〇c之背部表面至分離層15的一部分可藉由磨光、硏磨 、鈾刻等等加以移除，而不分裂接合基板堆疊。 其被移動至第二基板20之最上表面的分離層15b係 藉由硏磨（諸如CMP )或鈾刻而被移除，且同時，表面 被平坦化（此係相應於圖1 I中所示之步驟）。接著，可 執行一平坦化步驟，諸如氫退火。或者，氫退火也可在分 離層15b被部分地留下時執行。 以上述步驟，獲得一半導體基板，其具有厚度0.2 // m之單晶矽層1 6於部分絕緣層1 2 a上及單晶矽層1 3於 部分絕緣層1 2a中。當單晶矽層1 6之膜厚度被量測於涵 蓋表面之】〇 〇個點時，膜厚度之均勻度爲2 0 1 n m ± 5 nm ° 以穿透式電子顯微鏡之橫斷面的觀察顯示單晶矽層 1 6不具新的結晶缺陷並保持良好的結晶度。 -17- 1291711 (15) 一形成基板4 0之表面粗糙度被以原子力顯微鏡評估 。於50// m平方區域中之均方粗糙度爲約〇·2 llm，其係 同等於商業上可得之矽晶圓的均方粗糙度。 於上述製造方法中，可採用一含有（例如）SiGe、 GaAs、SiC、C等於其表面上之基板，以取代單晶矽基板 11。於此情況下，一待生長於基板之表面（部分絕緣層中 之區域）上的層可較佳地由與其底下層相同的材料所製。 作爲第二基板20，除了矽基板之外，可採用由（例 如）石英、藍賨石、陶瓷、碳、SiC等等所製之基板。 (範例2 ) 一具有溝槽電容之DRAM被形成於一半導體基板（ 其係由範例1中所示之方法所製造且具有圖2中所示之結 構）之非SOI區域中。其他含有一邏輯電路之裝置被形成 於S Ο I區域中。於微影術步驟中，曝光拍攝之整個區域係 落入一投影光學系統之深度的聚焦範圍內，且並未發生局 部失焦（由於基板之表面的不均勻所產生的失焦）。因爲. 一具有足夠厚度之單晶矽層被形成於一非SOI區域中，所 以於形成溝槽電容時並無困難發生。 上述半導體基板被有效地使用，以形成除了 DRAM 嵌入者之外的一積體電路。 [第二實施例] 圖4A至爲用以解釋一種依據本發明之第二實施例 - 18- 1291711 (16) 的基板製造方法之視圖。於圖4 A所示之步驟中，備製一 單晶砂基板（晶種基板）1 1 1。作爲單晶砂基板1 1 1 ’可 使用一具有單晶矽之磊晶生長層於其表面上的基板。 於圖4 B所示之步驟中，一作甩爲絕緣層之S i 0 2層 1 12被形成於單晶矽基板1 1 1之上。Si 02層1 12可藉由， 例如，熱氧化而形成。熱氧化可形成良好品質之一 Si02 層。 於圖4C所示之步驟中，Si 02層1 12被圖案化以形成 一部分Si02層1 1 2a。一部分Si〇2層被界定爲一 Si〇2層 ，其被形成以致其單晶矽基板1 Π或一底下半導體區域（ 例如，假如一具有矽層於其表面上之基板被採用爲單晶矽 基板1 1 1時，一磊晶生長矽層）被至少部分地暴露。Si02 層1 1 2可藉由，例如，下列操作而被圖案化。在一遮罩材 料被形成於Si02層1 12上之後，遮罩材料係由微影術圖 案化（抗蝕劑塗敷、曝光、顯影、及蝕刻）以形成一開口 。暴露於開口之底部之Si 02層1 12接著藉由，例如，反 應離子蝕刻（RIE )而被蝕刻。 此步驟形成一第一基板1 1 〇，其具有部分S i 0 2層（絕 緣層）1 1 2a於單晶矽基板1 1 1上。 除了圖4B及4C中所示之步驟，例如，也可採用一 步騾，其覆蓋除了將形成有一遮罩圖案之部分 Si 02層 112a的區域以外之表面5並僅形成部分Si〇2層112a於一 暴露部分。 於圖4D所示之步驟中，一單晶矽層（半導體層） -19- 1291711 (17) 1 1 3係藉由磊晶生長法而被生長於第一基板1 1 〇之部分 Si02層112a中的單晶矽基板（半導體區域）111之一暴 露部分上。此刻，一多晶矽層（非單晶半導體層）1 1 4可 被形成於部分絕緣層1 1 2 a上。單晶矽層1 1 3可被生長於 單晶矽基板1 1 1之上，於其多晶矽層1 1 4未被形成於部分 絕緣層1 1 2 a之上的情況下。 通常，單晶矽層1 1 3及多晶矽層1 1 4之生長率不同’ 且可能於單晶矽層1 1 3與多晶矽層1 1 4之間發生一位準差 異。三維圖案可個別地被形成於單晶矽層1 1 3及多晶矽層 1 1 4之表面上。 於圖4 E中所不之步驟中，一*待被接合至弟;一*基板之 接合層（第二層）11 5被形成於單晶矽層1 1 3及多晶矽層 1 14上，亦即，第一基板 1 1 Oa之整個表面。接合層最好 是具有一實質上均勻的結構（其可均勻地被硏磨之結構） 以協助後續平坦化步驟中之平坦化。接合層· 1 15可包含一 半導體層或者一由除了半導體材料以外之材料所製的層。 作爲接合層1 1 5，例如，最好是使用一多晶矽層、一非晶 矽層、一氧化物膜（例如，由CVD等所形成之Si 02層） 、PSG層、一 BPSG層，等等。假如欲形成Si02層爲接 合層1 15，則Si02層可由熱氧化而形成，但CVD是更理 想的。這是因爲熱氧化反應Si02層之表面形狀中的一底 下層之形狀，而CVD傾向易於使得底下層具有一更緩和 的階梯表面。 接合層115之形成可平坦化第一基板110b之表面。 -20- 1291711 (18) 此有助於後續接合步驟中，增加第一與第二 合強度及接合之輕易度。接合層1 1 5之形成 其最終作用爲一主動層之部分（單晶矽基板 分，亦即，將描述於後之單晶矽層1 1 6 )與 ，此第二基板將被接合至第一基板。 爲了增進第一基板ll〇b之表面的平坦 1 1 〇 a之表面（參見圖4 D )，其中單晶矽層 層1 1 4被結合，最好是在形成接合層n 5之 、磨光，等等而被平坦化。於此情況下，即 層1〗5之後未執行平坦化步驟，仍可獲得其 平坦度之第一基板。 圖 4F中所示之步驟（平坦化步驟） 110b之表面上的三維圖案不得忽略時所執 —基板1 1 0 b之表面係藉由硏磨、磨光，等 。以接合層1 1 5之此平坦化，則可進一步增 騾中之第一與第二基板之間的接合強度及接 於某些情況下，若無執行圖4E中所示 步驟且之後立即接合第一基板至第二基板， 一基板 1 10a之表面（其中單晶矽層1 13與 被結合）的平坦化步驟。更明確地，即使執 於第一基板Η 0 a之表面（其中單晶矽層1 1 1】4被結合），仍難以獲得良好的平坦度。 晶矽層1 1 3之平坦化步驟並不會使多晶矽層 的平坦度，而適於多晶矽層1 1 4之平坦化步 基板之間的接 亦有效地保持 1 1 1之表面部 第二基板分開 度，第一基板 1 1 3與多晶矽 前，藉由硏磨 使在形成接合 具有良好表面 係當第一基板 行的步驟。第 等而被平坦化 加後續接合步 合的輕易度。 之接合層形成 則不宜執行第 多晶矽層1 1 4 行平坦化步驟 3與多晶矽層 例如，適於單 1 1 4產生良好 驟並不會使單 - 21 - 1291711 (19) 晶砂層1 1 3產生良好的平坦度。此外，可能發生一位準差 異於單晶矽層1 1 3與多晶矽層1 1 4之間。 於圖4G所示之步驟中，離子（諸如氫離子或氦離子 )被植入於較部分S i 〇2層1 1 2 a更深的位置，通過第一基 板1 10c之表面，以形成一作用爲分離層丨16之離子植入 層於部分S i Ο2層1 1 2 a及單晶矽層1 1 3之下表面底下且與 其隔離的位置。以此操作，於Si Ο 2層1 1 2及單晶矽層1 1 3 底下，原始單晶矽基板1 1 1之表面部分被留下爲一單晶矽 層1 1 7，分離層11 6被形成於單晶矽層1 1 7底下，且原始 單晶矽基板1 1 1之主要部分（除了表面部分以外的部分） 被留下爲單晶矽部分1 1 1 a。此離子植入步驟可被執行於 圖4F所示之步驟以前。 於圖4 Η所示之步驟中，一第二基板（操縱基板） 120被接合至圖4G所示之第一基板ii〇d的一接合層115a ，以形成一接合基底堆疊1 3 0。一 S i 0 2層（絕緣層）可在 接合之前（藉由例如，熱氧化）而進一步被形成於第一基 板ll〇d之表面上（除了其中接合層115包含諸如si〇2層 之一絕緣膜的情況以外）。此刻，假如需要一熱氧化步驟 於4 0 0 °C或以上，則在離子植入步驟之前執行熱氧化步驟 。作爲第二基板1 20，可典型地使用一單晶矽基板或藉由 形成一諸如Si02層之絕緣層於表面上所獲得之一基板。 然而，諸如絕緣基板（例如，玻璃基板）等任何其他基板 亦可被採用爲第二基板1 2 0。 於圖4 Ϊ所示之步驟中，接合基底堆疊1 3 0係藉由於 -22- 1291711 (20) 分離層116切割接合基底堆疊130而被分裂 分裂可藉由例如，退火接合基底堆疊1 3 0而 ，分裂可藉由使用一流體而被執行。作爲一 方法，最好是使用一種形成流體（液體或氣 其注射至分離層1 1 6之方法、一種利用流體 方法，等等。於這些方法中，一種利用水以 法被稱爲水噴射方法。此外，分裂亦可藉由 一構件（諸如固體楔形物）至分離層1 1 6中 除了上述分裂方法之外，可採用一種磨 ，其中第一基板 n 〇d之背部表面（暴露表 硏磨，以留下具有預定厚度之單晶矽層於絕 。於此情況下，分離層1 1 6無須被事先形成 於圖4J所示之步驟中，一留在第二基; 石夕層1 1 7上的分離層1 1 6 b係使用一触刻劑 此刻，單晶矽層1 1 7可被使用爲一蝕刻擋止 板之表面可如所需藉由執行一平坦化步驟而 如氫退火步驟、硏磨步驟，等等。 以上述方法，獲得如圖5中所示之一半 分SOI基板）140。圖5中所示之半導體基 的單晶矽層（第一半導體層）1 1 7於其表_ Si〇2層（絕緣層）l〗2a與單晶矽層（第二与 於單晶矽層1 ] 7之下。薄單晶矽層代表較一 更薄的層。爲了展現S 01基板之優點，單晶 導體層）1 1 7之厚度最好是，例如，]〇 # m 爲兩基板。此 被執行。或者 種使用流體之 體）噴射並將 之靜態壓力的 當作流體之方 ，例如，插入 而被執行。 光及硏磨方法 面）被磨光並 緣層 1 1 2a上 〇 S 120之單晶 等而被移除。 層。接著，基 被平坦化，諸 導體基板（部 板1 4 0具有薄 S上，及部分 夂導體層）1 1 3 般半導體基板 矽層（第一半 或更4、，而更 -23- 1291711 (21) 理想的是，5 nm至2 // m。 一具有來自半導體基板140之部分3102層 )1 12a以當作一埋入絕緣層的區域（SOI區域） 與一 SOI基板（其具有一埋入絕緣膜於整個區域 同性質。一不具來自半導體基板1 4 0之部分絕I 的區域（非S 01區域）14 2 (亦即，一具有單晶 於單晶矽層1 1 7底下之區域）具有與一般矽基板 質。 假如一具有單晶矽之磊晶生長層於表面上的 用爲單晶矽基板1 1 1，則區域1 42具有與一具有 於其表面上之矽基板實質上相同的性質。於此情 晶矽層1 1 3係一藉由磊晶生長所形成之層，其係 磊晶生長所形成之單晶矽層1 1 7爲底下層。爲此 陷幾乎不會發生於單晶矽層1 1 7與單晶矽層1 1 3 此，假如使用半導體基板1 40，則即使當一具有 成於SOI區域中之裝置更深的結構之裝置（例如 電容）被形成於非S 01區域中時，仍可形成高品 〇 可由此實施例所製造之半導體基板1 4 0可用 域141中形成一邏輯電路並於非SOI區域I42中 DRAM，DRAM具有一溝槽型電容。另一方面， 板140可用於SOI區域141上，形成一 DRAM 胞電晶體及一邏輯電路，及於非S Ο I區域1 4 2 DRAM之一記憶體胞電容。將提供其用以形成一 (絕緣層 141具有 上）之相 彖層1 12a 矽層113 相同的性 基板被使 嘉晶5夕層 況下，單 使用藉由 原因，缺 之間。因 較其欲形 ，一溝槽 質的裝置 於SOI區 ，形成一 半導體基 之記憶體 中，形成 DRAM 之 -24- 1291711 (22) 半導體基板140中的SOI及非SOI區域中的單晶矽層厚 度之範例。單晶砂層具有約1 〇 0 n m之厚度於S ΟI區而其 具有約數// m至1 0// m厚度於非SOI區域中。 當圖4H中所示之步驟（分裂步驟）前一絕緣層121 被形成於第一基板1 1 〇d之表面上時，或者當一具有絕緣 層1 2 1於其表面上之基板被採用爲第二基板1 2 0時，最終 獲得如圖6中所示之一半導體基板1 5 0。圖6中所示之半 導體基板150具有部分絕緣層1 12a於單晶矽層（第一半 導體層）1 1 7底下及完全絕緣層1 2 1鄰近部分絕緣層1 1 2 a 且於其底下或者與其隔離。 如上所述，依據此實施例，形成一接合層於第一基板 表面上增進了第一基板之表面的平坦度且協助接合至第二 基板。 [範例] 以下將描述本發明之第二實施例的較佳範例。 (範例1 ) 首先，備製一具有10至20Ω · cm之電阻率的第一 P 型或η型單晶矽基板1 1 1 (此係相應於圖4A中所示之步 騾）。接著，一具有200 nm之厚度的Si〇2層1 12係藉由 熱氧化等而被形成於基板1 1 1之表面上（此係相應於圖 4B中所示之步驟）。在形成Si02層I 12以前，一單晶矽 層可被磊晶地生長於基板1 Π之表面上。此一磊晶層通常 -25- 1291711 (23) 具有3 00至4 00 nm之厚度。然而，磊晶層可被生長以具 有3 00 nm或更小之厚度，或4〇〇 nm或更多之厚度。 一遮罩材料（最好是SiN等等）被沈積於氧化物膜上 而一抗蝕劑被進一步塗敷至其表面。這些材料被依序地圖 案化’以致一開形成於一非soi區（或者一厚soi區 )中（此係相應於圖4 C中所示之步驟）。因爲此範例係 使用一種接合方法，其中第一基板與第二基板被接合在一 起，所以圖案化需被執行以形成一正常圖案之鏡像。 假如一遮罩材料未被沈積於s i 〇 2層丨丨2上，則一抗 蝕劑被塗敷至SiCh層1 12且被圖案化以形成一抗蝕劑圖 案。接著’ Si〇2層1 12被蝕刻通過抗蝕劑圖案之一開口以 部分地暴露單晶矽基板1 1 1之表面。 另一方面’假如一遮罩材料被沈積於S丨〇 2層i丨2之 上，則一抗鈾劑被塗敷至遮罩材料且被圖案化以形成一抗 蝕劑圖案。接著’遮罩材料被蝕刻通過抗蝕劑圖案之一開 口，藉此執行遮罩材料之圖案化。Si02層1 12被鈾刻通過 遮罩材料之一開口，直到單晶矽基板η〗之表面被暴露， 藉此執行s i 02層1 1 2之圖案化。此刻，抗蝕劑可如所需 於遮罩材料之圖案化以後及S i 0 2層1 2之圖案化以前被移 除。 當抗蝕劑及遮罩材料被移除時，則獲得一第一基板 110’其中單晶砂基板111之表面被部分地暴露。 藉由執行磊晶生長步驟，一單晶砂層I〗3被形成於一 ε域’其中早曰曰5夕基板111之表面被暴露。同時，一·多晶 >26- 1291711 (24) 矽層1 14被形成於一 Si 02層1 12a上（此係相應於圖4D 中所示之步驟）。嘉晶砂層113之厚度可適當地依據一最 終半導體基板所需之規格而被決定。例如，厚度可被設定 於 5 μ m 〇 一具有厚度3 // m之多晶矽層被生長爲接合層1 1 5於 第一基板1 1 Oa之整個表面上（此係相應於圖4E中所示之 步驟）。接合層之厚度可依據所需之第一基板的平坦度等 而被改變。當作接合層1 1 5，宜使用一絕緣層，諸如一非 晶矽層、一氧化物層（例如，藉由 CVD等等所形成之 Si02層）、一 PSG層、一 BPSG層，等等，除了多晶矽 層之外。諸如Si02層之一絕緣層可被形成於接合層U5 之上（除了其中接合層包含一絕緣層的情況之外）。 接著’第一基板110b之表面（接合層115)係藉由 硏磨而被平坦化（此係相應於圖4 F中所示之步驟）。作 爲硏磨步驟’可執行CMP。爲了移除硏磨步驟中由硏磨 所損傷的任何部分，可進一步執行一淸潔步驟及/或蝕刻 步驟。 投射範圍被設定以致離子被植入於單晶矽基板1丨〗中 之一預定位置，而離子被植入一第一基板ll〇d通過表面 (此係相應於圖4 G中所示之步驟）。以此操作，一.作用 爲分離層之離子植入層1 1 6被形成爲微穴層或者一重摻雜 層。此離t植入步驟可藉由，例如，以6 0 0 k e V及5 X 1 0 16 cnT2植入氫離子（H+ )而執行，且此情況下之投射 範圍爲約6.3 # m。離子植入步驟可共同地被執行於多數 -27- 1291711 (25) 基板，藉由非使用一般離子植入設備而使用一電漿設備。 於此情況中，H2+離子可較H+離子更有效率。 分離備製之第一基板110d的表面及第二基板120的 表面被彼此覆蓋且接觸。之後，兩基板均接受3 0 0 °C之退 火1〇小時，以增加第一基板1 10d與第二基板120之間的 接合強度（此係相應於圖4Ή中所示之步驟）。以此操作 ，獲得一接合基板堆疊1 3 0。此刻，藉由執行一預處理， 諸如在覆蓋之前對於第一及第二基板的N2或02電漿處理 ，則接合強度可被增加。注意用以增加接合強度之退火並 非必要而可被省略。 假如氧化物膜被形成於第一基板1 1 〇d的表面與第二 基板1 20的表面之至少之一上，則一區域（其中係生長磊 晶矽層1 13 )變爲不是非SOI區域而是一厚SOI區域（參 見圖6 )。厚S 01區域中之矽膜的厚度可依據一最終半導 體基板所需的規格適當地被決定。例如，厚度可被設定於 1 0 // m。 假如未形成如上所述之氧化物膜，則一沒有部分 Si〇2層之區域會不具有SOI結構，而係賨質上具有與單 晶矽基板或磊晶矽基板相同的結構（當一具有磊晶矽層於 其表面上之基板被使用爲單晶矽基板時）（參見圖5)。 接合基板堆疊1 3 0被退火於4 0 〇 °C 1 0小時，藉此自離 子植入層1 1 6分裂接合基板堆疊3 0 (此係相應於圖41中 所示之步驟）。因此，多晶矽層】1 4、部分S i 0 2層1 1 2 a 、磊晶矽層Π 3、單晶矽層1 1 7及多孔矽層1 1 6 5之一部 -28- 1291711 (26) 分1 1 6b (其被初始地形成於第一基板〗丨〇之側面上）被 移動至第二基板120之側面。僅有一多孔矽層116a被留 存於第一基板111a之表面上。 於此分裂步驟中，除了退火，也可採用一種將一流體 (液體或氣體）注入或將一固體楔形物插入接合基板堆疊 30周邊之一凹陷部分（由兩基板1 l〇d及120之斜面部分 所形成的凹陷部分.）的方法、一種供應機械力（諸如張力 、剪切力，等等）至接合基板堆疊！ 3 0之方法、一種供應 超音波至接合基板堆疊1 3 0之方法，等等。 此外，在構成接合基板堆疊之兩基板外，從第一基板 1 1 0d之背部表面至分離層1 1 6的一部分可藉由磨光、硏 磨、蝕刻等等加以移除，而不分裂接合基板堆疊。 其被移動至第二基板120之最上表面的分離層116b 係藉由硏磨（諸如CMP )或蝕刻而被移除，且同時，表 面被平坦化（此係相應於圖4J中所示之步驟）。接著， 可執行一平坦化步驟，諸如氫退火。或者，氫退火也可在 分離層1 16b被部分地留下時執行。 以上述步驟’獲得一半導體基板’其具有厚度 0.2 // m之單晶矽層1 1 7於部分絕緣層11 2 a上及單晶矽層 1 1 3於部分絕緣層1 1 2 a中。當單晶矽層]1 7之膜厚度被 量測於涵蓋表面之1 〇〇個點時，膜厚度之均勻度爲20 1 nm ± 5 nm 0 以穿透式電子顯微鏡之橫斷面的觀察顯示單晶矽層 Π 7不具新的結晶缺陷並保持良好的結晶度。 -29- 1291711 (27) 一形成基板140之表面粗糙度以一基板原子力顯微鏡 評估。於50 // m平方區域中之均方粗糙度爲約0.2 nm， 其係同等於商業上可得之矽晶圓的均方粗糙度。 於上述製造方法中，可採用一含有（例如）SiGe、 GaAs、SiC、C等於其表面上之基板，以取代單晶矽基板 11 1 °於此情況下，一待生長於基板之表面（部分絕緣層 中之區域）上的層可較佳地由與其底下層相同的材料所製 〇 作爲第二基板20，除了矽基板之外，可採用由（例 如）石英、藍寶石、陶瓷、碳、SiC等等所製之基板。 (範例2 ) 一具有溝槽電容之DRAM被形成於一半導體基板（ 其係由範例1中所示之方法所製造且具有圖5中所示之結 構）之非S 01區域中。其他含有一邏輯電路之裝置被形成 於S 01區域中。於微影術步驟中，曝光拍攝之整個區域係 落入一投影光學系統之深度的聚焦範圍內，且並未發生局 部失焦（由於基板之表面的不均勻所產生的失焦）。因爲 一具有足夠厚度之單晶矽層被形成於一非SOI區域中，所 以於形成溝槽電容時並無困難發生。 上述半導體基板被有效地使用，以形成除了 DRAM 嵌入者之外的一積體電路。 [第三實施例] -30- 1291711 (28) 此實施例係有關第一及第二實施例之改良範例，更明 確地，係有關生長一諸如單晶矽層（等等）之單晶半導體 層於其暴露在一部分絕緣層中之半導體區域中及生長一非 單晶半導體層（例如，多晶半導體層）於部分絕緣層上的 步驟（圖1 D及4 D )之一改良範例。 圖7係用以解釋待形成之非S Ο I區域或厚s Ο I區域 之減少的視圖。於生長一單晶矽層1 3 ( 1 1 3 )於一暴露在 部分絕緣層12a ( 1 12a)中之單晶矽基板1 1 ( 1 1 1 )上時 ，一多晶矽層1 4 ( 1 1 4)通常被同時被生長於部分絕緣層 1 2 a ( 1 1 2 a )之上。此刻，假如多晶砂層1 4 ( 1 1 4 )之生 長率高於單晶矽層1 3 ( 1 1 3 )之生長率，則多晶矽侵入一 區域（亦即，一待被形成之非SOI或厚SOI區域）A1而 無部分絕緣層1 2a ( 1 1 2a )。如此減小了待被形成之非 SOI或厚SOI區域之尺寸。圖7槪略地顯示一狀態，其中 區域A 1已被減小至基板之表面上的區域A2。 對於待被形成之非SOI或厚SOI區域之尺寸的顯著 減小使其得以有效地利用一非SOI或厚SOI區域。如此 產生對於擴大介於一非SOI或厚SOI區域與一 SOI區域 之間的邊界區域，因而導致裝置之整合程度的任何增加之 失敗。 圖8槪略地顯示一部分SOI基板，其可依據第一實施 例而被製造且其非SOI區域已減小。於圖8所示之範例中 ，非S 01區域已減小一區域D。雖然有可利用的應用範例 ，其中區域D之存在不會影響一裝置之整合程度’但通 -31 - 1291711 (29) 常，區域D之存在是不宜的。 於這些情況下’於此實施例中，將解釋〜種解決其一 非SOI或厚SOI區域可能減小之問題的方法。爲了描述 之簡化的緣故，僅將描述相應於圖1 D (第一實施例）及 圖4D (第二實施例）之步驟。 圖9A係顯示半導體層生長製程之第一步驟（第一生 長步驟）的視圖，而圖9B係顯示半導體層生長製程之第 一步驟（第一生長步驟）的視圖。假如依據此實施例之半 導體層生長製程被應用至第一實施例，則步驟係依據圖 1A、IB、1C、9A、9B ' IE、if、ig、1H、及 ^ 之順序 而被執行。另一方面，假如半導體層生長製程被應用至第 二實施例5則步驟係依據圖4 A、4 B、4 C、9 A、9 B、4 E、 4F、4G、4H、41、及4J之順序而被執行。 於丰導體生長製彳壬之第一步驟中，—單晶砂層i3a ( 1 13a )被磊晶地生長於其暴露在部分絕緣層12a (〗12a) 中之單晶矽基板（半導體區域）1 1 ( 1 1 1 )的表面上，於 其一非單晶半導體層（諸如多晶半導體層）並未生長於部 分絕緣層1 2 a ( 11 2 a )上之情況下，如圖9 A中所示。更 明確地，於第一步驟中，單晶矽層1 3 a ( 1 1 3 a )被選擇性 地生長於部分絕緣層1 2 a ( 1 1 2 a )中。 單晶矽層1 3 a ( 1 1 3 a )之膜厚度被決定以致其多晶矽 配適於部分絕緣層〗2 a ( 1丨2 a )上之一區域IA中，以進 一步生長一單晶矽層於單晶矽層]3 a ( 1 1 3 a )上及生長一 多晶矽層於部分絕緣層1 2 a ( 1 1 2 a )上，在下一步驟（圖 -32- 1291711 (30) 9B )。更明確地，例如，單晶矽層1 3a ( 1 1 3a )之膜厚度 最好是大於部分絕緣層12a ( 1 12a)之膜厚度。 於半導體生長製程之第二步驟中，多晶矽層1 4 ( 1 1 4 )及單晶矽層1 3 ( 1 1 3 )被生長於其一非單晶半導體層（ 諸如一多晶半導體層）生長在部分絕緣層]2a ( Π 2a )及 一單晶矽層生長在單晶矽層1 3 a ( 1 1 3 a )上以當作底下層 之情況下，如圖9B所示。此刻，單晶矽層1 3 ( 1 1 3 )並 非生長於單晶矽基板1 1 ( 1 1 1 )之表面上而係生長於其當 作底下層之單晶矽層13 a ( 1 1 3 a )的表面上。爲此原因， 並未發生如參考圖7及8所述之減小問題，且確保了其可 被有效地使用之一非SOI或厚SOI區域。 單晶矽層1 3 ( 1 1 3 )之侵入至部分絕緣層1 2 a ( 1 1 2 a )中未造成特定問題。此係因爲第一基板中之部分絕緣層 上的一部分將被配置於一最終部分SOI基板（或者一具有 厚S 01區域之S 01基板）中之一部分埋入絕緣膜底下， 且侵入不會影響部分絕緣層之上的SOI區域。 本發明可確保SOI基板之優點於一種具有部分絕緣層 在半導體層底下的基板。 另一方面，本發明之目的係，例如，增進其透過接合 兩基板之步驟所製造之基板的品質。 雖然本發明之明顯不同的實施例可被實施而不背離其 精神及範圍，但應理解本發明並不限定於其特定實施例， 除了如後附申請專利範圍所界定者之外。 -33- 1291711 (31) 【圖式簡單說明】 後附圖形（其被倂入且構成說明書之一部分）說明本 發明之實施例，且連同敘述，以供解釋本發明之原理。 圖1 A至1 I係用以解釋依據本發明之第一實施例之一 種基板製造方法的視圖； 圖2係顯示依據本發明之第一實施例之一種基板的結 構之視圖； 圖3係顯示依據本發明之第一實施例之基板的另一結 構之視圖； 圖4 A至4 J係用以解釋依據本發明之第二實施例之一 種基板製造方法的視圖； 圖5係顯示依據本發明之第二實施例之一種基板的結 構之視圖； 圖6係顯示依據本發明之第二實施例之基板的另一結 構之視圖； 圖7係用以解釋待形成之非s 〇 I區域或厚s〇 I區域 之減少的視個； 圖8係用以解釋待形成之非S 01區域之減少的視圖； 圖9A係顯示半導體層生長製程之第一步驟（第一生 長步騾）的視圖；及 圖9B係顯示半導體層生長製程之第二步驟（第二生 長步驟）的視圖。 主要元件對照表 -34 - 第一基板 單晶矽基板 Si〇2 層 部分絕緣層 單晶矽層 多晶矽層 分離層 單晶矽層 第二基板 絕緣層 接合基板堆疊 半導體基板 S 0 I區域 非S Ο I區域 半導體基板 第一基板 單晶矽基板 Si02 層 部分Si〇2層 單晶矽層 多晶砂層 接合層 分離層 單晶矽層 - 35- 1291711 (33) 120 第二基板 12 1 絕緣層 130 接合基底堆疊 140 半導體基板 14 1 SOI區域 142 非SOI區域 150 半導體基板

-36-

Claims (1)

1. ^291711 、 ——— ⑴一 拾、申請專利範圍 1 · 一種基板製造方法，包含： 一形成一第一基板之步驟，此基板具有一部分絕緣層 於一半導體區域之上及一半導體層於一由部分絕緣層所圍 繞的區域和部分絕緣層之上； 一通過第一基板之一表面以植入離子至第一基板中之 步驟’以供形成一分離層於一較該部分絕緣層更深的位置 j 一接合第二基板至第一基板之表面的步驟，以供形成 一接合的基板堆疊，其中該第一基板係形成有分離層；及 一自分離層分裂接合基板堆疊之步驟。 2 .如申請專利範圍第1項之方法，進一步包含在接合 第一基板至第一基板之前，平坦化第一基板之表面的步驟 〇 3 ·如申請專利範圍第1項之方法，其中形成第一基板 之步驟中，一單晶半導體層被形成於其由部分絕緣層所圍 繞的區域上，及一非單晶半導體層被形成於部分絕緣層之 上。 4·如申請專利範圍第1項之方法，其中半導體區域包 含一藉由磊晶生長而形成於基板上之半導體層。 5.如申請專利範圍第1項之方法，其中至少第二基板 之予以被接合至第一基板的一表面包含一絕緣體。 6 .如申請專利範圍第1項之方法，進一步包含形成一 予以被接合至第二基板之一接合層於第一基板之整個表面 -37- 1291711 (2) 的步驟。 7·如申請專利範圍第6項之方法，進一步包含在形成 接合層之步驟後及形成接合基板堆疊之步驟前，平坦化接 合層之一表面的步驟。 8.如申請專利範圍第6項之方法，進一步包含在形成 第一基板之步驟後及形成接合層之步驟前，平坦化第一基 板之表面的步驟。 9·如申請專利範圍第6項之方法，其中於形成接合層 之步驟中，形成具有一層之整個表面的實質上均勻結構的 層以當作接合層。 10·如申請專利範圍第6項之方法，其中於形成接合 層之步驟中’一多晶半導體層被形成爲接合層。 1 1 ·如申I靑專利範圍第6項之方法，其中於形成接合 層之步騾中，一非晶半導體層被形成爲接合層。 1 2 ·如申請專利範圍第6項之方法，其中於形成接合 層之步驟中，——絕緣層被形成爲接合層。 1 ^ .如申g靑專利範圍第1 2項之方法，其中絕緣層包含 一氧化物膜。 1 4 ·如申請專利範圍第1 3項之方法，其中於形成接合 層之步驟中，氧化物膜係藉由CVD而形成。 1 5 ·如申請專利範圍第〗項之方法，其中 形成第一基板之步驟包含 一第一生長步驟，其生長一單晶半導體層於其由部分 絕緣層所圍繞的區域之上，在無任何層生長於部分絕緣層 -38- 1291711 (3) · 上之條件下，及 一第二生長步驟，其進一步生長一單晶半導體層於單 晶半導體層之上及生長一非單晶半導體層於部分絕緣層之 上。 1 6 ·如申請專利範圍第1 5項之方法，其中於第一生長 步驟中，單晶半導體層被生長以具有較部分絕緣層之厚度 更大的厚度。 1 7 .如申請專利範圍第1 5項之方法，其中於第一生長 步驟中，單晶半導體層最被生長以致予以形成於後續第二 生長步驟中之非單晶半導體層配適於部分絕緣層上之一區 域中。 1 8 .如申請專利範圍第ri項之方法，其中離子包含氫 離子或氦離子。 1 9 . 一種可由申請專利範圍第1項所界定之製造方法 所製造的基板。 -39- 1291711 柒、（一）、本案指定代表圖為：第1G圖 (二）、本代表圖之元件代表符—號簡單說明： 1 0 c 第 —* 基 板 11a 單 晶 矽 基 板 12a 部 分 絕 緣 層 14 多 晶 矽 層 15 分 離 層 16 單 晶 矽 層 20 第 二 基 板 30 接 合 基 板 堆 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學 式：無