TWI289758B - System and method for implementing a multi-level interrupt scheme in a computer system - Google Patents

System and method for implementing a multi-level interrupt scheme in a computer system Download PDF

Info

Publication number
TWI289758B
TWI289758B TW090126985A TW90126985A TWI289758B TW I289758 B TWI289758 B TW I289758B TW 090126985 A TW090126985 A TW 090126985A TW 90126985 A TW90126985 A TW 90126985A TW I289758 B TWI289758 B TW I289758B
Authority
TW
Taiwan
Prior art keywords
interrupt
interrupt signal
priority level
component
bus
Prior art date
Application number
TW090126985A
Other languages
English (en)
Inventor
Timothy C Maleck
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24874745&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI289758(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of TWI289758B publication Critical patent/TWI289758B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

1289758
五、發明說明(1 ) 經濟部智慧財產局員工消費合作社印製 1 [發明背景] [發明領域] 本發明一般係關於電腦系統領域,尤其係關於電腦系 統中的匯流排中斷系統。 [相關技藝說明] 電腦系統可以包含執行不同功能的許多元件,每一元 件可以執订-般功能或者是特定功能,這端賴系統種類的 元件而定。這些元件通常跟系統裡的中央處理器(CPU)交 互作用為達此互動,許多這些元件可連接到一個連接到 該CPU的匯流#,這些元件可以稱之為匯流排元件。匯流 排可以是直接連接到該CPU,或者是利用匯流排橋接器連 接到該CPU。匯流排的例子包括像是pCI匯流排、eisa/isa 匯机排,以及USB匯流排。每一匯流排都符合可能於匯流 排規格中所說呀的匯流排通訊協定。匯流排元件可以包含 硬體或軟體以使其符合匯流排通訊協定。 在某些特定的匯流排結構中,匯流排元件可以藉由中 斷發出其需要與CPU溝通的信號。匯流排元件可以藉由使 用該匯流排元件專屬之中斷線傳達中斷信號給匯排流控制 器’該匯流排控制器只要確認佔有其中斷線就可以傳達中 斷信號。匯流排控制器可以從匯流排元件接收中斷信號, 並且’在發生相互衝突的中斷請求時,可以在這些中斷請 求之間作仲裁,以及同意給予中斷至相對應於相衝突之中 斷請求中之一的匯流排元件其中的那一個。匯流排控制器 在相衝突之中斷請求間作仲裁的方式,會根據該匯流排控 本紙張尺度適用中國國家標準(CNS)A4規格⑵0 x 297公餐) 91941 ---------------------訂---------線 j (請先閱讀背面之注意事項再填寫本頁) 1289758 A7 * ~" --------— B7___ 五、發明說明(2 ) " --- 制器使用的仲裁機制方案,因電腦系統而異。此—仲裁方 案可此疋循環的(round robin)系統,或是,舉例來說, (請先閱讀背面之注意事項再填'寫本頁) -種某些特定匯流排元件有優先於其他種類之匯流排元件
的系統。同意給予中斷請求之匯流排元件就可以與該CPU 溝通。 近來的匯流排元件,像是軟體數據機,可以執行對時 間之要求日以益增的運作,並且可能要求對中斷請求較快 的回應。可是,匯流排控制器所使用的仲裁方案對這些不 斷增加的需求可能不是很敏感。 經濟部智慧財產局員工消費合作社印製 當中斷睛求產生衝突時,如果匯流排控制器同意將中 斷給予一個較不時間敏感的匯流排元件,而不是其他的匯 流排元件時,那麼就會產生問題。舉例來說,在軟體數據 機的例子中’如果該數據機的中斷請求不是因為另一個元 件的相衝突中斷請求才同意給予時,那麼連接就會停掉。 這類的情形是可以避免的,只要在中斷請求相衝突時,匯 流排控制器能夠決定匯流排元件比另一匯流排元件有更時 間敏感之中斷請求。這須要一種系統和方法讓匯流排元件 可以指示中斷優先水準給匯流排控制器。更進一步地,也 須要能讓匯流排元件可以指示中斷優先水準給匯流排控制 器的系統和方法可以納入現存的匯流排結構中。 [發明概要] 以上扼要摘述的這些問題,極大部分可以藉由此處所 說明的系統和方法予以解決。一般而言,這裡提供了一種 用於電腦系統中施行多層中斷規劃之系統及方法。匯流排 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 2 91941 B7 1289758 五、發明說明(3 ==流排控制器可以連接到電腦系統的分享匯流排, 中斷線m U匯-排的母-匯流排元件之 傳輸中斷。每-Hh 便用的中斷線來 錄靖的“可以規劃傳輸其令斷線上不同 種,的中斷信號’端視給定令斷的中斷優先水準而定。該 ㈣器可以規劃從每—連接到該匯流排的匯流排元 件來接收中斷信號,並且可以根據每一中斷信號之中斷優 先水準,於這些中斷信號之間做出仲裁。該匯流排控制器 可以同意給予跟最高之中斷優先水準相對應之該中斷。如 果在一群中斷之中,有多財斷與相同的最高優先水準相 對應的話’那麼該匯流排控制器可以利用任何合適的仲裁 方案來仲裁一中斷。 這裡所敘述的系統與方法可以提供比其他系統和方 法更好的性能優點。利用一個多層中斷規劃可以使匯流排 控制器能在一群相衝突的中斷請求中,藉由決定每一中斷 請求的優先權,更恰當地同意給予一中斷。藉由決定一群 中斷請求中的每一請求優先權,一個匯流排控制器可以確 保匯流排元件接受到適時的中斷服務。這裡所敘述的系统 與方法也可以利用匯流排硬體而施行。匯流排元件可以藉 由傳達不同的信號給在現有的中斷線上的匯流排控制器, 顯示不同的中斷優先水準。因此,這裡所敘述的系统和方 法也可以納入到現有的匯流排系統中。 在一具體實施例中,匯流排元件可以傳達具不同頻率 之中斷信號以顯示中斷優先水準。該匯流排投制器可以 .. _____ — _____ _____________ - __ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 91941 事 頁 訂 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 3
五、發明說明(4 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 1289758 達具第一頻率之中斷信號以指示第一優先水準,並且可以 傳達具第二頻率之中斷信號以指示第二優先水準。使用兑 他的信號頻率就可以指示其他的優先水準。在另一且體實 施财^個匯流排元件可以傳達具不同的工作週期㈣ cycles)的中斷信號以顯 τ呵儍无水準。該匯流排控 制器可以傳達有第一工作週期的中斷信號以指示第一優先 水準,也可以傳達有第二工作週期的中斷信號以指示第二 優先水準。使用其他脈衝工作週期則可以指示其他優先水 準0 [圖式之簡要說明] 本發明的其他目的與優點’在閱讀過以下的詳細說明 並且參照伴隨的圖式以後,就會清楚明瞭,其中: 第1圖顯示規劃以施行多層中斷規劃的電腦系統一個 具體實施例之方塊圖。 第2圖顯示規劃以施行多層中斷規劃的電腦系統一個 具體實施例之方塊圖。 ' 第3a圖顯示多層中斷規劃一個具體實施例的時序 圖。 第3b圖顯示多層中斷規劃一個具體實施例的時 圖。 、序 第4圖顯示施行多層中斷規劃方法的流程圖。 [元件符號說明] 100 中央處理單元 110 北橋接器 南橋接器_^ 匯流排 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 91941 ------------- (請先閱讀背面之注意事項再填寫本頁)
訂---------線I 4 A7 B7 匯流排元件 210 中斷控制器 中斷線 1289758 五、發明說明( 130、130a 至 130(n) 2〇Ό 匯流排控制器 212 、 212a 至 212(n) 310、312、314、320、322、324 中斷層 雖然本發明可以接受各種修改與變更形式,然其特定 之具體實施例是藉由圖式予以顯示,在此也會詳細說明。 不過,應予以瞭解的是,該處的圖式與說明並非意在侷限 本發明於某一揭露之特定形式内;相反地,本發明是要涵 蓋可能包含在本發明的所附申請專利範圍精神與範脅内的 所有修改、均等、以及其他可行的例子。 [具體實施例的詳細說明] 現在翻到第1圖,顯示一個電腦系統規劃以施行多層 中斷規劃之具體實施例之方塊圖。第1圖描述CPU 100連 接到北橋接器110與南橋接器120。南橋接器12〇連接到 匯流排124,而匯流排124則是連接匯流排元件i30a到 130(n)。匯流排元件i3〇a到I30(n)可以是任何合適的元 件,包括軟體數據機,並可以總稱為「匯流排元件13〇」 或是個別地稱之為「匯流排元件13〇」。如同匯流排元件 130a與130(n)之間的點所代表的,任何數目的匯流排元件 130都可以連接到與匯流排124之匯流排通訊協定相符合 的匯流排124。北橋接器11〇和南橋接器12〇可以包含晶 片組。如第1圖所示,北橋接器i 10也可以連接到視頻次 系統、記憶體次系統以及快取記憶體,而南橋接器12()則 可以連接到聲頻次系統、磁碟控制器,以及另一匯流排。 91941 --------^--------- (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 5 經濟部智慧財產局員工消費合作社印製 6 1289758 五、發明說明(6 第1圖私述一系統’於其中,可以施行電腦系統中的 多層中斷規劃。匯流排124可以是分享的匯流排,像是PCI 匯流排,或者是其他種類的分享匯流排,並且可以包含中 斷線給每一連接到該匯流排的匯流排元件130。每一匯流 排元件i 3Θ可以規劃利用其指定之中斷線以傳輸一中斷。 每一匯流排元件1 30可以規劃以傳輸其各自的中斷線上不 同種類的中斷信號,端視給定中斷的中斷優先水準而定。 位於南橋接器120的匯流排控制器可以規劃從連接到該匯 流棑的每一匯流排元件接收中斷信號,同時可以根據每一 中斷信號之中斷優先水準在相衝突之中斷信號之間做出仲 裁。此匯流排控制器可以同意給予與最高優先水準相對應 的中斷。如果多個中斷請求相當於一群中斷請求中的相同 表南優先水準的話,那麼匯流排控制器就可以利用任何適 合的仲裁方案以同意給予一中斷。 現在接著看到第2圖,顯示一個規劃以施行多層中斷 規劃電腦系統之具體實施例的方塊圖。第2圖描述一南橋 接器120經由匯流排124連接到匯流排元件130a至130 Ο)。南橋接器120包含包括中斷控制器210的匯流排控制 器200。匯流排124如圖所示,包括了中斷線212a到212 (η)。中斷線212a到212(n)可以集體地稱之為「中斷線 212」,或是個別地稱之為r中斷線212」。 要請求中斷時,匯流排元件1 3 〇可以規劃以傳輸在其 各自的中斷線212上的中斷信號。每一匯流排元件130可 以規劃以傳輸在其中斷線212上的不同信號,端視中斷優 91941 --------1---------線φ (請先閱讀背面之注意事項再填寫本頁) 1289758 A7 B7 五、發明說明(7 先^準而&巾斷控制器21G可以規劃以接收中斷線212 上母:匯流排元件130的中斷信號,同時可以在相衝突的 中斷月求=間做出仲裁,根據每一中斷信號具有的中斷優 先水準而A t斷控制器210可以同意給予相當於最高優 先水準=斷’如果多個中斷請求相當於—群中斷請求中 相同的取南優先水準,那麼中斷控制器210就可以使用任 何合適的仲裁方案以同意給予一中斷。 第2圖所顯示的多展由 夕層中斷規劃可提供比其他系統更好 的性能優點。利用此I+ i 夕層中斷規劃可以讓匯流排控制器 200裡的中斷控制器21〇藉由決定每一中斷請求的優先 權,從匯流排元件130 一群相衝突的中斷請求中更適切地 同意給予一中斷。囍由也今 _, 精由决疋一群中斷請求的每一優先權, 中斷控制w 210可以確保匯流排元件13〇接收適時的中斷 服務。 第2圖的系統可以利用現存的匯流排硬體予以施行。 藉由傳達不同信號給在中斷線212上的匯流排控制器,匯 流排元件130可以指示不同的中斷優先水準。因此,此處 所描述的系統和方法可以納入現存的匯流排系統,像是 PCI匯流排’根冑該匯流排之規格,要求每一匯流排元件 有一中斷線。 在一具體實施例中,匯流排元件13〇可以傳達具不同 頻率之中斷信號以指示一中斷優先水準。第3a圖描述一順 序圖,說明一多層中斷規劃的具體實施例,其中不同之頻 率利用以指示不同的優先水準。於第3a圖的例子中,顯示 木紙張尺度適用中酬家料(CNS)A4規格⑵Q χ视公复^--------- 91941 --------^------- (請先閱讀背面之注意事項再填寫本頁) 線< 經濟部智慧財產局員工消費合作社印製 A7 1289758 -—------- B7__ 五、發明說明& ) 了三個中斷優先水準,中斷層2310、中斷層1312、中斷 層0314。中斷層231〇可以是相當於最高優先權的中斷, 而中斷層1312可以是相當於次高優先權的中斷,中斷層0 3 14則可以是相當於最低優先權的中斷。其他具體實施例 可以包括其他數目的中斷優先水準。如同圖式所示,中斷 層0314可以是相當於第一頻率,/,而中斷層1312可以 是相當於第二頻率,2x/,中斷層2310則可以是相當於 第三頻率,4 X/。 在這個具體實施例中,利用接收到的每一相衝突中斷 仏號的頻率,中斷控制器210可以規劃以在匯流排元件i3〇 相衝犬之中斷請求中同意給予一中斷。例如,如果匯流排 元件130a以頻率/傳達一中斷信號,而匯流排元件ι3〇(η) 以4x/傳達一相衝突的中斷信號的話,那麼中斷控制器 21〇可以規劃以同意給予該中斷給匯流排元件i3〇(n),因 為頻率4 X/的中斷信號比頻率,的中斷信號是相對於最高 的中斷優先水準,也就是說,中斷層231〇相對於中斷層〇 314。如果有兩個或更多個匯流排元件13〇傳達對應相同的 優先水準的相衝突信號的話,也就是相同頻率的話,那麼 中斷控制器2Π)就可以根據-仲裁方案,像是循環式 方案,規劃以同意給予一中斷給匯流排元件13〇其中的一 個。 在另-具體實施例中,匯流排元件130可以傳達 工作週期的中斷信號以指示中斷優先水準。第31)圖护述— 序Μ ’說明多層中斷規劃^體實施例,其中的: 本紙張尺度賴巾關家標準(CNS)A4娜(21G --一 网工 91941 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 8
五、發明說明(9 作週期利用來指示不同的優先水準。 說,顯千τ -加上 早以第3b圖的例子來 1289758 322 = 斷優先水準,中斷層2 32。、中斷層! 322、以及中斷層〇 324。中斷層 , 優先權的中斷,中斷層1 322是可以疋相田於取兩 * Ψ Μ π 田於次高優先權的中斷, 則是相當於最低優先權的中斷。其他具體 、列可以包括其他數目的中斷優先 、'、 示,中斷層2咖可以是相對應1 先切。如同圖式所 β 1 „ … /〇尚的工作週期,中斷 層322可以是相對應25%高的工作 則可以是相對應於75%高的工作週期。。❿層0 324 利用=體實施例中4斷控制器㈣可以規劃藉由 衝突一相衝突中斷信號的工作週期,以在相 :二 件130的中斷請求之間同意給予-中斷。 斷 果匯流排疋件13〇3以75%高的工作週期傳遞 而匯流排元件13°(η)以高的工作週期傳遞- =_號的話’那麼中斷控制器21〇就可以規割以 =…予該中斷給匯流排元件130⑷,因為5〇%高的工作 f月的中斷信號’跟75%高的工作週期的中斷信號相比, 是相對應於較高时斷優先水準,也就是說,中斷声 對於中斷層0 324。如果有兩個或更多個匯流排元件13〇 傳達對應相㈣優先轉的相衝突信號,也就是相同的工 作,期的話,那麼中斷控制器2 1 0就可以根據仲裁方案, 像疋循%式仲裁方案,規劃以同意給予中斷給匯流排元 中的一個。 看第4圖的流程圖,說明施行多層申斷規劃的 本紙張尺度適^?i?i^(CNS)A4規格⑵〇 χ 91941 (請先閱讀背面之注意事項再填寫本頁)
9 經濟部智慧財產局員工消費合作社印制衣 1289758 A7 __B7 五、發明說明(10 ) 方法。本方法的變化也是有可能的,並且正予考慮中。第 一中斷枱號可以從弟一元件傳遞,如同方塊402裡面所指 示地。第二中斷信號可以從第二元件傳遞,如同方塊4〇4 中所指示。該第一中斷信號與第二中斷信號可以接收,如 同方塊406中所示。在方塊408裡面,可以決定出是否第 一中斷仏號比弟一中斷信號相對應於一較高的優先權。如 果笨一中斷信號比第二中斷信號相對應於較高的優先權的 話’那麼中斷就可以同意給予該第一元件,就如同方塊41〇 裡面所指示。 如果第一中斷信號與第二中斷信號相比,並不相對應 於較高之優先權的話,那麼就會決定是否該第二中斷信號 比該第一中斷信號相當於一較高的優先權,如同方塊412 裡所示。如果該第二中斷信號與第一中斷信號相比,相對 應於較高之優先權的話,那麼該中斷就會同意給予第一中 斷兀件,如同方塊414裡面所示。如果該第二中斷信號跟 該第一中斷信號相比,並不相對應於較高之優先權的話, 那麼根據方塊416裡面所示的仲裁方案,該中斷不是同意 給予該第一元件就是同意給予該第二元件。 雖然以上的具體實施例已予以相當仔細地說明,但是 其他的變化也是有可能的。在上述的揭露被充分理解後, 許多的變化和修改對熟悉本技藝之人士就會變得报明朗。 以下之申請專利範圍應予以詮釋是為了涵蓋所有這樣的變 化與修改。 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
10 91941

Claims (1)

1289758
_ 一種用於電腦系統中施行多層中斷規劃之系統,包含·· 第一元件; 第90126985號專利申請案 (96年7月25日) 、申請專利範圍 睡齊郎智慧时轰局員X消費合作杜印製 連接到該第一元件之匯流排;以及 連接到該匯流排的匯流排控制器; 其中,該匯流排包含對應於該第一元件的第一中斷 。其令規劃該第_元件,利用該第_中斷、線,以傳遞 對應於第-中斷優先水準的第一中斷信號到該匯流排 ^制為’且其中規劃該第—元件D用該第—中斷線, 以傳遞對應於第二中斷優先水準的第二中斷信號到該 匯流排控制器。 2·如申:專利範圍第!項之系統,其中該第一中斷信號對 應於第一頻率,該第二中斷信號對應於第二頻率,而其 中該第一頻率與談第二頻率是不相同的。 3·=申請專利範圍第W之系統,其中該第—中斷信號有 第工作週期’该第二中斷信號有第二工作週期,而其 中該第一工作週期與該第二工作週期是不相同的。 4.如申請專利範圍第i項之系統,進一步包含·· 連接到該匯流排的第二元件; 其中該匯流排包含對應於該第二元件的第二中斷 線,其中規劃該第二元件利用該第二中斷線,以傳遞對 應於該第一中斷優先水準的第三中斷信號到該匯流排 控制器,而其中規劃該第二元件,利用該第二中斷線, 以傳遞對應於該第二中斷優先水準的第四中斷信號到 該匯流排控制器。5·如申請專利範圍第4項之系統,其中規劃該第一元件, ‘紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) """~—----------— 線 11 (請先閱讀背面之注意事項再填寫本頁) _ •線· 11 91941修正本 1289758 第9〇126985號專利申譜案 (96年7月25曰)
消 | e w干,共y該第二中| 本紙張尺 六、申請專利範圍 在第一時間期間内,傳遞該第一中斷信號,其中規劃該 第二元件,在該第一時間期間内,傳遞該第四中斷信 號,且其中該匯流排控制器規劃在該第一時間期間内, 反應接收到該第一中斷信號與該第四中斷信號,同意給 予該第一元件第一中斷。 6 ·如申請專利範圍第5項之系統,其中規劃該第一元件, 在第二時間期間内,傳遞該第二中斷信號,其中規劃該 第二元件在該第二時間期間内,傳遞該第三中斷信號, 且其中該匯流排控制器規劃在該第二時間期間内,反應 接收到該第二中斷信號與該第三中斷信號,同意給予第 二中斷給該第二元件。 7·如申請專利範圍第4項之系統,其中該第一中斷優先水 準跟該第二中斷優先水準相比,對應了較高之中斷優先 權。 8· —種用於電腦系統中施行多層中斷規劃之方法,包含·· 從第-元件傳遞對應於第一中斷優先水準的第5一· 中斷信號; 從第二元件傳遞對應於第二中斷優先水準的第二 中斷信號; 接收該第一中斷信號以及該第二中斷信號;以及 在接收該第一中斷信號與該第二中斷信號之後,同 思給予第一中斷給該第一元 兀件而该弟一中斷優先水準 比该弟二中斷優先水準來得高。 丨·如申請專利範圍第8項之方 豆 於笛一相φ 沄,、中该弟一中斷信號對 二lJ_其中该第二中斷信於第二頻率, _111,11 __ 91941修正本
丨·丨I (請先閱讀背面之注意事項再填寫本頁)
1289758 A8 B8 C8 D8 第90126985號專利申請案 (96年7月25曰) 六、申請專利範圍 而該第一頻率跟該第二頻 硝手疋不相同的。 1 0 ·如申請專利綠圚筮 以一 卞阗弟8項之方法,其中該第一中斷信號有 (請先閱讀背面之注意事項再填寫本頁) :一工作週期’而該第二中_信號有第二工作週期,其 弟—工作週期跟該第二工作週期是不相同的。 u.如申請專利範圍第8項之方法,更進一步包含: 立反應π亥接收该第一中斷信號與該第二中斷信號,同 忍給予該第一中斷仏兮裳_ . ^ 崎、、、口 σ亥弟—元件,而該第二中斷優先水 準高於該第一中斷優先水準。 12.如申請專利範圍第11項之方法,更進一步包含: 反應該接收該第一中斷信號與該第二中斷信號,根 據仲裁方案同意給予該第一中斷給該第一元件或該第 一凡件’而该第—中斷優先水準才目冑於該第^中斷優先 水準。 13·如申請專利範圍第8項之方法,更進一步包含; 從該第一元件傳遞相對應於該第二中斷優先水準 的該第三中斷信號; 從該第二元件傳遞相對應於該第一中斷優先水準 的第四中斷信號; 經濟部智慧財產局員工消費合作社印製 接收該第三中斷信號以及該第四中斷信號;以及 反應該接收該第三中斷信號與該第四中斷信號,同 思給予第一中斷給該第二元件,而該第一中斷優先水準 比该第二中斷優先水準來得高。 14.一種用於電腦系統中施行多層中斷規劃之系統,包含; 處理器; 連接到該處理器的晶片組; 尺度適用中國國家標準(CNS)A4規袼^1^297公釐厂 91941修正f" 1289758 Αδ Β8 C8 D8 第90126985號專利申請案 (96年7月25曰) 六、申請專利範圍 連接到該晶片組的筮 ^ 弟一匯流排元件;以及 連接到該晶片組的第_ 匯流排元件; .、中該弟一匯流排元 裝i — (請先閱讀背面之注意事項再填寫本頁) 斷優先水準的第一中斷”::]傳遞相對應於第-中 ^ 4., ^ , 口儿到5亥晶片組,其中該第二匯 广件規劃傳遞對應於該第二中斷優先水準之第二 :斷信號到該晶片组,以及其中該晶片組規劃反應於該 弟-中斷優先權水準高於該第二中斷優先權水準,而同 意給予中斷至該第一匯流排元件。 15·如申請專利範圍第14項之系統,其中該晶片組規劃反 應該第二中斷優先水準高於該第一中斷優先水準,同意 給予該中斷至該第二匯流排。 16.如申請專利範圍第15項之系統,其中該晶片組規劃反 應該第一中斷優先水準等於該第二中斷優先水準,根據 中斷仲裁方案以同意給予該中斷。 1 7.如申請專利範圍第14項之系統,其中該第一中斷信號 對應於第一頻率,該第二中斷信號對應於第二頻率,而 該第一頻率與該第二頻率是不相同的。 經濟部智慧財產局員工消費合作社印製 1 8 ·如申請專利範圍第14項之系統,其中該第一中斷信號 有第一工作週期,該第二中斷信號有第二工作週期,而 該第一工作週期與該第二工作週期是不相同的。 19, 如申請專利範圍第14項之系統,其中該晶片組包含北 橋接器與南橋接器。 20. 如申請專利範圍第14項之系統,其中該第一匯流排元 件包含軟體數據機。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 14 91941修正本
TW090126985A 2000-11-17 2001-10-31 System and method for implementing a multi-level interrupt scheme in a computer system TWI289758B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/715,606 US6681281B1 (en) 2000-11-17 2000-11-17 System and method for implementing a multi-level interrupt scheme in a computer system

Publications (1)

Publication Number Publication Date
TWI289758B true TWI289758B (en) 2007-11-11

Family

ID=24874745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090126985A TWI289758B (en) 2000-11-17 2001-10-31 System and method for implementing a multi-level interrupt scheme in a computer system

Country Status (8)

Country Link
US (1) US6681281B1 (zh)
EP (1) EP1336139A2 (zh)
JP (1) JP4837235B2 (zh)
KR (1) KR100847366B1 (zh)
CN (1) CN1214332C (zh)
AU (1) AU2001284738A1 (zh)
TW (1) TWI289758B (zh)
WO (1) WO2002041153A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766824B2 (en) 2001-12-20 2004-07-27 Koninklijke Philips Electronics N.V. Fluid control valve and a feedback control system therefor
KR100555501B1 (ko) * 2003-06-26 2006-03-03 삼성전자주식회사 동적으로 버스 점유 우선 순위를 정하는 버스 중재기 및그 버스 중재 방법
US7600058B1 (en) * 2003-06-26 2009-10-06 Nvidia Corporation Bypass method for efficient DMA disk I/O
US8683132B1 (en) 2003-09-29 2014-03-25 Nvidia Corporation Memory controller for sequentially prefetching data for a processor of a computer system
US8356142B1 (en) 2003-11-12 2013-01-15 Nvidia Corporation Memory controller for non-sequentially prefetching data for a processor of a computer system
US8700808B2 (en) * 2003-12-01 2014-04-15 Nvidia Corporation Hardware support system for accelerated disk I/O
US7080179B1 (en) * 2004-03-26 2006-07-18 Foundry Networks, Inc. Multi-level interrupts
JP2008502977A (ja) * 2004-06-15 2008-01-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ バス・コントローラのための割り込み方式
US8356143B1 (en) 2004-10-22 2013-01-15 NVIDIA Corporatin Prefetch mechanism for bus master memory access
US7769937B2 (en) * 2005-02-28 2010-08-03 Koninklijke Philips Electronics N.V. Data processing system with interrupt controller and interrupt controlling method
US7627705B2 (en) * 2005-12-30 2009-12-01 Stmicroelectronics Pvt. Ltd. Method and apparatus for handling interrupts in embedded systems
US7788434B2 (en) * 2006-12-15 2010-08-31 Microchip Technology Incorporated Interrupt controller handling interrupts with and without coalescing
CN101526929B (zh) * 2008-03-07 2012-08-29 深圳迈瑞生物医疗电子股份有限公司 一种集成设备驱动的系统及其应用方法
US8356128B2 (en) * 2008-09-16 2013-01-15 Nvidia Corporation Method and system of reducing latencies associated with resource allocation by using multiple arbiters
US8370552B2 (en) * 2008-10-14 2013-02-05 Nvidia Corporation Priority based bus arbiters avoiding deadlock and starvation on buses that support retrying of transactions
US8698823B2 (en) 2009-04-08 2014-04-15 Nvidia Corporation System and method for deadlock-free pipelining
US8943252B2 (en) * 2012-08-16 2015-01-27 Microsoft Corporation Latency sensitive software interrupt and thread scheduling
US10078603B2 (en) 2012-11-30 2018-09-18 Red Hat Israel, Ltd. MSI events using dynamic memory monitoring
US9830286B2 (en) * 2013-02-14 2017-11-28 Red Hat Israel, Ltd. Event signaling in virtualized systems
CN103106113A (zh) * 2013-02-25 2013-05-15 广东威创视讯科技股份有限公司 一种中断事件处理方法和处理设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59216254A (ja) * 1983-05-25 1984-12-06 Hitachi Ltd 割込みレベル制御方式
JPS61267136A (ja) * 1985-05-22 1986-11-26 Toshiba Corp 情報処理システムにおける割込方式
US5125093A (en) * 1990-08-14 1992-06-23 Nexgen Microsystems Interrupt control for multiprocessor computer system
US5555420A (en) * 1990-12-21 1996-09-10 Intel Corporation Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management
JPH04342052A (ja) * 1991-05-17 1992-11-27 Yaskawa Electric Corp アービトレーション回路
US5392033A (en) * 1993-01-05 1995-02-21 International Business Machines Corporation Priority generator for providing controllable guaranteed fairness in accessing a shared bus
US5905898A (en) 1994-05-31 1999-05-18 Advanced Micro Devices, Inc. Apparatus and method for storing interrupt source information in an interrupt controller based upon interrupt priority
US5555430A (en) 1994-05-31 1996-09-10 Advanced Micro Devices Interrupt control architecture for symmetrical multiprocessing system
US5758105A (en) 1995-12-04 1998-05-26 International Business Machines Corporation Method and apparatus for bus arbitration between isochronous and non-isochronous devices
JP3208332B2 (ja) * 1995-12-20 2001-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 割込み装置
JPH09244991A (ja) 1996-03-11 1997-09-19 Commuter Herikoputa Senshin Gijutsu Kenkyusho:Kk 分散型バスアービタ装置およびバス調停方法
US5918057A (en) 1997-03-20 1999-06-29 Industrial Technology Research Institute Method and apparatus for dispatching multiple interrupt requests simultaneously
JPH11232210A (ja) 1998-02-16 1999-08-27 Fuji Xerox Co Ltd 情報処理装置
JP3556465B2 (ja) 1998-04-21 2004-08-18 株式会社ルネサステクノロジ 割り込みコントローラ
US6041105A (en) * 1998-09-01 2000-03-21 Umax Data Systems Inc. Adapter circuitry for computers to support computer telephony
TW445422B (en) * 1999-10-06 2001-07-11 Via Tech Inc Software simulation testing system allowing the north bridge and south bridge to perform circuit tests respectively

Also Published As

Publication number Publication date
WO2002041153A3 (en) 2002-08-08
KR20030051834A (ko) 2003-06-25
JP4837235B2 (ja) 2011-12-14
EP1336139A2 (en) 2003-08-20
WO2002041153A2 (en) 2002-05-23
KR100847366B1 (ko) 2008-07-21
AU2001284738A1 (en) 2002-05-27
CN1474971A (zh) 2004-02-11
CN1214332C (zh) 2005-08-10
US6681281B1 (en) 2004-01-20
JP2004521410A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
TWI289758B (en) System and method for implementing a multi-level interrupt scheme in a computer system
TW432318B (en) Peripheral machine and its control method
US7096292B2 (en) On-chip inter-subsystem communication
KR910001789B1 (ko) 디지탈 컴퓨터 시스템의 다중 프로세서 시스템용 캐쉬 무효 장치
TW479174B (en) Interrupt controller
US7966379B2 (en) In-band event polling
JP5320140B2 (ja) 計算機システム、割込み中継回路及び割込み中継方法
US6848015B2 (en) Arbitration technique based on processor task priority
JP2008536225A (ja) 周辺機器共有usbハブ
EP0140751A2 (en) Cache invalidation mechanism for multiprocessor systems
TW548552B (en) Method for selecting the bus priority
EP0139563A2 (en) Control mechanism for multiprocessor system
JP5506304B2 (ja) データ処理装置及びデータ処理システム
TW508522B (en) System input/output interface design for scaling
EP0138676A2 (en) Retry mechanism for releasing control of a communications path in a digital computer system
TWI258081B (en) Arbitrating method and arbiter for bus grant
JP2007219816A (ja) マルチプロセッサシステム
JP2007508607A (ja) 複数のプロセッサと1つのメモリシステムを有するシステムのためのメモリインタフェース
US8356128B2 (en) Method and system of reducing latencies associated with resource allocation by using multiple arbiters
EP1516261A2 (en) Bus system, station for use in a bus system, and bus interface
JP2004133942A (ja) データバスシステム及びバス間クロスアクセス方法
EP0139568B1 (en) Message oriented interrupt mechanism for multiprocessor systems
TW449698B (en) Control chipsets and data exchange method among them
US6704823B1 (en) Method and apparatus for dynamic allocation of interrupt lines through interrupt sharing
JPH09153009A (ja) 階層構成バスのアービトレーション方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent