TWI277174B - Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device - Google Patents

Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device Download PDF

Info

Publication number
TWI277174B
TWI277174B TW92104156A TW92104156A TWI277174B TW I277174 B TWI277174 B TW I277174B TW 92104156 A TW92104156 A TW 92104156A TW 92104156 A TW92104156 A TW 92104156A TW I277174 B TWI277174 B TW I277174B
Authority
TW
Taiwan
Prior art keywords
metal
substrate
region
germanium
semiconductor device
Prior art date
Application number
TW92104156A
Other languages
English (en)
Other versions
TW200303603A (en
Inventor
Karsten Wieczorek
Manfred Horstmann
Rolf Stephan
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10208728A external-priority patent/DE10208728B4/de
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200303603A publication Critical patent/TW200303603A/zh
Application granted granted Critical
Publication of TWI277174B publication Critical patent/TWI277174B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1277174 案號 92104156 ^ η 曰 修正 五、發明說明（1) 【發明所屬之技術領域】 一般而言，本發明係 、更特別地，關於具有於半 低半導體區域之薄層電阻 關於一種製造這些半導體 【先前技術】 在現代超高密度的積 小，以提高裝置性能與功 會承擔著某些問題，該些 後所得到的優點。一般而 尺寸，其係導致電晶體元 致該電晶體之較高的驅動 不過，縮小這些電晶體元 亦即提供導電到電晶體元 因為這些導線及接觸區域 少而變成一嚴重問題。然 區域之材料的特性，其乃 阻。 關於積體電路之製造領域，而且 導體區域上金屬矽合物部份以降 的半導體裝置。更者，本發明係 裝置的方法。 體電 能。 問題 言， 件的 電流 件的 件周 的截 而截 決定 路中， 不管怎 可能抵 縮小例 降低通 能力以 特徵尺 邊的區 面積會 面面積 各導線 裝置零件 樣，使零 銷部份縮 如電晶體 道電阻， 及提高的 寸時導線 域所增加 隨零件尺 結合包含 或者接觸 不斷地縮 件尺寸縮小 小零件尺寸 元件的零件 並且從而導 切換速度。 與接觸區域 的電阻，會 寸縮小而減 導線與接觸 區域的電 例與長係通數 的域延其短次 寸區的，較降 尺極道度為升 件源通長因與 零的之道及中 鍵體體通以件 關晶晶為值元 型電電稱容體 典在效般電晶 一如場一小電 中譬成，較善 樣，形份的改 態}方部間地 此CD下長之顯 於C極延道明 用格電的通而 是規閘道與， 可界之通極值 題臨間此電阻 問為之少問電 上稱域減為低 以亦區。因降 ，極份能的 子汲部可道
92308(修正版）.ptc 第6頁 1277174 案號 92104156 曰 修正 五、發明說明（2) 線尺寸的縮短，譬如一般由多晶矽形成之場效電晶體的閘 /電極，以及用於電性接觸電晶體之汲極與源極區域之接觸 JI域，以便因而將用於電荷載體輸送的有效截面縮小。結 果，除非縮小的截面藉由改善形成線與接觸區域，譬如閘 電極、以及沒極與源極接觸區域之材料的電性特徵而受到 補償，不然的話導線與接觸區域會呈現出一較高的電阻 值。 1 因此改善大致上包含如矽的半導體材料在導電區域上 的特性乃特別地重要，例如，在現代的積體電路中，個別 的半導體裝置，譬如之主要以矽為基礎之場效電晶體、電 容器、以及類似物，每一裝置皆係由矽線與金屬線所導 接。雖_然金屬線的電網;率可藉著以例如銅來取代一般所使 用的鋁而改善，但是當需要改善含矽半導體線與半導體接 觸區域的電性特徵時，製程工程師仍會面臨到一挑戰性的 任務。 參考第1 a圖與第1 b圖，現將說明製造包含例如複數個 MOS (金屬-氧化物-半導體）電晶體之積體電路的示範性 製程，以便更詳細地說明在改善含矽半導體區域之電性特 徵上所包含的諸問題。 在第1 a圖中，半導體結構1 0 0包括一基板1 0 1，例如一 矽基板，其中形成有一第一半導體元件110與一第二半導 體元件1 3 0。如第1 a圖所描述的，第一半導體元件1 1 0可能 代表一第一導電型態的一場效電晶體，譬如一 η-通道電晶 體，而第二半導體元件1 3 0則可能代表第二導電型態的一 場效電晶體，譬如Ρ-通道電晶體。第一半導體元件11 0包
92308(修正版）.ptc 第7頁 1277174
案號 92104156 五、發明說明（3) 含淺溝隔離物（則113,其係由絕 二氧化矽，其係並且定義一主動區奸1力成吕如 々L :1或11 2於基板1 〇 i中。闡 電極1 1 5係形成於閘絕緣層11 8上， T rf1 的墊片元件116,其係放置於間電：氧==氮化石夕製成 电蚀1 1 5的邊牆上。在主動 區域112中’形成有源極與沒極區域114 接到：”通道所需要的一適當摻雜物剖&，該傳= 則在操作第一半導體元件11 〇期間内奎 ,0日 Μ间内建立於汲極與源極區 域之間。 第^導體元件m包含與第1導體元件⑴大致相 同的部件，、、而相對應的部件則藉由相同的i考數字所代 表，除了引導字（leading)1y替代導字n„以 外。如先前所注意的A，在例如傳導型能、亦即設置於主 動區域112與132之才參雜物的型態與 : 伸部份（同樣稱為閘長度）、截面面_又閘％ K十乙 _ I墓_开彳生τ πτ & π二積、以及類似物上，第 d =兀,U0可把不同於第一半導體元件11〇。更者， 應戎庄思的疋，雖然將在第丨a圖與第一一 半導體元件1 1 0與1 30描述為電晶w 一圖中的弟/、弟一 半導體元件11〇與13〇則可ί =二件，但是第一與第二 何含矽區i或。例如，相當長的多：電荷載！輸达的任 域之不同位置上連接半導體線可能在單—晶片區 予以視為第一與第二半導體元且這些多晶石夕:線可能 以改善以獲得相關於信號傳播延遲之巧j則予 又參考第1 a圖，特別在於，第^阿的本2十月匕。 H0與敗閉長度決定這歧裝置二：與第二半導體元件 衣置的通道長度，而且如先前
92308(修正版）.ptc 第8頁 1277174 ^ -----室^Ί(’年 >月 日_^_ 五、發明說明（4) -：--- 所指出的，其係因此明顯地影響第一與第二半導體元件 110與130的電性特徵，藉此，一縮短的閘長度將因為閘電 極1,1 5、1 3 5之截面面積的縮小而導致閘電極丨丨5、i 3 5電阻
用f ^/成半$體結構1 〇 〇的基本製程可包含以下步 驟。在藉由熟知的光學微影技術而形成淺溝隔離物u 3與 1 3 3之後，乃進行植入步驟，以產生一於主動區域^ 1 2與 1 3 2中需要的摻雜物濃度。接著，根據設計規格形成閘絕 緣層11 8與1 3 8。此後，閘電極i丨5與j 3 5則藉由圖案化而形 成例如夕日日石夕層’其乃藉由複雜的光學微影與縮減的 蝕刻方法。然後，進一步進行植入步驟以用來形成所謂源 極與汲極區域1 1 4與1 34内源極與汲極延伸部份，並且將墊 片元件11 6與1 26經由沈積與各向異性蝕刻技術而形成。將 塾片元件11 6與1 2 6使用作一植入遮罩，以用於一接著的植 入步驟，其中將摻雜物顆粒植入於源極與汲極區域i4與 134内’以於這些區域中產生需要的高摻雜物濃度。應該 注意的是，在第1 a圖中的摻雜濃度會於水平方向中改變， 亦即在閘電極11 5、1 35的長度方向，以及垂直方向，此後 將稱為深度方向。雖然將源極與没極區域1 1 4與1 3 4之摻雜 物剖面描述為具有鮮明輪麼的一區域，但是實際上，i亥^ ，物剖面則會因為植入製程與接著之退火步驟的特性^ ^ 續地改變，該些退火步驟乃為了活化該些植入原子以及固 化由植入步驟所導致的結晶傷害而進行。通常，必須選擇 2雜物剖面，以符合第一與第二半導體元件i丨〇與i 3 〇的其 匕餐數。例如，一短閘長度，以及因此的一短通道長度，
923〇8(修正版）.ptc 第9頁 1277174 修正 曰 __92104156 五、發明說明（5) ;，。於^雜物剖面，以避免所謂的、、短通道效 声源極區ί 114與::::值濃度則可能放置於汲極 道電晶體可能需'要* 、酋雷曰勺數百奈米處。更者’ p 一通 面。 而要” n—通迢電晶體元件不同的摻雜物剖 ml先ιΓ所返，可能予以視為多晶矽線之閘電極115與 觸面積豆，r以及在源極與汲極區域114與134頂部上的接 的電性特徵：Γ也影與第二半導體 一半導辦ί t ，這些裝置區域主要地包含 以、二此^才料，譬如以結晶、多晶與非結晶型式的矽，所 相Ϊ:::二！然它!1通常包括摻雜物，但與例如金屬線 、* ”、、見出一相當咼的電阻。而後，處理這些區域，以 同延i區域的傳導率，從而改進該些裝置的整體性能。 為了此目的’根據第丨&圖，將金屬層1 4 〇沈積於 舁第二半導體元件110與130上。基本上，金屬層、14〇包含 t:鈷、、或者其它耐火金屬。接著，將第一熱處理，例如 貝Μ [夬速的熱退火步驟’以在源極與汲極區域1 1 4、1 g 4、 閘電極115、135之矽以及包含於金屬層14〇的金屬之間起 始一化學反應。假如，例如金屬層i 4〇大致上包含始的 話，第一熱處理的平均溫度則可能設定在大約4 〇 〇〇c，以 產生壬現相當南電阻率之亞穩錄碎化合物。因為將包含於 墊片元件1 1 6、1 3 6以及淺溝隔離物1 1 3、1 3 3的石夕以二氧化 物或者氮化物的形式化學結合，金屬層1 4〇的金屬則不會 實質地與墊片元件115、136以及淺溝隔離物113、I”之材 料反應。在第一熱處理之後，將已經不與打底材料反應之
92308(修正版）.ptc 第10頁 1277174 修正 ^^_92104156 五、發明說明（6) ^屬層；140的材料藉由例如選擇性濕式#刻製程而來# :产$ ί : t行第二熱處理，例如以高於第-退火步驟之 珉孟屬矽化物。在以上實例中， 二 二退火步驟中。金屬碎化物顯示出比亞以: 曰:物^ Γ顯更低的電阻，^ 5至10倍明顯低於摻雜多 曰曰矽之溥層電阻的電阻。 又 第1 b圖圖式地顯示最後得到的第一與第二半導 1 與1 30，其具有e:金屬矽化物區域141形成於個 極與汲極區域114、134以及閘電極115、135上。°源 雖然金屬矽化物區域141明顯地改善第一與第二 體元件110與130的電性特徵，但是卻仍有改善的空間，，盆 =因為在習知生產流程中，必須形成金屬矽化物區域/、 /欠4i，以付合第一半導體元件11 0與第二半導體元件1 30的 ，件，故可有效進行第—半導體元件11〇之矽化物區域 1，累及第二半導體元件1 3 0之矽化物區域1 41效果之特 徵，反之亦然。 不心将 A由，i令人希望的則是具有一半導體以及其形成方法， ;ΐ:ΐΐ +導體區域的特徵可分別地有效進行，以用於 不同的半導體元件。 m方、
所有ί2乃針對一種可能解決、或者至少減少-些或者 所有上述問題的方法。 Λ I 發明内容】 本發明一般係關制、ik , ^、、一金矽化物部份，以提高這些區域的電性特
92308(修正版）.ptc 第11頁 rA +jb > 、、义—半導體裝置的方法，其中含 1277174 修正 _案號 92104156 五、發明說明（7) 性，其中金屬矽化物部份的材料型態與/或厚度個別地予 '以調整，以鑑於電阻而符合不同半導體區域的需求條件。 . 根據本發明的一說明性具體實施例，一種形成一半導 裝置的方法包含提供一基板，其上形成有一第一與一第 二導電性含矽區域，並且形成一第一抗蝕劑遮罩，以用於 覆蓋一第二傳導性含矽區域，而卻暴露出第一傳導性含矽 區域。更者，將一預定厚度的一第一金屬層沈積於基板 上，並且移除第一抗14劑遮罩。進一步，該方法包括形成 一第二抗蝕劑遮罩，以用來覆蓋第一傳導性含矽區域以及 暴露第二傳導性含矽區域。此後，將一第二預定厚度的一 第二金屬層沈積於基板上，並且隨後將第二抗蝕劑遮罩移 除。此外，該方法包括該基板的一熱處理，以於第一傳導 性含矽區域上形成一第一矽化物層以及於第二傳導性含矽 區域上一第二矽化物層形成。 根據一進一步的具體實施例，一種形成半導體裝置的 方法包含形成複數個傳導性含矽區域於基板上。此後，使 用一沈積遮罩而將複數層不同金屬層連續地沈積於基板 上，以致使複數個傳導性含石夕區域的每一個皆大致地由一 單一金屬層所覆蓋，其中該些金屬層則藉由它們的材料型 態與/或者它們的層厚度而彼此不同。該方法進一步包含 在一第一時間間隔内、以一第一平均溫度而將該基板退 火，以於各傳導性含矽區域上形成一金屬矽化合物，以及 選擇性地自基板將過量的金屬移除。此外，該方法包括在 一第二時間間隔内、以一第二平均溫度而將該基板退火， 以將金屬矽化合物轉變成一金屬矽化物部份，其中控制第
92308(修正版）.ptc 第12頁 1277174 案號92104156_年2^月J1 B 修正 五、發明說明（8) 一與第二平均温度以及第 啫，以調整金屬矽化物部 步的說明 性含矽區 第二傳導 者，該半導體装置 第一金屬石夕化物部 . 根 至少一 域，其 中。更 域上之 含矽區 化物部 【實施 將 見，並 中。當 中，必 據一進一 第一傳導 中第一與 域中第二 份的至少 方式】 本發明之 非一真實 然將理解 須進行種 目標，譬如與系 將從一實施過程 到的是，此一發 一般熟諳該技藝 金屬石夕化 其中一者 說明性具 實施過程 的是，在 種明確實 統相關以 改變到另 展努力可 者所著手 明之優點。 參考第2a至2 f圖，現 例，其中，如先前所指出 性含矽區域容納一矽化物 厚度乃相應地予以設計， 如，如有必要得到連接兩 似信號傳播延遲，則根據 一與第二時間間隔的至少其中一 份的厚度。 性具體實施例，半導體裝置包含 域與至少一第二傳導性含矽區 性含石夕區域係形成於一共同層 包含一形成於第一傳導性含石夕區 份，以及一之形成於第二傳導性 物部份，其中第一與第二金屬矽 包含一貴重金屬。 體實施例說明如下。為了清晰起 的所有特徵均說明於本說明書 任何此種真實具體實施例的發展 施的決定，以得到發展者的明確 及企業相關限制的一致性，其係 一實施過程。更者，將令人理解 能既複雜且耗時，不過卻是那些 進行的例行公事，其係具有本發 將說明本發明的說明性具體實施 的，將兩個或更多個不同的導電 部份，而其材料型態與/或者其 以改善這些區域的導電率。例 不同晶片區域之長碎線用的一類 本發明，其中矽線中之一者係顯
92308(修正版）.ptc 第13頁 1277174 案號 92104156 曰 修正 積，不 的特徵 在不同 晶體， 亦具有 部份與 如此， 應的矽 樣地， 石夕化物 道裝置 於汲極 深度之 地放置 阻，特 遍出現 此，雖 對的第 所有的 納個別 或者改 同的矽化 並且大致 型態的電 摻雜含石夕 本發明於 化物部份 短通道裝 部份，因 ，在長通 與源極區 矽化物部 於該深度 別在同樣 於電晶體 然在以下 一與第二 態樣，在 適合的碎 善半導體 該些電晶體一般而言 一不同的阻障物高 區域之間的 該裝置中同 ，以個別地 五、發明說明（9) 示出比另一石夕線還大的截面面 成於這些矽線上，以改善全部 、的截面面積。相同的情形應用 譬如η-通道電晶體與p-通道電 具有不同的摻雜物剖面，並且 度，該阻障物高度則在矽化物 介面上經歷一電荷載體。既然 樣允許任何人恰當地形成相對 將該些裝置的性能最佳化。同 與長通道裝置之一不同型態的 起需要相當淺連接介面的短通 峰值摻雜物濃度乃更深地放置 明允許任何人分別地調整在一 疊，而峰值摻雜物濃度乃大約 到用於電荷載體的最小過渡電 矽化物之阻障高度，以符合普 區域之摻雜物型態的時候。因 中，將代表一令人讚賞電晶體 列為參考，但是本發明則涵蓋 中，含矽區域是需要的，以容 而改善個別半導體區域的性能 性能。 在第2a圖中，半導體結構 石夕基板或者適合形成半導體元 201中，第一半導體元件210包 物部份係形 地補償不同 晶體元件， 置一般需要 為例如，比 道裝置中， 域中。本發 份的過度重 上，以便得 地選擇金屬 裝置之主動 的詳細說明 半導體元件 該些態樣 化物部份， 裝置的整體 2 0 0包含一基板2 0 1，例如一 件的任何其它基板。在基板 含由淺溝隔離物2 1 3所界定
92308(修正版）.ptc 第14頁 案號 92104156 1277174 曰 修正 五、發明說明（10) 的一主動區域2 1 2。將閘電極2 1 5获i日日 丄J稽甶閘絕缓層2 1 8而盘主 動區域2 1 2分隔。譬如二氧化石夕^去Λ 家層U 而/、王 / ^ f虱化矽之絕緣材料的 墊片元件2 1 6，其係鄰近閘電極2 1 5之、息时 ^ ，。丄丄 μ 從之邊牆而形成。在主動 區域2 1 2中，有源極與汲極區域2丨4形成。 半導體結構2 0 0進一步包括—第二半導體元件23〇，其 大致上包含與第一半導體元件210相同的部件。因此，相 對應的部件則由相同的參考數字所表示，除了引導字 '、23〃替代引導字、、21〃之外。應該注意的是，雖然描述 非常類似’但是第一與第二半導體元件2 1 〇與2 3 0則在以上 所指出的意義上彼此不同。更者，在第二半導體元件230 上形成有抗钱劑遮罩2 5 0。 用來形成半導體結構2 0 0的基本生產流程可非常類似 參考第1 a圖與第1 b圖所說明的製程，因此遂將這些製程步 驟的說明予以刪除。抗蝕劑遮罩2 5 0可能藉由習知的光學 微影術而形成，不過，其中既然在淺溝隔離物2 3 3上抗蝕 劑遮罩2 5 0的精確位置不具關鍵性，所以不須太過顧慮任 何重疊。 第2 b圖圖式地顯示半導體結構2 0 0，有一第一金屬層 24 0沈積於半導體結構2 0 0上。該第一金屬層24〇可包食適 合形成於含矽區域2 1 4與2 1 5之金屬矽化物的需要特徵之任 何耐火金屬或者金屬化合物，合適的金屬可包栝始、鈇、 鎳、鎢、以及其結合物。在一特別的具體實施例中，第一 金屬層2 4 0可包含一貴重金屬，譬如鉑、鈀、金與類似 物。選擇第一金屬層2 4 0的厚度與其成分’以致使在接著 的退火步驟中，會發生矽與金屬原子的相互擴散’而可形
1277174 修正 案號 92104156 五、發明說明（11) 成具所需滲透深度，亦即產生一最小的過渡電阻給該電荷 >載體所需之厚度及所需之阻障物高度之金屬矽化物部份。 _例如，可使鈷層沈積至具有30至80nm的厚度。在第2b圖 中，第一金屬層2 4 0覆蓋抗蝕劑遮罩2 5 0的表面，然而抗蝕 劑遮罩25 0的邊牆部份2 5 2則大致上並未遮蓋。為達成此目 的，可應用一沈積技術，該沈積技術得以任何具金屬而使 邊牆部份2 5 2的覆蓋範圍最小化之技術。例如，可使用物 理氣相沈積（PVD)技術，譬如濺鍍沈積，其中將製程參 數調整，以使從一目標物滅錢出的原子與離子撞擊到在一 大致垂直方向中的半導體結構2 0 0。因而，使在邊牆部份 2 5 2上之第一金屬層24 〇的沈積最小化。大致上垂直地撞擊 該半導體結構2 0 0，可藉由使用鄰近基板2 〇 1之錢鑛沈積室 中的準直管而得到，以、、引導〃該些離子與原子接近該基 板2 0 1。進來之離子與原子所需要的方向性藉由調整濺鍍 沈積室内的磁場與電場亦可同樣地得到，以獲得一最小階 梯覆蓋率（step coverage)。 第2c圖圖式顯示抗蝕劑遮罩25 0與覆蓋之第一金屬層 2 4 0移除的半導體結構2 0 0。移除抗#劑遮罩2 5 0以及第二 半導體元件2 3 0上之第一金屬層24 0部份可藉由一選擇性濕 式蝕刻製程而獲得，該製程使用具有蝕刻速率明顯高於第 一金屬層2 4 0所用之抗蝕劑遮罩2 5 0之化學試劑。依據以第 一金屬層2 4 0之金屬來覆蓋邊牆部份2 5 2的程度，可能會相 應地選擇最初沈積之第一金屬層2 4 0的預定厚度，以使在 接著的蝕刻製程中，第一半導體元件2 1 0上第一金屬層2 4 0 的厚度不會保持小於所需之最小厚度。假如例如移除抗餘
92308(修正版）.ptc 第16頁 -^^^92104156 1277174 修正 五、發明說明（12) 大/!!花6°秒’而且第-金屬層24 0之餘刻速率大 #二2二5炊η"1的話，那麼選擇最初的層厚度比至少形成 各之金屬石夕化物所需要者還厚大約10⑽。藉ί :σ卩伤2 5 2而將抗蝕劑遮罩2 5 0、、底蝕"，在蝕刻抗蝕 ^ 2 5 0的過程期間内，在抗蝕劑遮罩2 5 〇頂部之第一 屬層240的機械整體性.會受到侵触，而且自第一金屬層24〇 til固體部份則將予以洗、淨。既使邊牆部份2 52稍微由 至屬復盍，延長蝕刻時間仍可將抗蝕劑遮罩25〇移除，其 乃因為在邊牆部份的金屬層厚度頗小於基板2 〇以致上水 ，表面部份上之第一金屬層24〇的厚度。一般而言，邊牆 广伤2 5 2的金屬層厚度將不超過水平表面部份的大約丄〇 /〇 。因此，第一半導體元件2丨〇能容納c形成矽化物部份所 需之特徵而組成之第一金屬層24〇。 一在第2 d圖中，第二光阻遮罩25 5係形成於第一半導體 德件2 1 0上一而第一金屬層2 4 2則覆蓋式地沈積於半導體結 △ ^0 0上。就形成第二光阻遮罩2 5 5而言，相同的標準乃如 麥考光阻遮罩250所指出的應用於此。相同的情形乃適用 方:形f第一金屬層242用的沈積方法。同樣地，在此情形 I ’弟二光阻遮罩2 5 5的邊牆部份2 5 7大致上未受遮蓋，或 一至；比半導體基板2 〇 〇之表面部份還明顯較少受到遮 盍。就第二金屬層242的成分以及厚度而言，以上所設之 相同標準可應用於此情形中。 在一具體實施例中，可提供複數個不同半導體元件， =中在後續之遮罩步驟中，在複數個半導體元件的各個 ，沈積一不同金屬層。例如，除了抗蝕劑遮罩2 5 〇與2 5 5
第17頁 92308(修正版）.ptc IP年1月曰 修正 1277174 _案號 92104156 五、發明說明（13) 之外，可提供進一步的抗蝕劑遮罩（未顯示），其中可設 '計該抗蝕劑遮罩2 5 0、2 5 5與進一步的抗蝕劑遮罩使一第三 _金屬層沈積於一第三半導體元件上（未顯示）。此遮罩順 序可以適當設計的遮罩予以重複，以便可將複數層不同金 屬層沈積於相對應之複數個不同種類的半導體元件上，該 些元件係予以個別地最佳化，以為了在這些半導體元件中 所必須要的矽化物部份。 第2 e圖圖式地顯示第一與第二半導體元件2 1 〇與2 3 〇， 其分別具有第一金屬層24 0與第二金屬層242。第一與第二 金屬層240與2 4 2包含一材料並且顯示出一厚度，卞當轉變 成一金屬矽化物時，兩者的目標皆是使第一與第二半導體 元件2 1 0、2 3 0的特徵最佳化。特別是，第一金屬層2 4 〇以 及/或者弟·一金屬邊24 2可能包含至少一貴重金屬。 接著，‘進行一 起始在第一與第二 域 214、234與 215 實施例中，在以第 速熱退火步驟之後 及第一與第二金屬 屬之間的連續反應 態、退火過程的溫 較高熔化溫度的金 此，金屬砍化物的 間隔而予以部份地 構2 0 0的表面移除 金屬層240、242中之金屬以及包含於區 、2 3 5中之矽之間的化學反應。在_具體 一溫度持續一第一時間間隔的一第一快 ，發生區域214、234、215、2 3 5之原子
層2 4 0、2 4 2之原子擴散，俾維持；g夕與金 。金屬矽化物的擴散程度取決於材料型 度以及所持績的時間。一般而言，具 屬傾向於顯示出一較低的擴散活性了 厚度可藉控制第一平均溫度與第一 凋整。接著，將過量的金屬從半士 ，並可以第二溫度、在第二時間間隔 案號 92104156 1277174 修正 五、發明說明（14) 於Ϊ仃第二快速熱退火步驟。一般而言，第二平均溫度 :。、繁Γ溫度、’以得到具有相當低電阻的一穩定金屬石夕化 t 一平均溫度與第二時間間隔可受到控制，以得 215、234、2 3 5之每一個中所需要的薄層電阻。 二了:意的是，雖然第一與第二金屬層24 0、242彼此不 應特彳ίί因為包含第一與第二金屬層24 0、242之材料的反 ^政來所皆知，而且可能選擇為能產生希望的薄層電 仍麸ί I!在第一與第二半導體元件210與2 3 0中的薄層電阻 :W旎以一般的熱處理而作個別地調整。在第一與第二 全3 Ϊ步驟之間，第—與第二金屬層24 0、242的過量 错由一選擇性的蝕刻製程而移除，其中金屬與金屬 一 i^需彼此相關地予以有利地選擇性移除。因此，第 蝕刻ί 屬層240、242的非反應性金屬則可能以一般的 ^衣私來移除。更者，相較於先前所說的習知加工處 ，=需任何額外的熱處理，因此不會引起、、熱預算，，。 一束ί lf圖圖式顯示最後得到的半導體結構200，其中第 件210包含第—石夕化物部份241，其成分與/或 係適合含矽半導體區域2 1 4與2 1 5上所兩之壤厗雪ϋ日 同樣地，第-主道麵斤妓9〇“ 、上所而之厚層電阻0 件2 3 0的呈/ 包含適於符合第二半導體元 的，第二/規格之第二矽化物部份243，。如先前所注意 包含_主I ^物部# 241與/或者第二石夕化物部份243可能 全屬，：士 ：屬’譬如鉑、鈀、金與類似物，合併以耐火 3化：；匕？、錯、鶴與類似物。甚者，將第-與第 4興235的程度作調整，以得，
92308(修正版）.pt 第19頁 ''滲透〃入區域2“二 1277174 _案號 92104156 v 五、發明說明（15) 修正 到需要的薄層電阻。如果，例如第一半導體元件代表一 P-嗵道電晶體的話，在該電晶體中，P-型摻雜物的峰值濃度 測放置於大約2 0 0 nm的深度，而矽化物部份的厚度，亦即 滲透度，則可調整到大約1 8 0至2 2 0 nm。相同的考量亦可應 用在一般呈現淺摻雜物剖面之η-通道電晶體。 以上所揭露的特定具體實施例僅供說明，雖然本發明 可能以那些熟諳該技藝者所明瞭之不同但等同的方式來修 改與實施，但卻仍具有在此學說的優點。例如，以上所述 之製程步驟可能以不同的順序來進行。甚者，並不打算將 在此所示之結構或者設計的細節設限，除了以下所說明的 申請專利範圍之外。因此明顯的是，以上所說明的特定具 體實施例可能予以更改或者修改，而且在本發明的範圍與 精神内的所有此些變更則予以列入考慮。相應地，在此所 尋求的保護乃陳述於以下的申請專利範圍中。
92308(修正版）.ptc 第20頁 1277174 案號 92104156 年1月/7曰 修正 圖式簡單說明 【圖式簡單說明】 > 本發明可能參考結合附圖的以下說明來理解，其中相 同的參考符號指的是相同元件，而且其中： 弟1 a圖與苐1 b圖顯不弟一與第二半導體元件的圖式截 面圖，其具有一矽化物部份形成於傳導區域中，其中第一 與第二半導體元件則根據一般的習知技術製程而來製造； 以及 第2 a至2 f圖圖式地顯示，根據本發明的一說明性具體 實施例而形成之半導體結構，於各製造階段之剖面示意 圖。 雖然本發明容許有種種的修改與替代形式，但是其特 定的具體實施例則已經藉由圖式中的實例來說明，其係並 且在此予以詳細說明。不過，應該理解的是，特定具體實 施例在此的說明並不打算將本發明限制於揭露出來的特別 型態，相反地，本發明反而包含位於附加申請專利範圍所 定義之發明精神與範圍内的所有變更、等同物以及替代 物。 【主要元件符號說明】 100 半導體結構 110、210第一半導體元件 113 淺溝隔離物（STI) 115、 135、 215、 235 116> 126、 136、 216 118、 138、 218 1 (Π、2 0 1 基板 1 1 2、2 1 2主動區域 114 源極與汲極區域 閘電極 墊片元件 閘絕緣層
92308(修正版）.ptc 第21頁 1277174 案號 92104156 r月I 7曰 修正 圖式簡單說明 130 第二半導體元件 132 1 主動區域 133^ 213 > 233 淺溝隔離物 ‘134、 214 > 234 源極與汲極區域 140 金屬層 141 金屬矽化物區域 200 半導體結構 230 第二半導體元件 240 第一金屬層 241 第一矽化物部份 242 第二金屬層 243 第二矽化物部份 250 抗#劑遮罩 2 5 2〜 2 5 7邊牆部份 255 第二光阻遮罩
92308(修正版）.ptc 第U頁

Claims (1)

1277174 案號 92104156 年立月曰 修正 六、申請專利範圍 1. 一種形成半導體裝置之方法，該方法包含·· 提供一基板，其上形成有第一與一第二導電性含 石夕區域； 形成一第一抗蝕劑遮罩，以用來遮蓋第二導電性 含矽區域，並且暴露第一導電性含矽區域； 沈積第一預定厚度的第一金屬層於該基板上； 移除第一抗钱劑遮罩； 形成第二抗蝕劑遮罩，以用來遮蓋第一導電性含 矽區域，並且暴露第二導電性含矽區域； 沈積第二預定厚度的第二金屬層於該基板上； 移除第二抗蝕劑遮罩；以及 將該基板熱處理，以形成第一矽化物部份於第一 導電性含矽區域以及第二矽化物部份於第二導電性含 石夕區域中。 2. 如申請專利範圍第1項之方法，其中沈積該第一金屬層 包括控制金屬沈積，以便將第一抗钱劑遮罩的階梯覆 蓋率最小化。 3. 如申請專利範圍第2項之方法，其中該階梯彳1蓋率係藉 著應用一蒸汽沈積技術而予以最小化，在該技術中， 金屬顆粒乃大致上垂直地撞擊該基板。 4. 如申請專利範圍第3項之方法，其中係用準直管來調整 金屬顆粒撞擊基板的方向性。 5. 如申請專利範圍第2項之方法，其中使該階梯覆蓋率最 小化係藉由將第一金屬層滅鍍沈積，同時控制金屬顆
92308(修正版）.ptc 第23頁 1277174 修正 __案號 92104156 六、申請專利範圍 粒的方向性以便大致上垂直該基板之表面。 6. 如申請專利範圍第1項之方法，其中沈積第二金屬層包 括控制該金屬沈積，以便將第二抗蝕劑遮罩的階梯覆 蓋率最小化。 7. 如申請專利範圍第6項之方法，其中該階梯覆蓋率係藉 由應用一蒸汽沈積技術而最小化，在該技術中，金屬 顆粒乃大致上垂直地撞擊該基板。 8. 如申請專利範圍第6項之;方法，其中使該階梯覆蓋率最 小化係藉由應用包括鄰近基板之準直管的物理氣相沈 積技術來進行最小化。 9. 如申請專利範圍第6項之方法，其中使該階梯覆蓋率最 小化係藉由將第二金屬層濺鍍沈積，同時控制金屬顆 粒的方向性以便大致上垂直該基板之表面。 1 0 .如申請專利範圍第1項之方法，其中該基板包含至少一 第三導電性含矽區域，而且其中該方法進一步包括： 形成第三抗蝕劑遮罩，以遮蓋第一與第二金屬 層，並且暴露第三導電性含矽區域； 沈積第三金屬層；以及 移除第三抗蝕劑遮罩，其中在熱處理期間内，將 一第三矽化物部份形成於第三導電性含矽區域中。 1 1.如申請專利範圍第1項之方法，其中選擇第一與第二金 屬層的金屬型態與層厚度、溫度與熱處理之持續時間 的至少其中一者，以得到在第一與第二矽化物部份中 的第一與第二薄層電阻，以使第一與第二薄層電阻分
92308(修正版）.ptc 第24頁 1277174 _案號 92104156 六、申請專利範圍 修正 別在相對應的預定範圍内。 U 2.如申請專利範圍第1項之方法，其中第一與第二金屬層 、 的至少一層包含一财火金屬。 1 3.如申請專利範圍第1項之方法，其中第一與第二金屬層 的至少一層包含始、鈦、钽、錯、錄、鐫與其結合物 的至少其中一者。 1 4.如申請專利範圍第1項之方法，其中第一與第二金屬層 的至少其中一層包含至少一貴重金屬。 f 1 5 .如申請專利範圍第1 4項之方法，其中第一與第二金屬 層的至少其中一層包含翻、把與金之任一者。 1 6 .如申請專利範圍第1項之方法，其中熱處理該基板包 括： 以第一平均溫度來將該基板退火； 移除已經不與該打底材料反應之第一與第二金屬 層的材料；以及 以第二平均溫度來將該基板退火，其中該第一平 均溫度低於該第二平均溫度。 1 7 .如申請專利範圍第1 6項之方法，其中將已經不與打底 材料反應之第一與第二金屬層的材料移除，其係包括 一選擇性乾式蝕刻製程與一選擇性濕式蝕刻製程中的 任何一者。 1 8 .如申請專利範圍第1項之方法，其中移除第一抗蝕劑遮 罩包括選擇性地濕式蝕刻該第一抗蝕劑遮罩。 1 9 .如申請專利範圍第1項之方法，其中移除第二抗蝕劑遮
92308(修正版）.ptc 第25頁
92308(修正版）.ptc 第26頁 1277174 案號 92104156 %、r月’y日 修正 六、申請專利範圍 退火，其中控制第一與第二平均溫度以及第一與第二 時間間隔的至少其中一者，以調整金屬矽化物部份的 厚度。 2 4 .如申請專利範圍第2 3項之方法，其中使用沈積遮罩包 括： (a) 形成一抗餘劑遮罩； (b) 將一金屬層沈積於導電性含矽區域的其中一者 上； (c)移除該抗钱劑遮罩；以及 重複步驟（a )至（c )，以用於諸導電性含矽區域的 每一個含矽區域上。 25. —種半導體裝置，包含： 至少一個第一導電性含矽區域； 至少一個第二導電性含矽區域，第一與第二導電 性含矽區域係形成於一共同層中； 第一金屬矽化物部份，其形成於第一導電性含矽 區域中；以及 第二金屬矽化物部份，其形成於第二導電性含矽 區域中，其中第一與第二金屬矽化物部份的至少其中 一者包含一貴重金屬。 2 6 .如申請專利範圍第2 5項之半導體裝置，其中第一與第 二金屬矽化物部份的至少其中一者包含鉑、鈀與金之 至少一者。 2 7 .如申請專利範圍第2 5項之半導體裝置，其中第一與第
92308(修正版）.ptc 第27頁 案號 92104156 修正 1277174 六、申請專利範圍 二金屬矽化物部份在材料型態與個別導電性含矽區域 之滲透度的至少一方面上彼此不同。 2 8 .如申請專利範圍第2 5項之半導體裝置，其中第一導電 性含矽區域包含一第一電晶體元件，第二導電性含矽 區域包含一第二電晶體元件，而第一與第二電晶體元 件乃由於通道長度、導電型態與摻雜物剖面之至少一 方面而彼此不同。 2 9 .如申請專利範圍第2 5項之半導體裝置，其中第一導電 性含矽區域包含第一含矽線，第二導電性含矽區域包 含第二含矽線，該第一與第二含矽線在截面面積、線 長度、摻雜物濃度、以及圍繞第一與第二含矽線之材 料型態的至少一方面上有所不同。
92308(修正版）.ptc 第28頁 1277174 ^M_j2L〇4156 年 日 * 一 -^~r--—~~— ______修^ .ip_ 摘要（發明名稱：具有不同金屬魏化物部分之半導體裝置，及ϊϊίϊϋ •本發明揭露出一種方法，在該方法 按順序地沈積於含石夕區域上，以致於諸 度適合打底含碎區域的明確特徵。接著 以將諸金屬轉換成金屬石夕化物，以便改 性。以此方式，可形成，能分別地適合 矽化物部份，以便使個別半導體元件的 個半導體元件的整體性能明顯地改善。 導體裝置，其包含至少兩含矽區域，其 部份形成於其中，其中至少一石夕化物部 屬。 中，將不 金屬層的 ，進行一 同金屬層 型態與厚 熱處理， 域的導電 的區域之 或者複數 善含矽區 特定含矽 裝置性能 更者，揭露出一半 具有不同 份包含 的碎化物 貴重金 本案代表圖：第2f圖 200212 半導體結構 主動區域 201 基板 213 淺溝隔離物 六、英文發明摘要（發明名稱：SEMICONDUCTOR DEVICE HAVING DIFFERENT METAL SILICIDE PORTIONS AND METHOD FOR FABRICATING THE SEMICONDUCTOR DEVICE)
A method is disclosed in which differing metal layers are sequentially deposited on silicon-containing regions so that the type and thickness of the metal layers may be adapted to specific characteristics of the underlying silicon-containing regions. Subsequently， a heat treatment is performed to convert the metals into metal silicides so as to improve the electrical
92308(修正版）.ptc 第2頁 1277174 案 - —^__(/ -T- 乃’ 口_WJT._ 還造明摘要（發明名稱：具有不同金屬石夕氧化物部分之半導體裝置’及半導體裝置之 214 源極與汲極區域 215 閘電極 230 第二半導體元件 233 淺溝隔離物 2 34 源極與汲極區域 235 閘電極 241 第一石夕化物部份 243 第二矽化物部份 六、英文發明摘要（發明名稱：SEMICONDUCTOR DEVICE HAVING DIFFERENT METAL SILICIDE PORTIONS AND METHOD FOR FABRICATING THE SEMICONDUCTOR DEVICE) conductivity of the silicon-containing regions. In this way, silicide portions may be formed that are individual ly adapted to specific si 1 icon-containing regions so that device performance of individual semi conductor elements or the overall performance of a plurality of semi conductor elements may be significantly improved. Moreover， a semi conductor device is
92308(修正版）.ptc 第3頁
TW92104156A 2002-02-28 2003-02-27 Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device TWI277174B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10208728A DE10208728B4 (de) 2002-02-28 2002-02-28 Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
US10/260,926 US7217657B2 (en) 2002-02-28 2002-09-30 Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device

Publications (2)

Publication Number Publication Date
TW200303603A TW200303603A (en) 2003-09-01
TWI277174B true TWI277174B (en) 2007-03-21

Family

ID=28042824

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92104156A TWI277174B (en) 2002-02-28 2003-02-27 Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device

Country Status (6)

Country Link
EP (1) EP1479100A1 (zh)
JP (1) JP2005520341A (zh)
CN (1) CN100481333C (zh)
AU (1) AU2002365054A1 (zh)
TW (1) TWI277174B (zh)
WO (1) WO2003079424A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405112B2 (en) 2000-08-25 2008-07-29 Advanced Micro Devices, Inc. Low contact resistance CMOS circuits and methods for their fabrication
JP4011024B2 (ja) 2004-01-30 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR101226653B1 (ko) 2006-06-28 2013-01-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP5500784B2 (ja) * 2008-05-12 2014-05-21 信越半導体株式会社 多層シリコン半導体ウェーハ及びその作製方法
CN102571135B (zh) * 2012-02-15 2014-05-14 京信通信系统（中国）有限公司 射频半集成应用装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824544A (en) * 1987-10-29 1989-04-25 International Business Machines Corporation Large area cathode lift-off sputter deposition device
JPH04188868A (ja) * 1990-11-22 1992-07-07 Seiko Epson Corp 半導体装置の製造方法
JPH04349660A (ja) * 1991-05-28 1992-12-04 Toshiba Corp 半導体装置及び製造方法
US5352631A (en) * 1992-12-16 1994-10-04 Motorola, Inc. Method for forming a transistor having silicided regions
JPH07235606A (ja) * 1994-02-22 1995-09-05 Mitsubishi Electric Corp 相補型半導体装置及びその製造方法
US6020242A (en) * 1997-09-04 2000-02-01 Lsi Logic Corporation Effective silicide blocking
US6133130A (en) * 1998-10-28 2000-10-17 United Microelectronics Corp. Method for fabricating an embedded dynamic random access memory using self-aligned silicide technology
US6040606A (en) * 1998-11-04 2000-03-21 National Semiconductor Corporation Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture

Also Published As

Publication number Publication date
TW200303603A (en) 2003-09-01
CN100481333C (zh) 2009-04-22
EP1479100A1 (en) 2004-11-24
WO2003079424A1 (en) 2003-09-25
CN1623221A (zh) 2005-06-01
JP2005520341A (ja) 2005-07-07
AU2002365054A1 (en) 2003-09-29

Similar Documents

Publication Publication Date Title
KR100243286B1 (ko) 반도체 장치의 제조방법
US5937315A (en) Self-aligned silicide gate technology for advanced submicron MOS devices
TWI257655B (en) High voltage metal-oxide semiconductor transistor devices and method of making the same
TW399330B (en) Semiconductor device, memory cell, and processes for forming them
US6218251B1 (en) Asymmetrical IGFET devices with spacers formed by HDP techniques
KR100978647B1 (ko) 반도체 장치의 상이한 실리콘 함유 영역 상에 상이한실리사이드 부분을 형성하는 방법
TWI267942B (en) MONOS device having buried metal silicide bit line
TWI277174B (en) Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device
US7314829B2 (en) Method and apparatus for polysilicon resistor formation
US7217657B2 (en) Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device
KR100313547B1 (ko) 반도체 소자의 제조방법
KR20050084030A (ko) 도핑된 고유전 측벽 스페이서들을 구비한 전계 효과트랜지스터의 드레인/소스 확장 구조
TW200303587A (en) Method of forming different silicide portions on different silicon-containing regions in a semiconductor device
KR100289372B1 (ko) 폴리사이드 형성방법
TWI467664B (zh) Semiconductor device manufacturing method and semiconductor device
KR20040008631A (ko) 반도체소자의 제조 방법
JP2007134705A (ja) 半導体素子及びその製造方法
KR100755671B1 (ko) 균일한 두께의 니켈 합금 실리사이드층을 가진 반도체 소자및 그 제조 방법
KR19980056170A (ko) 반도체 소자의 금속 배선 형성방법
DE10324657B4 (de) Verfahren zur Herstellung eines Metallsilizids
US8105910B2 (en) Method for forming silicide of semiconductor device
KR100334866B1 (ko) 반도체소자의트랜지스터형성방법
TW200307988A (en) Method for forming an improved metal silicide portion in a silicon-containing conductive region in an integrated circuit
JP3380069B2 (ja) Ｍｏｓ半導体装置の製造方法
TW558759B (en) Method of forming and etching resistor protection oxide layer

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees