TWI277116B - Emitter and method of making - Google Patents

Description

1277116 玖、發明說明 【發明所屬之技術領域】 發明領域 電月每技術長期以來乃持續一種趨勢，即變得更便宜， JL在逮度儲存社、度及顯示像元密度方面不斷提供更大的 力 < 疋it匕趨勢可能不會繼續維持。為使電腦技術能 夠持續持供更大的能力，其周邊裝置例如大量儲存裝置與 顯示裝置必須不斷地發展進步。例如，硬碟驅動器已能將 儲存密度驚人地增加到遠超過十年前者，但現在遭遇到物 1〇理極限，而阻礙該密度不能更為進展。又，在貿易界中亦 冒有些非議係針對大量儲存裝置（如碟片驅動器，瓜 ROMs及DVD裝置等）之製造商未能增加微處理器的上線 資料流率及進展速度，而限制了該等電子裝置例如個人電 腦的系統性能。此外，雖有些硬碟驅動器已被小型化來配 合可攜式裝置，但它們的高功率需求仍會限制電池的操作 時間壽命。故亟須一種儲存裝置其能比習知裝置具有更高 的資訊流率，更高的能源效率，及更高的密度者。 I：先前技術3 發明背景 又，使用者仍繼續堅持要更高密度的顯示裝置例如 LCD面板及陰極射線管等。而增加像元解析度須要使該顯 示裝置具有更快的資料流率’因為其顯示仍必須以相同於 先如低始、度顯示恭的流率來更新，俾防止不良的顯示閃爍 現象。且，顯示裝置例如LCD螢幕要完全符合需求會有其 1277116 玖、發明說明 =叙因為以零缺點來製造它們實在繁複不容易。又，使 ?的LCD技術乃須附設背光 件 … “在不同的環境光條 、亥等背光亦須要額外的電源 池的操作時間受限。 <曰使其電 5 10 15 陰極射線電子束技術已在消費產品例如電視(Η)影像 管及電腦榮幕等出許多年了。該等裝置係使用所謂的，，熱 陰極電極來造成一電子源，其會射向並聚焦於觀看螢幕 ^雖在許多新的技術領域中已進行研發。但在，，冷陰極，， 包子么射㈤的領域’例如加讀吻§(史密特突特）及平面 發射體等已引起許多製造廠商的注意。 要將此冷陰極技術轉變成有用的產品，仍存有一些問 題 般而5其電子束必須能：輸送足夠的電流；有效率 ;在用途用限定的低電壓來操作；可會聚的；在所需功率 密度係為可靠的；及針對任何用途皆能在合理的真空中保 持空間和時間上的穩定。於一冷陰極結構中，會難以達到 回電流选度、穩定性和可靠性。 舉例而言，雖Spindt tips能兼具空間與時間的穩定性 以及可靠性，但它們僅能在一比外太空更強的真空中來達 到此功效，故會使它們實際應用難以實現。且，一Spindt 20 tips會比平面發射體更難以會聚。 要製成穩定又可靠的平面發射體之一問題係，當該發 射體完成之後’後續的製程步驟會易於損害其發射表面。 例如，當製造一電子聚焦結構時，有許多沈積和蝕刻的程 序會污染或在該發射體的發射表面上造成瑕疫。 1277116 玖、發明說明 若此等問題繼續存在，則將不能實際地使該冷陰極技 術應用於需要高速度、低功率及高發身t元件密度的許多用 途中，例如具有大量儲存及顯示元件的電子裝置。 【發明内容】 5 發明概要 本發明係在提供一種發射體，包括一電子供應源及一 隨道層δ又在4電子供應源上。一陰極層設在該隨道層上。 一導電電極具有多數層的導電材料。許多數層包含一保護 層設在該導電電極上。該導電電極會被蝕刻來形成一開孔 10 而曝露出一部份的陰極層。 圖式簡單說明 本發明將可參閱以下圖式而更容易瞭解，各圖中的元 件亚不一定按其相互比例來繪製。而是在當要清楚地表示 本發明時將會跨大強調。且在某些圖中相同的標號係代表 15對等的類似元件，雖不一定是指相同的構件。 第1圖係本發明的第一實施例示出一發射體能夠發射 光子與電子。 第2圖係本發明的第二實施例其亦包含一會聚透鏡結 構。 2〇 第3圖為一會聚電子透鏡的頂視圖其包含本發明之第 二貫施例。 第4圖為沿第3圖中之IV-IV線的截面圖。 第5圖為一用來製造設有本發明實施例之發射體的流 程圖。 7U6 玖、發明說明 =6圖為附加_透鏡結構於本發明之實施例的流程圖。 第7T圖為用來製造本發明實施例之各製程步驟的 戴面圖。 5 Μ囷為本t月的第四實施例，其係設於一具有控制 ^路的積體電路中。 第9圖為本發明的第五實施例，示出一電子束會聚在 1¼極表面上。

第10圖係本發明應用於一第一顯示裝置中的實施例。 10 帛11圖係本發明應用於-第二顯示裝置中的實施例。 第LA及12B圖為一應用本發明之第一大量儲存裝置 的實施例。 第13圖為-應用本發明之第二大量儲存裝置的實施例。 第14圖為本發明應用於一電子裝置的實施例。 第15圖為本發明應用於一光學顯示裝置的實施例。 15 【實施方式】 較佳實施例之詳細說明

本發明可用來設計及製造一高效率的電子發射體，且 亦能夠發射光子。其製程設計係相容於習知的半導體製程 和设備，故乃可供低成本實施及大規模量產。本發明之一 20恕樣係在-接觸言亥電子發射冑的導電層中設有一犧牲膜。 該犧牲膜係用來在後續處理時保護該發射體的陰極表面， 忒後續處理包括附加一可擇的透鏡結構於該電子發射體。 故該犧牲膜亦可稱為一保護膜。本發明的其它實施例亦會 將薄膜堆疊設計納入考量，包括不同膜層間的钱刻選擇性 9 1277116 玖、發明說明 以及各膜層之間㈣刻擋止能力和低熱應力等。此等 在-製程的實施财係㈣—種方法，藉該方法會使其陰 極表面保持幾乎沒有”物’以及其它可能會影響該電子 發射體之操作或操作壽命的瑕疵。 10 15

於此所揭之電子透鏡和發射體等最好係以半導體元件 技術來製造。本發明的裝置係可應用於廣泛範圍的半導體 元件技術’並可由多種的半導體材料來製成。以下的描述 係說明本發明實施㈣基材之—些目前較佳實施例的半導 體元件’因為現今大部份所㈣半導體元件係被製設於石夕 基材中，且本發明最普遍的魏將包切基材。惟，本發 :亦可利地被使用於神化鎵、鍺’及其它半導體材料料 電基材中。因此’本發明並不受限於該等製設切半導體 材料中的元件’而亦包括製設在一或多種專業人士可料 之半導體材料中的幻牛和技術，例如使用多晶料在玻璃 基板上的薄膜電晶體（TFT)技術等。

應請注意該等圖式並非實際尺寸比例。且，各種主動 元件的部件並未按比例繪出。為了能提供對本發明之更清 楚的表示和瞭解，有某些尺寸會相較於其它尺寸來放大強 調。 此外，雖所示實施例等係以二維視圖來示出其具有 深度和寬度等不同區域’惟應可清楚瞭解這些區域僅示出 -元件的_部份’而其實際上係為_三維結構。因此，當 被製設在-實際元件上時’該等區域將會具有三維尺寸「 包括長度、寬度和深度。且，雖本發明係以有關主動元件 10 1277116 玖、發明說明 的較佳實施例來示出，惟該各例並非用來作為本發明之範 圍或可利用性的限制，亦無意要使本發明的主動元件被限 制方；所不出的貫體結構。該等結構係被含括來驗證本發明 對目前較佳實施例的實用性和可應用性。 5 第1圖係不出本發明之一實施例。一發射體50具有一 電子供應源60及一陰極14。最好在該陰極14與電子供應源 6〇之間設有一隧道層20。該陰極14與該電子供應源⑼係分 別使用一導電電極53及供應觸層12來連接於一發射體電壓 源24。該導電電極53具有多數層的導電材料，包括一第一 1〇保護層54及至少一第一導電層52。該導電電極53最好係被 蝕刻來形成一開孔，而曝露出一部份的陰極14表面。該陰 極表面的曝露部份會形成一發射表面26，其能夠產生呈電 子16和光子18形式的能量發射22。使用此結構，該發射表 面會具有約0· 1至8.0A/cm2的電子發射率。 15 最好該電子供應源6〇係為一重摻雜的半導體基材例如 矽，或為一導電層而沈積在一非導電基材上。該摻雜劑較 好係為η型摻雜劑，例如磷、砷、或銻。又更好是，該電 子供應源係被設計成能規制由該供應觸層12流向該發射表 面26電子流，而使整個發射表面26上的電子發射係幾乎一 20 致的。 第2圖係本發明之一變化實施例，其係構建在第1圖所 不的發射體50上。在本實施例中，有一電子透鏡結構^會 被δ又在4發射體5 0上來形成一整合發射體1 〇〇。在本實施 例中’有一第一保護層48會被包含於該疊薄膜層的導電電 1277116 玖、發明說明 才虽53’中 〇j：卜笛—y ^ 一保濩層48係可當在一間隔層4〇中形成開 孔日$，用來作為一飯刻擔止層。該間隔層40係設在第二保 4層48上’且最好是由一介電質例如丁卿或其它的低溫 氧化物所衣成，該等氧化物要能製程的熱循環中來形成最 5】〇應力例如氧化矽、氮化矽或其組合物等。於該間隔 層4〇上設有一電子透鏡28。該電子透鏡29具有-開孔29， 其可供產生一電場34以會聚該電子16射束，而在一陽極3〇 上造成一聚焦射束32。為形成該電場34,有-透鏡電壓源 36會連接於該供應觸層12與電子透鏡28。—陽極電壓源^ 1〇會連接於該供應觸層12與該陽極3〇。最好是，該陽極電壓 源27係被設為一預定電壓而使電子崎被吸引向它。 第3圖為一應用本發明之整合發射體的實施例之頂視 圖。如所示，最好該整合發射體係呈圓形以防止電場的非 刻思集中。但是，其它的形狀如矩形、八角形或其它的多 邊形亦有可犯，且仍包含在本發明的精神與範圍内。該整 a毛射體1GG具有-電子透鏡28設有_開孔可曝露出該間 隔層40，及也許一部份的第二保護層48和陰極_發射表 面26。 第4圖為沿第3圖之整合發射體丨〇〇的jV_IV線所採的截 20面圖。在本實施例中，該整合發射體100係構建在一半導 體基材10上，該基材最好為石夕，且較好亦為以N+施體來重 摻雜者，以提供電子的充分供應。一發射體隔離層58會與 口亥基材1 〇併δ又或5又於其上。該隔離層58最好是由生長在基 材10上的場氧化物（FOX)來製成。或者，該隔離層58亦可 12 1277116 坎、發明說明 為一沈積或敷設在基材10上的介電層。該隔離層58中具有 開孔可供電子離開該基材10。一可擇的非等向性導電戋 凸點層，如所示之發射層56,會被沈積在該基材1〇的曝露 表面上。該基材10與發射層56會形成本例之發射體的電子 5供應源60。該發射層56可為整個發射表面26提供幾乎均一 的電子供應，而來形成一致的發射。 10

15

該電子供應源60上設有一隧道層2〇,其最好未被圖案 化俾儘量減少製程的污染，而延伸遍及整個基材表面1〇。 一陰極14設在一部份的隧道層2〇上。該陰極“上設有一導 電電極53,，其包括-第一保護層54與—第二保護層a， 兩者皆可在製造時被用來作為姓刻推止層。在該導電電極 53’中設有-開孔對向該陰極14形成發射表面㈣部份。 該導電電極53,係、由多數層的導電薄膜材料製成，例如第 -保護層54,第-導電層52’及第二保護層衫等。該等第 一及第二導電層最好係沈積鈦成鉬來形成。在該導電電極 53’及一部份的隧道層20上係設有—間隔層46，其是由一 介電質例如TEOS所製成而具有例如約5微米的厚度。而該 間隔層46上設有一電子透鏡28係由一第二導電層Μ及一: 擇附加的黏接層44所構成。 20 第5及6圖為用來製造本發明實施例之步驟的流程圖。 第7A〜7T圖為該發射體之中間製程步驟的示意圖，乃用來 更深切地說明以供瞭解本發明。其並未按實際尺寸的比例 ，而有些構造係被刻意放大俾更清楚地表達該製程步驟。 第5圖為本發明-實施例的製造流程圖。首先，該發 13 1277116 玖、發明說明 射體的主動區會被形成。在步驟5〇2中，一隔離層58會被 形成在一基材10(見第7A圖）上。並設有開孔等；該隔離層 最好係以一生長在該基材1〇上並具有開孔的場氧化物層 · (FOX)來製成（見第7B圖），而形成一電子供應源6〇。此步 _ 5驟最好係使用一凹陷式場氧化製法（氧化/蝕刻/氧化）來進 行’以提供一較佳的平坦表面並減少在該F〇X邊緣的尖突 物。該fox的厚度最好為約45〇〇a，且由該17〇乂表面至基 材10表面係大約200 A。 些可供用於該基材1 〇的不同材料乃包括銘、鎮、鈦 0 10 、銅、金、鈕、鉑、銥、鈀、铑、鉻、鎂、銃、釔、釩、 銼、鈮、矽、鈹、铪、銀及鐵等。該基材亦可為上述各種 材料的任何合金和多層膜。其它可能的基材包括摻雜的多 曰曰石夕、摻雜的石夕、石墨、塗覆金屬的玻璃、陶瓷、塑膠及 塗覆銦錫氧化物的玻璃等。該基材材料係可被圖案化或不 15圖案化。習知的方法例如化學機械拋光（CMp)將可依特定 用途的需要來平坦化該導電基材的頂面。 除了 FOX以外，該隔離層58亦可藉沈積或熱成長其它 φ 材料來製成，例如矽、鋁、鈦、鈕、鎢、铪、鍅、釩、鈮 、銦、鉻、&、航、鎳、姑、鍵、鎮、鑽石狀之碳，及其 20化合物等之氧化物、氮化物和氮氧化物。 在步驟504中，一發射層56(例如一非等向性導電層或 凸點層）會被覆設在該基材表面上（見第_)，且該隔離層 58會大致均一地將來自基材的電子分佈於稍後要形成的發 射表面。該發射層56較好係用多晶矽來製成，而具有大約 14 1277116 玖、發明說明 · 0.1至2微米的厚度。該多晶矽可被選擇地陽極化或不陽極 · 化。一凸點層範例係被揭述於2〇〇1年1〇月12日共同讓渡申 請之第09/975296號美國專利申請案中，其内容併此附送 · 。又另一非等向性導電層的範例係被揭述於與本案同時申 · 5請之共同讓渡的美國專利申請案，代理人編號為 No· 10019410-1，其内容亦併此附送。 依據該多晶矽如何製造而定，一非等向性導電層或凸 點層將會被形成。一非等向性導電層係被製成使該多晶矽 具有均勻的表面，但在Z方向及χ-γ方向具有非等向性（不 · 10 一致）的電阻配佈廓線。該Ζ方向即為該多晶矽的厚度。該 Χ-Υ方向則為該多晶矽的長度與寬度維向。一凸點層係由 一層多晶矽所製成，其具有許多的突體會造成局部的高電 場而來加強電子發射的形式。藉著使用一非等向性導電層 或凸點層來作為發射層56，則該發射體的發射率，穩定性 15 和可靠度將會加強。 在步驟506中，一隧道層2〇會被製設在該基材表面上 。最好該隧道層20未被圖案化，以免造成瑕疵。若選擇使 · 用該發射層56，則該隧道層2〇即會覆設其上（見第71)圖）。 若未使用該發射層56 ,則該隧道層2〇將會被沈積、生長或 20敷設於該基材上位在該隔離層58所形成的開孔上方。最好 5亥隧道層20是由該多晶石夕非等向性導電層或凸點層以RTp 法來生成的氧化物，而有大約2〇〇A的厚度。若使用RTp製 法於該多晶石夕以外的非等向性導電層或凸點層，則為了具 有均一的氧化物厚度及配合該RTp製程的溫度控制，將需 15 1277116 玖、發明說明 要為一非金屬發射層56。 除了多晶矽之外，使用其它材料的沈積或熱生長亦可 製成該隨道層20，例如矽、鋁、鈦、鈕、鎢、铪、鍅、釩 、鈮、鉬、鉻、釔、銳、鎳、鈷、鈹、鎂、鑽石狀之碳， 5及其化合物等之氧化物、氮化物和氮氧化物等。 在步驟508中，一陰極層會被覆設在該隧道層2〇的 表面上（見第7E圖）。該陰極層14最好係由一沈積約有1〇〇 A厚度的鉑（Pt)或亦可用金（Au)來形成。當使金來作為該 陰極層14時，其最好先沈積一大約1〇A的鈕，再沈積一約 ίο ^至1⑼A，較好係為7〇 A的金層。該钽層可用來提供金 與該隧道層20的較佳黏性，並可防止該金遷移入隧道層中 。該陰極層14將會被設為相對於電子源的正電位，以造成 一穿過該隧道層20厚度的電場，俾使電子能穿隧通過該隧 道層20並以足夠的速度被拉向陰極層14，且有一些電子會 15逃逸而形成該能量發射22。該等光子據推測係由於電子撞 子陰極材料中，而造成電子光子的散射所發出者，且由於 光子的產生故會造成部份的能量損耗。 除了鉑或金以外，其它可能的陰極層14材料乃包括鋁 、鎢、鈦、鉬鈦、銅、銀、鈕、Μ、鈀、铑、鉻、鎂、銃 20 、釔、釩、鍅、鈮、鉬、铪、鐵，其它的耐熱金屬及其合 金或多層膜等。其它可能的陰極表面包括沈積的多晶矽， 石墨，或金屬與非金屬的化合物例如導電性碳或其它薄膜 等。最好疋被選擇作為陰極層14的材料應不會氧化成為一 絕緣的純氧化物。 1277116 玖、發明說明 在步驟510〜516中，一導電電極會被製設於該陰極表 · 面上。在步驟5 10中，一發射體蝕刻擋止層即第一保譁層 54會被設在陰極層14上，以防止其在後續的處理中被損害 · 或污染（見第7F圖），故會形成一犧牲層。該接墊蝕刻擋止 層較好係使用一大約300至1500 A，但更好為約8〇〇a的欽 或鉬沈積層來製成。 除了鈦或鉬以外，其它可作為該犧牲層的保護層54材 料乃包括鋁、鎢、鉬鈦、銅、鈮、鈕、銥、鈀、铑、鉻、 鎂、銃、釔、釩、锆、鈮、铪、鐵，及其任何合金等。 籲 在步驟512中，一第一導電層52會覆設在該發射體蝕 刻擋止層上（見第7G圖）。該第一導電層52最好係沈積或電 鍍一約2000 A的金來製成。該第一導電層52會形成穿過該 第一保護層54而至陰極表面的金屬線路和電觸點等，俾將 電場由電源供應處傳導至該發射體。 在步驟514中，一接墊蝕刻擋止層即第二保護層补會 被設在該第一導電層52上（見第7H圖）。該接墊蝕刻擋止層 較好係為約300至1500A ,但更好約為800人的鈦或鉬，其 · 可用來作為該間隔層的蝕刻擋止層，俾在後續的間隔層蝕 刻中保護該第一導電層免受侵姓。 在步驟516中，一接墊成形光罩62會被覆設在該接墊 蝕刻擋止層上（見第7；[圖）。該光罩62會被圖案化來界定該 發射體的形狀、位置、隔離及開孔等。 在步驟518與520中，該接墊蝕刻擋止層48和第一導電 層52最好會被分別使用適當的蝕刻劑來濕蝕刻（見第7了圖） 17 1277116 玖、發明說明 。多種不同的溶劑皆可被使用。例如，一種氨與水的3 ! i 蝕刻溶液（H20 : NH4OH ·· H202=3 ·· 1 ·· 1)，稀釋的 bOE， 或最好一種硫酸過氧化物蝕刻劑（H2〇2 : H2S〇4=i : 2)亦可 在當接塾餘刻擔止層為Ti時來被使用。使用大約5分鐘的 5 硫酸過氧化物蝕刻，則大約800 A的鈦即已足夠而且妥當 。另金的退蝕刻最好以一種331的溶液（DI : Nitric : HCly :3 : 1)來進行，針對約2000 A厚度的金，其蝕刻時間約 為15至3 0秒。 在步驟522中，一隔離光罩64會被覆設並圖案化來保 10護該發射表面，而僅曝露出該第一保護層54非作為該發射 體的部份（見第7K圖）。 在步驟524中’該第一保護層54和陰極層14最好係被 乾蝕刻，來分開及隔離各發射體（見第儿圖）。嗣該隔離光 罩64將會被除去（見第7M圖）。 15 若邊發射體不必附設一聚焦透鏡，則該製程會進入步 驟528，其中該發射體蝕刻擋止層，即該第一保護層54， 會被進行一特殊的清理餘刻，來由該發射表面26完全除掉 所有的第一保護層54(見第7T圖）。 若該發射體要附設一聚焦透鏡結構，則該第一保護層 20 54會被留在陰極層14上，而其製程會進入用來製造一透鏡 結構的步驟，如第6圖所示，在步驟6〇2中，一間隔層4〇會 被覆設在該具有發射體的處理基材表面上。有一些不同的 w包膜可被使用，最好是為低溫的氧化物，但選擇過程中 要考慮膜間應力以及膜間的蝕刻選擇性。若在該間隔層4〇 18 1277116 玖、發明說明 與處理基材之間的應力太A，龜材可能會翹曲（尤其是當 該基材為一傳統的半導體梦基材時）。此翹曲將會在光處 理製程中造成駐。針對上述薄膜的選擇，四⑼酸乙醋 (TEOS)膜能提供一可接受的低應力，例對一 5微米厚的薄 臈，其應力為小於1〇〇毫巴斯卡（mPascals)的絕對值或更 佳在-40至_60(mPa)的範圍内。在沈積該間隔層之後可選 擇地使用習知的平坦化設備和方法來加以平坦化，而形成 一大致平坦的表面，俾以該第二導電層42來製成該電子透

鏡0 1〇 在步驟604中，一第二導電層42會覆設在該間隔層4〇 的表面上。或者，一黏接層44亦可先被敷設來形成該介電 層40與第二導電層42之間的良好介面（見第7〇圖）。該黏接 層44的選擇例係為約5〇〇 a的沈積钽，而該第二導電層u 為約1〇〇〇 A的沈積金。 15 在步驟606中，一透鏡光罩66會被設於第二導電層42

上並被圖案化來形成一開孔，其係用來會聚嗣將由該發射 表面射出的電子。 在步驟604中，該第二導電層42會被蝕刻，最好是以 乾式或座餘刻來形成該透鏡形狀，及一可擇的部份屏蔽層 20用來防止靜電吸附於一與該電子透鏡不同電位的陽極層上 (見第7P圖）。 在步驟610中，一通孔光罩67會被覆設並圖案化而形 成一開孔，其係對準於該第二導電層的電子透鏡開孔，以 供後續I虫刻一通孔來貫穿該間隔層4〇。 19 1277116 玖、發明說明 在步驟6i2中，該等貫穿間隔層4〇的通孔會被姓刻至 該第-保護層54(見第则）。由該發射體表 層並同時撞止於該第-保護層54上，對以TE0S= 作為該間隔層40的姓刻製程設計是很重要的。因為該發射 5體上的任何間隔層4〇之殘餘物將會妨礙電子及光子的發射 。而，若未在該第一保護層54上來播止，則將會損及或完 全颠開該陰極。-較厚的第一保護層54將可提供較大的間 隔層餘刻容差裕度，但在後續的第一保護層之钱刻時，恐 會有較大的倒切風險。歷經測試的結果顯示，當使用欽時 10，針對5GGA厚的第-保護層54其倒切率約為百萬分之一 一舉例的間隔層40電漿蝕刻程序具有下列參數 900W的RF功率；300mTon^壓力；電極隙為ι丄山；而 體流率為2〇SCCm CHF3+2〇Sccm CHF4+275sccm Ar。TEc 15 20 的敍刻率係、約455GA/分。㈣刻會對光阻及作為第一保 護層的鈦皆具有㈣選擇性。其選擇率對光阻係約為7 :】

，而對鈦約為2〇:1。其它的姓刻方法亦可被使用而仍符 合於本發明的精神和範圍。較好是，針對關隔層與保護 層的蝕刻選擇率能夠大於10:丨，且更好是在ι〇: 1至刈： 1的範圍内。 在可擇的步驟614中，有-背面導電層會被製設於該 基材10的反面來形成該供應觸層12。或者，—觸 68亦可在f設該供應觸層12之前，先被敷設於該基材_ 背面（見第7S®)。另種觸接該基材的方法包括在頂面上使 20 1277116 玖、發明說明 用摻雜的基材觸點等。一些其它之觸接該基材的方法係為 專業人士所公知。 ” 在步驟616中’該處理基材會回復來進行該第一保護 層54的蝕刻，以完全除掉在第5圖的步驟528中所形成之第 保蒦層54的戶斤有殘餘才匆，而使該發身子纟面％完全清理乾 淨（見第7T11)。如前所述，此蝕刻步驟會儘可能地清除該 第一保護層54，以免有任何瑕疵形成於該發射表面26上。 一些不同的溶劑乃可被使用。一種氨與水的311蝕刻溶液 (H20 · NH4OH : H2〇2=3 : 1 : 1)，稀釋的B〇E ,或最好一 修 10硫酸過氧化物蝕刻劑（仏〇2 ·· HJOel : 2)等，在當該接墊 蝕刻擋止層為Ti時皆可被使用。使用大約8〇〇Α的丁丨來進行 該硫酸過氧化物蝕刻大約5分鐘，乃足以使浸槽使用壽命 及蝕刻溫度保持在控制之下。 第8圖為本發明形成一積體電路70的實施例，其具有 15 一或多個整合發射體1〇〇排成一陣列，並被一發射體控制 電路72所控制。該控制電路能個別地控制每一個整合發射 體100。藉著控制該隧道層20的厚度，則該等整合發射體 · 的導通電壓乃可被選成使該積體電路能與傳統的CMOS、

BiCMOS或定製的Cm〇S/HVCMOS來一起製成。由於能夠 20 使用習知的半導體製程，故其成本得以降低，且大量生產 組合的發射體和電路將會變成可能的。 第9圖為一整合發射體1〇〇的另一實施例，其包含一陽 極表面76，例如一顯示螢幕或一可程式化的媒體表面，其 會在該等電子16被當地形成一聚焦射束3 2時受之影響。該 21 1277116 玖、發明說明 陽極表面76會與電子透鏡28保持一預定距離74。在本實施 例中該整合發射體係被示出並未設有一非等向性導電層或 凸點層’例如發射層5 6，但其亦可選擇地製設含括該層。 第10圖係本發明應用於一概念性顯示器8〇的變化實施 5 例。該顯示器最好係由一像元82陣列所組成，且其又較好 係以紅、藍、綠的次序來排列。但亦可為單一色彩。該等 像元82係設在一顯示螢幕84上。一發射體陣列78具有一或 多個應用本發明的整合電子發射體100，所示出為呈矩形 的平面發射體等，它們會被個別地控制來造成電子射束16 10 。該等電子16會被使用一電子透鏡28來聚焦，其最好係由 一導電材料層所製成，例如鋁、金、或其它金屬或半導體 薄膜等。該電子透鏡28係設在該顯示螢幕84與發射體陣列 78之間。典型地，該顯示螢幕84會被保持在大於5〇〇v的電 位，例如700V，以吸引發射的電子16。該電子透鏡28具有 15透鏡開孔86等，其會將電子射束16聚焦在該螢幕84之像元 82等的光點尺寸上。該電子透鏡28會被保持在相對於該發 射表面例如負20V的電位，俾在該等開孔86周圍及其中來 產生電場而形成該電子透鏡。在該螢幕84與發射體陣列78 和電子透鏡28之間的電位差，將會造成靜電吸力，其會使 20該顯示螢幕84被吸向該電子透鏡28及發射體陣列μ。為儘 量減少該吸引力，-可擇的屏蔽層（未示出）可被設在該營 幕84與電子透鏡28之間。該屏蔽層具有屏蔽孔等最好係相 同於透鏡開孔86的形狀和大小，以供電子射束㈣穿過該 屏蔽層而達到該顯示螢幕84。 22 1277116 玫、發明說明 第11圖為本發明形成一整合顯示裝置9〇的變化實施例 。該整合顯示裝請係由-基材1()所製成，其最好為石夕基 材，但亦可擇用其它種類的轉體，或者一玻璃基材。有 一些可能的該基材材料係為專業人士所習知。在本例中的 5基材10設計具有一疊薄膜層88形成於該基材1〇上。該疊薄 膜層88最好設有一應用本發明之整合發射體1〇〇的陣列。 該等整合發射體1〇〇於此示出係為對應於每一像元螢光體 82的扁平發射體，但一個以上的扁平發射體亦可對應於一 像元螢光體82。每一整合發射體100皆能夠造成一電子射 1〇束16，其會被以埋設在該疊薄膜層88中而位於螢幕陽極92 與該基材10之間的電子透鏡28來聚焦。該螢幕84會以一間 隔物94來與該疊薄膜層88間隔分開一陽極與透鏡間距74。 該間距物94係ϋ自-些專業人士所熟知的材料而來製成。 最好是，該間隔物94亦能提供氣密的密封，但可選擇地， 15 一密封物96或黏劑亦可被佈設來包圍該整合顯示裝置90的 周緣。 第12Α與12Β圖為本發明使用於一概念性大量儲存裝 置110的變化實施例。該大量儲存裝置11〇係被舉例地示出 最好具有三個不同的基材排列成一垂直疊塊。一基材1〇具 20有一疊薄膜層88設在一表面上，其含有整合發射體1〇〇及 電子透鏡28。該等整合發射體1〇〇與電子透鏡“會形成一 聚焦射束32，而會在一媒介表面1〇2上造成一小光點尺寸 ，較好小於40奈米例如約10奈米，該媒介表面1〇2係位於 一設在該基材10與一定子基材1〇8之間的轉子基材ι〇6上。 23 1277116 玖、發明說明 在該轉子基材106上的媒介表面102最好係由一相變化材料 製成，其會被該聚焦射束32的能量所影響。該相變化材料 能藉使用該聚焦射束32的高能量水準並迅速地減降該聚焦 射束32的能量水準，而由結晶狀態變成非結晶狀態126。 5該相變化材料亦能藉使用該聚焦射束3 2的高能量水準並緩 慢地減少該能量水準，以使該媒介表面有時間退火至結晶 狀態，而由一非結晶狀態126改變成該結晶狀態。一舉例 的材料係為碲化鍺（GeTe)，及以GeTe為基礎的三元素合金 〇 10 有一些其它的相變化材料係為專業人士所習知，亦可 被用來替代而不超出本發明的精神與範圍。某些其它較佳 的相變化材料係為硫族元素化物合金，例如：GaSb、InSb 、InSe、Sb2Te3、Ge2Sb2Te5、InSbTe、GaSbTe、SnSb2Te4 、InSbGe、AgInSbTe、（GeSn)SbTe、、 15 TegiGeisSl^S]及 GeSbTe 等。 該轉子基材106及定子基材108含有電子迴路，能使轉 子基材106沿一第一方向且最好及一第二方向來移動，俾 · 供一單獨的整合發射體100可在該媒介表面上的多個位置 來讀取和寫入。 2〇 為由該媒介表面來讀取，一低能量的聚焦射束32會射 擊該媒體表面102,而使電子流經該轉子基材1〇6及一可檢 測它們的讀取電路104。所測得的電流量係依據被該聚焦 射束32所撞擊之該媒介表面的狀態，即非結晶或結晶狀態 而定。該讀取電路104之一操作例係被示出具有一第一觸 24 1277116 玖、發明說明 點128連接於該媒介表面102，及一第二點129連接於該轉 子基材106。流入該基材内的流會被放大器13〇轉換成電壓 來形成一讀取輸出132。其它的讀取電路乃為專業人士所 習知，亦可被使用而不超出本發明的精神與範圍。 5 第13圖係本發明應用於一整合大量儲存裝置120之變 化實施例。該整合大量儲存裝置120包含三個基材：一基 材10，一轉子基材106，及一定子基材1〇8。該轉子基材 106具有至少一媒介表面1〇2設在該基材的一部份上，其能 使用一靜電電路112且最好係以步進馬達式的功能，來沿 10 一第一及第二方向移動。該可移動的媒介表面1 〇2係被彈 簧114所支撐，該等彈簧最好係藉蝕刻該轉子基材而來形 成。專業人士將可知道用來製成該可移動媒介表面1 〇2的 一些不同的微機電系統（MEMs)結構。 在該定子基材108和轉子基材1〇6之間的電接觸係以觸 15點118等來達成。最好是，有一接合密封物116會將該轉子 基材106固接於定子基材1 〇8，且最好能密封其内部而在該 整合大量儲存裝置120中保持一真空環境。又該轉子基材 106亦使用一間隔物124來固接於基材1〇，該間隔物124最 好亦為一氣密密封物。或可選擇地，另一密封物122亦可 2〇被用來取代或結合該間隔物124，俾將該基材1〇黏接及/或 密封於該轉子基材1〇6。 該基材10包含一疊的薄膜層88等，它們最好係使用傳 統的半導體設備來製成。該疊薄膜層88包含一組應用本發 明的整合發射體100，其係使用一電子透鏡28來焦，而可 1277116 玖、發明說明 產生一電場3 4使在媒介表面丨〇 2上造成的聚焦射束3 2之光 尺寸】於40奈米，且更好小於10奈米。該電子透鏡28最 好具有一約7·2微米的透鏡開孔。該基材10與轉子基材106 一門的工隙最好係為低於1〇·3 T〇rr的真空，以防止由該整 5合發射M100發射的電子與氣體或其它微粒碰撞，此可能 Sσ雀等整合發射體100。該等整合發射體100係被保持 在一第一電位，而最好以穿隧技術來產生電子。該第一電 位最好小於約25V。而該電子透鏡28係被保持在一第二電 位，較好係約0V來相對於接地，以形成用來聚焦該等電子 勺电昜34。5亥媒介表面1〇2最好保持在一大於的第三 免位例如為70〇V，以吸引由該等整合發射體1〇〇發射的 電子。較好是，該電子透鏡28係以一第一距離，例約5微 米’來與該等整合發射體100分開。 第14圖為一電子裝置14〇的方塊圖，其乃可例為一電 15腦系統，視訊遊戲機，網路器材，終端機，Mp3遊戲機， 或個人數位助理等不勝牧舉。該電子裝置14〇包含一微處 理器134例如lntel Pentium Pr〇cess〇rTM或相容的處理器， 另外亦有其它的處理n為專#人切習知。該微處理器 34係連接方；δ己憶几件136，其含有電腦可讀的記憶體能 20儲存該微處理器134所使用的電腦執行指令，俾控制資料 及或輸入/輸出功此。该§己憶體136亦可儲存該微處理器所 操控的資料。該微處理器134亦連接於一儲存裝置110或顯 不裝置80或其兩者。該儲存裝置11〇及顯示裝置8〇含有本 發明的實施例，即如前所述之場發射元件。 26 1277116 玖、發明說明 · 第15圖為本發明之另一實施例，乃示出一光學顯示裝 置150，其係使用發射體5〇或整合發射體之一發射體陣 列78來形成-影像，該影像係使用一光學透鏡％造成一 $ · 焦射束32而來聚焦形成者。該等發射體5〇會造成光子以以 · 5及電子16等（未示出）。一透明導體99例如銦錫氧化物會被 佈設在該光學透鏡98面對發射體5〇的一面上來捕捉電子。 該透明導體99的目的係為使光子18能夠穿過，並防止所發 射的電子集結在該透鏡上而造成一高靜電場。 雖本發明已麥照上述較佳及變化實施例來詳細說明， · 10惟專業人士應可瞭解許多修正變仍可被實施，而不超出如 下凊求部份所界定之本發明的精神與範圍。應可暸解本發 明的内容所述乃包含所有新穎且非顯而易知的元件組合， 且申請專利範圍係可呈顯本案或後續申請案之該等元件的 任何新賴及非顯而易知的組合。以上實施例僅供說明之肖 15 ’❿沒有I 一構造或元件係為本案或後續申請案之所有可 能請求的組合物中不可改變的。在申請專利範圍中所述之 或 第 元件係代表其所有等效元件，應可瞭解該 0 等請求範圍乃包括-或多個該等元件，既非一定為亦不排 除有二個或更多的該等元件。 20 【圖式簡單說明】 第1圖係本發明的第一實施例示出一發射體能夠發射 光子與電子。 第2圖係本發明的第二實施例其亦包含一會聚透鏡結構。 第3圖為一會聚電子透鏡的頂視圖其包含本發明之第 27 1277116 玖、發明說明 三實施例。 第4圖為沿第3圖中之Ιν·ιν線的截面圖。 第5圖為一用來製造設有本發明實施例之發射體的流 程圖。 第6圖為附加一透鏡結構於本發明之實施例的流程圖。 第7Α〜7Τ圖為用來製造本發明實施例之各製程步驟的 截面圖。

第8圖為本發明的第四實施例，其係設於一具有控制 迴路的積體電路中。 第9圖為本發明的第五實施例，示出一電子束會聚在 一陽極表面上。 第10圖係本發明應用於一第一顯示裝置中的實施例。 第11圖係本發明應用於一第二顯示裝置中的實施例。 第12Α及12Β圖為一應用本發明之第一大量儲存裝置 15 的貫施例。

第13圖為一應用本發明之第二大量儲存裝置的實施例。 第14圖為本發明應用於一電子裝置的實施例。 第15圖為本發明應用於一光學顯示裝置的實施例。 【圖式之主要元件代表符號表】 w···半導體基材 20···隧道層 12…供應觸層 22…能量發射 14…陰極 24…發射體電壓源 b···電子 26…發射表面 H·光子 27···陽極電壓源 28 1277116 玖、 發明說明 28… 第二保護層 29… 開孔 30··· 陽極 32··· 聚焦射束 34··· 電場 36··· 透鏡電壓源 40,46···間隔層 42··· 第二導電層 44… 黏接層 48… 第二保護層 50…發射體 51"· 電子透鏡結構 52··· 第一導電層 53"· 導電電極 54··· 箄‘護層 56… 發射層 58··· 發射體隔離層 60 ··· 電子供應源 62,64,66,67···光罩 68 ··· 1觸層連接層 70··· •積體電路 72… >發射體控制電 76… *陽極表面 78·· •發射體陣列 80…顯示器 82…像元 82…像元榮光體 84…顯示螢幕 86…開孔 88…薄膜層 90…整合顯示裝置 92…螢幕陽極 94,124…間隔物 96,122···密封物 9 8…光學透鏡 99…透明導體 100···整合發射體 102···媒介表面 104···讀取電路 106···轉子基材 108···定子基材 110···大量儲存裝置 112···靜電電路 114…彈簧 116…接合密封物 118…觸點 120···整合大量儲存裝置 126···非結晶狀態

29 1277116 玖、發明說明 128…第一觸點 129…第二觸點 130···放大器 132…讀取輸出 134···微處理器 13 6…記憶元件 140···電子裝置 150···光學顯示裝置

30

Claims (1)

1277116 拾 1. 5 2. 10 3. 4. 15 20 、申請專利範圍 一種發射體，包含： 一電子供應源； 一隧道層設在該電子供應源上； 一陰極層設在該隧道層上；及 一導電電極具有多層的導電材料，包括一保護層 ，又在4陰極層上’且該導電電極會被㈣來形成一開 孔而曝露出一部份的陰極層。 如申請專利範圍第1項之發射體，其中該保護層係為 鈦或鉬。 如申請專利範圍第i項之發射體，其中該保護層具有 大約300至1500A的厚度。 如申請專利範圍第1項之發射體，其中㈣護層係為 一第一保護層而該導電電極係為一第一導電電極；該 發射體更包含： -第二保護層設在第一導電電極上並形成一開孔 對準於該第一導電電極的開孔； -間隔層设在第二保護層上並形成_開孔對準於 該第一導電電極的開孔；及 -第二導電電極設在該間隔層上並形成一開孔對 準於該導電電極的開孔。 一種積體電路，包含： 一基材； 至少-如申請專利範圍第i項之發射體設在該基 材上；及 31 5. 1277116 ΐ合、申請專利範圍 設在具有該發射體的基材上的電路，而可操作該 至少一發射體。 6. 一種電子裝置，包含： 如申專利範圍第1項之發射體，用於可發射能量 5 :及 一陽極結構，可接收該被發射的能量，並產生至 少一第一作用來回應接收該所發射的能量，及一第二 作用來回應未接收該所發射的能量。 Ί·如申請專利範圍第6項之電子裝置，其中該電子裝置 係為大里儲存叙置且该陽極結構係為一儲存媒體， 該電子裝置更包含一讀取電路可檢測產生在該陽極結 構上的作用。 8·如申請專利範圍第6項之電子裝置，其中該電子裝置 係為一顯示裝置而該陽極結構係為一顯示螢幕，其會 15 產生一可見的效果來回應接收到被發射的能量。 9· 一種發射體，包含·· 一陰極層具有一發射表面； 電子透叙δ又在離该發射表面一預定距離處，·及 至少一犧牲層設在該陰極層與電子透鏡之間，該 20 1少—犧牲層具有一開孔對準該發射表面，且該至少 一犧牲層係為鈦或鉬。 〇·如申π專利範圍第9項之發射體，更包含一四正石夕酸 乙酉曰氧化矽、氮化矽或其組合物的間隔層來分開該 電子透鏡與發射表面。 32 1277116 拾 11. 5 12. 10 13. 14. 15 15. 20 、申請專利範圍 一種發射體，包含： 一電子供應源； 一隧道層設在該電子供應源上； 一陰極層設在該隨道層上；及 ‘電保濩層設在該陰極層上，其中該導電保護 層會被蝕刻來形成一開孔，而曝露出一部份的陰極層 以供發射電子。 如申μ專利範圍第11項之發射體，其中該導電保護層 係被以硫酸過氧化物來蝕刻。 如申請專利範圍第11項之發射體，更包含一透鏡結構 在該導電保護層被蝕刻之前形成於該導電保護層上。 一種顯示裝置，包含： 一積體電路含有如申請專利範圍第U項之發射體 ’其中該發射體會形成一可見光源；及 一透鏡可會聚該可見光源，其中該透鏡係覆設一 透明導電表面來捕捉由該發射體所發射的電子。 一種發射體，包含： 一基材； 一絕緣層設在該基材上’並有一第一開孔形成於 其中； 一發射層覆設在該絕緣層與第一開孔上且觸接該 基材； 一隧道層設在該發射層上； 一陰極層設在該隨道層上，其中在該隧道層上之 33 1277116 fe、申請專利範圍 陰極層的-部份係為一電子發射表面；及 一導電保護層設在該陰極層上，並形成一第二開 孔對準於該第一開孔。 幵 5 16· ^請專利範圍第15項之發射體，其中該電子發射表 面具有大約G.1至8.〇安培/平方公分的發射率。 17·—㈣於製成-具有-陰極發射表面之發射體的方法 ，包含下列步驟·· 將^電性的保護層置設在該陰極發射表面上；

1〇 於該保護層上造成一電子透鏡結構，·及 10 蝕刻該保護層來曝露出該陰極發射表面。 18.如申請專利範圍第17項之方法，其中置設該保護層的 步驟更包含置設一層鈦或翻至-大約300至1500 A厚 度的步驟。 15 u利範圍第17項之方法，其中該電子透鏡結構 包含一間隔層’而該方法更包含以下步驟：在姓刻該 保護層之前先蝕刻該間隔層，且其中該間隔層的蝕刻

率和保護層的姓刻率係具有—大於或等於約10: W 蝕刻選擇性。 〇·如申清專利範圍第17項之方法，其中該保護層係以硫 2〇 酉文過氧化物或氨及水來蝕刻，俾形成該曝露的陰極發 身ί表面0 34 1277116 陸、（一）、本案指定代表圖爲：第1圖 (二）、本代表圖之元件代表符號簡單說明: 12…供應觸層 26···發射表面 14…陰極 50…發射體 16…電子 52…第一導電層 18…光子 53…導電電極 20…隨道層 54…第保護層 22…能量發射 60…電子供應源 24…發射體電壓源 柒、本案若有化學式時，請揭示最能顯示發明特徵的化 學式：