TWI276111B - Method and circuit for controlling operation mode of PSRAM - Google Patents

Method and circuit for controlling operation mode of PSRAM Download PDF

Info

Publication number
TWI276111B
TWI276111B TW093119252A TW93119252A TWI276111B TW I276111 B TWI276111 B TW I276111B TW 093119252 A TW093119252 A TW 093119252A TW 93119252 A TW93119252 A TW 93119252A TW I276111 B TWI276111 B TW I276111B
Authority
TW
Taiwan
Prior art keywords
address
mode
signal
synchronous
clock
Prior art date
Application number
TW093119252A
Other languages
English (en)
Other versions
TW200535860A (en
Inventor
Duk-Ju Jeong
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200535860A publication Critical patent/TW200535860A/zh
Application granted granted Critical
Publication of TWI276111B publication Critical patent/TWI276111B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Description

1276111 九、發明說明： 【發明所屬之技術領域】 本發明有關於：一種控制虛擬靜態隨機存取記憶體 (PSRAM)作業模式之方法及電路，一種具有它之PSRM，及 一種執行其作.業模式之方法，且尤其有關於一種控制 PSRAM作業模式的方法及電路，該PSRAM可實作一混合模 式以便在一狀態下同時執行一非同步寫入作業及一同步寫 入及同步讀取作業，在該狀態由模式暫存器設定設定一同 步模式，一種具有它之PSRM，及一種執行其作業模式之方 法。 【先前技術】 在半導體記憶體裝置中，隨機存取記憶體（RAM)實作出 隨機存取儲存區，及記錄與讀取資訊，RAM已廣泛用於電 腦或周邊終端裝置。RAM的優點是低價，尺寸小，低功率 消耗，高速呼叫及非破壞性讀取，但是其缺點是斷電時所 有儲存讀資料會消失。RAM分成：動態RAM(DRAM)其中 在啟動時的預設週期間距中執行快閃作業而防止删除資 訊，及靜態RAM(SRAM)其中啟動時未刪除資訊。 如以上解釋，斷電時刪除其中資訊的記憶體稱為揮發性 記憶體，及即使斷電時其中資訊也不刪除的記憶體，如唯 讀記憶體（ROM)稱為非揮發性記憶體。SRAM的優點是可接 取積體電路，惟若SRAM具有與DRAM相同的記憶體容量， 它需要的元件數是DRAM的三至四倍多，亦即，SRAM更複 雜及高價位。 94335-950504.doc 1276111 因此，近年來積極的研發PSRAM以使用DRAM單元而實 作SRAM的作業，與一般SRAM相比，PSRAM可減少晶片大 小及達成16 Mb，32 Mb及64 Mb(百萬位元）的高度整合，惟 PSRAM具有與DRAM相同的單元結構，因此需要執行一内 部恢復作業。 控制PSRAM作業的作業模式大致分成三類··非同步寫入 及非同步讀取模式（混合模式），非同步寫入及同步讀取模式 (混合模式），及同步寫入及同步讀取模式（同步模式）。由模 式暫存器設定選擇這類作業模式，一旦由模式暫存器設定 選擇作業模式，則可在選擇的作業模式連續操作PSRAM， 為了在另一作業模式操作PSRAM，由模式暫存器設定重新 設定作業模式，在此，PSRAM是在重新設定的作業模式中 操作。 為了 PSRAM與NOR快閃記憶裝置間的介面，在設定同步 模式的狀態中，必須同時執行一同步寫入及同步讀取作業 及一非同步寫入及同步讀取作業，惟當模式暫存器設定選 擇三個作業模式之一時，同步寫入及同步讀取作業及同步 寫入及同步讀取作業不能同時執行。 【發明内容】 本專利申請案主張韓國專利申請案號2004-0027112，申 請曰2004/04/20的優先權，其内容以引用的方式併入本文 中0 本發明指向一種控制PSRAM作業模式之方法及電路，其 能同時執行一混合模式作業如一非同步寫入及同步讀取作 94335-950504.doc 1276111 業，及在一狀態中之同步寫入及同步讀取作業，由模式暫 存器設定在該狀態設定一同步模式，一種具有它之PSRM， 及一種執行其作業模式之方法。 本發明的一特點是提供一種控制PSRAM作業模式之方 法’其根據撥動時脈時之反相有效位址信號藉由致能一字 線而執行一同步寫入及同步讀取作業，及當未撥動時脈時 藉由撥動一外部位址，藉由致能該字線而執行一非同步寫 入作業，由一模式暫存器設定信號於進入一同步模式後根 據一晶片致能狀態中時脈之撥動/未撥動藉由改變一外部 位址路徑，以改變該字線之致能時間點。 根據本發明的另一特點，一種控制pSRAM作業模式之電 路，包括··一混合模式作業控制單元，根據在一晶片致能 狀態中之模式暫存器設定信號而用以決定一時脈之撥動/ 未撥動，及輸出一對應混合模式作業控制信號；一位址有 效緩衝單元，根據該模式暫存器設定信號及來自一輸入/輸 出塾之反相有效位址信號，其基於來自該混合模式作業控 制單元之混合模式作業控制信號，用以決定-目前模式^ 否係-同步模式或一非同步模式；一位址緩衝單元，、根據 該模式暫存ϋ設定錢，—外部位址，及該時脈，其基於 來自該位址有效绣稽 緩衝早疋之位址有效緩衝信號，用以決 該同步模式及該非同舟捃 、 ]乂拉式中不同之外部位址傳送路徑； 及一位址轉換偵測總和單 及該混合模式作業控制：：根據純式暫存器設定信號 ^ ϋ 5虎，其基於來自該位址緩衝單元 之反相位址轉換偵測作缺^ 玎早兀 传俠谓Μ就而用以產生一位址總和信號，用 94335-950504.doc 1276111 μ决疋該非同步模式中之外部位址傳送路徑，及輸出該位 址總和信號至該位址緩衝單元。 根據本發明的又一特點是，一種PSram，包括··一記惊 體單元陣列，具有複數個記憶體單元；一主解碼器，用以 從記憶體單元陣列之記憶體單元選擇對應之記憶體單元， 及一電路，用以控制一作業模式，其傳送一外部位址至主 解碼器，根據一時脈之撥動/未撥動而在一同步模式中用以 執行一非同步寫入作業或一同步寫入及同步讀取作業。 根據本發明的再一特點，一種執行一 PSRAM混合模式之 方法，包括以下步驟：根據一晶片致能狀態中之模式暫存 器設定信號而在一混合模式作業控制單元中決定-時脈之 撥動/未撥動、根據該模式暫存器設定信號及來自_輸入/ 輸出墊之反相有效位址信號，其基於來自該混合模式 控制早元之混合模式作章彳 /、 '作業栓制仏號’在-位址有效緩衝單 凡決定一目前模式是否係一同步模式或一非同步模式；根 據s亥模式暫存器設定信號，一 、 外°卩位址，及該時脈，其基 於來自該位址有效緩衝單元 卷 址.… 衝早疋之位址有效緩衝信號，在—位 同步模式及該非同步模式中不同之外部 及當未撥動該時脈時，藉由撥動-外部位 a±r時：5步杈式中執行-非同步寫入作業，及當撥動兮 %脈時’在該同步模式 爱動这 【實施方式】 步寫人及时讀取作業。 以下將參考附圖以詳細說明 PSRAM作業模式之方法 二只制種控制 I俗’ 一種具有它之PSRM，及 94335-950504.doc 1276111 一種執行其作業模式之方法，盡可能地用相同參考數字以 表示附圖中相同或類似的元件。 圖1是方塊圖以說明PSRAM，用以解釋控制PSRAM作業 杈式的電路，該PSRAM是根據本發明一較佳實例。參考數 字5表示控制作業模式的電路。 參考圖1 ’除了控制作業模式的電路5以外，PSram包括： 一時脈緩衝單元1，一晶片選擇信號緩衝單元2，一啟動信 號產生單元3，一模式暫存器設定4，一主χ解碼器6，一行 預解碼器7, 一次χ解碼器8，位元線感測放大器％及外，一 行解碼器ίο及一記憶體單元陣列u。該PSRAM與一般 PSRAM相同除了控制作業模式的電路5以外，因而省去其說 明’在此’將說明與本發明有關的各元件。 首先，當已設定PSRAM作業模式為同步模式時，控制作 業模式的電路5即根據時脈elk的撥動而控制psram作業模 式。模式暫存器設定4將作業模式設定為同步模式，若未撥 動打脈elk，則控制作業模式的電路5即控制待執行的非同 步寫入作業，及若撥動時脈elk，則控制作業模式的電路5 即控制待執行的同步寫入及同步讀取作業。控制作業模式 的，路5包括：一⑧合模式作業控制單元51，一有效位址緩 衝單元52，一位址緩衝單元53，及一位址轉換偵測總和單 元54 〇 此合模式作業控制單元51判定時脈clk是否已撥動，混合 权式作業控制單元51根據來自時脈緩衝單^的反相時脈 轉換偵測信f虎ctdb而冑出一⑥合模式作業控制信號 94335-950504.doc 1276111 ^ con。當撥動且輸入時脈clk到時脈緩衝單 模式作業控制單元51即在彻私唯私 ^ 卩在低位準接收反相時脈轉換偵測芦 琥㈣’及在低位準輸出混合模式控制信號mix — ^ 外，混合模式作業控制單元川貞測傳送/⑶至低位準 間點，及傳送混合模式作業控制信號_ 一—高位準： 亦即’當混合模式作業控制信號mix_c〇n具有低位準時，即 執行同步寫入及同步讀取作業’及當混合模式作業控制信 號mix 一 con具有鬲位準時，執行非同步寫入作業。 圖2是詳細電路圖以說明圖丨的混合模式作業控制單元 5 1 ’如圖2所#，混合模式作業控制單元51包括··反相器INV1 到INV5，N0R閘NOR^N〇R2，脈波產生單元川，刚⑽ 電晶體PI，NMOS電晶體N1及N2，及閂單元522。 以下將參考圖1以說明混合模式作業控制單元51，當通電 到PSRAM時，啟動信號pwrui^p從低位準轉成高位準，模 式暫存器設定信號bcm 一 al 5於非同步模式固定在高位準，及 在同步模式固定在低位準。每當時脈從低轉成高位準（即上 升）時’即在低位準輸出反相時脈轉換偵測信號以扑。當/csi 轉成低位準時，即在低位準輸出一反相晶片選擇信號 csb4，亦即，在PSRAm的備機狀態（/CS1是高）致能一正常 模式（/CS1是低）時，反相晶片選擇信號csb4具有與/cs 1相同 的相位。 以下將參考圖7以說明混合模式作業控制單元5丨的作業 特徵’當通電到PSRAM且啟動信號pwrup維持在低位準 時，由反相啟動信號pwrupb導通NMOS電晶體N2，及反相 94335-950504.doc -10- 1276111 混合模式作業控制信號mix—⑽b即轉成高位準。因此，θ 合模式作業控制信號mix_eon在即高位準輸出。在此狀： 中’當通電到PSRAM且啟動信號pwrup轉成高位‘了 Γ:電广即截止。在此’問單元512將昆合模式作業 匕諕mix一con維持在高位準。 在非同步模式中，模式暫存器設定信號bCm—al5g]定在高 位準：因而反相器INV2的輸出信號仙具有高位準： 反相益INV3的輸出信號es—1qw—加具有—低位準。因此即 使截止NMOS電晶體N2，閃單元512將混合模式作業控制信 唬mix—con、准持在尚位帛，當時脈未撥冑時脈dk時，即以 =同方式操作非同步模式。纟同步模式中，模式暫存器設 定信號bcm 一 al5固定在低位準。在此狀態，若未撥動時脈仙 寺此。模式作業控制信號mix一c〇n維持在高位準如在非同 步板式中。唯根據日夺脈clk若反相時脈轉換偵測信號⑽轉 成低位準時，則來自反相器1NV2的輸出信號reset—elk及來 自反相器INV3的輸出信號es—1()w」et轉成低位準。因此， PMOS電晶體P1即導通，及反相混合模式作業控制信號 rmx-conb即轉成高位準。結果，混合模式作業控制信號 mix 一 con轉成低位準。 有效位址緩衝單元52藉由將同步模式與非同步模式區分 而輸出位址有效緩衝信號addv一buf以控制位址緩衝單元 3的作業，此外，有效位址緩衝單元52偵測一反相有效位址 仏唬advb的低位準轉換，及產生一位址有效低偵測信號 advjow一det，在同步模式中，有效位址緩衝單元52接收時 94335-950504.doc -11 - 1276111 脈elk及產生一位址有效adv。 圖3是詳細電路圖以說明圖1的位址有效緩衝單元52，如 圖3所示，位址有效緩衝單元52包括：NAND閘NAND1及 NAND2,反相器 INV7至INV16, PMOS電晶體P2至P5, NMOS 電晶體N3及N4，傳送閘TG1及TG2，脈波產生單元521，及 閂單元522及523。 以下將參考圖1以說明輸入位址有效緩衝單元5 2的信 號，位址有效緩衝單元52接收反相時脈緩衝信號clkb_buf， 反相有效位址信號advb，模式暫存器設定信號bcm_ai5及混 合模式作業控制信號mix一con。在此，模式暫存器設定信號 bem一al 5及混合模式作業控制信號mix一c〇n已於上述說明， 根據時脈elk而決定反相時脈緩衝信號clkb—buf，反相有效 位址信號advb直接從輸入/輸出墊輸入，亦即，在同步模式 撥動時脈elk而且反相有效位址信號advb維持在低位準時， 即輸入一外部位址以致能一對應字線，圖8顯示作業的波 形，在此致能一字線WL0。 以下將苓考圖7解釋有效位址緩衝單元52的作業特徵，如 上所述，在非同步模式中，模式暫存器設定信號心〇315 固定在高位準，.因此導通N聰電晶體⑽，節點而具有 低’位址有效緩衝信號adv_buf具有低位準，節點Β具有高 位準，及位址有效低❹丨信號«Μ具有低位準。在 此，當信號处_>中的時脈具有一高位準而且反相信號 ClkJnb中料脈具有-低位料，位址有效相卩維持在低 位準。此外，在同步模式中，模式暫存器設定信號“… 94335-950504.doc -12- 1276111 固定在低位準，因此位址有效緩衝信號adv一buf，位址有效 低偵測信號advjow—det，及位址有效adv是根據反相有效位 址信號advb而決定。 亦即’當混合模式作業控制信號mix 一 c〇n具有高位準（當 未撥動日守脈時）及反相有效位址信號a(jvb在低位準輸入 時位址有效.緩衝彳自號adv—buf及位址有效低偵測信號 adv—low—det都具有高位準。在此狀態，當撥動時脈dk而且 以低位準輸入混合模式作業控制信號miX-C〇n時，位址有效 緩衝信號adv 一 buf即轉成低位準。因為信號clk 一匕中的時脈 具有與時脈elk相同的相位，所以位址有效緩衝信號adv是根 據反相位址有效緩衝信號acjvb而決定。亦即，當以低位準 輸入反相位址有效緩衝信號advb時，位址有效緩衝信號adv 即具有高位準。 位址緩衝單元53根據非同步寫入及讀取作業，非同步寫 入作業及導數模式中的同步寫入及同步讀取作業，而組成 位址傳送路徑，在此，位址緩衝單元53不同地控制路徑以 根據作業模式而内部地傳送外部位址。亦即，如圖4所示， 位址緩衝單元53具有：路徑2,用以在非同步模式中傳送外 部位址，路徑丨，用以在同步模式的非同步寫入作業中傳送 外部位址，及路徑2，用以在同步模式的同步寫入及同步讀 取作業中傳送外部位址。 圖4是詳細電路圖以說明圖丨的位址緩衝單元兄，位址緩 衝單元53包括：n〇R閘NOR3到NOR5，反相器ΙΝνΐπ】 INV30 ’ PMOS電晶體Ρ6到Ρ12，NMOS電晶體Ν5到Ν10，傳 94335-950504.doc -13- 1276111 送閘TG4到TG6，脈波產生單元532及533，感測放大器535， 及閂單元534及536。 以下將參考圖1以說明輸入位址緩衝單元53的信號，位址 緩衝單元5 3接收反相時脈位址總和信號add—stb，模式暫存 器。又疋彳吕5虎bcm一al 5 ’位址有效緩衝信號adv—buf，緩衝致 能信號buf—en，時脈轉換偵測信號ctd及位址add。在此，模 式暫存器設定信號bcm—al5及位址有效緩衝信號adv—buf已 於上述說明，偵測時脈elk撥動的時脈轉換偵測信號ctd藉由 摘測時脈elk的上升而轉成高位準，反相位址總和信號 add—stb是從位址轉換偵測總和單元54輸出的信號，將於以 下解釋。 以下將參考圖7解釋位址緩衝單元53的作業特徵，在非同 步模式中，模式暫存器設定信號bcm 一 al5維持在高位準，因 此來自反相器INV19的輸出信號ai5具有一高位準。因此， 來自NOR閘N0R5的輸出信號mixed—c〇nb具有一低位準，而 來自反相器INV19的輸出信號mixe(Lc〇n具有一高位準。因 此，每當撥動位址add時，即以低位準持續輸出一反相位址 轉換偵測信號atdbn(參考圖9)，提供以下資訊，從每一位址 緩衝單元53輸出-反相位址轉換|測信號，亦即，反 相位址轉㈣測信號atdbn的輸出次數與位址緩衝單元Μ -樣多。另-方面，反相位址轉換偵測信號祕輪入到位 址轉換_總和單元54 ’位址轉換侦測總和單元Μ使用反 相位址轉換偵測信號atdb而產生反相位址總和信號 94335-950504.doc 14· 1276111 反相位址總和信號add—stb輸入位址緩衝單元叫感測放 大器535，當反相位址總和信號add—stb以高位準輸入時“，艮 致能感測放大器535以輸出該輸出信號〇如』及叫讣p，，、 即，當反相位址總和信號add 一 stb以高位準輸入時，輸出^ 號out一P具有一低位準而輸出信號〇utb 古a : 口 此，位址閃信號add一lat從閃單元536的輸出端輸出，如上所 述，在非同步模式中，輸出信號al5具有一高位準，所以位 址閂信號add 一 lat於通過傳送閘TG6時輸出。因此，位址俨 號addn成為位址閂信號add—lat(路徑2)，在此，信號θα匕 中的時脈具有一低位準而反相信號elk一inb中的時脈具有一 高位準，因❿將傳送閘TG4截止，結果，反相細心的輸 出信號addoj未經由傳送閘TG4而傳送，亦即，路徑i是不 通的。 二 另一方面，當未撥動時脈clk時即執行同步模式的非同步 寫入作業，亦即，當反相有效位址信號“讣具有一低位準 而且未撥動時脈elk時，位址有效緩衝信號adv 一 buf即轉成高 位準，因此輸出信號mixed一con具有一高位準而輸出信號 mixed—conb具有一低位準。如圖9所示，每當撥動外部位址 時，反相位址轉換偵測信號atdb即具有一低位準而反相位 址總和信號add—stb具有一高位準。因此，來自n〇r閘n〇R3 的輸出信號etd—stb—b具有-低位準，而且反相信號clk」nb 中的脈具有一低位準。因為信號clk—in中的時脈具有一高 位準而反相#號elk一inb中的時脈具有一低位準，所以傳送 閘TG4即導通，而來自反相器INV22的輸出信號以如-2即經 94335-950504.doc -15- 1276111 由傳送閘TG4而傳送。纟士婁 、、Ό ，位址addn成為輸出信號 0一_3亦即，位址經由圖4的路徑i而傳送。 在同步模式的非同步寫人作業中’當撥動時脈仙以進入 同步寫入及同步讀取作業時，位址有效緩衝信號_㈣即 維持在低位準，輸出㈣al5維持在低位準，輸出信號 m1Xed_c〇n具有低位準，而輸出信號⑽具有一高 位準。因此，未產生反相位址轉換偵測信號，此外， 當撥動時脈elk時’於時脈elk上升時即持續產生時脈轉換福 測信號ctd，因此’信號clk」n中的時脈仙具有一高位準， 反相信號Clk_inb中的時脈具有一低位準，因而輸出信號 一2經由傳达閘TG4而傳送，亦即，經由圖4的路徑^而傳 达》亥位址’結果’位址add成為輸出信號咖〇」。 在圖9的非同步模式中，位址轉換偵測總和單元54藉由位 址-的每一撥動產生的反相位址轉換偵測信號祕〇至 Π而產生反相位址總和信號add-stb。在此，模式暫存器 «又疋L ^bcm_al5具有-低位準，而混合模式作業控制信號 mix__具有-高位準。在同步模式的非同步寫人作業中， 當反相有效位址信號advb轉成低位準時產生的位址低偵測 信號add Jow_det即產生該反相位址總和信號add_stb，或是 當撥動位址add時即產生反相位址轉換债測信號麟〇到 祕2’在此，信號elk-_」n中的時脈_具有-低位準， 而混合模式作業控制信號mix一c〇n具有一高位準。在同步寫 入及同步讀取作業中，混合模式作業控制信號論一 _具有 -低位準，因而不論位址add或是反相有效位址信號_的 94335-950504.doc -16- 1276111 撥動，反相位址總和信號add—stb都維持在低位準。 圖5是詳細電路圖以說明圖丨的位址轉換偵測總和單元 54，位址轉換伯測總和單元54包括：反相器inv31到 INV34, NAND閘 NAND4 到 NAND7,及 N0R 閘 N0R6。位址 轉換彳貞測總和單元54接收位址有效低偵測信號 adv—low—det，反相位址轉換偵測信號以扑〇到atdb2，混合 模式作業控制信號mix一con，信號clk一t〇p一in中的時脈t〇p， 及模式暫存器設定信號bcm_al5。 以下將參考圖7以說明位址轉換偵測總和單元54的作業 特徵，在非同步模式中，模式暫存器設定信號bcm—ai5具有 一鬲位準，因而節點A具有一高位準。在此狀態，當以低位 準致能初始啟動或081時，模式作業控制信號mix—c〇n具有 一同位準，因而藉由位址緩衝單元53的反相位址轉換偵測 信號atdbO到atdb2的總和而以高位準致能反相位址總和信 唬add一stb，當以同步模式致能混合模式時，即當執行非同 v .貝取作業時，控制時脈clk—t〇p—&中的時脈卿以具有一低 位準’因而即點A具有一高位準。因為未撥動時脈他，所 乂此。模式作業控制信號mix 一 c〇n也具有一高位準。在此當 反相有效位址#唬advb具有一低位準時，位址有效低偵測 U adv—1GW—det具有-面位準。冑反相冑效位址信號 具有-低位準，若撥動位址add，則以低位準產生反相位址 轉、偵’則L唬atdb ’因@以高位準致能反相位址總和信號 adcLstb。當撥動時脈仙而且以同步模式輸入時，混合模式 作業控制信號mix—議即維持在低位準，而反相位址總和信 94335-950504.doc 1276111 號add_stb也維持在低位準。 另一方面，可形成圖2到4的脈波產生單元511，521，532 及533如圖6所示，參考圖6,各脈波產生單元5U，521，532 及533包括反相器INV35到INV37，及NAND閘NAND8到 NAND10。當輸入信號in從低位準轉成高位準時，各脈波產 生單元511 ’ 521，532及533即產生且輸出一低位準輸出信 號out其具有小的脈波寬。亦即，當輸入信號in從低位準轉 成高位準時，來自NAND閘NAND9的輸出信號inb即以一預 設延遲從高位準轉成低位準，其與輸入信號in的相位相 反，在此，輸入信號in及輸出信號inb都具有一高位準，而 輸出信號out具有一低位準。 如上所述，根據本發明，當撥動時脈且以晶片致能狀態 輸入時藉由執行同步寫入及同步讀取作業，及當時脈未於 晶片致能狀態時脈時，藉由執行非同步寫入作業，即可同 時執行非同步寫入及同步讀取作業，及同步寫入及同步讀 取作業。因此，可以在PSRAM與NOR快閃記憶裝置之間提 供迅速的介面。 雖然已參考本發明的實施例且配合附圖而說明本發明， 但本發明不限於此，熟諳此藝者可了解在不背離本發明之 範圍及精神下，可以作各種替代、改良及變化。 【圖式簡單說明】 當配合附圖以參考以上說明時，即可更明了本發明，复 中： 〃 圖！是方塊圖以說明根據本發明一較佳實例的psram; 94335-950504.doc -18 - 1276111 圖2是詳細電路圖以說明圖丨的混合模式作業控制單元 圖3是詳細電路圖以說明圖1的位址有效緩衝單元； 圖4是詳細電路圖以說明圖1的位址緩衝單元； 圖5是詳細電路圖以說明圖!的位址轉換摘測總和單元 圖6是詳細電路圖以說明圖2到4的脈波產生單元； 圖7是根據本發明較佳實例的電路的操作波形圖 一作業模式； "
圖8是根據本發明較佳實例的電路的操作波形圖以控制 一同步模式中的作業模式；及 圖9是根據本發明較佳實例 黑例的罨路的刼作波形圖以控制 一非同步模式中的作業模式。 【主要元件符號說明】 2 3 4 5 6 7 8 9a，9b 10 11 51
時脈緩衝單元 晶片選擇信號緩衝單元 啟動信號產生單元 模式暫存器設定 作業模式控制電路 主X解碼器 行預解碼器 次X解碼器 位元線感測放大器 行解碼器 記憶體單元陣列 混合模式作業控制單元 94335-950504.doc 19- 1276111 52 有效位址緩衝單元 53 位址緩衝單元 54 位址轉換彳貞測總和單元 511，521，532, 533 脈波產生單元 5 12, 522, 523, 53 1， 534, 536, 5351 閂單元 INV1-INV7 反相器 N0R1-N0R6N0R 閘 NAND-NAND1 ONAND 閘 P1-P12PMOS 電晶體 Nl-NIONMOS 電晶體 TG1-TG6 傳送閘 94335-950504.doc -20-

Claims (1)

1276111 十、申請專利範圍： 種控制虛擬靜態隨機存取記憶體作業模式之方法，包括 以下步驟： 田時脈被撥動時，根據一反相有效位址信號，藉由 致月b -字線而執行_同步寫入及同步讀取作業；及 未撥動孩時脈時，藉由切換一外部位址以致能該字線 而執行非同步寫入作業，由一模式暫存器設定信號於 進入一同步模式後，根據一晶片致能狀態中該時脈之撥 動/未撥動藉由改變—外部位址路徑，以改變該字線之致 能時間點。 如明求項1之方法，其中當該反相有效位址信號具有一第 位準，且該時脈上升時，執行該同步寫入及同 作業。 ^明求項1之方法，其中該模式暫存器設定信號於該同步 模式維持—第—位準，及於該非同步模式維持—第二位 〇 如"月求項1之方法’其中當該反相有效位址信號維持一第 -位準時’每當切換該外部位址時，即執行該非同步寫 5· t睛求項i之方法，其中於該同步模式之非同步寫入^ 業，及同步寫入及同步讀取作業中，該外部位址透 同路徑傳送。 6. :凊求項1之方法’其中於該同步模式及該非同步模 中，該外部位址透過不同路徑傳送。 、工 94335-950504.doc 1276111 一種控制虛擬靜態隨機存取記憶體作業模式之電路，包 括： 一混合模式作業控制單元，根據在一晶片致能狀態中 之模式暫存器設定信號用以決定一時脈之撥動/未撥動， 及輸出一對應混合模式作業控制信號； 位址有效緩衝單元，根據該模式暫存器設定信號及 來自一輸入/輸出墊之反相有效位址信號，其基於來自該 混合模式作業控制單元之混合模式作業控制信號，用以 決定一目前模式是否係一同步模式或一非同步模式，· ’根據該模式暫存器設定信號，一外 一位址緩衝單元 邛位址及邊呀脈，其基於來自該位址有效緩衝單元之 位址有效緩衝信號’用以蚊該同步模式及該非同步模 式中不同之外部位址傳送路徑；及 -位址轉換_總和單元，根據該模式暫存器設定信 :虎及該混合模式作業控制信號，其基於來自該位址緩衝 ，兀之反相位址轉換偵測信號，用以產生一位址總和信 號用以决疋該非同步模式中之外部位址傳送路徑，及 輸出該位址總和信號至該位址緩衝單元。 8. 中根據一初始啟動信號該混合 戈口靖水項7之電 作業控制信號具有一笫- 第一位準，根據該模式暫存器設 4 口 5虎订亥〜合桓^六’从| 、切業控制信號於該非同步模式中維持 '·肖動該時脈時’減該模式暫存m 號該混合模戎你酱^ ^ 、仔為认疋 位準，及“ 號於該同步模式中轉成一第 動該時脈時，該混合模式作業控制信號 94335-950504.doc 1276111 持在該第二位準。 2明求項7之電路，其中根據該模式作業控制信號該位址 士效緩衝單元於該非同步模式輸出一第二位準位址有效 號及根據該反相有效位址信號於該同步模式產生及 輸出該位址有效緩衝信號。 1〇. ^請求項7之電路，其中當該反相有效位址信號具有一第 —位準時’該位址有效緩衝信號具有一第二位準，及备 撥動該時脈時’該位址有效緩衝信號轉成—第一位準。 U.如請=項7之電路，其中於該外部位址之每一撥動時，根 康^式暫存器設定信號該位址緩衝單元於該非同步模 式持續地輸出該反相位址轉換偵測信號，及透過一第一 路徑輸出該外部位址。 12.㈣求項7之電路，其中當該反相有效位址信號具有-第 位準且未於該同步模式撥動該時脈時，藉由將該位址 有效緩衝信號轉成-第：㈣，該位址緩衝單元將該反 相位址總和信號轉成-第—位準，於該外部位址之每一 撥動時’將該反相位址轉換债測信號轉成—低位準，及 透過-第二路徑輸出該外部位址，用以執行該非同步寫 13.t請求項7之電路，其中於該同步模式藉由將該位址有 緩衝信號轉成一第一位準’該位址緩衝單元防止產生 反相位址轉㈣測信號，及當撥動及輸入該時脈時， ㈣緩衝單元透過H徑輸出該外部位址，用以 行該同步寫入及讀取作業。 94335-950504.doc 1276111 14♦如請求項7之電路’其中藉由總和來自該位址緩衝單元之 反相址轉換偵測信號’其基於該非同步模式中該模式 暫存器設定信號’該位址轉換偵測總和單元於一第二位 準輸出該反相位址總和信號。 15. 如請求項7之電路’其中於該同步模式未撥動該時脈時， 錢相有效位址信號具有—第—位準，及㈣該外部位 寺於帛一位準產生及輸入該反相位址轉換偵測信 琥’及於-第二位準該位址轉換偵測總和單元產生及輸 出該反相位址總和信號。 16. 如請求項7之電路’其中於該同步模式撥動該時脈時，於 位準產生及輸人該混合模式作業控制信號，及於 一第—位準該位址轉換偵測總和單元產生及輸出該反相 位址總和信號。 U::7’8’9’11及14中任-項之電路，其中該模式 暫存定信號於該同步模式維持_第_位準， 非同步模式維持一第二位準。 ；^ 18. —種虛擬靜態隨機存取記憶體，包括·· Α憶體單元陣列，具有複數個記憶體單元； 體單广X從該記憶體單元陣列之複數個記憶 ®早70選擇對應之記憶體單元；及 -電路’用以控制一作業模式，其傳送 該主解碼器’根據一時脈之撥動/未撥動而在— 用以執行-非同步寫人作業或—同步寫人及同㈠2 業，如請求項7至16項中任一項所述。 只 94335-950504.doc -4- 1276111 19. 一種執行虛擬靜態隨機存取記憶體混合模式之方法，包 括以下步驟： 根據一晶片致能狀態中之模式暫存器設定信號而在一 此合杈式作業控制單元中決定一時脈之撥動/未撥動； 根據該模式暫存器設定信號及來自—輸人/輸出塾之反 相有效位址信號，其基於來自該混合模式作業控制單元 线=模式作業控制信號，在—位址有效緩衝單元決定 —目前模式是否係、—同步模式或-非同步模式； :據該模式暫存器設定信號，一外部位址，及該時脈， :土於來自該位址有效緩衝單元之位址有效緩衝信號， 在一位址綞播p g 1 凡決定該同步模式及該非同步模式中不 冋之外部位址傳㈣彳t ;及 + 當未撥動該時脈時 杈式執行一非同步寫 同步模式執行—同步 ，藉由撥動忒外部位址而在該同步 入作業，及當撥動該時脈時，在該 寫入及同步讀取作業。 94335-950504.doc 1276111 七、指定代表圖： (一) 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件符號簡單說明： 1 時脈緩衝單元 2 晶片選擇信號緩衝單元 3 啟動信號產生單元 4 模式暫存器設定 5 作業模式控制電路
6 主X解碼器 7 行預解碼器 8 次X解碼器 9a，9b 位元線感測放大器 10 行解碼器 51 混合模式作業控制單元 52 有效位址緩衝單元 53 位址緩衝單元
54 位址轉換偵測總和單元 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： (無） 94335-950504.doc
TW093119252A 2004-04-20 2004-06-30 Method and circuit for controlling operation mode of PSRAM TWI276111B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027112A KR100521048B1 (ko) 2004-04-20 2004-04-20 슈도 스태틱램의 동작모드 제어방법 및 제어회로, 이를구비한 슈도 스태틱램 및 그의 동작모드 수행방법

Publications (2)

Publication Number Publication Date
TW200535860A TW200535860A (en) 2005-11-01
TWI276111B true TWI276111B (en) 2007-03-11

Family

ID=35096122

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093119252A TWI276111B (en) 2004-04-20 2004-06-30 Method and circuit for controlling operation mode of PSRAM

Country Status (3)

Country Link
US (1) US6977865B2 (zh)
KR (1) KR100521048B1 (zh)
TW (1) TWI276111B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643689B1 (en) 2019-04-16 2020-05-05 Winbond Electronics Corp. Control circuit and control method for pseudo static random access memory
TWI767267B (zh) * 2020-07-03 2022-06-11 華邦電子股份有限公司 記憶體控制器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245552B2 (en) 2005-06-22 2007-07-17 Infineon Technologies Ag Parallel data path architecture
KR100672128B1 (ko) * 2005-10-14 2007-01-19 주식회사 하이닉스반도체 어드레스 신호 및 제어 신호들의 입력 동작시 소비 전류를감소시키는 클럭 제어 회로와 이를 포함하는 반도체 메모리장치 및 그 입력 동작 방법
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
KR100656455B1 (ko) * 2005-12-27 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
KR100738965B1 (ko) * 2006-03-07 2007-07-12 주식회사 하이닉스반도체 반도체 메모리 장치의 동기 모드 감지 회로 및 방법
KR100695289B1 (ko) * 2006-03-09 2007-03-16 주식회사 하이닉스반도체 반도체 메모리 장치의 어드레스 버퍼 및 어드레스 버퍼링방법
KR100856130B1 (ko) 2007-01-08 2008-09-03 삼성전자주식회사 동기/ 비동기 동작이 가능한 반도체 메모리 장치 및 상기반도체 메모리 장치의 데이터 입/ 출력 방법
US8341437B2 (en) * 2009-06-30 2012-12-25 International Business Machines Corporation Managing power consumption and performance in a data storage system
TWI498890B (zh) * 2012-08-10 2015-09-01 Etron Technology Inc 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
JP6476325B1 (ja) * 2018-02-01 2019-02-27 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 擬似ｓｒａｍ及びその制御方法
TWI694442B (zh) * 2019-02-25 2020-05-21 華邦電子股份有限公司 用於偽靜態隨機存取記憶體的控制電路以及控制方法
US11442875B2 (en) 2020-05-18 2022-09-13 Integrated Silicon Solution, (Cayman) Inc. Arbitration control for pseudostatic random access memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384737A (en) * 1994-03-08 1995-01-24 Motorola Inc. Pipelined memory having synchronous and asynchronous operating modes
US6128308A (en) 1997-12-18 2000-10-03 Advanced Micro Devices, Inc. Apparatus and method for determining a presence of a stored data frame in a random access memory independent of read and write clock domains
US6115320A (en) 1998-02-23 2000-09-05 Integrated Device Technology, Inc. Separate byte control on fully synchronous pipelined SRAM
US6438102B1 (en) 1998-06-03 2002-08-20 Cisco Technology, Inc. Method and apparatus for providing asynchronous memory functions for bi-directional traffic in a switch platform
KR100401506B1 (ko) * 2001-05-10 2003-10-17 주식회사 하이닉스반도체 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
US6886067B2 (en) 2002-05-23 2005-04-26 Seiko Epson Corporation 32 Bit generic asynchronous bus interface using read/write strobe byte enables
US7324524B2 (en) 2002-10-29 2008-01-29 Mindspeed Technologies, Inc. Pseudo synchronous machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643689B1 (en) 2019-04-16 2020-05-05 Winbond Electronics Corp. Control circuit and control method for pseudo static random access memory
TWI767267B (zh) * 2020-07-03 2022-06-11 華邦電子股份有限公司 記憶體控制器

Also Published As

Publication number Publication date
TW200535860A (en) 2005-11-01
US6977865B2 (en) 2005-12-20
US20050232065A1 (en) 2005-10-20
KR100521048B1 (ko) 2005-10-11

Similar Documents

Publication Publication Date Title
JP3945793B2 (ja) 同期型半導体メモリ装置のデータ入力回路
US7327613B2 (en) Input circuit for a memory device
KR102401526B1 (ko) 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법
TWI276111B (en) Method and circuit for controlling operation mode of PSRAM
US8027203B2 (en) Pipe latch circuit of multi-bit prefetch-type semiconductor memory device with improved structure
US7529140B2 (en) Semiconductor memory device
US9112488B2 (en) Semiconductor memory device with a clock circuit for reducing power consumption in a standby state
US20100091600A1 (en) Circuit and method for sampling valid command using extended valid address window in double pumped address scheme memory device
US7379376B2 (en) Internal address generator
TW472263B (en) Flash memory device with a status read operation
JP3953691B2 (ja) 集積回路及び同期型半導体メモリ装置
JP2006309915A (ja) 半導体メモリ素子
TWI285312B (en) Data latch circuit and semiconductor device using the same
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
CN110838310A (zh) 半导体存储器设备
JP4834311B2 (ja) 半導体記憶装置
US20070081397A1 (en) Data output multiplexer
TWI299170B (en) Synchronous semiconductor memory device
US7332955B2 (en) High voltage generating circuit and semiconductor memory device having the same
KR20130046105A (ko) 반도체 메모리 장치 및 그 동작 방법
US8036045B2 (en) Data output control circuit
KR100541161B1 (ko) 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리
JP2005108327A (ja) 半導体集積回路装置及びそのアクセス方法
JP2005203064A (ja) 半導体記憶装置
TW434552B (en) Pseudo-dynamic flash memory structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees