TWI270584B - Method for depositing lead-free tin alloy - Google Patents

Method for depositing lead-free tin alloy Download PDF

Info

Publication number
TWI270584B
TWI270584B TW092135968A TW92135968A TWI270584B TW I270584 B TWI270584 B TW I270584B TW 092135968 A TW092135968 A TW 092135968A TW 92135968 A TW92135968 A TW 92135968A TW I270584 B TWI270584 B TW I270584B
Authority
TW
Taiwan
Prior art keywords
lead
substrate
tin alloy
free tin
current
Prior art date
Application number
TW092135968A
Other languages
English (en)
Other versions
TW200523405A (en
Inventor
Motoaki Matsuda
Masahiro Ibe
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200523405A publication Critical patent/TW200523405A/zh
Application granted granted Critical
Publication of TWI270584B publication Critical patent/TWI270584B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Description

1270584____ 一 五、發明說明（1) 一、 【發明所屬之技術領域】 本發明係關於無鉛之錫合金的沈積方法。本發明尤其 係關於防止異常沈積與局部沈積的無鉛之錫合金的沈積方 法。 二、 【先前技術】 JP61-194196揭露以有機磺酸液電鐘之無鉛之錫合金 的沈積方法。其教示間歇地中斷或反轉電流通過電解液組 成物的方向而更能防止晶鬚形成的沈積。電流密度是2 A/dm2。在電流通過電解液組成物期間之週期部分不長於8〇 秒，較佳地從2 〇秒到5 〇秒。其他週期部分不短於3秒，較 佳地從5秒到2 0秒。 三、【發明内容】 其他週期部分不短於3 錯之錫合金而完成此習 如上述，依據習知電鍍製程， 秒。如果以錫絲合金形式來沈積無 知製程，注意下列不足之處。 日日彡貞的形成已經是並且繼續是_ 期部分與其他週期部分的一週期（即j長的問題。包含週 能有效地抑制晶鬚的形成（一個 關週』）太長而不 是並且繼續是一增長的問題。當处。局部沈積已經 積發生在陽極與陰極，或在其 1 ^後’㈣無電沈 示出高離子化傾向，即使.沈積 難的無電沈積顯 處）。 ⑵雞疋成（另一個不足之
不希望被理論束缚，曰 4 B曰 晶的成長。晶鬚的形成經常 的表面。在陰極表面的晶體 和力造成樹枝狀結晶之先驅 狀結晶先驅物的部分並且局 速這部分的沈積，而造成樹 短路的主要原因，仍有對沈 而產生高品質產品之需求。 在加速沈積時在陰極表 形成電解雙層，造成在離開 的金屬離子密度增加，造成 本發明以避免晶鬚形成 面為目的。因此，本發明之 與電鍍沈積的局部濃度的無 明之一具體目的是提供一在 無鉛之錫合金的沈積方法。 如本發明之一實施例， 沈積方法，包含： 以一電解液組成物接觸 在開啟週期部分期間以 過電解液組成物，而在基板 在關閉週期部分期間以 過電解液組成物。 鬚的形成相信是基於樹枝狀結 被發現在不中斷電流電鍍沈積 '结構、晶體成長的異向性與親 物的出現。電鍍電流通過樹枝 部化。暴露在高密度電流下加 枝狀結晶的成長。已知晶鬚是 積不形成晶鬚的無鉛之錫合金 面附近的金屬離子密度降低， 陰極表面之樹枝狀結晶先驅物 電鐘沈積的局部濃度。 在無錯之錫合金的電鍍沈積表 一目的是提供一沒有晶鬚形成 錯之錫合金的沈積方法。本發 電鑛時藉抑制電解雙層形成的 設有一基板上無鉛之錫合金的 基板來沈積無鉛之錫合金； 第一方向週期性地使一電流通 上沈積無鉛之錫合金；以及 第一方向週期性地避免電流通
第7頁 1270584
- I 五、發明說明（3) 四、【實施方式】 在本說明書中，下列 楚指出其他的意義：s =，寫應有下列意義，除非内容清 攝氏溫度；A/dm2 =每平方八—公升；mL =毫升，· °c = 中，用語「沈積」鱼「電A、曰之女培數。在全篇說明書 園是包含性的。，、電鍍」疋可替換使用。所有數字範 市面上的各種雷舻执供 下，可以用來办在不用任何實質改變或修改 參照L參二 鉛之锡合金的沈積方法。 用來沈積無錯之锡 解Ϊ組成物2之電鍍槽， 是一陽極3盥一連# 改在電解液組成物2的
極。在此情形，外部錯部分5作為 牛導體曰衣置H 的基板。陽極3與陰極連接到m且疋要被電鍍η (參昭圖2、 煞、、六β Ah σ 反應於控制4吕號 之門：V f::週期性地在一方向在陽極3與陰極 電解液組成物2，來在開啟週期部分期 3在外邛鉛部分5上沈積無鉛之錫合金。自缺地， 哭 能在：閉週期部分週期性地避免或中止電流的通過：“ 子交：ΐ!ΐ部分5/、是電锻产板的一實例。基板可以從電 令 砲取。“子零件疋從鉛架、半導體封裝、 =^器、晶片電容或塑膠中選取。適合的塑膠包含塑 多潯板，如印刷電路板，尤其是銅箔印刷電路板。 基板可以與電解液組成物以習知方式接觸。 ^本發明之一實施例，作為烷醇磺酸液的液成分，錫 鉍&至之電鍍電解液組成物被製備完成。電解液組成物包 Μ 第8頁
含密度20 0 ± 25g/L的烧醇磧酸、密度45± 5g/L的烷醇磺酸 錫逸度的烧醇％酸叙與ρρ 一 〇5m (ishihARA CHEMICAL C0·，LTD供應之化學商品名）。電解液組成物維 持在溫度40± 5 °C。在開啟週期部分期間，用來電鍍之電漭 密度不大於5 A/dm2 ’較佳地在4.5 A/dm2。在本發明之一 實施例中，具有上述密度之電流在開啟週期部分X期間在一 或第一方向週期性地通過電解液組成物，來在外部鉛部分 上沈積錫鉍合金。為了抑制鄰近陰極表面金屬離子密度的 下降，藉由在關閉週期部分期間週期性地中斷電流^到 電解液組成物，週期性地避免在關閉週期部分期間在^一 方向電流的通過。 —現在參照圖2，一開關週期包含一開啟週期部分與接 著的關閉週期部分。頻率從1秒1週期到1秒5週期的範圍 中。每一開關週期的關閉週期部分a與開啟週期部分b的比
率（即a/b比）不少於〇·2。為了在合理時間内完成電鑛， a / b比較佳地是0 · 3。 X
現在參照圖3，說明本發明之另一實施例。此實施例 實質上與上述實施例相同，除了週期性地避免在關閉週期 部勿期間在第一方向電流的通過。在此實施例，為了更有 效地抑制鄰近陰極表面金屬離子密度的下降，藉由在關閉 週期部分期間在相反於第一方向的第二方向週期性地使二 電流通過電解液組成物，週期性地避.免在關閉週期部分期 間在第一方向電流的通過。這能藉在關閉週期部分期間週 期性地建立反轉能量狀態來反轉電流通過電解液組成物的
1270584_ 五、發明說明（5) 方向完成。 以上述錫鉍（Sn-Bi )液來測試或評估如圖2所示之電流 控制程序之Π個樣本或實例。圖4與圖5包含電鐘的結果。 實例#i :開關比= 8/2 ’亦即a/b比是2/8 〇·25); (=0心。1秒1週期。電鍵結果：異常沈積的發生率=0/10 實_;開關㈡/3，#gpa/b比是3/7 (与〇 43); (0%; 链結果：異常沈積的發生率=〇/1〇 頻率期關比:7/3 ’亦即a/b比是3/7 (与〇. 43); (η; 期。電錄結果·ι常沈積的發生，：〇/1〇 0.43)次^Γ_4 :開關、比=7/3，亦即a/b比是3/7 (与 率二1/]"〇 jf)1。0週期。電錄結果：異常沈積的發生 〇.25f佳瓶實:]#5 :開關比=8/2，亦即a/b比是2/8 (= =3/1〇。I%)1，5週期。電鍍結果：異常沈積的發生率 =3/10 〇 3〇%)。力週期。電鍍結果：異常沈積的發生率 =3/10卜30%) 週期。電鍍結果：異常沈積的發生率
第10頁 五 發明說明 (6) 實例#8 : _關比=9/1，亦即a/b比是1/9 (〜 〕’頻率：週期。電鍍結果··異常沈積的發 二 3/1ϋ 3〇%) 。 土午 人仏貫例#9 ••開關比二9/1，亦即a/b比是1/9 (与 1率—1秒1 0週期。電鍍結果：異常沈積的發生 率=2/1〇 (= 2〇〇/〇)。 王 =幸=只例#10 ··開關比=1〇/〇，亦即a/b比是〇/1〇 (= 〇)，頻率=1秒0週期。電鍍結果··異常沈積的發生 6/10 (= 6〇〇/0)。 I，用在本發明之無鉛之錫合金不侷限於上述錫鉍合 金。”、、、°L之錫合金包含與錫組合之第二金屬，由包含銅、 銀、鋅之群組中選取。 為了電鍛錫銅合金，用烷醇磺酸液來完成錫銅（Sn -(：11)>電#鍍。電鍍錫銅合金之電解液組成物包含烷醇磺酸、 炫醇續酸錫、烧醇確酸銅與T—13〇cu (ISHIHARA chemical CO·，LTD供應之化學商品名）。 。為了電鍍錫銀合金，用烷醇磺酸液來完成錫銀（Sn —
Ag)jt，。電鍍錫銀合金之電解液組成物包含烷醇磺酸、 烷醇磺酸錫、烷醇磺酸銀與HIS—⑽8 (ishihara chemical co·，LTD供應之化學商品名）。 雖然已詳細說明本發明及其優點，應瞭解在不脫離本 x明精神及範疇下，能進行各種改變、替代及變換。 本申請案主張日本專利申請案第2〇〇2 —3756〇4號之優 權，申請日為2002年12月25日，其揭露内容完全納入以 1270584 五、發明說明（7) 作為參考。
ΒΗΙ . 第12頁 T270584___ 圖式簡單說明 五、【圖式簡單說明】 圖1顯示完成如本發明之無船之錫合金的沈積方法之 電鍍設備一部分之剖面圖。 圖2是一圖形，顯示如本發明之一實施例之隨時間通 過電解質組成之電流大小及方向之控制信號指楳變化。 圖3是一圖形，顯示如本發明之另一實施例之隨時間 通過電解質組成之電流大小及方向之另一控制信號指標變 化。 圖4是包含實驗結果的一表格。
圖5顯示實驗結果的圖形。 【符號之說明】 1 :電鍍槽 2 : 電解液組成物 3 : 陽極 4:半導體裝置 5 : 外部鉛部分 6 :整流器
a:關閉週期部分 b :開啟週期部分
第13頁

Claims (1)

  1. 年毛月 Θ 日 號 92135968 修正 六、申請專利範圍 I 一種基板上無鉛之錫合金的沈積方法，包含·· 以電解液組成物接觸基板來沈積無鉛之錫合金； 1開啟週期部分期間以第一方向週期性地使一電流通 匕^解液組成物，而在基板上沈積無鉛之錫合金；以及 f關閉週期部分期間以第一方向週期性地避免電流通 過電解液組成物； 中’週期以一頻率重複，此頻率在從每秒1週期到 ^週期的範圍内，每次週期的該關閉週期部分與該 啟週期部分的比率不小於〇. 2。 i ^，如/i請專利範圍第1項之基板上無鉛之錫合金的沈積方 /、中基板包含一半導體裝置的外部鉛部分。 如申請專利範圍第1項之基板上無鉛 法，其中週期性地避免包含： 鍚口-的沈積方 在關閉週期部分期間週期性地中斷電流供靡 纽成物。 ㈤电級、應到電解液 如申請專利範圍第1項之基板上無鉛錫 法，其中週期性地避免包含： 场口至的沈積方 向週 在關閉週期部分期間在相反於第一方向的 J性地使一電流通過電解液組成物。 —方 的沈積方 •如申請專利範圍第1項之基板上無鉛之錫合金 第14頁 1270584 _案號92135968_年月日__ 六、申請專利範圍 法，其中在第一方向通過的電流具有不大於5 A/dm2的電流 密度。 6. 如申請專利範圍第1項之基板上無鉛之錫合金的沈積方 法，其中無鉛之錫合金包含與錫組合之第二金屬，由包含 鉍、銅、銀、鋅之群組中選取。
TW092135968A 2002-12-25 2003-12-18 Method for depositing lead-free tin alloy TWI270584B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002375604A JP2004204308A (ja) 2002-12-25 2002-12-25 鉛フリー錫合金めっき方法

Publications (2)

Publication Number Publication Date
TW200523405A TW200523405A (en) 2005-07-16
TWI270584B true TWI270584B (en) 2007-01-11

Family

ID=32677341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092135968A TWI270584B (en) 2002-12-25 2003-12-18 Method for depositing lead-free tin alloy

Country Status (5)

Country Link
US (1) US20040132299A1 (zh)
JP (1) JP2004204308A (zh)
KR (1) KR100596992B1 (zh)
CN (1) CN1510174A (zh)
TW (1) TWI270584B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4725145B2 (ja) * 2005-03-17 2011-07-13 日本電気株式会社 合金めっき方法および合金めっき装置
JP4894304B2 (ja) * 2005-03-28 2012-03-14 ソニー株式会社 無鉛Ｓｎベースめっき膜及び接続部品の接点構造
KR100958652B1 (ko) * 2005-07-01 2010-05-20 닛코킨조쿠 가부시키가이샤 고순도 주석 또는 주석 합금 및 고순도 주석의 제조방법
JP2007084852A (ja) * 2005-09-20 2007-04-05 Omron Corp 誘電体膜の形成方法
JP4654895B2 (ja) * 2005-12-05 2011-03-23 住友金属鉱山株式会社 鉛フリーめっき皮膜の形成方法
US20070295530A1 (en) * 2006-06-07 2007-12-27 Honeywell International, Inc. Coatings and methods for inhibiting tin whisker growth
US20070287022A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Intumescent paint coatings for inhibiting tin whisker growth and methods of making and using the same
US20070287023A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Multi-phase coatings for inhibiting tin whisker growth and methods of making and using the same
JP5033197B2 (ja) * 2006-12-29 2012-09-26 イルジン カッパー ホイル カンパニー リミテッド Ｓｎ−Ｂメッキ液及びこれを使用したメッキ法
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8404160B2 (en) * 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US8506849B2 (en) * 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
US20090286383A1 (en) * 2008-05-15 2009-11-19 Applied Nanotech Holdings, Inc. Treatment of whiskers
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
TWI492303B (zh) 2009-03-27 2015-07-11 Applied Nanotech Holdings Inc 增進光及／或雷射燒結之緩衝層
JP2010283303A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
US8422197B2 (en) * 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
WO2014011578A1 (en) 2012-07-09 2014-01-16 Applied Nanotech Holdings, Inc. Photosintering of micron-sized copper particles
JP6948000B1 (ja) * 2020-02-19 2021-10-13 千住金属工業株式会社 嵌合型接続端子、および嵌合型接続端子の形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP4016637B2 (ja) * 2001-10-24 2007-12-05 松下電器産業株式会社 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法

Also Published As

Publication number Publication date
KR20040057979A (ko) 2004-07-02
TW200523405A (en) 2005-07-16
KR100596992B1 (ko) 2006-07-07
CN1510174A (zh) 2004-07-07
US20040132299A1 (en) 2004-07-08
JP2004204308A (ja) 2004-07-22

Similar Documents

Publication Publication Date Title
TWI270584B (en) Method for depositing lead-free tin alloy
CN101203627B (zh) 形成有以锡作为主成分的被膜的构件、被膜形成方法以及锡焊处理方法
JPH11200088A (ja) スズ合金めっき組成物及びめっき方法
JP2006009039A (ja) ウィスカー成長が抑制されたスズ系めっき皮膜及びその形成方法
JP5887381B2 (ja) 有毒金属または半金属を使用することなく電気めっき法により黄色金合金析出物を得る方法
JP6665387B2 (ja) 銀めっき部材及びその製造方法
WO2019088229A1 (ja) 電気Ｓｎめっき鋼板
KR20140033908A (ko) 니켈 도금액, 및 이를 이용한 니켈 도금층 형성 방법
CN110219026B (zh) 一种多元配位体系的碱性无氰电刷镀溶液及其制备方法
CN102817055A (zh) 引线框超薄镀钯镀金工艺
US20080308300A1 (en) Method of manufacturing electrically conductive strips
JP2006291323A (ja) Ｓｎ−Ａｇ−Ｃｕ三元合金薄膜を形成する方法
US3573008A (en) Composite metal article of copper material with a coat of nickel and tin
WO2015092979A1 (ja) 銀めっき部材及びその製造方法
JP2006206977A (ja) ハンダ性に優れた表面処理Ａｌ板
Dadvand et al. Electrodeposition of nickel–phosphorus from a highly conductive citrate bath for wire bonding applications
KR101070976B1 (ko) 치환도금을 이용한 다이아몬드 부착 방법 및 이에 이용되는 다이아몬드 부착 장치
JPS6389698A (ja) 銅箔の処理方法
US20140308538A1 (en) Surface treated aluminum foil for electronic circuits
Wang et al. Effect of Ni barrier on the tin whisker formation of electroplating Sn on lead-frame alloy
JPH0553879B2 (zh)
JPS62204557A (ja) リ−ドフレ−ム
JPS61166986A (ja) 金属メツキを施したアモルフアス合金
Saubestre Electroplating on Certain Transition Metals:(Groups IV, V, VI)
JP3662577B1 (ja) Ｓｎ−Ａｇ−Ｃｕ三元合金薄膜を形成する方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees