TWI262651B - Voltage comparing circuit - Google Patents

Voltage comparing circuit Download PDF

Info

Publication number
TWI262651B
TWI262651B TW091112235A TW91112235A TWI262651B TW I262651 B TWI262651 B TW I262651B TW 091112235 A TW091112235 A TW 091112235A TW 91112235 A TW91112235 A TW 91112235A TW I262651 B TWI262651 B TW I262651B
Authority
TW
Taiwan
Prior art keywords
voltage
inverter
capacitor
switch
mode
Prior art date
Application number
TW091112235A
Other languages
English (en)
Inventor
Toshio Ohkido
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Application granted granted Critical
Publication of TWI262651B publication Critical patent/TWI262651B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Description

1262651 、發明說明(·[) 【發明領域】 古本發明係有關於一電壓比較電路,且特別有關於利用 门速的類比/數位轉換器(A/D converter)的斷路型式 壓比較器。 【習知技術說明】 €知技術中’日本專利(japanese patent Ν〇· 3 1 0 5862 )中,發明家應用推薦利用反相器的斷路器型 式電壓比較電路。
在第7圖到第1 〇圖是在說明電壓比較電路,第7圖在說 明電壓比較電路。第8A〜8C圖分別說明輸入取樣模式 (input sampling mode)、放大模式(amplifying mode)和 閃鎖模式(latch mode)。第9圖是在不同的模式下,各個 開關的時脈圖。在圖中10卜108為開關,:π〇〜115為電容 器’ 11 2,11 3為反相器。另外,V i ρ為類比輸入訊號的正 側電壓,V i η為類比輸入訊號的負側電壓,v r p為參考電壓 的正側電壓,V r η為參考電壓的負側電壓。
首先,若是在輸入取樣模式下,第8Α圖和第9圖的開 關 101,102,103,104,105,106,107和 108 均為ON,開 關103和104為OFF。因此類比輸入訊號的正側電壓Vip和反 相器112的邏輯起始電壓VLT112間的電壓差會被儲存到電 容器11 0,類比輸入訊號的負側電壓V i η和反相器11 3的邏 輯起始電壓VLT11 3間的電壓差會被儲存到電容器111。 在放大模式下,第8·Β圖和第9圖中的開關103和104會 ON,開關101 ,102,103,104,105,106,107和108 會
7061-4922-PF(N).ptd 第6頁 1262651 五、發明說明(2) OFF。因此,反相器1 1 2會放大,類比輸入訊號的正侧電壓 Vip和參考電壓的正側電壓Vrp間的電壓差,以及反相器 1 1 3會放大,類比輸入訊號的負側電壓v ^ n和參考電壓的負 側電壓Vrn間的電壓差。因此各自產生輸出v〇1和v〇2。 在閂鎖模式下,第8· C圖和第9圖的開關103,1〇4, 107 和 108 為ON ’ 開關1〇1 ,1〇2,1〇5 和 1〇6 為〇FF。因此, 反相Is 11 2和11 3為正反器的操作,且利用電容器丨丨4和丨】5 形成正回授電路。此時,類比輸入訊號的正側電壓v丨p和 參考電壓的正側電壓Vrp間的電壓差,以及類比輸入訊號 的負側電壓Vin和參考電壓的負側電壓Vrn間的電壓差,會 使反相器112和113產生擴大不平衡的輸出振幅。最後,在麵 第10圖反相器的輸入電壓Vin和輸出電壓v〇ut間的轉換特 性中,反相器的輸出電壓改變到A點,接近電源來源電壓 VDD,和其它反相器的輸出電壓改變至接近接地電壓ve的^ . 點,因此,可決定在類比輸入訊和參考電壓間的差距大或· /J、 〇 既然如此,當電容器丨丨0的靜電容量被標示為c丨丨〇, ^ 儲存在電容器110的導電電荷被標示為QC110。電容器m 的靜電容量被標示為cill,儲存在電容器ηι的導電電荷 被標示為QC111。在取樣模式下,在各個的電容器所儲存 的導電電荷,如下式所示: QC110二C110(Vip-VLT112)…⑴ QClll:Clll(Vin-VLT113)…(2) 其中VLT112和VLT113分別為反相器112和113的邏輯起始電
1262651
7061-4922-PF(N).ptd 第8頁 1262651 五、發明說明(4)
Vgll2和Vgll3之間的差距可計算而…,秋 訊號的同相電壓Vic和參考電壓的同付壓二:類t匕輸入 可相消,在放大模式下,電容器"〇和⑴的導二:電壓差 重新分配。反相器1 1 2和1 1 3的輪人w ㈤+電電荷不會 ⑴入&破應用在類卜卜认 號Vi和參考電壓Vr間的電壓差,| 貝比輸入訊 罪谷個反相器的溫益+ 電壓,以及類比輸入訊號的同相電壓Vic和 、輯起始 相電壓Vrc。 可電壓的同 一般平衡類型的電壓比較 用在,類比輸入訊號的同相電 的電壓差,除了類比輸入訊號 此,當類比輸入訊號的同相電 的電壓差增加時,反相器的輸 反相器112和113間的不平衡。 比輸入訊號和參考電壓間的大 當反相器理想地利用在電 制輸出的振巾g。當類比輸入訊 同相電壓間的電壓差,被應用 輸出不會飽和。因此’在閃鎖 被放大,而且可決定類比輸入 可是,事實上,相應的反相器 ίίϋ相器的輪入端被應 1 考電壓的同相電壓間 和參考電壓間的電壓差。因 壓和參考電壓的同相電壓間 出會飽和。因此,不會造成 在閃鎖模式下,無法決定類 /J、 〇 壓比較電路上時,並不會限 號的同相電壓和參考電^的 在反相器的輸入,反相器的 模式下,反相器間的差距可 訊號和參考電壓間的大小。 ’其輸出振幅被限制住了, 因此’當類比輸入訊號的同相電壓和參考電壓的同相電壓 間的電壓差增加時,反相器的輸出會被飽和,而且反相器 輸出間的差距會被牴消。因此會引起一個問題,就是在閂 鎖模式下,無法決定類比輸入訊號和參考電壓間差距的大
1262651 五、發明說明(5) /J、 〇 【發明概述】 本發明的 輪入訊號和參 的同相電廢和 本發明之 分別接到類比 壓,第一和第 的一端。第三 目的在於 考電壓間 參考電壓 電壓比較 輪入訊號 二開關的 和第四開 電壓和類比輸入訊號的 端分別接到第三和第四 器的另 端。第 第二反 二反相 輸入端 端接在一起 的輸入 一和第 容器。 為 顯易懂 細說明【實施 以 三和第 相器的 器的輸 到第二 端到第 四電容 讓本發 ’下文 如下:例】 下將說 四電容器 輸入端。 入和輸出 反相器的 一反相器 器,而第 提供一 差距的 的同相 器,包 的正側 另一端 關,一 負側電 電容器 然後再 的另一 第五和 端。而 輪出端 的輸出 十開關 電壓比較 大小,來 電壓。 含一第一 電壓和參 分別接到 端分別接 電路, 抵消類 和第二 考電壓 第一和 到參考 壓’第三和第四 將第一 一反相 的一端。 連接到第 端接在一 第六開關 第七開關 。第八開 端。第九 兩端分別 起,然 分別連 連接第 關連接 開關兩 接到第 Μ定類比 比輪Α訊號開關,—山 的負惻電钨 Ϊ二電容器 電壞的正側 開關的另— t苐二電容 器的輪入 後再連接到 接第一和第 一反相器的 第二反相器 端分別到第 二和第三電 明之上迷 特舉出車交 和,他目的、特徵、和優點能更 佳貫施例,並配合所附圖式,作 明本發θ月第1圖到第3圖 1262651 五、發明說明(6) 圖中,1〜10為開關,在操作楂 0FF。"]4分別為電容器。21和22:::任意雜或 Vlp為類比輸入訊號的正側電壓,Vi.n:=:器。另外’ 側電壓,Vrn為參考電壓的負側 :、比輸入妣唬的負 側電壓。. 、w ° ’ Vrp為參考電麼的正 開關1連接到類比輸人訊號 之間’開關2連接到類比輸 二:„11 12之間,開關3連接到夂老雷汽二f的電壓Vin,和電容器 、“: 考的負側電壓,和電容器 :a,”4連接到參考電壓的正側電壓 14之間,電容器11和13的另一端 P 电备為 14的另-端接在—起。 ㈣在—起’而電容器12和 ,相=1 接到反相器21的輸入和輸出端,開關6連接到 ί : 2入和輸出# ’開關7連接反相器21的輸入端 至=22的輸出端’開關8連接反相器_輸入端到相器 2!的輸出端,另外,開關9 一端連接至開關丨和電容器u, 另接至開關2和電容器12,開關1〇一端連接至開關3 和電谷為、1 3,另一端連接至開關4和電容器1 4。 接下來將說明第1圖到第3圖中之較佳^實施例。第 2A〜2C圖,分別表示第i圖進入輸入取樣模式、放大模式和 閂鎖模式時的電壓比較電路。 首先,在第2 A和第三圖中,開關1 ,2,3,4,5,6, 7,和8均為ON,而開關9和10為0FF。因此在類比輸入訊號 正的電壓Vip和反相器21的邏輯起始電壓άτι之間的差距 會被儲存在電容器11中,而在參考電壓的負側電壓Vrn和
7061-4922-PF(N).ptd 1262651 五、發明說明(7) 反相器21的邏輯起始電壓几71之間的差距會被儲存在電容 =1 3中。另外,類比輸入訊號負的電壓v丨〇和反相器2 2的 邏輯起始電壓VLT2之間的差距會被儲存在電容器I?中,而 參考電壓的正側電壓Vrp和反相器22的邏輯 之間的差距會被儲存在電容器14。 狀始電™ …第1 0圖疋反相器的轉換特性圖,邏輯起始電壓在B點 電壓時,輸入電壓Vin和輸出電壓v〇ut*相等的,且各自 的反相器有明確的内在電壓值,反相器的輸入和輸出會短 另外 10 為ON, 此,電容 容器1 3和 和14中的 輸入訊號 反相器2 1 邏輯起始 輯起始電 別產生。 ’第2B和第3圖表示’當在放大模式時,開關9和 而開關1,2,3 ’ 4,5,6,7和8均為OFF。因 益11和電容器12串接在一起且和串接在一 電容器14並聯。因此,儲存在電容器",12 5 導電的電荷會被重新分配’ i同相電壓除去 和同相電壓除去參考電壓之間的差距,會發生 :22的輸入輸出端。此時,反相器 “ 壓VLT2的電位差料仆 f祁抑敌大輸入端邏 电1差艾化,且輸出V〇l和Vo2因此而分
另外,第2C和第3圖表示,在閃鎖模式下 此 下 生 9和^為0N ’而開關1,2,3,4,5和6均為0FF ^因 ,反相器2 1和2 2為正反4 口 。引起擴大不平衡的在ΐ回授的情形 ,不同的正側電壓ν i ρ和類卜在反相器21和2 2間會 員比輸入訊號的負側電壓v i n
1262651 五、發明說明(8) 的電壓差,以及正側電壓Vrp和參 的電壓差,最後,㈣1〇圖反相器的負側電壓Vrn間 電壓Vout間的轉換特性中,反相哭的=入電壓Vln和輸出 點’接近電源來源電壓VDD,和‘、:出d電壓改變到A 變至接近接地電壓VE的。點 ”,出電壓改 ^ Μ ^ Λ ^ „ 〇 ^ ^ -- 模式和閃鎖模式在各自的時間,[乂 :二f式’放大 號和參考電壓之間的大或小差距。疋成决疋類比輸入訊 本發明之較佳實施例,判斷類比輸入訊 :::電壓的類比輸入訊號“考電壓的大 不二〜a =疋的原理,可利用方程式來說明。 百先’電容器11之靜電容量被標示 容器11之導電電荷被矜干炎ηΓ1彳 ^ ^ 傾存於電 俨干為C12,蚀户Μ 士不^、為㈧11,電谷器12之靜電容量被 :存於電容器12之導電電荷被標示為QH2, ϊί:容量被標示為ci3,儲存於電容器13之導 電電何被才示不為QC1 3 ’電容器14之靜電容量被標示 C1 4,儲存於電容器丨4之導電雷1^ ,,,^^兩々导冤電何被私不為QC14。在取樣 杈式下,儲存在電容器的各自導電電荷如下式所示: QC11-C11(Vip-VLTl) ...... (ι ι) QC12:C12(Vin-VLT2) ...... (12) QC13二C13(Vrn-VLT1) ...... (13) QC14:C14(Vrp-VLT2) ...... (14) 其中,反相器21的輸入端和反相器22的輪入端之間的電壓 差,標示為Vd,在取樣模式下,儲存在電容器的導電電荷 1262651 五、發明說明(9) 會被保存到放大模式,當導電電荷儲存在電容器u,12 , 不: 1 3和1 4被重分配時,則在放大模式的電壓差Vd,如下式所 Γ,"一(gci 卜 gC12) + (gC13- gC14)
CllxC12 ^ C13xC14 ......(15) C11+C12 C13+C14 其中將取樣電容Cl 1,Cl 2,Cl 3和C14設定為 C11=C12 = C13 二 C14 二 CS,並代入(1),(2),(3)和(4)式中 將運算結果代回(1 5 )式,結果由下式所示··
Vd « {CS(Vip - VLTl)» CS{Vin - VLT2)}^{CS{Vrn- VLT\) - CS(Vrp - Vm)) ' 一 CS(Vip - VLT\ - Vin + VLT2 + Vrn - VLTl - Vrj> + VLT2) — =<y\p - Vm) - {Vrp - Vrn) - 2VLTI + 2VLT2 •…(16) 當反相器21的邏輯起始電壓VLT1,和反相器22的邏輯 起始電壓VLT2彼此相等時,(16)式可化簡如下式:
Vd二(Vip-Vi η) -(Vrp-Vrn)…(17) 另外,當類比輸入訊號的正側電壓V i p和負側電壓v i n 時’被表示為正負類比輸入訊號V i ,和類比輸入訊號的 同相電壓V i c是有關係的,而參考電壓的正側電壓Vrp和參 考電壓的負側電壓Vrn被表示為正負參考電壓Vr時,和一 般電壓Vrc的參考電壓是有關連的。可將上述的關係以下 式表示 :
7061-4922-PF(N).ptd 第14頁 1262651 五、發明說明(10) V i p二V i c +V i ......(5)
Vin-Vic-Vi ......(6)
Vrp^Vrc + Vr ......(7)
Vrn二Vrc-Vr ......(8 ) 當(5) ’(6),(7)和(8)式代入(17)式中,結果由下式所 示:
VdH(Vic + Vi)-(Vic^Vi)}.{(Vrc + Vr)_(Vrc_Vr)} 二2(V i -Vr) ......(18) 因此’由(1 8)式中’可明顯得看出類比輸入訊號和同 相電壓Vic的參考電壓的同相電壓Vrc:可被消去,且類比輸 入訊號和參考電壓之間的電壓差只會出現在反相器21和22 I 的輸入端。甚至當目前類比輸入訊號的同相電壓和參考電 壓的同相電壓間的電壓差,就是放大在放大模式時,類比 輸入訊號和參考電壓間的電壓差。類比輸入訊號V丨和來考 電壓V r之間的電壓差可被決定大小,不會對在閃鎖模式下 的類比輸入訊號的同相電壓,和參考電壓的同相電壓產生 · 影響。 1 · 另外,類比輸入訊號和參考電壓在相同時間下取樣。 當電源來源電壓改變時,反相器的邏輯起始電壓會不相 同,使得類比輸入訊號和參考電壓彼此相等。因此,達到 減輕邏輯起始電壓變動的影響能力,以決定類比輸入訊號 和參考電壓間的電壓差大小。 ^ 接下來,將說明第4到第6圖之第二較佳實施例。 圖中的數字1到1 〇是開關,而數字丨丨到丨6是電容器,
1262651
五、發明說明(11) 數字2 1和2 2是反相器。 ,第1圖之第一較佳實施例不同的地方在於,多了連 =器2丨輸出端到開關8的電容器15,以及連接反相器 相:出端到開關4的電容器16 ’其它均和第一較佳實於例 2,將利用第4到第6圖,詳細說明此較佳實施例 的1作方式。此較佳實施例的操作方式相 壓比㈣,原本是由開關7和8構成:丄; ★=合益15和16也加入到正回授的電路當中。當在閂鎖 拉式中,類比輸入訊號和參考電壓間可決定大小,反相写 和22的輸出端可對應於,第1〇圖的反相器的輸入電壓。 Vln和輸出電壓輸出端的轉換特性。當反相器的輸出電壓 "Γ接近電源來源電㈣點’或是接近接地 點。 —在本較佳實施例中,反相器21的輸入端透過開關和電 二器連接到反相器22的輸出#’而反相器22的輪入端透過 開關和電容器連接到反相器21的輸出端。反相器21輸入端 的電壓’靠電容器16的電容容量和反相器21輸人端的輸入 電容容量二會保持一電壓’提供反相器22輸出端的劃分電 壓;反相1§22輸入端的電壓,靠電容器15的電容容量和反 相器22輸入端的輸入電容容量,會保持一電壓,提供反 器2 1輸出端的劃分電壓。 ’、 本較^實施例中,電壓比較電路可分類為輸入取樣模 式、放大杈式和閂鎖模式,分別如第5圖所示,接下來將
7061-4922-PF(N).ptd
1262651 五、發明說明(12) 分別介紹各個操作模式。 首先,第'和第6圖表示,當在輸入取樣模式時,開 』’工,4,5,6,7和8為0N,而開關9和1〇為0FF。因 =二類比輸入訊號的正側電壓Vip和反相器以的邏輯起始 MLTl間的電壓i,會被儲存在電容器u中。而參° =負側電壓vrn和反相器2 i的邏輯起始電壓VLT1間’的電 會被Λ气在電容器13中。另外’類比輸入訊號的負 η電壓Vin和反相器22的邏輯起始電壓几”間的電壓差, 會被儲存在電容器12中。而參考電壓的正側電壓h和反 相益22的邏輯起始電壓VLT2間的電壓差,會被儲存在電容 器==。邏輯起始電壓VLT1*VLT2間的電壓差會被儲存在 電容器15和16中。 接下來,第5B和第6圖表示,當在放大模式時,開關9 和10為0N,開關1 ,2,3,4,5,6,7和8為OFF。電容器 I! t電容器1 2串接在一起且和串接在-起的電容器1 3和電 容器14,聯。因此,儲存在電容器11,1 2,1 3和1 4中的導 電的電荷會被重新分配。且同相電壓除去類比輸入訊號和 ,相電壓除去參考電壓後,其之間的差距,會發生在反相 器Η和22的輸入端。此時,反相器21放大輸入端邏輯起始 電壓VLT1的電位差變化,反相器22放大輸入端邏輯起始電 壓VLT2的電位差變化,且輸出Vo 1和Vo2因此而分別產生。 、 第2C和第3圖表示,在閂鎖模式下,開關7,8,9和1 〇 為ON、’而開關i ,2,3,4,5和6均為_。此時反相器21 和2 2為被當作正反器,利用電容器1 5和1 6做正回授。此
1262651 五、發明說明(13)
時,引起擴 生,不同的 的電壓差, 的電壓差。 電壓Vout間 點,接近電 變至接近接 和參考電壓 第二較 輸入訊號Vi 號的同相電 和1 6以及開 輸入端的電 鎖模式中。 期下,反相 壓的充放電 此使得電壓 大不平衡的輸出放大。在反相器2 i和2 2 正侧電壓V i p和類比輸入訊號的 間會產 _側電壓Vi η間 以及正側電壓Vrp和參考電壓的刍+广 田 巧电^曰1負側電壓Vrn間 取後’在弟10圖反相器的輸入電壓Vin和輸出 的轉換特性中,反相器的輸出電壓改變到: 源來源電壓VDD,和其它反相器的輪出電壓改 地電壓VE的C點’因此,可決定在類比輸人訊 間的差距大或小。 佳實施例相似於第一較佳實施例,可決定類比 和參考電壓Vr間的大小,不會影響類/比輸入訊 壓和參考電壓的同相電壓。因此,由電容器15 關7和8所組成的正回授電路,使反相器21和22 壓以及反相器21和22各自的邏輯起始電壓在閃 因此當閂鎖模式轉換到取樣模式,在一時間週 器21和22的輸入端到反相器各自的邏輯起始電 時間會縮短。在一時間週期中,縮短取樣,如 比較電路高速動作。 另外’在第一和第二較佳實施例中,插入固定的流迴 路在電源來源輸入和反相器21和22的電源來源間。因此, 不論電源來源電壓,最大的電流通過反相器2丨和2 2。當電 源來源電壓被改變時,反相器會減低電流的消耗。 胃、經由上述的說明,本發明可抵銷類比輸入訊號的同相 電壓和參考電壓的同相電壓,而且在不影響同相電壓下, 可決定類比輸入訊號和參考電壓間的大小。另外,在正回
7061-4922-PF(N).ptd 第18頁 1262651 五、發明說明(14) 授電路中加入電容器,在一時間週期下,可縮短取樣,使 電壓比較電路高速動作。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
7061-4922-PF(N).ptd 第19頁 1262651
第1圖是本發明電壓比 第2A〜2C圖是第一較佳奋:=第:較佳實施例。 入取樣模式、放大模式和閃貝鎖式的紅作狀態分別在,輸 第3圖是第一較佳實施例在不 圖。 j的^作狀態下的時脈 作狀態分別在,輸 操作狀態下的時脈 第4圖是本發明的第二較佳實施例 第5 A〜5C圖是第二較佳實施例的操 入取樣模式、放大模式和閂鎖模式。 第6圖是第一較佳實施例在不同的 圖〇 第7圖是習知技術之電壓比較器。 第8 A〜8 C圖是習知技術的掉作壯自 模式、放大模式和閃鎖模式赠…在’輸入取樣 第9圖是習知技術在不同的操作狀態下的時脈圖。 第1 0圖是反相器轉換特性圖。 【符號說明】 1〜10,101〜108:開關11〜16,110〜115:電容器 2 1,2 2 :反相器 V i p :類比輸入訊號的正侧電壓 V i η ··類比輸入訊號的負側電壓 Vrn:參考電壓的負側電壓 V r p :參考電壓的正側電壓 Vol :反相器21的輸出 Vo2:反相器22的輪出
7061-4922-PF(N).ptd 第20頁

Claims (1)

1262651 六、申請專利範圍 1 *種電壓比較電路,包括: 閼、击二ί Γ和第二電容器,其一端各自透過第—4 ; 類比輪入訊號的正側電壓和參考電壓 °第二開 堡,土:端連接在一起; Η[的負惻電 關連四電容器,其-端各自透過第三和第四 堡’另一端連接在一起; ^虎的負側電 __贷 和第二反相器,分別連接到第一和第_ 起的-端以及第三和第四電容器連接!'電容器 :?別再透過第五和第六開關連接反相器 ^ - c ±矛第八開關,分別接到第一反相哭的私 器:;=的:;端以及第二反相器的輸入;到㈡: 第二y = f關’分別接到第-和第四電容器以及 其它包含…九和第十開關外, 其它開關岣為_第_果:’和除了第九和第十開關外, 外,其它第二上及第七到第十開麵 罘到第八開關均為OFF的第三模式。 中清專利範圍第1 J苜%、十、 ·^ 第七和第八開關分別η 述電壓車父電路’其中 3 開關刀別和第五和第六電容相串聯。 第一摔作^專利範圍第1項所述之電壓比較電路,1 φ 弟钿作模式,第二操作楹平乂电路,其中 /、乍杈式和弟二刼作模式在各別的時
7061-4922-PF(N).ptd 第21頁 1262651 六、申請專利範圍 間内,重複完成,由此,對照類比輸入訊號和參考電壓的 結果,被第一和第二反相器輸出。 4. 如申請專利範圍第1項所述之電壓比較電路,其中 在第二操作模式中,將第九和第十開關ON後,利用串聯第 一和第四電容器再和串聯在一起的第二和第三電容並聯, 以除去類比輸入訊號的同相電壓和參考電壓的同相電壓。 5. 如申請專利範圍第1項所述之電壓比較電路,其中 定電流電路被插入電源來源輸入和第一以及第二反相器的 電源來源間。
7061-4922-PF(N).ptd 第22頁
TW091112235A 2001-06-14 2002-06-06 Voltage comparing circuit TWI262651B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001180286A JP3616353B2 (ja) 2001-06-14 2001-06-14 電圧比較回路

Publications (1)

Publication Number Publication Date
TWI262651B true TWI262651B (en) 2006-09-21

Family

ID=19020728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091112235A TWI262651B (en) 2001-06-14 2002-06-06 Voltage comparing circuit

Country Status (7)

Country Link
US (1) US6559688B2 (zh)
EP (1) EP1267492B1 (zh)
JP (1) JP3616353B2 (zh)
KR (1) KR100450165B1 (zh)
CN (1) CN1321498C (zh)
DE (1) DE60201778T2 (zh)
TW (1) TWI262651B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668964B (zh) * 2015-03-05 2019-08-11 日商艾普凌科有限公司 比較電路以及感測裝置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080068011A (ko) * 2005-11-21 2008-07-22 마츠시타 덴끼 산교 가부시키가이샤 완전 차동형 비교기 및 완전 차동형 증폭회로
JP4939096B2 (ja) * 2006-04-04 2012-05-23 ルネサスエレクトロニクス株式会社 増幅器及びこれを用いた駆動回路
JP4961159B2 (ja) * 2006-04-14 2012-06-27 オリンパス株式会社 増幅回路及びその応用回路
US7724170B2 (en) * 2007-12-02 2010-05-25 The Chinese University Of Hong Kong Sensor interface devices and amplifiers
JP5104383B2 (ja) * 2008-02-20 2012-12-19 富士通株式会社 電子回路装置
CN101540598B (zh) * 2008-03-21 2011-07-06 盛群半导体股份有限公司 改善低电压输出的比较器电路架构
US8198920B2 (en) * 2009-03-23 2012-06-12 Atmel Corporation Low current comparator with programmable hysteresis
DE102017216667A1 (de) * 2017-09-20 2019-03-21 Robert Bosch Gmbh Vorrichtung und Verfahren zum Erzeugen einer differenziellen Spannung
CN209803679U (zh) * 2019-07-11 2019-12-17 京东方科技集团股份有限公司 用于可穿戴设备的自动唤醒电路、可穿戴设备
JP7356866B2 (ja) * 2019-10-31 2023-10-05 ローム株式会社 電圧コンパレータ
KR20230159144A (ko) * 2022-05-13 2023-11-21 삼성전자주식회사 피드백 회로를 포함하는 비교기 회로

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61200715A (ja) * 1985-03-01 1986-09-05 Nippon Telegr & Teleph Corp <Ntt> 電圧比較器
JPH03105862A (ja) 1989-09-19 1991-05-02 Japan Storage Battery Co Ltd クラッド式鉛蓄電池
JP3031486B2 (ja) * 1990-11-30 2000-04-10 日本テキサス・インスツルメンツ株式会社 差動チョッパ形コンパレータ
US5332931A (en) * 1991-06-24 1994-07-26 Harris Corporation High speed differential comparator
JP2762868B2 (ja) * 1992-09-29 1998-06-04 日本電気株式会社 電圧比較回路
JP3222276B2 (ja) * 1993-07-30 2001-10-22 セイコーインスツルメンツ株式会社 コンパレータ回路およびコンパレータ回路の制御方法
FR2722625B1 (fr) 1994-07-18 1996-10-04 Thomson Consumer Electronics Convertisseur a/n a comparaison multiple utilisant le principe d'interpolation
JP2937027B2 (ja) 1994-09-07 1999-08-23 日本電気株式会社 コンパレータ
JP3092525B2 (ja) 1996-09-20 2000-09-25 日本電気株式会社 チョッパ型コンパレータ
JP3709640B2 (ja) * 1996-12-27 2005-10-26 ソニー株式会社 電圧比較回路およびそれを用いたアナログ/ディジタル変換回路
JPH10256884A (ja) * 1997-03-12 1998-09-25 Mitsubishi Electric Corp 電圧比較器及びa/dコンバータ
JP3439322B2 (ja) * 1997-06-17 2003-08-25 Necエレクトロニクス株式会社 差動入力チョッパ型電圧比較回路
JP3105862B2 (ja) 1998-02-27 2000-11-06 日本電気株式会社 電圧比較回路
JPH11308082A (ja) * 1998-04-20 1999-11-05 Texas Instr Japan Ltd チョッパ型コンパレータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668964B (zh) * 2015-03-05 2019-08-11 日商艾普凌科有限公司 比較電路以及感測裝置

Also Published As

Publication number Publication date
KR20020095446A (ko) 2002-12-26
US20020196054A1 (en) 2002-12-26
JP2002374153A (ja) 2002-12-26
DE60201778T2 (de) 2005-12-15
JP3616353B2 (ja) 2005-02-02
EP1267492B1 (en) 2004-11-03
EP1267492A1 (en) 2002-12-18
US6559688B2 (en) 2003-05-06
CN1321498C (zh) 2007-06-13
DE60201778D1 (de) 2004-12-09
KR100450165B1 (ko) 2004-09-30
CN1392668A (zh) 2003-01-22

Similar Documents

Publication Publication Date Title
TWI262651B (en) Voltage comparing circuit
TW200824298A (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
CN104767525A (zh) 模拟数字变换器以及影像传感器
JPS59126319A (ja) チヨツパ形コンパレ−タ
TWI679514B (zh) 功率轉換器
TWI792479B (zh) 類比數位轉換器以及用於抵消偏移之自動歸零殘餘放大電路
TWI342403B (en) Jitter measuring system and method
TWI689161B (zh) 功率轉換器
KR20070058488A (ko) 오토-줌 슬로프형 adc
TW427053B (en) Low voltage switched capacitor integrator having offset voltage compensation and the filter using the same
TWI223557B (en) Method and apparatus of processing a pixel signal and imaging apparatus
JPS626537A (ja) フラツシユ型a/d変換器用負荷制限装置
CN110679089B (zh) 用于sigma-delta调制器的积分电路
TWI848307B (zh) 用於電荷泵的過流檢測電路
TW201228226A (en) Voltage hold circuit
JP2010071963A (ja) 電流測定装置
TWI493851B (zh) 不變動電荷傳送特性而增加電荷傳送電路的電荷容量之操作方法及電荷傳送級裝置
WO2016017702A1 (ja) 積分回路及びad変換器
US6777911B2 (en) Charge transformer and method of implementation
US8228094B2 (en) Comparator for technologies with transient variations of transistor parameters
RU2579529C1 (ru) Устройство управления тиристорами мостовой схемы прибора для проверки электросчётчиков
CN112769417B (zh) 时钟故障检测器
JP2004007131A (ja) チョッパ型コンパレータ
JP3916560B2 (ja) キャパシタ切替えパイプライン・アナログデジタル変換器
CN108448893A (zh) 一种基于占空比的动态斜坡补偿电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees