1254904 九、發明說明： 【發明所屬之技術領域】 本i明係有關一種點依序驅動方式之主動矩陣型顯示裝 置。更詳細而言，有關為了補償由内建於顯示裝置之水平 驅動電路所輸出之取樣脈衝之經時延遲而製作於面板内之 回授電路之構成。 【先前技術】 圖18係表示以往之顯示裝置之典型構成之區塊圖。如圖 不，以往之顯示裝置係由積體地形成像素陣列部丨5、垂直 驅動電路16及水平驅動電路17等之面板33所構成。像素陣 列部15係由列狀之閘極線13、行狀之信號線12及行列狀配 置於兩者父又部分之像素丨丨所構成。垂直驅動電路16左右 为開配置，連接於閘極線丨3兩端，依序選擇像素丨1之列。 水平驅動電路17連接於信號線12，同時根據特定週期之時 釦“唬而動作，依序將影像信號寫入選擇之列之像素1 ^。 以往之顯示裝置進一步具備外部之時鐘產生電路Μ，產生 作為水平驅動電路17之動作基準之時鐘信號HCK、HCKX， 及相對於此等4鐘信號HCK、HCKX，週期相同且佔空比小 之時鐘信號DCK卜DCK2。再者，HCK^HCK之反轉信號。 又’本祝明書雖未特別明示，但視需要亦供給時鐘信號 職I、DCK2之反轉信號DCK1X、DCK2x。除了此等時鐘 &卜P日守釦產生電路丨8亦將水平開始脈衝HST供給面 板33側。再者，預充電電路2〇連接於各信號線12,於影像 信號寫入之前進行預充電，改善晝質。 91325.doc 1254904 圖18所不之以往之顯示裝置係使用多晶矽薄膜電晶體等 之驅動電路内建型之主動矩陣型顯示裝置。此方式之顯示 裝置以液晶顯示裝置或有機EL顯示裝置等為代表。液晶= 示裝置之情況，例如：有關用於相機一體型vtr或資訊攜 π終端％•之顯示器，為了自如地旋轉監視部，對應顯示圖 像之應用軟體，使用水平驅動電路具備左右反轉機能之所 謂雙方向驅動電路内建之顯示裝置。於圖18之以往例，藉 由外部所供給之切換信號RGT，以順向及逆向切換水平^ 動電路之信號傳輸方向。 (專利文獻1)特開平11-119746號公報 (專利文獻2)特開2000-298459公報 (專利文獻3)特開2002-72987公報 (專利文獻4)特開2002-162928公報 圖19係表不圖18所示之顯示裝置之構成例之電路圖。如 圖示，顯示裝置係由具有列狀之閘極線13、行狀之信號線 12、行列狀配置於兩線交叉部分之像素丨丨及供給影像信號 之影像線25之面板所構成。除了上述面板，顯示裝置還包 含垂直驅動電路16、水平驅動電路丨7及時鐘產生電路丨8。 典型上’垂直驅動電路16及水平驅動電路丨7内建於面板。 又，取樣開關群23亦形成於面板。取樣開關群23之各開關 (HSW)係對應於各信號線12而配置，擔任將影像線25連接 於各信號線12之角色。 垂直驅動電路16連接於各閑極線13，依序以列單位選擇 像素11。水平驅動電路17根據特定週期之時鐘信號而動 9I325.doc 1254904 作，依序產生取樣脈狀1，、^...，依序驅動各開關 HS W，以依序將影像信號寫入選擇列之像素1工。 時鐘產生電路18產生作為水平驅動電路17之動作基準之 時鐘信號HCK，同時產生對於此時鐘信號HCK脈衝寬短之 時鐘信號dCK1、DCK2。另一方面，水平驅動電路17由移 位暫存器21及擷取開關群22所構成。再者，移位暫存器2ι 之各奴以S/R表示。移位暫存器2 1係與時鐘信號HCK同步而 進行水平開始脈衝HST之偏移動作，由各偏移段S/R依序輸 出偏移脈衝A、B、C、D…。擷取開關群22之各開關應答於 移位暫存器21所依序輸出之偏移脈衝a、b、c、D…，擷取 時鐘信號DCK 1、DCK2，依序產生前述取樣脈衝A，、B,、 C ’、D ’ · · ·。 參考圖20,簡潔說明圖19所示之顯示裝置之動作。水平 驅動電路17按照時鐘信號HCK(以下亦稱HCK脈衝）及其反 轉信號HCKX而動作，依序傳輸開始脈衝hst，以產生偏移 脈衝A、B、C。除了 HCK脈衝，時鐘產生電路丨8還將時鐘 信號DCK1、DCK2(以下亦稱DCK脈衝）供給水平驅動電路 17。由圖20之時序圖可知，DCK脈衝具有與HCK脈衝相同 之週期，但脈衝寬變小。又，DCK1與DCK2互相之相位偏 離180度。 水平驅動電路17於各偏移脈衝A、B、C開關驅動擷取開 關群22，擷取DCK脈衝。藉此，產生取樣脈衝a，、B，、C，。 具體而言，藉由以偏移脈衝A擷取DCK1之脈衝，產生取樣 脈衝A、同樣地，藉由以偏移脈衝B擷取DCK2之脈衝，取 91325.doc 1254904 得取樣脈衝B’。導入此類時鐘驅動方式，以使相鄰之取樣 脈衝彼此不互相重疊。亦即，取樣脈衝八》及B，在時間上八 開，互相不重疊。同樣地，取樣脈衝B ’及c，在時間上分開， 互相不重疊。 【發明内容】 以往之點依序驅動方式之主動矩陣型顯示裝置係由水平 驅動電路依序供給取樣脈衝，於各信號線將影像信號取樣 保持。水平驅動電路一般由薄膜電晶體構成。薄臈電晶體 由於驅動面板而產生熱載體應力，vth(臨限電壓)增加。因 此，由水平驅動電路所輸出之取樣脈衝之相位經時地延 遲。若用以將影像信號取樣保持之取樣脈衝延遲，可能嗜 將應取樣保存於相鄰信號線之影像信號之電位取入自厂 因此’原本不應顯示之影像將作為所謂重影而 ： L· ^ 〜自以彺即在面板内設置回授電路， 如··專利文獻1〜專利文戲3古〜讲 ^ ^ ， 文獻3有圮载。為了檢測經時變化之取 樣脈衝之延遲量， 杈電路產生反應此延遲量 衝，由面板内部向外邛_避里之口杈脈 整輸入面杯” ° &。可根據回授脈衝，於外部調 量。 唬之相位，以便補償取樣脈衝之延遲 機能之水平驅動電路之情況， 圖18所示之有左右反轉 須於順傳輸及逆傳 .一〜W%，必 示裝置係分別設置二 脈衝。因此’以往之顯 又欢測順傳輸時之取樣脈衝延遲之李蛴 及檢測逆傳齡拄+ w j< 糸統， 处得輸日守之取樣脈衝 迭又糸統在輸出階段將兩 91325.doc 1254904 系統集令為一。故， 致元件數增加。x，伴二=之佈局面積需要2系統分，導 有鑑於上述以往二:ΓΓΓ加，耗電亦增加。 支命問碭，本發明之目的在於將内建 π附左右反轉機能顯示 ^ ^ 、之回授電路之構成合理化，以 求β減7L件數及減低耗 - " 為達成該目的，採取以下手段。 二二種顯示裝置，其特徵在於其係由：面板，其係具 有列狀之閘極線、行狀 一 " 邛分之傻音^ 之45虎線、行列狀配置於兩線交又 4刀之像素、及供給影俊卢 其係配置於面板内，連接二 象線者;垂直驅動電路， 素之列者；複數取樣_ j狀之該閑極線’依序選擇像 Ρ，/、係為了將行狀之該信號線連 1妾於像線而配置於面板内者；面板内之水平驅動電 樣脈衝，依序««取H 動作，依序產生取 數取樣開關，以依序將影像信號寫入 ㈣之列之像素者；及回授電路，其係檢測經時變化之該 取樣脈衝之延遲量，產生反映該延遲量之回授脈衝，由面 板内部向外部回授者所組成；可根據該回授脈衝，由外部 調整輸入該面板之時鐘信號之相位，以便補償該取樣脈衝 之延遲量；且前述水平驅動電路具有：移位暫存器，其係 由外部接受開始脈衝及時鐘信號，進行該開始脈衝之偏移 動作自各偏移段依序輸出偏移脈衝者；及擁取開關群， 其係應答於由前述移位暫存器依序輸出之該偏移脈衝而擷 取時鐘信號，依序產生取樣脈衝者；前述移位暫存器可按 照由外部供給之切換信號’切換順向傳輸開始脈衝之順傳 輸及逆向傳輸之逆傳輪；前述回授電路具有排除順傳輪時 91325.doc 10 1254904 及逆傳輸時之重複部分而共通化之電路構成。 具體而言，前述回授電路包含：單 … 仿該移位暫存器之偏移段 < % ，其係模 通過該處理電路之開於脈衝_ ’其係為了以 纷心间始脈衝擷取時鐘 ， 者，·及選擇器，其係按照該切 回授脈衝 關之時鐘信號之相位者。……擇供給該切換開 根據本發明，將回授電路之 逆傳輪砗亩if夕加X ^ 口理化，排除順傳輸及 路作A <1^ 儘可能共通化。具體而言，回授電 路作為順傳輸及逆傳輸時可共用之 取開關而使用。單一處理電 二〃及早-擷 .^ 、把理電路之開始脈衝擷取時鐘信號， 產生回授脈衝。採用為了一 刼取開關之選擇器。此 k擇时係按妝由外部所供給 以便在順傳輪及逆傳輸之任一者 犄，均旎以相等時序輸出回授脈衝。 【實施方式】 =參考圖式，詳細說明本發明之實施型態。圖i係表示 %明之顯示裝置之實施型態之模式電路圖。如圖示，本 顯不裝置由！片面板構成，内建像素陣列部15、垂直,驅動電 尺平驅動電路17、水平取樣開關23、回授電路5〇等。 像素陣列部15係由列狀之閘極線13、行狀之信號線12、行 ，狀配置於兩線交又部分之像素11#所構成。於本實施型 九、之清況’像素11係由液晶胞LC及薄膜電晶體加所構 成。液晶胞LC為對向電極14與像素電極之間夾持液晶之構 91325.doc 1254904 成。薄膜電晶體TFT之汲極電極連接於像素電極，源極電極 連接於信號線12，閘極電極連接於閘極線13。垂直驅動電 路16連接於列狀之閘極線13，依序選擇像素u之列。具體 而吕，依序輸出選擇脈衝，使薄膜電晶體TFT導通，以將液 曰曰LC及號線12電性連接，以便進行像素1 1之選擇。為 了將行狀之#號線12連接於影像線25，複數取樣開關 (HSW)23配置於面板内。再者，影像線25係由外部將影像 信號video供給面板内部之配線。水平驅動電路17根據由外 部輸入之時鐘信號HCK、HCKX而動作，依序產生取樣脈 衝，依序驅動複數取樣開關Hsw，以依序將影像信號vide〇 寫入選擇列之像素11。回授電路5〇為了檢測經時變化之取 樣脈衝之延遲量，產生反映該延遲量之回授脈衝FB，經由 端子（PAD)60，由面板内部向外部之重影補正1(：：7〇回授。外 部之重影補正IC70根據回授脈衝FB，在外部調整輸入面板 之時鐘信號DCK1、DCK2之相位，以便補償取樣脈衝之延 遲量。 水平驅動電路17係由連接多段偏移段（s/r)之移位暫存 器2 1 ’及擷取開關群22所構成。移位暫存器2 1由外部接受 開始脈衝HST及時鐘信號HCK、HCKX，進行開始脈衝HST 之偏移動作，由各偏移段（S/R)依序輸出偏移脈衝φ〜⑦。 擷取開關群22應答於移位暫存器2 1所依序輸出之偏移脈衝 (傳輸脈衝），擷取時鐘信號DCK1或DCK2，依序產生取樣脈 衝(3)〜③再者，此取樣脈衝經由相位調整電路（PAC)29，施 加於各取樣開關HSW。PAC係進行在各擷取開關群22所擷 91325.doc 12 1254904 取之時鐘信號DCKl、DCK2之相位調整者。基本上，dcki 及DCK2成為相位互相偏移18〇度之時鐘信號。pAc吸收可 能產生於DCK 1及DCK 2之間之誤差。 移位暫存器21附左右反轉機能，可按照外部所供給之切 換信號RGT，切換將開始脈衝HST往順向傳輸之順傳輸及傳
輸往逆向之逆傳輸。相對於此，回授電路5〇具有排除順傳 輸時及逆傳輸時重複之部分而共通化之電路構成。具體來 看，回授電路50係由單一處理電路51、單一擷取開關以及 選擇器電路58所構成。處理電路51模仿移位暫存器17之偏 移段S/R。擷取開關（CLK擷取）52係以通過處理電路$丨之開 始脈衝HST，擷取時鐘信號HCK或HCKX，產生回授脈衝
FB。選擇器電路58按照切換信號RGT，選擇供給擷取開關 52之日守釦彳5唬之相位。換言之，按照切換信號rgT，選擇 HCK或HCKX之任一方。再者，擷取開關52實質上與組入水 平驅動電路17之擷取開關群22相同。於擷取開關52所擷取 之脈衝、、二由PAC59而施加於開關53。PAC59與PAC29為同一 電路構成又，開關53亦與取樣開關23相同構成。通過pac 59之脈衝將開關53導通，以便將供給配線27之接地電位 HVSS取樣’作為最終回授脈衝fb而送至pAD6〇。 由以上構成可知，回授電路50在順傳輸及逆傳輸時，共 用處理電路51，而且亦共用擷取開關52。為了切換兩者而 口又置遥擇态電路5 8。藉此，相較於以往之回授電路，元件 數大致減半，故可達成佈局縮小，同時亦可實現降低耗電。 根據本务明，作為取樣脈衝之延遲量檢測用，於水平驅 91325.doc -13- 1254904 7電路π之-端設置回授電路5G。再者，亦可視情況於兩 端設置。回授電路50係對於HST輸入，擷取Hck、HCKX而 作為面板内部延遲監視用脈衝（FB脈衝）。再者，亦可藉由忙 之系統構成，檢測作為HSW取樣脈衝本身之DCKi、dck2。此 係端視1C之系統構成是否必須採用不變值作為初始值，或 者必須採用可變值而改變。此擷取之脈衝與Hsw取樣脈衝 相同，經由PAC電路59，敲打開關53之閘極。像素用HSW 係由〜像線25將衫像#號vide〇取樣，但回授用之開關53係 將由配線27供給之接地電取樣。亦即，回授用之開 關在關閉時，經由墊60,在面板外部保持在特定之上拉電 位，當開關53開啟時，被牵引至Hvss電位。下降至此接地 電位時之下降波形，作為最終之面板内部延遲檢測脈衝㈣ 脈衝）而使用。開關關閉時參考面板外部之上拉電阻（電阻 大），開關開啟時，由於查看面板内部HVSS電阻（由於鋁配 線之牽繞，電阻小），因此開關開啟時之波形之暫態 (Transient)較快，可作為檢測脈衝（FB脈衝）而使用。内部 HSW取樣脈衝延遲監視用之回授脈衝為R(}T=高（順傳輸） 及RGT =低（逆傳輸），脈衝位置必須不變。因此，必須選擇 藉由切換信號RGT擷取HCK，或者擷取HCKX。本發明係按 照切換信號RGT,選擇器電路58選擇HCK或HCKXi方式， 藉此可使處理電路51及擷取開關52共用。相較於以往方 式，可使兀件數成為一半程度。藉此可實現佈局面積縮小 及低耗電。又，在驅動時，擷取HCK* HCKX之開關一定有 一者為開啟狀態，因此預估開關開啟時之電阻及電容，設 91325.doc -14- 1254904 計HCK、HCKX之緩衝尺寸，將可成為與移位暫存器等價之 電路構成，因此可滿足延遲監視檢測電路性能。 圖2係表示用作順傳輸時之顯示裝置之動作說明之時序 圖。順傳輸時切換信號RGT之位準設定在高。藉此預先決 定HST及HCK之相位關係。再者，HCK及HCKX之相位偏移 180度。HCK之週期與HST之脈衝寬一致。另一方面，DCK1 與HCK同一週期，但脈衝寬變窄。DCK2相對於DCK1，相 位偏離1 80度。水平驅動電路之移位暫存器按照HCK及 HCKX而動作，依序傳輸HST，依序輸出偏移脈衝（傳輸脈 衝）〇)、@、@。於水平驅動電路側，第一個擷取開關應答 於傳輸脈衝Φ，擷取DCK2，產生取樣脈衝Φ。同樣地，第 二個擷取開關按照傳輸脈衝（¾，擷取DCK1，產生取樣脈衝 (3)。並且第三個擷取開關按照傳輸脈衝@，擷取DCK2，產 生取樣脈衝⑦。如此，依序輸出取樣脈衝0) @⑦。 另一方面，於回授電路側，RGT=高時，選擇器電路58選 擇HCK。回授電路50側之擷取開關52按照通過處理電路51 之HST，擷取選擇之HCK，輸出FB脈衝。再者，圖2所示之 FB脈衝並非墊60所輸出之最終波形，表示施加於開關53之 閘極之中間波形。
圖3係表示供逆傳輸之動作說明之時序圖。與圖2對應之 部分標示對應之參考符號，使容易理解。逆傳輸時切換信 號RGT設定在低。按照此而預先設定HST與HCK之相位關 係。若比較圖2及圖3可知，HCK相對於HST之相位關係逆 轉。按照此，回授電路之選擇器在RGT=低時，不選擇HCK 91325.doc -15- 1254904 而選擇HCKX。比較圖2及圖3可知，順傳輸時之HCK之相位 與逆傳輸時之HCKX之相位一致。逆傳輸時，選擇器電路58 選擇HCKX。擷取開關52按照通過處理電路51之HST，掏取 選擇之HCKX，作為FB脈衝。比較圖2及圖3可知，順傳輪 及逆傳輸時之FB脈衝之輸出時序均一致。藉由採取該構 成，可在回授電路50内，共用處理電路51或擷取開關52。 圖4係比較在回授電路及水平驅動電路之信號流向之模 式圖。右側之回授電路監視左側之水平驅動電路之動作， 檢測經時之取樣時序之延遲。因此，基本上，回授電路之 監視部分必須與水平驅動電路為同一電路構成。水平驅動 電路側係於移位暫存器21傳輸HST，於擷取開關22掏取 DCK1、DCK2作為取樣脈衝。取樣脈衝經由pac29開關辱g 動HSW23，將影像信號於信號線取樣。為了與此對靡，於 回授電路側，為了按照通過處理電路5 1之HST，梅取開_ 5 2擷取HCK、HCKX。擷取之脈衝經由PAC59，敲打指員取門 關53之閘極，以輸出FB脈衝。在此，移位暫存器21&DCK1、 DCK2擷取電路22與處理電路51及HCK、HCKX擷取電路52 必須為同一電路構成。又，PAC29及PAC59亦需為同一電路 構成。HSW23及HSW53亦需為適合各別規格之電晶體尺寸。 圖5係表示相當於垂直驅動電路側之一段分之具體電路 構成之電路圖。由前段所傳輸到之開始脈衝輸入該當段9 藉由HCK、HCKX傳輸到次段。如圖所示，該當段之移位暫 存器段（S/R)21係由HCK、HCKX所時鐘驅動之反正器構 成。又，連接於偏移段（S/R)21之擷取開關22係由傳遞閘極 91325.doc -16- 1254904 所構成。在此例，開始脈衝通過轉換器1、轉換器2、轉換 器3及轉換器4，並敲打傳遞閘極5之閘極。藉此，已導通之 傳遞閘極22擷取DCK，擷取之DCK送往PAC。 四授電路之構成模擬圖5所 成，亚且使各電路要素之電晶體尺寸與水平驅動電路側相 同此在15周和特性上甚為重要。圖6係表示已如此使對應之 回授電路之實施例之電路圖。為了使對應關係明確，圖5 及圖6之同一構成要素標示同一參考符號。處理電路5丨係由 轉換器I、2、3及4所組成，與水平驅動電路側之偏移段⑽） 等價。並且CLK擷取電路（擷取開關）52係由傳遞閘極5所構 成’與水平驅動電路側之擷取開關22相同。於clk榻取電 路W，擷取之獄或HCKX通過PAC59。再者，為了防止輸 出電位之不確定性，不確定防止電路56連接於UK操取電 路52之輪出端子。於CLK擷取電路52之輸入侧連接有選擇 器電路58，按照樹或RGTX，選擇職或hckx。 圖7係表示顯示裝置之參考伽 "J之杈式電路圖。為了易於理 旱，對應於圖1所示之本發明甚 I、1不叙置之部分係標示對應之 二 水平驅動電路之構成基本上相同，但回授電路 50之構成不同。參考例中， ^ 員傳輸及逆傳輸分別為不同系 、冼之回授電路構成。亦 ’、 t應於順傳輸，設置與S/R同一 構成之處理電路51-1，及 關--構成之擷取開關心^ 處理電路心及擷取電路52_2。:外/於讀輸側亦設置 PAC59 -k 由兩糸統輸出之脈衝經由 稭由開關53隶後形成之回授 91325.doc 17 1254904 脈衝FB送至PAD60。 圖8係表示圖7所示之回授電路5〇之具體構成例之電路 圖。於順傳輸側，設置與S/R同一構成之處理電路5H及傳 遞閘極5所組成之CLK擷取電路（擷取開關”孓丨。在盘此對 稱之關係下，設置逆傳輸側之處理電路51-2及CLK擷取電 路52-2。再者’為了在咖=高、低時不產生不確定狀態， 附加職閘極元件所構成之不確定防止電_。若比較圖6 所不之本發明回授電路及圖8所示之參考例回授電路可 知’後者之元件數大約需要2倍，由縮小佈局面積及減低耗 電的觀點來看，並不適宜。 “圖9係表不具備左右反轉機能之移位暫存器之參考例之 電路圖°如®示’此移位暫存器係由複數偏移段㈣、複 數正轉向閘極元件L及複數反轉向閘極元似所組成。於移 位暫存器，開始脈衝HST係由兩側輸入。又，為了確認移 位暫存器之動作，檢測信號〇υτ由兩側輸出。—般而言， 為了極力減少對於面板之輪出人端子，咖之信號配線及 OUT之信號配線分別連接於移位暫存器之單側。 移位暫存器係由各具傷i對輸入端子IN及輸出端子〇τ之 複數偏移段SR所構成，具有依序連接輸出人端子間之多段 構k再者，於本例，為了容易理解，偏移段狀係由第一 段到第五段為止之5個多段個連接。若欲實際應用時，此段 數並未有特別限制。於互鄰之前後偏移段狀之前段側輸出 端子及後段側輸人端子間之連接路徑，介在順向閘極元件 R，於後段側輸出端子及前段側輸入端子間之連接電路，介 91325.doc -18- 1254904 在順向閉極元私。例如：於圖示之多段連接，若前段侧為 第一SR，後段側為第二狄，則於第一SR之輪出端子〇丁盘 第二SR之輸人端子IN間之連接路徑，介在逆向閘極元件 R。又’於帛二SR之輸出端子οτ與第一SR之輸入端子糊 之連接路徑，介在順向閘極元件L。藉由擇一開關控制此等 逆向閘極元件R及順向閘極元件L，可切換選擇由前段側往 後段側之逆向信號傳輸（圖中為左側往右側之信號傳輸）及 由後段側往丽段侧之順向信號傳輸（圖中為右側往左側之 信號傳輸）。 圖10係表示圖9所示之移位暫存器之具體構成例之電路 圖。由於簡化圖式，僅表示第一 SR及第二SR，以及附屬於 其之逆向閘極元件r及順向閘極元件L。第一 sr、第二 均由D型反正器所構成，為區塊控制型之信號傳輸區境。d 型反正器係由第-及第二時鐘轉換器及第三轉換器所組 成’按照互相逆相之時鐘信號HCK、HCKX而動作，將輸入 端子IN所輸入之信號延遲時鐘信號之半週期分，輸出至輸 出端子οτ。逆向閘極元件R係由CM0S類型之傳遞閘極元件 所組成，順向閘極元件£亦同樣是傳遞閘極元件。此等逆向 閘極元件R及順向閘極元件L係由外部提供之互相逆相之切 換信號RGT、RGTX所控制。# _方之切換信號贿乂為高 位準，另一方之控制信號RGT為低位準時，逆向閘極元件r =開’順向閘極元件L關閉。故，此時，開始脈衝hst通過 最初之逆向閘極元件R之後，供給第_SR之輸入端子 在此，施加僅時鐘信號半週期分之延遲處理之後，由輪出 91325.doc 19 1254904 知子〇τ，、㈣其次之逆向閘極元似，傳輸至第二sr之輸 入端子W。如此’依序朝逆向傳輪開始脈衝HST。另-方 面，於RGTX高位準，RGT切換成低位準時，逆向閘極元件 «閉’順向閘極開啟。此時，由順向傳輸到之信號 供給弟二SR之輸人端子IN，施加衫延遲處理之後，由輪 出端子OT，經由順向閘極元件L，傳輪至第—sr之輸入端 子1N。再度施加特定延遲處理後，由輪出端子OT所輸出之 傳輸信號到達其次之順向閘極元件L。 以下’為了加深對於本發明之理解，說明重影產生原因 及回授控制。圖U係表示典型之水平驅動電路構成之區塊 圖。基本上’與圖1所示之水平驅動電路構成相同，其中未 附加回ίχ電路。藉由水平驅動電路i 7所產生之取樣脈衝依 序施加於HSW23，影像信號vide〇依序在N-1段、N段、N + 1段之信號線12取樣保持。 ’ 圖12係表示供圖丨丨所示之水平驅動電路之動作說明之模 式圖，模式性地表示重影之產生原因。模式性地表示將包 含於影音信號之黑位準之峰值寫入!^段像素行之情況。於初 始階段（老化測試前），未產生取樣脈衝之延遲，因此可正轉 地以N段之取樣脈衝取樣影音信號之黑位準，故未產生左重 影。相對於此，老化測試後，於取樣脈衝（驅動脈衝）產生延 遲，因此視情況，可能在前段（N-1段）之驅動脈衝，將影音 #號之黑位準之峰值部分取樣，因此產生左重影。此老化 測試效果係由於例如：TFT之熱載體造成之vth偏移而產 生。此老化測試效果所造成之驅動脈衝之延遲寬為30 nsec 91325.doc -20- 1254904 私度。右將重影邊限定義成由初始設定中未出現重影之狀 怨，到取樣脈衝（驅動脈衝）延遲而出現重影狀態前之驅動脈 衝所谷誇之延遲量時間，則左重影之邊限為3〇 nsec程度。 於以往之XGA12點同時取樣驅動，即便使不重疊時間在老 化測試所造成之脈衝變動3〇 nsec以上，取樣脈衝寬仍可確 保1 50 nsec。然而，於6點同時取樣驅動，若使不重疊時間 超過重影邊限，為30 nsec程度以上，則僅能使取樣脈衝寬 為30 45 nsec^度之窄脈衝。此3〇〜45程度之脈衝寬為 谷易產生取樣週期帶紋之區域。 圖13係杈式性地表示為了擴大重影邊限之對策例。（八) 表示採取對策前，（B)表示採取對策後。如圖示，為了預測 到HSW取樣脈衝之延遲量，保持充分之重影邊限，企圖使 HSW取樣脈衝陡Λ肖化。藉此達成Hsw取樣脈衝之前段—本 段一後段之不重疊時間之最適化。亦即，將取樣脈衝整型， 使其陡峭化，可擴大不重疊時間。藉此可在某種程度預防 重影。 然而現在，為了追求與SVGA規格之互換性及削減系統成 本，以6相驅動以往12相驅動之XGA面板之方式不斷成為主 流。於6相驅動XGA，相對於以往之12相驅動xga,必須以 2倍速度進行驅動，僅以上述取樣脈衝之陡靖化已無法完全 應付。關於此點，以下追加說明。圖14係模式性地表示以 彺方式，所謂12點同時取樣方式。如（A)所示，藉由移位暫 存。。之各·Κ (S/R)所依序輸出之傳輸脈衝，擷取HCK、hckx 作為HS W用之取樣脈衝。此取樣脈衝依序施加於n段、^ 91325.doc 1254904 段、N+2段、N+3段之各HSW。 (B)表示施加於N段之HSW之取樣脈衝及施加於N+1段之 HSW之取樣脈衝。脈衝寬均為t。xga規格之影像信號分成 12相（SIG1〜SIG12)，由外部經由影像線而供給。以往，12 相之影像信號係以1系統之影像線傳輸。故，12相之影像信 號分別經由各水平取樣開關HSW，由1組1 2條之信號線取 樣。若脈衝寬t之取樣脈衝施加於n段之HSW時，同時取樣 SIG1〜SIG12，同時寫入12個像素（點）。故，此方式稱為12 點同時取樣。XGA規格比SVGA規格之像素多，由於該部分 而同時增加寫入點數，減低取樣頻率，以確保取樣脈衝寬。 於以往之XGA12點同時取樣驅動，即使採用不重疊方式， 取樣脈衝寬t可確保150 nsec程度。因此，即使在相鄰段， HSW取樣脈衝寬偏離多晶矽TFT之實力值程度（例如·· 2 程度之偏離），在此程度，於取樣保持電位仍不致出現大 差旦面上不會出現對應於取樣週期之縱紋（取樣週期帶 紋）。又，為了改善顏色均度，由預充電電路所供給之預充 電信號之邊限亦相對於縱紋大至丨〇 V程度，沒有問題。 隨著液晶顯示面板（LCD面板）種類的增加，促進svga及 XGA之驅動以共通化。因此，將以往之藉由12點同時取 樣方式驅動之XGA面板，採用與SVGA相同之6點同時取樣 方式驅動之技術開發進展。藉此，丨2點同時取樣方式中之 RGB之各面板各需2個之影像信號之取樣保持π，藉由採用 6點同時取樣方式而成為一半之各㈣，亦帶來成本減低。 圖15係模式性地表示XGA面板之6點同時取樣方式。為了易 91325.doc l2549〇4 於理解，與圖14所示之12點同時取樣方式之模式圖對應之 部分’標示對應之參考編號。（A)係模式性地表示取樣電 路，（B)為6點同時取樣方式之時序圖。若與圖14所示之 點同時取樣方式對比可知，6點同時取樣驅動之取樣脈衝成 為12點同時取樣驅動之一半脈衝寬。並且，若為了應付縱 、、文或擴大重影邊限，採用不重疊取樣驅動，則取樣脈衝寬 必須更乍。貫際上，取樣脈衝寬成為3〇〜45 nsec程度之窄脈 衝。 圖16係模式性地表示6點同時取樣方式中採用不重疊驅 _ 動之h況之電路及時序圖。為了易於理解，對應於不採用 圖15所示之不重疊方式之情況之6點同時取樣之部分，標示 對應之參考付號。如（A)所示，於不重疊驅動，以移位暫存 器之各段（S/R)所依序輸出之傳輸脈衝，擷取1)(：：&1、DCK2， 產生取樣脈衝Φ、@、⑦、⑨。各取樣開關HS w應答於取 樣脈衝而開關動作，同時取樣6相之影像信號sigl〜sig6，寫 入對應之像素。 (B)係表示取樣脈衝〇)、0、⑦之時序圖。取樣脈衝⑹系鲁 擷取DCK1所產生者，賦予丁丨之脈衝寬。又，取樣脈衝②係 擷取DCK2所產生者，賦予T2之脈衝寬。DCKl、DCK2係相 位互相偏離18〇度，脈衝寬基本上相同。故，取樣脈衝φ、 @之脈衝寬為Τ卜Τ2。再者，於兩取樣脈衝⑦、0之間，介 在特定之不重疊時間。於（Β)所示之安定狀態下，Τ1=Τ2， · 因此影像信號之保持電位不產生差。故，如（c)所示，像素 ‘ 陣列15不出現縱紋（取樣週期帶紋）。 91325.doc -23- 1254904 圖m系表示dcki及DCK2之間產生佔空比偏離之情況。 為了易於理解，對應於圖16所示之無佔空比偏離之情況之 部分，標示對應之參考符號。如（B)所示，若於dck丨及dck2 之間有佔空比偏離，則取樣脈衝⑦之脈衝 ②之脈衝寬丁2之間產生誤差。因此，在兩取樣嶋C 取樣保持之影像信號之電位（保持電位）產生差。如（c)所 示，於像素陣列15之取樣週期寬（6點）出現帶、紋。如前述， 若以6點同時驅動方式取得不重疊時間，取樣脈衝成為 30〜45 nsec程度之窄脈衝。由於脈衝寬較短，2耶“程度之 佔空偏離將顯著地成為保持電位之偏離而出現。因此，預 充電信號之邊限減至〇.2 V程度’容易產生取樣週期帶紋。、 由以上說明可知，於6相驅動XGA，無法充分確保與鄰接 段之不重疊時間’重影邊限極窄。因此，需要一種重影回 授系統，其係檢測面板内部Hsw取樣脈衝之延遲量，藉由 面板外部之IC補正延遲量者。本發明可相對於以往之奸 回授電路，實現構成元件數控制在—半程度之對應低耗電 之重影回授電路。 發明效果 根據本發明，顯示裝置内建重影消除用之回授電路。此 回電路係於點依序主動矩陣型顯示裝置之面板内部，檢 測取樣脈衝之延遲量。根據檢測之延遲量’藉由外部…對 於輸入取樣脈衝進行補正，以抑制老化測試處理所產生重 影。於本發明’作為此回授電路係以時鐘信號選擇方式之 電路構成，取代以往之開始脈衝選擇方式，可使回授電路 9i325.doc -24- 1254904 之構成元件數成為一半程度， 屆時，@ P + 、、’ '、布局面積並減低耗電。 暫存器之構成相同，以滿足作取樣脈衝做成移位 監視檢测電路之要求。"為面板内部取樣脈衝之延遲 【圖式簡單說明】 圖1係表示本發明之顯示裝 衣直之貝轭型態之電路圖。 圖2係表不供圖丨所示之顯示 置之動作說明之時序圖。 :表示供圖1所示之顯示裝置之動作說明之時序圖。 圖4係表示回授電路之基本構成之概念圖。 圖5為移位暫存器之電路構成圖。 圖6為回授電路之構成圖。 圖7係表示參考例之顯示裝置之電路圖。 圖8係表示内建於參考例之顯示裝置之回授電 之電路圖。 风 圖9係表示有左右反轉機能之移位暫存器之參考圖。
圖10係表不圖9所示之移位暫存器之具體電路構成之電 路圖。 圖11係表示以往之顯示裝置之典型例之電路圖。 θ係表示圖11所示之顯示裝置之重影產生原因之模式 圖13(A)、（B)係表示以往之重影對策之一例之模式圖。 圖14(A)、（B)係表示η相XGA驅動之模式圖。 圖15(A)、（B)係表示6相xga驅動之模式圖。 圖16(A)、（B)、（C)係供6相XGA驅動之動作說明之模式圖 91325.doc -25- 1254904 圖17(A)、（b)、（〇係供6相XGA驅動之動作說明之模式圖 圖18係表示以往之顯示裝置之一例之區塊圖。 圖丨9係表示内建於圖u所示之顯示裝置之水平驅動電路 之一例之區塊圖。 路之動作說明之時 圖2〇係表示供圖19所示之水平驅動電 序圖。 私 【主要元件符號說明】 H 像素 12 信號線 13 閘極線 15 像素陣列部 16 垂直驅動電路 17 水平驅動電路 21 移位暫存器 22 擷取開關群 23 取樣開關群 50 回授電路 51 處理電路
5 2 擷取開關 53 回授脈衝形成用開關 91325.doc -26-