CN1536401A

CN1536401A - 显示装置

Info

Publication number: CN1536401A
Application number: CNA2004100337030A
Authority: CN
Inventors: 小林宽
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-04-08
Filing date: 2004-04-08
Publication date: 2004-10-13
Anticipated expiration: 2024-04-08
Also published as: KR20040087890A; TW200511190A; CN100342271C; TWI254904B; JP2004309824A; JP4016201B2; US20040201563A1

Abstract

本发明公开了一种显示装置。本发明通过将具有左右翻转功能的显示装置中所内置的反馈电路的结构合理化，以削减元件数并降低功率消耗。水平驱动电路(17)根据时钟信号来传送起始脉冲，顺次生成采样脉冲，顺次驱动采样开关组(23)，从而将图像信号写入像素(11)中。反馈电路(50)检测随时间变化的采样脉冲的延迟量，生成反馈脉冲FB。根据反馈脉冲，可在外部调节输入面板的时钟信号相位，以补偿采样脉冲的延迟量。水平驱动电路(17)响应于切换信号RGT切换起始脉冲的正传送和反传送。反馈电路(50)具有将正传送时和反传送时重复的部分形成为共用部分的电路结构。

Description

显示装置

技术领域

本发明涉及逐点驱动方式的有源矩阵型显示装置。更详细地说，本发明涉及装入面板内的反馈电路的结构，所述反馈电路用于补偿从内置于显示装置的水平驱动电路所输出的采样脉冲随时间的延迟。

背景技术

关于本发明的背景技术可以参考以下文献：

专利文献1：日本专利特开平11-119746号公报；

专利文献2：日本专利特开2000-298459公报；

专利文献3：日本专利特开2002-72987公报；

专利文献4：日本专利特开2002-162928公报。

图18是表示现有显示装置的典型结构的框图。如图所示，现有的显示装置包括面板33，所述面板33以集成方式形成有像素阵列部分15、垂直驱动电路16及水平驱动电路17等。像素阵列部分15由行形状的栅线13、列形状的信号线12、以及在两者交叉部分呈矩阵形状配置的像素11构成。垂直驱动电路16被分开配置在左右，并与栅线13的两端连接，用来顺次选择像素11的行。水平驱动电路17连接在信号线12上，同时基于规定周期的时钟信号而动作，从而将图像信号顺次写入所选行的像素11中。现有的显示装置还具有外部的时钟生成电路18，用于生成时钟信号HCK、HCKX和相对于这些时钟信号HCK、HCKX周期相同且占空比小的时钟信号DCK1、DCK2，其中所述时钟信号HCK、HCKX是水平驱动电路17的动作基准。此外，HCKX是HCK的反信号。另外，虽然本说明书中没有特别指出，但是，根据需要也提供时钟信号DCK1、DCK2的反信号DCKX1、DCKX2。外部时钟生成电路18除了向面板33提供这些时钟信号以外，还提供水平起始脉冲HST。此外，各信号线12连接有预充电电路20，所述预充电电路20在写入图像信号之前进行预先充电，从而改善画质。

图18所示的现有显示装置是采用了多晶硅薄膜晶体管等的内置驱动电路的有源矩阵型显示装置。所述方式的显示装置主要以液晶显示装置和有机EL显示装置等为代表。就液晶显示装置而言，例如用于照相机一体型VTR或信息移动终端等的显示器，可以使用内置双方向水平驱动电路的显示装置，其中所述水平驱动电路具有左右翻转功能，以适应通过自由旋转监视器部分来显示图像的应用。在图18所示的现有实例中，通过从外部提供的切换信号RGT，在正方向和反方向上切换水平驱动电路的信号传送方向。

图19是表示图18所示的显示装置的结构实例的电路图。如图所示，显示装置包括一块面板，所述面板具有行形状的栅线13、列形状的信号线12、在两线交叉部分呈矩阵形状配置的像素11、以及提供图像信号的图像线25。显示装置除了包括上述面板以外，还包括垂直驱动电路16、水平驱动电路17以及时钟生成电路18。其典型结构是，垂直驱动电路16及水平驱动电路17内置于面板中。此外，在面板中还形成有采样开关组23。采样开关组23的各开关(HSW)与各信号线12对应地配置，从而起到将图像线25连接到各信号线12上的作用。

垂直驱动电路16连接在各栅线13上，并以行为单位顺次选择像素11。水平驱动电路17基于规定周期的时钟信号而动作，从而顺次产生采样脉冲A’、B’、C’、D’…进而顺次驱动各开关HSW，由此将图像信号顺次写入所选行的像素11中。

时钟生成电路18在生成时钟信号HCK的同时，还生成与所述信号HCK相比脉冲宽度窄的时钟信号DCK1、DCK2，其中所述时钟信号HCK是水平驱动电路17的动作基准。另一方面，水平驱动电路17由移位寄存器21和提取开关组22构成。此外，将移位寄存器21的各级用S/R来表示。移位寄存器21与时钟信号HCK同步地进行水平起始脉冲HST的移位动作，从而从各移位级S/R顺次输出移位脉冲A、B、C、D…。提取开关组22的各开关响应从移位寄存器21顺次输出的移位脉冲A、B、C、D…，提取时钟信号DCK1、DCK2，从而顺次生成上述的采样脉冲A’、B’、C’、D’…。

参照图20，简要说明图19所示的显示装置的动作。水平驱动电路17基于时钟信号HCK(下面有时称为HCK脉冲)及其反信号HCKX来动作，从而通过顺次发送起始脉冲HST来生成移位脉冲A、B、C。时钟生成电路18除了向水平驱动电路17提供HCK脉冲之外，还提供时钟信号DCK1、DCK2(下面有时称为DCK脉冲)。从图20的时序图可知，DCK脉冲具有与HCK相同的周期，但是脉冲宽度变窄了。而且，DCK1和DCK2相位相差180度。

水平驱动电路17利用各移位脉冲A、B、C对提取开关组22进行开关驱动，从而提取DCK脉冲。由此，生成采样脉冲A’、B’、C’。具体地说，通过利用移位脉冲A来提取DCK1的脉冲，从而生成采样脉冲A’。同样地，通过利用移位脉冲B来提取DCK2的脉冲，从而获得采样脉冲B’。通过采用这样的时钟驱动方式，可以使相邻的采样脉冲互不重叠。也就是，采样脉冲A’与B’在时间上被隔开，从而互不重叠。同样地，采样脉冲B’与C’也在时间上被互相隔开，从而也不重叠。

现有的逐点驱动方式的有源矩阵显示装置从水平驱动电路顺次提供采样脉冲，并将图像信号采样保持到各信号线上。水平驱动电路一般由薄膜晶体管构成。薄膜晶体管通过驱动面板而产生热载流子应力，由此Vth(阈值电压)增加。因此，从水平驱动电路输出的采样脉冲的相位随时间延迟。若用于采样保持图像信号的采样脉冲延迟，则会发生应采样保持到下一信号线上的图像信号的电压被错误地取入到当前级的情况。这样，本来不应显示的图像呈现在画面上构成所说的重影。

例如专利文献1～专利文献3中的记载，一直以来在面板内设置反馈电路，以防止重影。反馈电路生成反映所述延迟量的反馈脉冲，并从面板内部反馈到外部，以检测随时间变化的采样脉冲的延迟量。并基于反馈脉冲，可在外部调节向面板输入的时钟信号相位，由此补偿采样脉冲的延迟量。

图18所示的具有左右翻转功能的水平驱动电路，需要在正传送和反传送中分别生成反馈脉冲。因此，现有的显示装置分别设有用来检测正传送时采样脉冲的延迟的系统和用来检测反传送时采样脉冲的延迟的系统，并在输出级将两个系统合成一体。由此，反馈电路的布置面积需要相当于两个系统的面积，从而导致了元件数量的增加。此外，随着元件数量的增加也导致了功率消耗的增加。

发明内容

鉴于上述以往的技术问题，本发明的目的是，将具有左右翻转功能的显示装置所内置的反馈电路的结构合理化，从而减少元件数量并降低功率消耗。

为达到所述目的，采取以下方案。即，一种显示装置，由面板、垂直驱动电路、多个采样开关、水平驱动电路及反馈电路构成，其中，所述面板包括行形状的栅线、列形状的信号线、在两线交叉部分呈矩阵形状配置的像素、以及提供图像信号的图像线，所述垂直驱动电路配置在面板内，并连接在行形状的栅线上，从而顺次选择像素的行，所述多个采样开关配置在面板内，用于将列形状的所述信号线连接在所述图像线上，所述水平驱动电路基于从外部输入的时钟信号而动作，并顺次产生采样脉冲，进而顺次驱动多个采样开关，由此将图像信号顺次写入所选择的行的像素中，所述反馈电路检测随时间变化的所述采样脉冲的延迟量，并生成反映所述延迟量的反馈脉冲，从而从面板内部反馈到外部，此外，基于所述反馈脉冲，向所述面板输入的时钟信号的相位在外部可被调节，以补偿所述采样脉冲的延迟量，所述显示装置的特征在于，所述水平驱动电路具有移位寄存器和提取开关组，其中，所述移位寄存器从外部接收起始脉冲和时钟信号，进行所述起始脉冲的移位动作，从而从各移位级顺次输出移位脉冲，所述提取开关组响应于从所述移位寄存器顺次输出的所述移位脉冲，提取时钟信号，从而顺次产生采样脉冲，所述移位寄存器响应于从外部提供的切换信号，可对将起始脉冲沿正向传送的正传送和沿反向传送的反传送进行切换，所述反馈电路具有下述的电路结构，所述电路结构将正传送时和反传送时重复的部分形成为共用的部分。

具体地说，所述反馈电路包括单一的处理电路、单一的提取开关和选择器，其中，所述单一的处理电路模拟所述移位寄存器的移位级，所述单一的提取开关使用通过了所述处理电路的起始脉冲来提取时钟信号，从而生成反馈脉冲，所述选择器根据所述切换信号选择向所述提取开关提供的时钟信号的相位。

根据本发明，通过将反馈电路结构合理化，将正传送和反传送时重复的部分形成为共用的部分。具体地说，所述反馈电路使用可在正传送时和反传送时共用的单一的处理电路、单一的提取开关。单一的处理电路模拟所述移位寄存器的移位级。单一的提取开关使用通过了所述处理电路的起始脉冲来提取时钟信号，从而生成反馈脉冲。并且使用选择器来控制单一的提取开关。所述选择器根据从外部提供的切换信号来选择向提取开关提供的时钟信号相位，由此，无论是在正传送时还是在反传送时，均可以以相同的时序输出反馈脉冲。

附图说明

图1是表示本发明显示装置的实施例的电路图；

图2是用来说明图1所示的显示装置的动作的时序图；

图3是用来说明图1所示的显示装置的动作的时序图；

图4是反馈电路的基本结构的示意图；

图5是移位寄存器的电路结构图；

图6是反馈电路的结构图；

图7是表示对照例中的显示装置的电路图；

图8是表示对照例的显示装置所内置的反馈电路的结构的电路图。

图9是表示具有左右翻转功能的移位寄存器的参考图；

图10是表示图9所示的移位寄存器的具体电路结构的电路图；

图11是表示现有显示装置的典型例子的电路图；

图12是图11所示的显示装置的重影的产生原因示意图；

图13是以往的解决重影的措施的一个例子的示意图；

图14是12相XGA驱动的示意图；

图15是6相XGA驱动的示意图；

图16是用来说明6相XGA驱动的动作的示意图；

图17是用来说明6相XGA驱动的动作的示意图；

图18是表示现有显示装置的一个例子的框图；

图19是表示图18所示的显示装置所内置的水平驱动电路的一个例子的框图；

图20是用来说明图19所示的水平驱动电路的动作的时序图。

具体实施方式

下面参照附图详细说明本发明的实施例。图1是表示本发明显示装置的实施例的电路图。如图所示，本显示装置由一块面板构成，并内置有像素阵列部分15、垂直驱动电路16、水平驱动电路17、水平采样开关23以及反馈电路50等。像素阵列部分15由行形状的栅线13、列形状的信号线12、在两者交叉部分呈矩阵形状配置的像素11等构成。在本实施例中，像素11由液晶晶元LC与薄膜晶体管TFT构成。液晶晶元LC是将液晶夹在相对电极14与像素电极之间而构成的。薄膜晶体管TFT的漏极电极连接在像素电极上，源极电极连接在信号线12上，栅极电极连接在栅线13上。垂直驱动电路16连接在行形状的栅线13上，用来顺次选择像素11的行。具体地说，顺次输出选择脉冲，以导通薄膜晶体管TFT，从而通过使液晶晶元LC与信号线12电连接来进行像素11的选择。多个采样开关(HSW)23为了将列形状的信号线12连接到图像线25上而被配置在面板内。此外，图像线25是将图像信号video从外部提供给面板内部的配线。水平驱动电路17根据从外部输入的时钟信号HCK、HCKX而动作，从而通过顺次产生采样脉冲来顺次驱动多个采样开关HSW，由此将图像信号video顺次写入所选行的像素11中。反馈电路50为了检测出随时间变化的采样脉冲的延迟量，产生反映所述延迟量的反馈脉冲FB，并将其通过接线端(PAD)60从面板内部反馈到外部的重影校正IC70。外部的重影校正IC70基于反馈脉冲FB，在外部调节向面板输入的时钟信号DCK1、DCK2的相位，以补偿采样脉冲的延迟量。

水平驱动电路17由连接了多级移位级(S/R)的移位寄存器21和提取开关组22构成。移位寄存器21从外部接收起始脉冲HST和时钟信号HCK、HCKX，进行起始脉冲HST的移位动作，并从各移位级(S/R)顺次输出移位脉冲①～③。提取开关组22响应于从移位寄存器21顺次输出的移位脉冲(传送脉冲)，提取时钟信号DCK1或DCK2，顺次生成采样脉冲①～③。此外，所述采样脉冲通过相位调整电路(PAC)29被施加在各采样开关HSW上。PAC是用于调节被各提取开关组22所提取的时钟信号DCK1、DCK2的相位的电路。DCK1和DCK2是相位基本上互相偏移180度的时钟信号。PAC吸收有可能在DCK1与DCK2之间产生的误差。

移位寄存器21具有左右翻转功能，从而可根据从外部提供的切换信号RGT来切换将起始脉冲HST沿正向传送的正传送和沿反向传送的反传送。对此，反馈电路50除去了正传送时和反传送时所重复的部分，并将其变成共用部分。具体地说，反馈电路50由单一的处理电路51、单一的提取开关52和选择器电路58构成。处理电路51模拟移位寄存器17的移位级S/R。提取开关(CLK提取)52使用通过了处理电路51的起始脉冲HST来提取时钟信号HCK或HCKX，从而生成反馈脉冲FB。选择器电路58根据切换信号RGT来选择向提取开关52提供的时钟信号的相位。换言之，根据切换信号RGT来选择HCK或HCKX中的任一个。此外，提取开关52与组合到水平驱动电路17中的提取开关组22实际上是相同的。使用提取开关52所提取的脉冲通过PAC59被施加到开关53上。PAC59与PAC29电路结构相同。此外，开关53也与采样开关23结构相同。通过了PAC59的脉冲使开关53导通，从而对提供到配线27上的接地电压HVSS进行采样，并将其作为最终的反馈脉冲FB送给PAD60。

从以上结构可知，反馈电路50在正传送和反传送中共用处理电路51。也共用提取开关52。并且为了切换所述正反传送而设置了选择器电路58。由此，与以往的反馈电路相比，几乎可以将元件数量减半。从而，可缩小布置面积，同时还可以降低功率消耗。

根据本发明，将用于检测采样脉冲的延迟量的反馈电路50设置在水平驱动电路17的一端。这里，根据情况也可以设置在两端。反馈电路50响应于HST的输入来提取HCK、HCKX，作为用于监视面板内部延迟的脉冲(FB脉冲)。此外，也可以通过IC的系统结构来检测作为HSW采样脉冲的DCK1、DCK2。这是根据IC的系统结构需要使用不变的初始值还是需要使用可变的初始值而变化的。所述提取的脉冲与HSW采样脉冲一样，经过PAC电路59触发开关53的栅极。用于像素的HSW从图像线25上对图像信号video进行采样，而用于反馈的开关53则对从配线27提供的接地电压HVSS进行采样。即，用于反馈的开关在闭合时通过PAD60被面板外部保持在规定的截止电压上，但在开关53打开时被强拉到HVSS电压上。将下降到所述接地电压时的下降沿用作最终的面板内部延迟检测脉冲(FB脉冲)。由于开关闭合时参照面板外部的截止阻抗(阻抗大)，而开关打开时则看面板内部HVSS阻抗(由于是铝配线所以阻抗小)，所以，开关打开时的波形瞬变更快，从而可用作检测脉冲(FB脉冲)。用于监视内部HSW采样脉冲延迟的反馈脉冲需要在RGT＝HIGH(正传送)及RGT＝LOW(反传送)时其脉冲位置不变。为此，就需要通过切换信号选择是提取HCK还是提取HCKX。本发明采用了根据切换信号RGT由选择器电路58选择HCK或HCKX的方式，由此，使得处理电路51及提取开关52的共用化成为可能。从而与以往的方式相比，可以使元件数量减半。由此可缩小布置面积，同时可降低功率消耗。此外，由于提取HCK或HCKX的开关在驱动时必有一边处于打开状态，所以，通过估计开关接通时的阻抗及电容来设计HCK、HCKX的缓冲区大小，可以构成与移位寄存器等价的电路，因此可满足延迟监视检测电路的性能。

图2是用来说明正传送时显示装置的动作的时序图。正传送时，切换信号RGT的电平被设定为HIGH。这样，事先确定了HST与HCK的相位关系。此外，HCK与HCKX的相位偏移了180度。HCK的周期与HST的脉冲宽度一致。另一方面，DCK1虽然与HCK周期相同，但脉冲宽度较窄。DCK2相对于DCK1相位偏移了180度。水平驱动电路的移位寄存器根据HCK及HCKX而动作，从而通过顺次传送HST来顺次输出移位脉冲(传送脉冲)①、②、③。在水平驱动电路一侧，第一个提取开关响应于传送脉冲①来提取DCK2，从而生成采样脉冲①。同样地，第二个提取开关响应于传送脉冲②来提取DCK1，从而生成采样脉冲②。并且第三个提取开关响应于传送脉冲③来提取DCK2，从而生成采样脉冲③。由此顺次输出采样脉冲①②③。

另一方面，在反馈电路一侧，当RGT＝HIGH时，选择器电路58选择HCK。反馈电路50一侧的提取开关52根据通过了处理电路51的HST来提取所选择的HCK，输出FB脉冲。此外，图2所示的FB脉冲表示被施加在开关53的栅极上的中间波形，而不是从PAD60所输出的最终波形。

图3是用来说明对反传送时显示装置的动作的时序图。这里，与图2对应的部分用相应的标号来标注，以易于理解。反传送时将切换信号RGT设定为LOW。由此，HST与HCK的相位关系被事先设定。通过比较图2与图3可知，HCK相对于HST的相位相反。这样，反馈电路的选择器在RGT＝LOW时，选择HCKX而不是HCK。通过比较图2与图3可知，正传送时的HCK的相位与反传送时的HCKX的相位一致。反传送时，选择器电路58选择HCKX。提取开关52根据通过了处理电路51的HST来提取所选择的HCKX，作为FB脉冲。通过比较图2与图3可知，无论在正传送时还是在反传送时，FB脉冲的输出时序都是一致的。通过采用上述结构，可在反馈电路50内共用处理电路51和提取开关52。

图4是比较反馈电路与水平驱动电路中的信号流程的示意图。右侧的反馈电路通过监视左侧的水平驱动电路的动作，从而检测出采样时间随时间的延迟。因此，反馈电路的监视部分需要具有基本上与水平驱动电路相同的电路结构。水平驱动电路通过移位寄存器21来传送HST，并使用提取开关22来提取DCK1、DCK2，作为采样脉冲。采样脉冲经由PAC29对HSW23进行开关驱动，从而将图像信号采样到信号线上。与此对应，在反馈电路一侧，根据通过了处理电路51的HST，提取开关52提取HCK、HCKX。被提取的脉冲经由PAC59触发提取开关53的栅极，从而输出FB脉冲。这里，需要使移位寄存器21及DCK1、DCK2的提取电路22与处理电路51及HCK、HCKX的提取电路52具有相同的电路结构。此外，也需要使PAC29与PAC59具有相同的电路结构。HSW23与HSW53也需要有与各自的规格相匹配的晶体管大小。

图5是与垂直驱动电路的一级相当的具体电路结构的电路图。从上一级传送来的起始脉冲被输入到该级，并通过HCK、HCKX传送到下一级。该级的移位寄存器级(S/R)21构成被图示的HCK、HCKX时钟驱动的触发结构。此外，移位级(S/R)21所连接的提取开关22由传输门构成。在该例中，起始脉冲通过反相器1、反相器2、反相器3及反向器4，并触发传输门5的栅极。由此导通的传输门22提取DCK。所提取的DCK被发送到PAC。

反馈电路的结构模拟图5所示的水平驱动电路一侧的结构，并且使各主要元件的晶体管大小与水平驱动电路的相同，这样的结构对于特性匹配方面很重要。图6是如上述匹配的反馈电路的实施例的电路图。为了使对应关系更加清楚，在图5与图6中相同结构的电路元件用相同的标号来标注。处理电路51由反相器1、2、3及4构成，并与水平驱动电路一侧的移位级(S/R)相当。而且，CLK提取电路(提取开关)52由传输门5构成，从而与水平驱动电路一侧的提取开关22相同。CLK提取电路52所提取的HCK或HCKX通过PAC59。此外，在CLK提取电路52的输出端连接有不确定性防止电路56，以防止其输出电压的不确定性。在CLK提取电路52的输入侧连接有选择器电路58，从而根据RGT或RGTX来选择HCK或HCKX。

图7是显示装置的对照例的示意电路图。为了易于理解，与图1所示的本发明的显示装置相对应的部分用相应的标号来标注。水平驱动电路的结构基本上相同，但是反馈电路50的结构不同。在对照例中，在正传送和反传送中分别采用不同系统的反馈电路结构。即，在正传送一侧设置了与S/R结构相同的处理电路51-1和与水平驱动电路一侧的提取开关22结构相同的提取开关52-1。除此之外，在反传送一侧也设置了处理电路51-2和52-2。从两个系统输出的脉冲经由PAC59触发开关53的栅极。通过开关53最终形成的反馈脉冲FB被传送到PAD60中。

图8是表示图7所示的反馈电路50的具体结构例的电路图。在正传送一侧设有CLK提取电路(提取开关)52-1，所述提取电路52-1由与S/R结构相同的处理电路51-1和传输门5构成。在反传送一侧与此对称地设置处理电路51-2和CLK提取电路52-2。此外，还增加了由NOR门元件构成的不稳定防止电路56，以防止在HST＝HIGH、LOW时出现不稳定的状态。比较图6所示的本发明的反馈电路与图8所示的对照例的反馈电路可知，后者的元件数量几乎需要前者的二倍，所以，从缩小布置面积及降低功率消耗的方面来看，不太理想。

图9是具有左右翻转功能的移位寄存器的对照例的电路图。如图所示，所述移位寄存器由多个移位级(SR)、多个正向路径门元件L和多个反向路径门元件R构成。在移位寄存器中，起始脉冲HST从其两侧输入。此外，用于确认移位寄存器的动作的检测信号OUT从其两端输出。一般地，为了尽量减少向面板的输入输出接线端，将HST的信号接线与OUT的信号接线连接在移位寄存器的一端。

移位寄存器由各自具有一对输入接线端IN及输出接线端OT的多个移位级SR构成，并具有将输入输出接线端顺次连接的多级结构。此外，在本例中，为了易于理解，移位级SR为从第一级至第五级的五级的多级连接结构。在实际应用时，所述级数没有特别的限定。在相互相邻的前后移位级SR的前级的输出接线端与后级的输入接线端之间的连接路径中插有反向路径门元件R，在后级的输出接线端与前级的输入接线端之间的连接线路中插有正向路径门元件L。例如，在图示的多级连接中，若设前级为第1SR，后级为第2SR，则在第1SR的输出接线端OT与第2SR的输入接线端IN的连接线路中插有反向路径门元件R。此外，在第2SR的输出接线端OT与第1SR的输入接线端IN之间的连接线路中插有正向路径门元件L。通过对这些反向路径门元件R及正向路径门元件L择其一进行开关控制，可以在从前级传向后级的反向信号传送(在图中，是从左侧向右侧的信号传送)和从后级传向前级的正向信号传送(在图中，是从右侧向左侧的信号传送)之间进行切换选择。

图10是表示图9所示的移位寄存器的具体结构例的电路图。为了简化图示，只示出了第1SR和第2SR以及附属于它们的反向路径门元件R及正向路径门元件L。第1SR及第2SR都是由D型触发器构成，它们是块控制型的信号传送块。D型触发器由第一及第二的时钟反相器和第三反相器构成，并根据互相反相的时钟信号HCK、HCKX而动作，从而将从输入接线端IN输入的信号只延迟时钟信号的半个周期并输出到输出接线端OT。反向路径门元件R由CMOS型的传输门元件构成，正向路径门元件L也同样是传输门元件。这些反向路径门元件R及正向路径门元件L由从外部提供的互相反相的切换信号RGT、RGTX来控制。当一切换信号RGTX为高电平，另一控制信号RGT为低电平时，反向路径门元件R被打开，正向路径门元件L被关闭。因此，此时，起始脉冲HST在通过第一个反向路径门元件R之后被提供给第1SR的输入接线端IN。在此处对起始脉冲进行只延迟时钟信号的半个周期的处理后，从输出接线端OT通过下一个反向路径门元件R传送到第2SR的输入接线端IN。这样，起始脉冲HST沿着反方向被顺次传送。另一方面，在RGTX为高电平而RGT被切换为低电平时，反向路径门元件R关闭，正向路径门元件L打开。此时，从正方向传送过来的信号被提供给第2SR的输入接线端IN，并在实施了规定的延迟处理后，从输出接线端OT通过正向路径门元件L被传送给第1SR的输入接线端IN。再次实施规定的延迟处理后从输出接线端OT所输出的传送信号到达下一个正向路径门元件L。

为了加深对本发明的理解，下面说明重影的产生原因及反馈控制。图11是水平驱动电路的典型结构的框图。基本上与图1所示的水平驱动电路结构相同。但是没有添加反馈电路。由水平驱动电路17所产生的采样脉冲被顺次施加到HSW23上，从而图像信号video被顺次采样保持到N-1级、N级、N+1级的信号线12上。

图12是用来说明图11所示的水平驱动电路的动作的示意图，图中简要地示出了重影的产生原因。更具体地说，所述图12简要地示出了将视频信号中所包含的黑电平的峰值写入N级的像素列中的情况。在初始阶级(老化前)，由于不发生采样脉冲的延迟，所以可以正确地使用N级的采样脉冲对视频信号的黑电平进行采样。因此，不产生前重影。与此相对，在老化后，由于采样脉冲(驱动脉冲)发生延迟，所以，根据情况有时会使用前级(N-1级)的驱动脉冲对视频信号的黑电平的峰值进行部分采样。由此产生前重影。所述老化效果例如由于由TFT的热载流子所产生的Vth移位而产生。由于所述老化效果而导致驱动脉冲的延迟宽度大致为30nsec。若将从初始设定的不出现重影的状态到采样脉冲(驱动脉冲)发生延迟从而出现重影的状态之前的驱动脉冲所被允许的延迟量时间定义为重影容限，前重影的容限大致为30nsec。在以往的XGA12点同步采样驱动中，即使将非重叠时间(non-overlapping time)设为相当于由于老化导致的脉冲变动量的30nsec以上，也可以保证采样脉冲大致为150nsec。但是，在6点同步采样驱动中，若将非重叠时间设为30nsec以上，即使其超过重影容限，则采样脉冲宽度只能成为30～40nsec左右的窄脉冲。所述30～40nsec左右的脉冲宽度也是易于产生采样周期条纹的区域。

图13示意性地表示用于扩大重影容限的措施的例子。其中，(A)表示采取措施前，(B)表示采取措施后。如图所示，考虑到HSW采样脉冲的延迟量而为了保持足够的重影容限，可以尽量使HSW采样脉冲陡峭。由此，可以使HSW采样脉冲的前级-当前级-后级中的非重叠时间最优化。即通过对采样脉冲进行整形来使其变得陡峭，可以扩大非重叠时间。因此，可在一定程度上预防重影。

然而为了与SVGA标准兼容以及削减系统成本，目前，以6相来驱动以往12相驱动的XGA面板的方式越来越成为主流。在6相驱动XGA中，需要以相对于以往的12相驱动XGA两倍的速度来进行驱动，而只利用上述的采样脉冲的陡峭化是无法达到的。关于这一点在以下进行说明。图14示意性地示出了以往的方式，也就是所谓的12点同步驱动方式。如(A)所示，利用从移位寄存器的各级(S/R)顺次输出的传送脉冲来提取HCK、HCKX，作为用于HSW的采样脉冲。所述采样脉冲被顺次施加到N级、N+1级、N+2级、N+3级的各HSW上。

(B)表示向N级的HSW施加的采样脉冲与向N+1级的HSW施加的脉冲。脉冲宽度均为t。XGA标准的图像信号被分为12相(SIG1～SIG12)，并从外部通过图像线来提供。以往，12相的图像信号是通过一系统的图像线传送。因此，12相的图像信号分别通过各自的水平采样开关HSW，被采样到12根为一组的信号线上。当脉冲宽度为t的采样脉冲被施加到N级的HSW上时，SIG1～SIG12同时被采样，并同时被写入12个像素(点)中。因此，将所述方式称为12点同步采样。XGA标准比SVGA标准像素数量多。通过与此对应地增加同步写入点数以降低采样频率，从而保证了采样脉冲的宽度。在以往的XGA12点同步采样驱动中，即使采用非重叠方式，也可以保证采样脉冲宽度t达到150nsec左右。因此，即使相邻级的HSW采样脉冲宽度偏移了多晶硅薄膜晶体管TFT的实际容量值(actual capacity value)(例如，2nsec左右的偏移)，在这种程度上，采样保持电压也不会出现很大的电位差，画面上也不会出现与采样周期对应的竖条纹(采样周期条纹)。此外，由于改善了均匀性，并且从预充电电路提供的预充电信号的容限也比竖条纹高1.0V，所以没有问题。

随着液晶显示面板(LCD面板)种类的增加，发展了适用于SVGA与XGA的通用的驱动IC。从而，发展了与SVGA相同地通过6点同步采样方式来驱动以往由12点同步采样方式驱动的XGA面板的技术。这样，原在采用12点同步采样方式的RGB的每一个面板中需要2个的图像信号的采样保持IC，通过采用6点同步采样方式而减少为一半、即RGB的每一个面板只需要一个，从而降低了成本。图15示意性地示出了XGA面板的6点同步采样方式。为了易于理解，对于与图14所示的12点同步采样方式示意图相对应的部分标注相应的标号。(A)示意性地示出了采样电路，(B)是6点同步采样的时序图。通过与图14所示的12点同步采样进行对比可知，6点同步采样驱动的采样脉冲宽度是12点同步采样驱动脉冲宽度的一半。而且，若采用非重叠采样驱动，以克服竖条纹并扩大重影容限，则需要进一步缩小采样脉冲宽度。实际上，变为采样脉冲宽度为30～45nsec的窄脉冲。

图16示意性地示出了在6点同步采样方式中采用非重叠驱动时的电路及时序图。为了易于理解，对于与图15所示的没有采用非重叠方式时的6点同步采样对应的部分标注相应的标号。如(A)所示，在非重叠驱动中，利用从移位寄存器的各级(S/R)顺次输出的传送脉冲来提取DCK1、DCK2，从而生成采样脉冲①、②、③、④。各采样开关HSW响应采样脉冲进行开关动作，从而同时对6相的图像信号sig1～sig6进行采样，并将其写入对应的像素中。

(B)是表示采样脉冲①、②、③的时序图。采样脉冲①是提取DCK1而产生的。其脉冲宽度为T1。此外，采样脉冲②是提取DCK2而产生的，且其脉冲宽度为T2。DCK1、DCK2只是在相位上相差180度，脉冲宽度基本相同。因此，采样脉冲①、②的脉冲宽度为T1＝T2。此外，在两个采样脉冲①、②之间插入了一个规定的非重叠时间。在(B)所示的稳定状态下，由于T1＝T2，所以图像信号的保持电压不产生电位差。因此，如(C)所示，在像素阵列15中不会出现竖条纹(采样周期条纹)。

图17表示在DCK1与DCK2之间占空比产生了偏移的情况。为了易于理解，对于与图16所示的没有占空比偏移时的对应的部分标注相应的标号。如(B)所示，若在DCK1与DCK2之间有占空比的偏移，则在采样脉冲①的脉冲宽度T1与采样脉冲②的脉冲宽度T2之间有误差产生。这样，在两个采样脉冲①、②之间所采样保持的图像信号的电压(保持电压)将产生电位差。如(C)所示，在像素阵列15中，条纹就会以采样周期的宽度(6点)出现。如上所述，若在6点同步驱动方式中采用非重叠时间，则采样脉冲就会变成30～45nsec左右的窄脉冲。由于脉冲宽度较窄，所以，2nsec的占空偏移将显著地表现为保持电压的偏移。因此，预充电信号的容限降低到0.2V，从而容易产生采样周期条纹。

从以上的说明可知，在6相驱动XGA中，不能充分地保证相邻级的非重叠时间，从而重影容限非常窄。所以，就需要一个重影反馈系统，用于检测面板内部HSW采样脉冲的延迟量，并利用脉冲外部的IC来校正所述延迟量。在本发明中可以实现一种降低了消耗功率的重影反馈电路，所述重影反馈电路针对以往的重影反馈电路将结构元件数量压缩了一半。

发明效果

根据本发明，显示装置内置有用于消除重影的反馈电路。所述反馈电路在逐点有源矩阵显示装置的面板内部检测采样脉冲的延迟量。根据所检测到的延迟量，通过从外部IC对输入采样脉冲进行校正来抑制老化漂移所导致的重影的产生。在本发明中，所述反馈电路，代替以往的起始脉冲选择方式而采用了时钟信号选择方式的电路结构，从而可将反馈电路的结构元件数量减半，进而可以缩小布置面积以及降低功率消耗。此时，反馈电路具有与生成用于写入图像信号的采样脉冲的移位寄存器相同的结构，以满足面板内部采样脉冲的延迟监视检测电路的要求。

Claims

1.一种显示装置，由面板、垂直驱动电路、多个采样开关、水平驱动电路及反馈电路构成，其中

所述面板包括行形状的栅线、列形状的信号线、在两线交叉部分呈矩阵形状配置的像素、以及提供图像信号的图像线，

所述垂直驱动电路配置在面板内，并连接在行形状的栅线上，从而顺次选择像素的行，

所述多个采样开关配置在面板内，用于将列形状的所述信号线连接在所述图像线上，

所述水平驱动电路基于从外部输入的时钟信号而动作，并顺次产生采样脉冲，进而顺次驱动多个采样开关，由此将图像信号顺次写入所选择的行的像素中，

所述反馈电路检测随时间变化的所述采样脉冲的延迟量，并生成反映所述延迟量的反馈脉冲，从而从面板内部反馈到外部，

基于所述反馈脉冲，向所述面板输入的时钟信号的相位在外部可被调节，以补偿所述采样脉冲的延迟量，

所述显示装置的特征在于，

所述水平驱动电路具有移位寄存器和提取开关组，其中，所述移位寄存器从外部接收起始脉冲和时钟信号，进行所述起始脉冲的移位动作，从而从各移位级顺次输出移位脉冲，所述提取开关组响应于从所述移位寄存器顺次输出的所述移位脉冲，提取时钟信号，从而顺次产生采样脉冲，

所述移位寄存器响应于从外部提供的切换信号，可对将起始脉冲沿正向传送的正传送和沿反向传送的反传送进行切换，

所述反馈电路具有下述的电路结构，所述电路结构将正传送时和反传送时重复的部分形成为共用的部分。

2.如权利要求1所述的显示装置，其特征在于，

所述反馈电路包括单一的处理电路、单一的提取开关和选择器，其中，所述单一的处理电路模拟所述移位寄存器的移位级，所述单一的提取开关使用通过了所述处理电路的起始脉冲来提取时钟信号，从而生成反馈脉冲，所述选择器根据所述切换信号选择向所述提取开关提供的时钟信号的相位。