TWI246179B - Semiconductor integrated circuit device and electronic card using the same - Google Patents

Semiconductor integrated circuit device and electronic card using the same Download PDF

Info

Publication number
TWI246179B
TWI246179B TW092133580A TW92133580A TWI246179B TW I246179 B TWI246179 B TW I246179B TW 092133580 A TW092133580 A TW 092133580A TW 92133580 A TW92133580 A TW 92133580A TW I246179 B TWI246179 B TW I246179B
Authority
TW
Taiwan
Prior art keywords
effect transistor
field effect
source
region
gate field
Prior art date
Application number
TW092133580A
Other languages
English (en)
Other versions
TW200428635A (en
Inventor
Makoto Takizawa
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200428635A publication Critical patent/TW200428635A/zh
Application granted granted Critical
Publication of TWI246179B publication Critical patent/TWI246179B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1246179 玖、發明說明： 【發明所屬之技術領域】 本發明與半導體積體電路裝置和一使用其之電子卡相 關，更特定地，與對抗關於半導體積體電路本身之充電和 放電操作所導致之破壞的方法相關。 【先前技術】 一半導體積體電路具有保護本身免於供應至其之一輸出 端點超大電流之保護電路和保護功能。此測試標準由 MIL(軍事標準）和EIAJ(日本電子工業協會）所定義。 一般來說，半導體積體電路裝置不以單一型式而使用， 而是加入一電子產品而使用。所以，在市場上，一般切為 半導體積體電路裝置通常連接至一接地節點或一電源。在 由MIL和EIAJ所定義之測試標準中，將一針與輸出端點接 觸以導致一超大電流流入該半導體積體電路裝置數十個奈 秒至數毫秒之時間期間。在該測試期間，該半導 5裝置設m態，4該狀態、中，#連接至接地“ 電源。在該狀態中，該保護電路和保護功能導致該半導體 積體電路裝置中之超大電流漏至該接地節點或電源，因此 保護該積體電路。結果，即使一超大電流不適當地供應時， 该半導體積體電路裝置變成難以破壞。因此，可以增強古亥 半導體積體電路裝置所加入之電子產品之可靠性和耐久 性。 在近年來’半導體積體電路裝置之應用範圍涵蓋不只電 子產品，也涵蓋許多媒體，例如紀錄媒體或資訊媒體。傳 統紀錄媒體和資訊媒體係為磁性地儲存資訊 、 卞和磁
O:\89\89782.DOC 1246179 片。磁性儲存裝置被非揮發性半導體記憶體裝置所取代。 因此，4貧訊儲存量、資訊保持特性、資訊秘密程度等等， 與：卡和磁碟比較來說，可增強。紀錄媒體之範：被稱為 。己L卡或1C卡且在市場上廣泛地可得。作為揭示一記憶卡 例士給疋文件1。在該規袼中，所有利用半導體 |貝體包路裝置之紀錄媒體和資訊媒體都稱為電子卡。 文件1 ·· Shigeo Araki，”記憶棒”，網站 -mi nece.umd.edu/c〇urses/enee759m.S2002/papers/^ cro20-4.pdf” ρρ· 4(M6 就像磁卡和磁片，#加人電子產品中，電子卡並不總是 會使用Μ固人攜帶該電子卡。即是，在該電子卡中之半導 體積體電路裝置最常設定在其沒有電氣地連接至接地節點 或電源之狀態中。進一步地’傳統保護電路和保護功能導 致超大電流漏至該接地節點或電源。所以，假如當它沒有 ，接至接地節點或電源’該半導體積體電路裝置被置於一 嚴厲％ i兄中％，發生該積體電路沒有被傳統保護電路和保 護功能之使用所完全地保護之可能性。 【發明内容】 根據本發明之-第一觀點之一半導體積體電路裝置包 括 第^电型式之半導體區域；一第一絕緣閘極場效 ，晶體在該第-導電型式之該半導體區域上形成且具有一 第二導電型式之源極/汲極區域連接至一輸出端點；以及第 二導電型式之一半導體區域相鄰於該第一導電型式之該半 導體區域上之源極/沒極區$形成且連接至該第—絕緣閉
O:\89\897S2.DOC -9- 1246179 極場效電晶體之閘極。 種使用根據本發明 _ _ ^ 置之電子卡，、-硯點之半導體積體電路裴 式之丰_ " 積體電料置包括：―第―導電型 式之+導體區域；一第一 电孓 ^^ x . 、、、巴緣閘極場效電晶體在該第一導 α式之半導體區域上形成 ¥ 極/汲極區域連接$ 弟一V电型式之源 丰導〜 輪出端點；以及該第二導電型式之- 半蜍版·區域相鄰於該第一導雷刑4 . 7,a ^ 型式之該半導體區域上之源 極/>及極區域而形点 閘極 接至该絕緣閘極場效電晶體之一 【實施方式】 、見在將*考隨附圖式描述本發明。在下列解釋，全部圖 式中，相同參考符號依附在共同部分。 該等具體實施例之前，先解釋當—半導體積體電 衣置/又有連接至一接地節點或電源時發生之未預期狀 圖1A和⑺係為顯示一未預期狀況之一範例之檢視圖。 如圖1A所顯示，一電子卡i放置在一接地導體上。在該電 子卡1中之半導體積體電路裝置晶片2沒有連接至接地節點 或電源。例如，假設一”正”充電主體，在該狀態下，一指 尖設至接近於該電子卡丨。當指尖與該電子卡丨之間之距離 义成某距離時，一大氣放電在指尖與該電子卡丨之間發 生，如圖1B所顯示。結果，該電子卡1或晶片2被正充電。 圖么A和2B係為顯示一未預期狀況之另一範例之檢視圖。 如圖2A所顯示，例如，假設該電子卡1係為"正，，充電。進
0.\89\89782.DOC -10- 1246179 一步地，例如，假設該電 1lri 卞1掉洛在一接地導體上。如圖 1A和B之狀況，該電子卡 曰 、，. T之日日片2沒有連接至接地節點 或电源。並且，在該情況下，杏 + 田4电子卡1和該接地導電之 間之距離變成某距離時，一 、 乱放私在该電子卡1和該接地 導體之間發生。社杲，兮堂 …果邊電子卡1放電，與圖^和⑶所顯 示之情況相反。 胃 X包子卡1 /又有連接至接地節點或電源時，導致超大 電流漏流至該接地節點或電源之保護電路或保護功能之使 用保護積體電路有-限制。例如，在由MIL和肋所定義 之測试標準中，—針被帶至與輸出端點接觸允許—超大電 流流入該半導體積體電路裝置數十奈秒至數微秒之時間期 間。為了滿足上述標準，該保護電路或保護功能導致該超 大電流漏流至該接地節點或電源數十奈秒至數微秒之時間 期間。圖3A顯示在一針帶至與該輸出端點接觸之情況下， 電流I與時間t之間之關係。 在上述狀態中，施加一過高電壓至該電子卡1和/或晶片2 而晶片2未連接至接地節點或電源。結果，—大氣放電在該 電子卡1和/或晶片2和該充電主體或接地節點之間發生。一 般認為該大氣放電在數奈秒或更少且—般以奈秒或更少 口束而Θ大氣放I之時間極度地短於Mil或所定義 之測柄間。進-步地，該電壓極度地高於在該超大電流 流動之情π中所€#。圖3賴示氣體放電發生之情況下， 電壓V和時間t之間之關係。在圖财，在該針帶至與輸出 端點接觸之情況下，電壓v和時間比間之關係由虛線之使
O:\89\89782.DOC 1246179 用而顯示，用於與上述情況比較。僅藉由使用滿足mik或 蘭之測試標準之保護電路和保護功能，難以克服該未預 期情況。 圖4Α和4Β係為顯示根據本發明之一參考範例之半導體 積體電路裝置之電路圖。 _ 圖4Α和4Β顯示該晶片2之輸出電路之一冑分且顯示該晶 片2連接至一接地節點GND和電源vcc之狀態。當一超大電 流流進一輸出端點PAD時，該輸出電路以下面方式保護該 積體電路。 如圖4A所顯示，正電位所施加之針17帶至與該輸出端點 PAD接觸。因必匕，導致一超大電流工流向該輸出電路之一冰 通運M0SFETN1之沒極D和P-通道M0SFET ρι之汲極D。在 該情況下，在該電晶體P1之和該汲極D在其中形成之N—型 式井（或一 N-型式半導體基板）之間之1^接合係為正向偏 壓。該超大電流I流入該電源VCC。 在另一方面，負電位所施加之針17帶至與該輸出端點 PAD接觸。在該情況下，如圖4β所顯示，在該電晶體Ni之 該汲極D和在其中形成之冰型式半導體基板（或一 n_型式井） 之間之PN接合係為正向偏壓。該超大電流〗從該接地節點 GND流入該輸出端點Pad。 因此’根據該參考範例之半導體積體電路裝置滿足Mil 和EIAJ之測試標準且保護該積體電路免於該超大電流工。 然而，本申請書之發明者發現當該晶片2未連接至接地節 點GND或電源VCC時，下面破壞模式發生，如圖5八和化所
O:\89\89782.DOC -12- 1246179 假設該晶片2因圖5A和5B所顯示之一些原因被正充電。 一接地針17設置接近於該正充電晶片2之輸出端點pAD。之 後，一大氣放電在該輸出端點PAD和該針17(1)之間發生。 所以，該電晶體N1之汲極〇之電位被降低而該p-型式半導 體基板Psub正向偏壓，以允許一電流在該汲極D和該半導體， 基板之間流動。結果，在該汲極D周圍之基板之一部分的電， 位被降低（2)。該電位降低經由連接至該接地節點gnd之線 (地線GND)而在該基板之内部散佈（3)。此是因為該地線 GND具有電阻RGND。該電位降低不久到達一驅動該電晶體 N1之驅動電路。該驅動電路包括一仏通道％〇8電晶體。 當該電位降低已經到達在該電晶體N2之汲極D之周圍部份· 時，在該汲極和該P-型式半導體基板之部份崩潰（4)。該電· 晶體N1之閘極被放電而該電晶體m之閘極電位被降低（5)。 在此日τ，日1間延遲在該電晶體N1之汲極D之電位降低和 2極本身之電位降低之間發生。此是因為該地線gnd具有 私而連接該電晶體1^2之汲極至該電晶體N1之閘極 =線具有電阻RN。所以，閘極電位之降低被延遲而電位差’ 異A暫時地在該電晶體N1之汲極〇和閘極〇之間發生，如圖 5B所顯不。需要該電晶體N1之閘極絕緣膜抵抗該電位差異 · A。然而，可以預測的是在大氣放電情況下所發生之電位差 異將達到數千伏特而破壞是不能避免的。 口此§该晶片未連接至接地節點GND或電源VCC之情 况下發生—未預期狀況時，該積體電路被破壞。 ·
O:\89\89782.DOC -13- 1246179 接著’解釋可克服該未預期狀況 置，如本發明之 ¥體和體電路裝 ^ 之弟一至第四具體實施例。 (弟一具體實施例） 圖6A係為顯示根據本發明之——且— 積體電路裝置之電路目。 …貫施例之半導體 ::A所顯示，根據該第一具體實施 路裝置係為—輪出電路。該輸出電路包括 體電 PAD之輸出縫徐”動一輸出端點 ” 和根據-積體電路之-内部部份來之 心虎’驅動該輪出緩衝器21之_驅動電路22。 該=緩衝器21包括-N_通道絕緣閘極場效電晶體 連接至^T極連接至該輸出端點PAD和一源極和背間極 連接至该接地節點GND ’和一 p_通道絕緣間極場效電晶體 P1 ’具有-汲極連接至該輸出端點PAD和—源極和背間極 連接至該電源vcc。該絕緣閘極場效電晶體之一範例係為 MOSFET。4等電晶體ρι#σΝ1之閘極連接至該驅動電路u。 該驅動電路22包括-Ν_通道絕緣閘極場效電晶體Ν2，具 有連接至该屯晶體Ν1之閘極之汲極以及連接至該接地節點 GND之源極和背閘極’和—ρ_通道絕緣間極場效電晶體 Ρ2 ,具有連接至該電晶體N1i閘極之一汲極和連接至該電 源vcc之源極和背閘極。該等電晶體Ν2、ρ2根據從一内部 積體電路（未顯示）之訊號，驅動該輸出缓衝器2丨之電晶體 N1。 進一步地，該驅動電路22包括一 N-通道絕緣閘極場效電 晶體N3，具有連接至該電晶體p 1之閘極之汲極以及連接至 O:\89\89782.DOC -14- 1246179 該接地節點GND之源極和㈣極，和—p_通道絕緣閑極場 效電晶體P3 ’具有連接至該電晶體p2之閘極之—汲極和連 接至該電源vcc之源極和背間才亟。就像該等電晶體N2、p2, 該等電晶體N 3和；P 3根據從一内部積體電路（未顯示）之訊 號’驅動該輸出緩衝器2丨之電晶體pi。 根據現在具體實施例之輸出電路包括二極體〇?^，具有陰 極連接至該電晶體N1之閘極，和陽極連接至該接地節點 GND，和一極體DP，具有陽極連接至該電晶體p丨之閘極和 陰極連接至該電源VCC。該二極體DN之陰極相鄰於該電晶 體N1之汲極而形成而該二極體D p之陽極相鄰於該電晶體 P2之汲極而形成。該圖案平面之一範例在圖紐中顯示。 女圖6B所顯示，在一範例之平面圖案中，該等電晶體 Nl、P1和輸出端點pAD在該地線GNC^電源線vcc之間之 地區中排列。例如，該接地線GND和電源線VCC係由一第 二層金屬膜所形成。該輸出端點pad在該等電晶體1^1和1>1 之間排列。例如，該二極體DN之陰極在該P-型式半導體基 板Psub之一部分中形成，其位在該接地線GND下，且經由 位於比該第二層金屬膜還要靠近該基板側邊之第一層金屬 膜連接至δ亥電晶體n 1之閘極。同樣地，例如，該二極體Dp 之陽極在N-型式井N_井之一部分中形成，其位在該電源線 VCC之下且經由該第一層金屬膜連接至該電晶體P1之問 極。雖然圖式中未顯示，該等電晶體N2、P2、N3、P3在不 是該等電晶體Nl、P1所排列之地區中排列。所以，從該電 曰曰體N1之、’及極至该二極體dn之陰極的距離短於從該電晶
O:\89\89782.DOC -15 - 1246179 之汲極至該電晶體N2之汲極之距離。同樣地，從該電 晶體P1之汲極至該二極體D P之陽極的距離短於從該電晶 體P1之汲極至該電晶體P3之汲極的距離。 該未預期情況可藉由提供該等二極體DN、Dp而克服。此 在下面詳細地解釋。 圖7A和7B係為顯示根據本發明之該第一具體實施例之 半導體積體電路裝置之保護操作之一範例之圖和檢視圖。 在該範例中，假定該晶片2係為正充電。 如圖7A和7B所顯不，該接地針17設置接近於該正充電晶 片2之輸出鳊點pAD以導致在該輸出端點和該針17之間 之大氣放電（1)。之後，該電晶體N1之沒極d之電位降低， 。亥汲極D和P-型式半導體基板psub正向偏壓，電流在該汲極 D和P-型式半導體基板之間流動，而在該汲極D之周圍之基 板之一部分的電位降低（2)。當該基板電位降低發生時，具 有基板Psub使用為一陽極和相鄰該汲極D所形成（Ν_型式 半導體區域N+和使用為一陰極的二極體DN崩潰（3)。結 果，該電晶體N1之閘極電位降低。該崩潰在該二極體131^之 反向中的反向電位之後發生，一般發生接近15伏特之電位 差。然而，如上所述，由大氣放電所導致之電壓達到幾千 伏特。所以，該崩潰瞬間發生。進一步地，因為該陰極係 相鄰於該電晶體犯之汲極而形成，從該電晶體^^至該陰極 之距離足夠短。所以，該電晶體N1之汲極之電位降低和閘 極本身之電位降低之間的時間差與參考範例比較起來變得 更短。結果，可以認為該電位差異並不在該電晶體N1之汲
O:\89\89782.DOC -16- 1246179 極0和間極G之間實質地發生。所以，即使當—大氣放電相 關於在-狀態中之晶片2發生’其中該晶片2未連接至該接 地節點GND或電源VCC，❿不會破壞該f晶體別之間極絕 緣膜。因此，可以保護該積體電路。 圖8A和8B係為顯示根據本發明之該第一具體實施例之 半導體積體電路it置之保護操作之另—範例之圖和檢視 圖。在該範例中’假設—正充電主體設置接近該晶片2。 如圖8A和8B所顯示，該正充電針17設置接近該晶片以 輸出端點PAD以導致在該端點pAD和該針17之間之大氣放 電（1)。之後，該電晶體P1之汲極D之電位升起，該汲極〇 亥N型式井N-井正向偏壓，一電流在該汲極D和該义型 式井之間流動，且在該没極D周圍之該井t 一部分的電位升 起⑺。當該井電位升起時，具有該井N_井制為—陰極和 P 3L式半‘體區域P+相鄰該汲極D而形成且使用為一陽 極之二極體DP崩潰（3)。結果，該電晶體Η之閘極電位升 ^ 口此，即使當大氣放電朝向在一狀態下之該晶片2發 =:其中該晶片2未連接至接地節點GND或該電源vcc，該 ，晶體P1之閘極絕緣膜不會被破壞。因此，該積體電路可 藉由為圖7A和7B之情況之相反操作之該保護操作所保護。 MIL和EIAJ之測試標準可藉由如根據該參考範例之半導 體積體電路裝置的相同保護操作所滿足。 在現在之具體實施例中，該PN接合二極體使用為該二極 體，」旦是可能使用不是PN接合二極體之二極體。 (弟一具體實施例）
O:\89\89782.DOC -17- 1246179 弟一具體實施例之一半導 圖9係為顯示根據本發明 體積體電路裝置之電路圖。 々圖9所—不’该第二具體實施例藉由分別置換在兮第一 ，體實施例所解釋之該等二極體DN、Dp為絕緣閘_效電 曰體NFET PFET。例如，該絕緣間極場效電 為 MOSFET。一曰 η 9 士 阳片2由一大乳放電所充電或放電之機制係 兵該弟—具體實施例的相同。在該範例中，利用該则厦 之-通道部分之表面崩潰特性可獲得與該第一具體實施例 的相同效果。 生崩溃時的電塵之 於該電壓之保護限 的，係為較佔優勢 表面崩潰可在低於在該PN接合所發 私壓而發生。該第二具體實施例在相關 度，特別地，廣於該第一具體實施例中 的。 (弟^具體貫施例） 圖10係為顯示根據本發明之一第二 步一异體貝施例之一半導 體積體電路裝置之電路圖。 、 如圖1 〇所顯示，該第二呈辦每 …弟-具體^例藉由分別地替換在該 弟/、體貫施例所解釋之該等二極髀 棧體DN、DP為雙極電晶體 Q由二、㈣P。並且，在現在之具體實施例中，一晶片2 二-域電所充電或放電之機制係與該第—具體實施例 的相同。在該範例中，利用該雙 包日日體之一擊穿特性可 達成:Η該第一具體實施例的相同效果。 該第三具體實施例在下列係 泣^ 勹15 k勢的，一大電流可以
机動，因為該雙極電晶體QNpN 丁開和/或該雙極電晶體
O:\89\89782.DOC -18 - 1246179 QPNQ打開。該第三具體實施例也在相關於該電壓之 度，特別地，廣於該第一具體實施例中的。 ” u义 (弟四具體貫施例） 現在，描述一些根據第二具體實施例 壯 < 5亥+導體積體電 路衣置之佈局範例將如一第四具體實施例和其結構。 (弟一佈局範例） 圖11係為顯示根據本發明之第四具體實施例之一半導體 積體電路裝置之-第-佈局範例的平面檢視圖。圖12係為 沿著圖11之線12-12所取得的剖面檢視圖。圖13係為沿著圖 11之線13-13所取得的剖面檢視圖。圖14係為顯示一第一層 金屬膜和一第二層金屬膜已經從圖η所顯示之平面檢視圖 中移除之狀悲的平面檢視圖。圖丨5係為顯示該第二層金屬 膜已經被相似地移除的狀態之平面檢視圖。 如圖11至15所顯示，一 N-型式井（N•井）1〇2在一 p_型式半 導體基板（P-基板），例如在一？_型式矽基板1〇〇中形成。由 二氧化矽膜所形成之一元件隔離區域104，例如在具有該N-井102在其上形成之該p_型式石夕基板1〇〇之表面區域中形 成。在該範例中，該元件隔離區域1〇4在該p_型式矽基板1〇〇 上將主動區域106和108彼此分開，且在該N-井i 02上將主動 區域110和112彼此分開。該等主動區域1〇6和1〇8暴露該p_ 型式矽基板100之一表面，而該等主動區域110和n2暴露該 N-井1 02之一表面。在第二具體實施例中所描述之該電晶體 N1之一 N-型式源極/；：及極擴散層114在該主動區域106中形 成而該電晶體P1之一源極/汲極擴散層U6在該主動層u〇 O:\89\89782.DOC -19- 1246179 中形成。相似地，在第二具體實施例中所描述之該電晶體 NFET之一源極/沒極擴散層丨18在該主動區域1〇8中形成，而 該電晶體PFET之一源極/汲極擴散層12〇在該主動區域112 中形成。 例如，一由矽氧化物膜所·形成之閘極絕緣膜122在該等主 動區域106、108、110和112上形成，而一閘極層n4在該閘 極絶緣膜122上形成。该閘極層124例如，由下列所組成： 一層結構膜，在一電氣地導電多晶矽膜和一石夕化物膜之 間；一層結構膜，在一電氣地導電多晶矽膜和一金屬膜之 間；或一金屬膜，電氣地導電多晶矽膜。在該範例中，該 閘極層124包括··該電晶體N1之閘極電極124_N1;該電晶體 P1之閘極電極124-P1 ;該電晶體NFET之一閘極電極 124-NFET，以及該電晶體PFET之一閘極電極丨2仁ρρΕτ。進 一步地，該閘極電極124-N1之平坦形狀在一1形狀中形 成，而該電晶體N1提供為包括在一電源線V(：c和一輸出端 點PAD之間平行地連接之兩電日日日體之結構。㈣日日日體⑴包 括該等平行地連接之兩電晶體’藉此該電晶體犯之通道寬 度與該電晶體N1係為與單一之愔況 心h /兄比較起來而擴展。藉由 擴展該通道寬度，可獲得所需於酽黏兮认 I而歹、”犯動该輸出端點PAD之驅 純h㈣也具有相似於該閘極圖案·川之 平坦形狀，而一設計也以如雷SM，山 甩曰日體N1中之相同方式而產生 於該電晶體P1。 例如由一石7氧化物膜所形成 布一增冏層絕緣膜， 在具有該元件隔離區域1 〇4、該辇士知广l 成寻主動區域106、1〇8、1 O:\89\89782.DOC -20 - 1246179 和112、该專閘極電極124-Nl、124-Pl、124-NFET以及 124-PFET在其上形成之p_型式矽基板loo上形成。一第一層 金屬膜128在該第一層内層絕緣膜丨26上形成。在該範例 中’該第一層金屬膜I28包括一線和一線。該線 128-N傳輸從該驅動電路22之電晶體N2或P2輸出之訊號至 。亥屯晶體N1之閘極電極124-N，而該線128-P傳輸從該驅動 電路22之電晶體N3或P3所輸出之訊號至該電晶體P1之閘 極電極124-P。 5亥線128-N經由在該第一層内層絕緣膜126中形成之一接 觸洞或插頭130連接至該電晶體1^叩丁之源極/汲極擴散層 118之汲極。該線128_Ν&經由在該第一層内層絕緣膜126 中所形成之一接觸洞或插頭i 32連接至該電晶體N1之閘極 電極124-N：!。該接觸洞或插頭13〇在該驅動電路22之一輸出 即點（未顯示）、在該範例下該電晶體N2和電晶體p2之一共 同輸出節點（未顯示）以及該接觸洞或插頭丨3 2之間該線 128 N之-部分形成。以此方式，該電晶體之汲極在 該驅動電路22之輸出節點和該電晶體犯之閘極電極i24_ni 之間連接，而可獲得在前述具體實施例中所描述之保護效 果0 相似地β玄線128-P經由在該第一層内層絕緣膜126中所 形成之-接觸洞或插頭134連接至該電晶體刚了之源極/淡 極擴散層12〇线極。該線128_ρ也經由在該第—層内層絕 緣膜126中所形成之—接觸洞或插頭136連接至該電晶㈣ 之閑極電極124-Ρ1。該接觸洞或插肋4在該驅動電路22之
O:\89\89782.DOC -21 - 1246179 一輸出節點（未顯示）、在該範例下該電晶體N3和電晶體p3 之一共同輸出節點（未顯示）以及該接觸洞或插頭136之間該 線128-P之一部分中形成。以此方式，獲得前述具體實施例 中所描述之保護效果。 例如，由二氧化矽膜所形成之一第二層内層絕緣膜138 在具有該第一層金屬膜128在其上形成之該第一層内層絕 緣膜126上形成。一第二層金屬膜14〇在該第一層内層絕緣 膜138上形成。在該範例中，該第二層金屬膜14〇包括線 140-GND、140-VCC以及線 140-PAD。該線 140_GND供應一 接地電位GND至一半導體積體電路裝置晶片中之一電路， 而該線140-VCC供應一電源電位VCC至該半導體積體電路 裝置晶片之該電路。該線14〇_PAD傳輸從該輸出緩衝器21 之電晶體N1或P1之訊號至該輸出端點Pad。 該線140-GND經由在該第一層内層絕緣膜126和該第二 層内層絕緣膜138中所形成之一接觸洞或插頭142連接至該 %曰曰體NFET之源極/；；及極擴散層11 8之源極且也經由在該第 一層内層絕緣膜126和該第二層内層絕緣膜丨3 8中所形成之 一接觸洞或插頭144連接至該電晶體1^£丁之閘極電極 124-NFET。當電源供應時，該電晶體NFET之閘極電極 124-NFET之電位和該源極之電位作為一接地電位gnd，且 關閉。當電源供應時，該電晶體]^?£丁關閉。結果，雖然在 正常操作中，該線128-N並未連接至接地電位，而限制了該 積體電路之不正常運作。進一步地，該線14〇_gnd經由在 該第一層内層絕緣膜！26和該第二層内層絕緣膜138中所形 O:\89\89782.DOC -22- 1246179 成之一接觸洞或插頭146連接至該電晶體1^1之源極/汲極擴 散層114之源極。 该線140-VCC經由在該第一層内層絕緣膜126和該第二 層内層絕緣膜138中所形成之一接觸洞或插頭148連接至該 電晶體PFET之源極/汲極擴散層12〇之源極且也經由在該第 一層内層絕緣膜126和該第二層内層絕緣膜138中所形成之 一接觸洞或插頭1 50連接至該電晶體pFET之閘極電極 124-PFET。當該電源供應時，該電晶體pFET之閘極電極 124-PFET之電位和該源極之電位作為一電源電位vcc，且 關閉。當電源供應時，該電晶體PFET被關閉。結果，雖然 在正常操作中，該線128-P未連接至接地電位，但是限制了 該機體電路之不正常操作。進一步地，該線14〇_vcc經由 在该第一層内層絕緣膜126和該第二層内層絕緣膜138中所 形成之一接觸洞或插頭丨5 2連接至該電晶體p丨之源極/汲極 擴散層116之源極。 省線140-PAD經由在該第一層内層絕緣膜126和該第二層 内層絕緣膜138中所形成之一接觸洞或插頭154連接至該電 晶體N1之源極/汲極擴散層114之汲極且也連接至該電晶體 P1之源極/汲極擴散層114之汲極。在該線14〇_1>八〇之該等接 觸洞或插頭154之間提供一墊區域156。在寬度上該塾區域 156之邛分大於不是該墊區域156之一區域且以穗形狀形 成。 乂 例如，由矽氧化物膜、矽氮化物膜或一絕緣聚合物膜所 形成之一鈍化膜158在具有該第二層金屬14〇在其上形成之
O:\89\89782.DOC -23- 1246179 該第二層内層絕緣膜138上形成。一鑽洞160在位在該墊區 域1 56之該鈍化膜1 58之一部分形成且暴露該墊區域156。一 黏合塾或錫雜球電極等等在該暴露部分形成而作用為該輪 出端點PAD。 在該第一佈局範例中，該主動區域1 〇8在該電晶體N1之間 極電極124-N1和該驅動電路22之輸出節點（未顯示）之間形 成而該電晶體NFET在該主動區域108中形成（特別地參考 圖14)。進一步地，該電晶體NFETi汲極連接至在該驅動 私路22之輸出節點和該接觸洞或插頭132之間之線128-N1 之邛为（特別地，麥考圖15)。以此方式，該電晶體NFEt 之汲極在該驅動電路22之輸出節點和該電晶體N1之閘極電 極124-N1之間連接。該電晶體pFET之配置和結構也與該電 晶體NFET的相似。 所以’根據該第-佈局範例’如已經在前述具體實施例 中描述’在該晶片2未連接至該接地節點GND和電源vcc之 狀態下，例如’即使大氣放電與或從晶片2發生之情況，每 個該電晶體N1之閘極絕緣膜122和該電晶體ρι之閘極絕緣 膜122可被保護免於毀壞。 (第二佈局範例） 電==顯!根據本！明第四具體實施例之半導體積體 ^ -佈局範例之平面檢視圖。圖1 7係為VL著 圖16之線17-17所取得的立,丨面扒 ，…、口者 T取仵的σ彳面檢視圖。圖18係為顯示一 層金屬膜和一第二層今屬瞪 闽〜“屬馭已經從圖16所顯示之平面檢視 圖中私除之狀悲之平面檢視 口 ® 19係為顯不該第二層金
O:\89\89782.DOC -24- 1246179 屬膜已經相似地移除之狀態之 ^ 卞曲仏視圖。在該第二佈局 乾例中，在該第一佈局範例中 之相似7〇件由相同參考號碼 所指定。不同元件之描述將在此給定。 該第二佈局範例與該第-佈局範例特別地不同係在於該 電晶體则丁在該電晶體N1所形成之該主動區域1〇6中形 成’而该電晶體PFET在該雷g㈣ 牡％屯日日體P1所形成之主動區域110 中形成。 進一步地，在該第二佈局範例中，該電晶體鹏T之源極/ 沒極擴散層118之源極與該電晶體m之源極共享，而該電晶 諸取祕/汲極㈣層12()之祕與該電晶體ρι之源極 共享。該共享之源極遠極擴散層分別地由參考號碼ιΐ4/ιΐ8 和116/120所指定。 亚且，該電晶體NFET之源極/汲極擴散層118之汲極經由 該接觸洞或插頭130和線^心^^連接至該接觸洞或插頭 2在^亥第佈局範例中，該接觸洞或插頭13 0在該驅動 電路22之該輸出節點（未顯示）和該接觸洞或插頭132之間之 線128-N之一部分形成。然而，在該第二層範例中，到達該 電極閘極124-N1之接觸洞或插頭132可在該驅動電路22之 輪出節點（未顯示）和到達該電晶體NFET之汲極之接觸洞或 插頭130之間之線128-N之一部分形成。相似地，到達該電 極閘極124-P1之接觸洞或插頭丨3 6可在該驅動電路22之輸 出節點（未顯示）和到達該電晶體PFET之汲極之接觸洞或插 頭134之間之線128-P之一部分形成。 在該第二佈局範例中，該等電晶體NFet和PFET分別地在
O:\89\89782.DOC -25- 1246179 該等主動區域106和110中形成（特別地，參考圖以）。進一步 地，該電晶體NFET之汲極經由該接觸洞或插頭13〇和該線 128-N1連接至該接觸洞或插頭13〇(特別地，參考圖^)。以 此方式，該電晶體NFET之汲極連接至該電晶體N1之閘極電 極124-N1。相似地，該電晶體pFET之汲極經由該接觸洞或 插頭134和該線128-P連接至該接觸洞或插頭136。以此方 式，該電晶體PFET之汲極連接至該電晶體？1之閘極電極 124-P1 。 所以，根據該第二佈局範例，如在該第一佈局範例，在 該晶片2未連接至該接地點GND和電源vcc之狀態下，例 如，即使大氣放電與或從晶片2發生之情況，每個該電晶體 N1之閘極緣膜丨22和該電晶體ρι之閘極絕緣膜122可被保 護免於毀壞。 根據该第二佈局範例，該等電晶體NFET* pFET*別地在 該等主動(I域106和11〇中形成，且因此與該第一佈局範例 比較起來，該等主動區域1〇8和112可被刪除。即是，根據 該第二佈局範例，該等主動區域1〇8和112被刪除，藉此可 以達成毹勢·可限制由新提供該等電晶體和 所導致之晶片面積之增加。 此外根據遠第一佈局範例，該等電晶體NFET和PFET 之源極與該等電晶體ΝΗϋΡ1之源極共享，且因此可限制在 該等主動區域1 〇6和11 〇面積之增加。 (第三佈局範例） 圖2 0係為顯示根據本發明之第四具體實施例之半導體積
O:\89\89782.DOC -26- 1246179 體電路裝置之一第三佈局範例之平面檢視圖。圖2 1係為顯 示該第二層金屬膜已經從圖20所顯示之平面檢視圖中移除 之狀態之平面檢視圖。在該第三佈局範例中，在該第二佈 局範例之相同元件由相同參考號碼所指定。不同元件之描 述將在此給予。 該第三佈局範例與該第二佈局範例特別地不同係在於提 供複數個電晶體NFET和PFET。在該範例中，該電晶體NFET 包括兩電晶體NFET1和NFET2，而該電晶體PFET包括兩電 晶體 PFET1 矛口 PFET2。 該等電晶體NFET1和NFET2在該驅動電路22之電晶體N2 和P2之共同輸出節點（該驅動電路22之輸出節點）和該接地 線GND之間平行地連接。該電晶體NFET1之一閘極電極 124-NFET1連接至該線140-GND(接地線GND)，而相似地， 該電晶體NFET2之一閘極電極124-NFET2連接至該線 140-GND(接地線GND)。該等電晶體NFET1和NFET2之源極/ 汲極擴散層118之汲極係為共享的。該電晶體NFET1之閘極 寬度（通道寬度）和該電晶體NFET2之閘極寬度（通道寬度） 設定至’’WG"(參考圖21)。 該等電晶體PFET1和PFET2在該驅動電路22之電晶體N3 和P3之共同輸出節點（該驅動電路22之輸出節點）和該電源 線VCC之間平行地連接。該電晶體PFET1之一閘極電極 124-PFET1連接至該線140-VCC(電源線VCC)，而相似地， 該電晶體PFET2之一閘極電極124-PFET2連接至該線 140-VCC(電源線VCC)。該等電晶體PFET1和PFET2之源極/ O:\89\89782.DOC -27- 1246179 汲極擴散層120之汲極係為共享的。該電晶體]?17]£丁1之閘極 覓度（通迢寬度）和該電晶體PFET2之閘極寬度（通道寬度）設 定至nWGn(參考圖21)。 該等電晶體N1和P1也分別地包括複數個電晶體，例如， 兩個電晶體，而該佈局圖案與該等第一和第二佈局範例的 相同。然而，在該第三佈局範例中，傳統上，將詳細地給 予柄述，叙设该電晶體N1包括兩個電晶體N丨丨和N丨2，而相 似地該電晶體p 1包括兩個電晶體p丨丨和p丨2。該等電晶體 Nil、N12、P11和P12之閘極寬度（通道寬度）全部設定至 WG。在該範例中，該等電晶體Nu、m2、NFET1和經£丁2 在該主動區域106中配置而將以陣列形狀安排。該等電晶體 Pll、P12、PFET1和PFET2在該主動區域110中配置而將以 陣列形狀安排。 圖22係為顯示該第三佈局範例之一相等電路之相等電路 圖。 如圖22所顯示，當該第三佈局範例由該 時，在該等電晶體N11和N則之間之—共同源極擴斤= 114/118接至該接地線14〇_GND ;該電晶體m2之源極擴散 層114連接至該接地線i40_GND ; *該電晶體nfet2之源極 擴散層11 8連接至該接地線14〇-gnd。 相似地，在該等電晶體P11#〇PFET1之間之一共同源極擴 散層m/uo連接至該電源線14〇_似；該電晶體pi2之源極 擴散層116連接至該電源線14Q_VCC:;而該電晶體阳之 源極擴散層120連接至該電源線14〇_¥(：：(3。
O:\89\89782.DOC -28- 1246179 然而’可以認為該電晶體!^12之源極擴散層114和該電晶 體NFET2之源極擴散層118，，總是連接，’至該接地線 140-GND。然而，該等源極擴散層114和118可視為，，任意地 連接至该接地線14〇_GND。相似地，可以認為該電晶體pi2 之源極擴散層116和該電晶體PFET2之源極擴散層12〇，，任意 地連接”至該電源線14〇-VCC。藉由製造”任意地連接，，，該 電晶體N1可如電晶體N1具有一電晶體NU之情況下或在該 電晶體具有兩個電晶體Nu和N12之情況下如所需的被選 擇。也相關於該電晶體NFET，一電晶體NU之情況和兩個 電晶體Nil和Nl2之情況可如所需的被選擇。也相關於該電 曰日體P1私晶體P11之情況和兩個電晶體P11和P i 2之情況 可如所需的被選擇。也相關於該電晶體pFET，一電晶體 PFET1之情況和兩個電晶體pFETi*pFET2之情況可如所 而的被廷擇。結果，調整該輸出緩衝器21之該等電晶體川 和P1之電流驅動能力和調整在一基板和例如該等電晶體 NFET和PFET之-閘極之間的短路能力（此後，稱為保護能 力）變成可能。 .....▽入呢7千，丨土处工王後裂才艮 本^明之衣備至多樣之電子產品之需求而作調整。 在本發明中造成問題之因，，大氣放電，，所產生之大量電 電源係隨著，例如’在一電子卡中所充電/累積之電荷量 大J而又化假如该累積之電荷量為大時，在”大氣^ 所產生之電功率可能增加。該累積電荷量取決該電子卡 尺寸或該電子卡之材料等等而不同地改變。即是，該累
O:\89\89782.DOC -29- 1246179 電荷量取決於雪41 $ σ π 、,这… 產°口而不同。& 了應付此累積電荷量之 至/、:必―須可能調整該等電晶體nfe1>pfet之㈣能力。 在違副列中該保護能力之調整根據該等電晶體膽T和 ΓΓΓ數目之增加或減少而產生。簡單地，關於需要高保 叹此之—電子產品，每個該等電晶體NFE1> PFET增加多 在°亥祀例中，廷些電晶體之數目可以增加至兩個。關 於不需要高保護能力之電子產品，在該等電晶體川州中 所包括之電晶體之數目可例如，減少至一個。 相^地’所需於該輸出緩衝器21之電流驅動能力取決於 每個電子產品而變化。關於需要高保護能力之電子產品， 母個忒等電晶體N1和P1增加至多個’例如，兩個電晶體。 關於不需要高保護能力之電子產品，在該等電晶體Ν%Ρ1 中所匕括之黾晶體之數目可例如，減少至一個。 ”在產生”任意連接’’之範例中，該等源極擴散層114和118 可連接的”至該接地線14〇4應，而該等源極擴散層和 ,120”可連接的，’至該電源線14〇_vcc。在此範例中，作為 ”可連接的”之一範例，如圖22所顯示，鎔絲F1、F2、F3和 F4刀別地在该源極擴散層114和該接地線i4〇-gNd之間；在 該源極擴散層118和該接地線淋GND之間；在該源極擴散 層116和該電源線140_vcc之間；在該等源極擴散層12〇之， 間配置。 在本申請書中使用之字”嫁絲’，不僅定義為藉由使用一雷 射或大電流機械地中斷電氣連接之鎔絲，並且也包括結構 上藉由未形成至少一線或接觸，和用於恢復短路之電氣連
O:\89\89782.DOC -30- 1246179 接之狀態至一電氣遠接&能 /改變―接狀㈣除了這些㈣之外能夠決定 ^私乳連接/未連接狀態之全部這些。 =係為顯示在連接/未連接之狀態—之間之關係和該等 ^1、^3以及F4之保護能力和電流驅動能力之間之 哥係之檢視圖。該保護能力和電流驅 (通道寬度）WG之尺寸所指示。 …缝寬度 如圖2 3所顯示，在該範例中 嗲㈣^财16㈣合（42=16)可獲得於 ^保匕此力和該電流驅動能力之組合。 在該範例中，雖然上至每個該等電晶體m、pi、刪τ 兩個電晶體可”任意地連接”，該等電晶體之數目 的而不限制上至兩個電晶體。例如，在企圖增加 电晶體N1中所包括之電晶體數目之情況中，可以重複 _和21所顯示之該等電晶體N11和N12之圖案。以相同方 工’在企圖增加在該電晶體刪丁中所包括之電晶體數目之 曰月况下，可以重複該等電晶體NFET%NFET2之圖案。電 晶體P1和PFET之數目可以如該等電晶魏和N附之情況 中之相同方式增加。 、〔現知使電晶體電氣地不連接/連接之一些範例將在此描 V在⑹田述中’雖然顯不使得該電晶體nfet2電氣地不 連接/連接之一範例’即是使得該錄絲F3不連接/連接之-範 例’該等下面範例可應用至料料Ευ和Μ。 (第一範例） 圖24係為顯不不連接之一第一範例之平面檢視圖。 士圖24所顯不，該第一範例提供為一範例，其中連接至
O:\89\89782.DOC -31 - 1246179 該電晶體NFET2之源極擴散層118，該接地線14〇_vcc之一 部分和用於連接該接地線140_VCC至該源極擴散層118之 该接觸洞或插頭146結構上被消除。在圖24所顯示之佈局圖 案中’該電晶體NFET2之源極擴散層118未連接至該接地線 140-VCC，因此，該電晶體NFET2可電氣地不連接。 在該第一範例中，該電晶體NFET2是否使之電氣地連接 或電氣地不連接可僅藉由替換接觸洞形成光罩和一第二層 金屬圖案光罩之而達成。 (第二範例） 圖25係為顯示不連接之一第二範例之平面檢視圖。 如圖25所顯不，該第二範例提供為一範例，其中連接至 該電晶體NFET2之源極擴散層118、接地線14〇-VCC之一部 分結構上被消除。連接該接地線14〇_vcc至該源極擴散層 118之接觸洞或插頭146存在。也在該結構中，該電晶體 NFET2可使得電氣地不連接。 在該第二範例中，該電晶體NFET2是否使之電氣地連接 或電氣地不連接可僅藉由替換僅由例如該第二層金屬圖案 光罩而達成。該第二範例之一優點係為與該第一範例比較 起來將被替換之至少一光罩數目上可減少。 (第三範例） 圖26係為顯示不連接之一第三範例之平面檢視圖。 構上被消除 如圖26所顯示’該第三範例提供為—範例，其中連接該 接地線i 40_VCC至„、極擴散層丨丨8之接觸洞或插頭】“結 該電晶體 該接地線140-VCC之圖案與連接
O:\89\89782.DOC -32- 1246179 也在該結構中 NFET2之一情況相同 使之電氣不連接。 該電晶體NFET2可 =弟二㈣中，該電晶體NFET2是否使之電氣地連接 或笔氣地不連接可僅藉由替換穿越例如該第一層内層絕緣 版m和该弟二層内層絕緣膜128之接觸洞形成光罩而達 成、。該第三範例之-優點係為與該第—範例比較起來至少 被替換之光罩在數目上可減少。 (第四範例） 圖27係為顯示不連接之一第四範例之平面檢視圖。 如圖27所顯示，該第四範例提供為—範例，其中被連接 至該電晶體NET2之源極擴散層！丨8之接地線丨4〇_vcc之一 部分（此後稱為一局部接地線14〇_vcc，）機械地斷開，同時 維持如在連接該電晶體NFET2之情況下相同之結構。為了 將該局部接地線140-VCC，斷開，可以使用一雷射、聚焦在 該半導體積體電路裝置之鎔絲吹方法中所使用之光束等 等。此使得可能電氣地不連接該電晶體NFET2。 在該第四範例中，不需替換一半導體生產光罩。該局部 接地線140-VCC’可在鎔絲吹方法或晶圓方法中之最後階段 斷開。此係為該第四範例之一優點。 (第五範例） 圖28係為顯示不連接之一第五範例之平面檢視圖。 如圖28所顯示，該第五範例提供為一範例，其中該接地
線140-VCC與連接至該電晶體NFET2之該接地線140-VCC 之一部分（此後稱為一局部接地線140_VCC，）彼此結構上隔 O:\89\89782.DOC -33- 1246179 離。取後結構非常相似於第四範例。這些範例之差異在下 祂述在》第四範例中，該局部接地線藉由機 械輯開該接地線140-vcc，而與該接地線140-vcc分開。 對照之下，在該第五範例中，該局部接地線140_歌，藉由 使用例如該第二層金屬圖案光罩在與該接地線14^vcc隔 離之狀態中形成。 在第五範例中，如在第二範例，該電晶體NFET2可藉由 僅替換該第二層金屬圖案光罩而使得電氣地不連接。 T一步地，在該第五範例中，該下面使用係為可能的。 提仏衣備70成狀愍為該局部接地線140-VCC，與該接地 線140-VCC隔離之狀態。該隔離狀態相等於該完成狀態。 因此，當調整保護能力時，該局部接地線14〇_¥〇<：：，可以連 接至該接地線140-VCC。即是，在該第五範例中，可使用 該局部接地線140-VCC，為其可連接至該接地線14〇_vcc之 狀恶。 當該局部接地線14〇-vcc，連接至該接地線140_vcc ,例 如，如圖29所顯示，另一電氣導電層2〇〇形成於一隔離部 分，且可恢復一電氣連接。 恢復電氣連接之一範例的優點係為，即使在完成之後判 斷保護能力不足夠時，可節省裝備而不需丟棄。在該等電 晶體N1*P1之驅動能力也不足夠之情況下，相似地可省下 該裝備。 並且〖灰復笔氣連接之该範例可使用如該第四範例和第 五範例。使用為第四範例之情況下之一優點係為，即使該
O:\89\897S2.DOC -34- 1246179 局部接地線140-VCC，錯誤地被斷 奘供。& α ^ 饭峤開，可省下該錯誤斷開之 、 且§該等電晶體N j和p 錯决地斷開日t，相似地可 唱下它們。 該第一至第五範例可藉由變換地彼此結合而應用。 (第五佈局範例） Γ30係為顯示根據本發明之第四具體實施例之該第三佈 局=例之-基本佈局之檢視圖。圖㈣、為顯示根據本發明 之弟四具體實施例半導體積體電路裝置之一第四佈局範例 之基本佈局之檢視圖。 圖所㉝不，在该第二佈局範例中，該基本佈局係為 閘極通道（通道寬度）WG之該等電晶體nu、ni2、nfeti、 FET2 PU、P12、PFET1和PFE丁2，即是複數個電晶體 沿著該閘極長度方向以陣列形狀而排列。 、十…、之下，在5亥第四佈局範例中，如圖3 1所顯示，該基 本佈局係為該等電晶體N1丨、m2、NFET1、NFET2、pi i、 P12 PFET1和PFET2沿著該閘極長度方向以陣列形狀而排 列，且這些電晶體沿著該閘極寬度方向複數個被隔離。在 該第四佈局範例中，該電晶體N1包括四個電晶體Ni u、 N112、Nl2l*N122。相似地，此後，該電晶體NFET包括 四個電晶體NFET11、NFET12、NFET21和NFET22，該電晶 體P1包括四個電晶體Pill、P112、P121和P122，而該電晶 體PFET包括四個電晶體PFET11、PFET12、PFET21和 PFET22。這些16個電晶體之閘極寬度（通道寬度）分別第設 定至’’WG/2，，。
O:\89\89782.DOC -35- 1246179 在該第四佈局範例中，基太 巷本佈局係為閘極通道（通道寬
度）WG/2之該等電晶體N1U、N z 以12!、N122、NFETll 、 NFET12、NFET21、NFET22、Pm η i22 PU1、PU2、Ρ121、Ρ122、 PFET11 > PFET12 ^ PFET21 ^ Pfftoo 21和PFET22,即是複數個電晶體， 沿著該間極長度方向和跨越节間朽具择士 文4閘極長度方向之閘極寬度方 向以矩陣形狀排列。 圖3 2係為根據本發明之第每 步篮⑤靶例之半導體積體電 路裝置之第四佈局範例之平面拎 一 祀扪灸十面私視圖。圖33係為顯示該第 二層金屬膜已經從圖32所顯示之平面檢視圖中移除之狀態 之平面檢視圖。該第四佈局範例和該第三佈局範例之間之 差異如上所描述。在圖32和33中，圖2〇和21中之相同元件 由相同參考號碼所μ。這些㈣之描述在此省略。 圖34係為顯示該第四佈局範例之相等電路之相等電路 圖0 Θ所"、、員示田5亥第四佈局範例由該相等電路所顯示 時，在該電晶體Ν111和NFET11之間之共同源極擴散層 114/118連接至該接地線14〇_〇^;〇。該電晶體川21之源極擴 散層114經由一鎔絲F12連接至該接地線i4〇_gnd。該電晶 體NFET21之源極擴散層118經由一鎔絲们2連接至接地線 140-GND。在該等電晶體刪丁丨i和刪丁2〗之間之共同汲極 擴散層118連接至該電晶體N2或p2輸出之一訊號所傳送至 之線128-N。在該等電晶體Nlu# N121之間之共同汲極擴 散層114連接至要連接至一墊之該線〗4〇_pAD。 在該電晶體N112和NFET12之間之共同源極擴散層
O:\89\89782.DOC -36- 1246179 114/118經由鎔絲F12連接至該磨線l4(^GND。該電晶體 NFET22之源極擴散層us經由該鎔絲F32連接至該接地線 1 40-GND。該電晶體NFET22之源極擴散層i丨8經由該鎔絲 F32連接至該接地線140_(^〇。在該等電晶體nfeti2* NFET22之間之共同汲極擴散層丨丨8經由一嫁絲1連接至 該線128-N。在該等電晶體N112和N122之間之共同汲極擴 散層114經由一鎔絲F11連接至該線Μ〇·ρΑΓ)。 對於該等電晶體P111、P12l、pil2、、pFETu、 PFET12 PFET21和PFET22之連接，假如該接地線14〇gnd 被重讀為該電源線140_vcc，而該線128_n -p時，係為實質上足夠的。這些電晶體之描述參:= 圖式而在此省略。 圖35係為顯示該等鎔絲1711、1712、1721、卩22、^^1、卩32、 F41和F42之連接/未連接和保護能力以及電流驅動能力之 狀態之間之關係之檢視圖。該保護能力和電流驅動能力由 該閘極寬度（通道寬度）WG之尺寸所指示。 在該範例中，64種組合可獲得為該保護能力和電流驅動 能力，組合(82=64)。在圖35中，僅顯示基本16種組合。 α亥靶例所達成之優點係為與該第三佈局範例比較起來， 該保護能力可更細緻地調整。例如，雖'然在該第三佈局範 例中。亥保焱此力之調整之最小單位設定至”WG”，但是在 該第四佈局範例中，調整之最小單位減少至，，獨2,，。參考 圖3 5中之料F4丨和F42之行和保護能力之触了之行。卿丁 之保護能力可根據連接(°)，未連接⑴之-種組合，在
O:\89\897S2.DOC -37- 1246179 2WG、之四個步驟中調整。 在該範例中，雖然每電晶體川或^或電晶體nfe丁或 PFET 2 &定在該閘極寬度方向而"2"設定在閘極長度方 向，即是，雖然定義％χ2列之㈣，但是行之數目和列之 數目並不限制於” 2”。例如，在”4”較在該閘極寬度方向之 f月況下3周整之取小單位設定至"WG/4”，使得增強該調整 精確度。在f試增強該調整精確度之情況下，可以增加沿 著該閘極寬度方向排列之電晶體數目。進—步地，在”” 定在該閘極長度方向之情況下，該最大保護能力設定至 "4WG"，使得擴展該可調整的範圍。在嘗試擴展該可調整 範圍之情況下’可以增加沿著該閘極長度方向排列之電晶 體數目。這些設定可如所需要的結合。 共同於該第三和第四佈局範例之事情係為保護能力之調 整和電流驅動能力之調整可同時達成，或者，可達成僅保 護能力之調整和僅電流驅動能力之調整。 現在，使彳于该等電晶體電氣地未連接/連接之一些範例將 在此彳田述。在5亥描述中，雖然顯示使得該電晶體電 氣地未連接之一範例，即是，使得該鎔絲F3丨未連接/連接， 但是該等下面範例可應用於該等鎔絲F1丨、Fi2、F2b Η]、 F31 、 F32 、 F41和F42 。 (第一範例） 圖36係為顯示未連接之一第一範例之平面檢視圖。 在圖36所顯示之範例中，圖24所顯示之第一範例應用至 根據该第四具體實施例之該裝置。在圖36中，圖24中之相
O:\89\89782.DOC -38- 1246179 同元件由相同號碼所指定。這些元件之描述在此省略。 (弟二範例） 圖36係為顯是未連接之一第二範例之平面檢視圖。 在圖36所顯示之範例中，圖25所顯示之第二範例應用至 根據該第四具體實施例之該裝置。在圖37中，圖Μ中之相 同元件由相同參考號碼所指示。 (第三範例） 圖38係為顯示未連接之一第三範例之平面檢視圖。 在圖酬顯示之範例中，圖26所顯示之第三範例應用至 根據該第四具體實施例之該裝置。在圖辦，圖％中之相 同元件由相同參考號碼所指示。這些元件之描述在此省略。 (第四範例） 圖3 9係為顯不未連接之一第四誌γ丨4 丁 弟四靶例之平面檢視圖。 在圖3 9所顯不之範例中 岡。7 乾例中ffi27所顯示之第一範例應用至 根據該第四具體實施例之該裝置。在圖39中，圖η中之相 同元件由相同參考號碼所指示。這些元件之描述在此省略。 (第五範例） 圖40係為顯示未連接之一第 _ 弟五靶例之平面檢視圖。圖41 係為顯示連接之一範例之平面檢視圖。 在圖4 0和圖4 1所顯示之筋柄駐一 "卜 摩巳例顯不，圖28和圖29所顯示之 第四範例應用至根據該第四呈濟 ”體貝施例之該裝置。在圖40 和41中，圖28和圖29中之相回；从丄 相同7°件由相同參考號碼所指 不。這些元件之描述在此省略。 在該第三和第四佈局範例中， 凋整该閘極寬度WG。調整
O:\89\89782.DOC -39- 1246179 該閘極寬度之方法並不限制於上面所指定的。可以調整該 閘”長度。除了該閘極寬度WG之外，可以調整該閘極長度。 提供之線層之數目並不限制於在該第一至第四佈局範例 所採納的這些。 (測試範例） 接著，解釋複製圖1A、1B、2八和26所顯示之未預期情況 之電子卡之測試範例。 圖42A係為顯示電子卡和/或晶片充電之一充電測試之一 範例之透視檢視圖。 如圖42A所顯示，一導電板12在一絕緣器u上放置而該電 子卡1在該導電板12上放置。該導電板12接地。一電源13 、、$由繼電器15連接至一緊密器14以充電該緊密器14。該 電源13供應幾+k伏特之電壓，例如15 kv。該緊密器“具 有幾百pF之電容，例如1〇〇 pF。在充電完成之後，該緊密 器14經由該繼電器15連接至一電阻器16之一端。該電阻器 16具有幾k歐姆之電阻，例如，15]^歐姆而其本身之另一端 連接至一針17。該針17設置接近該電子卡丨。當該針17和該 電子卡1之間之距離變成某一距離時，一大氣放電在該針i 7 和該電子卡1中發生以充電在該卡中之電子卡丨和/或該晶 片。因此’複製圖1A和1B所顯示之未預期情況。 圖42B係為顯示該電子卡和/或晶片放電之放電測試之透 視檢視圖。 如圖42B所顯示，例如，在圖42A之測試中充電之電子卡 1在该絕緣裔11上放置。在此時，該接地針丨7設置接近於該 O:\89\89782.DOC -40- 1246179 電子卡1。當該針1 7和該電子卡丨之間之距離變成一某距離 日寸，一大氣放電在该針1 7和該電子卡1中發生以放電在該卡 中之電子卡1和/或該晶片。因此，複製圖2八和2；6所顯示之 一未預期情況。 在現在之充電測試範例和放電測試範例中，顯示針丨了設 置接近该電子卡1之範例。然而，該等測試不僅為了該電子 卡1之該外部端點3並且也為了該側邊表面、前表面和後表 面而產生，如圖42A和42B中之虛線之圓圈所顯示。此是因 為不可旎預測大氣放電在市場上發生之電子卡丨之位置。 在每個上面之測試中，包括根據該第一至第四具體實施 例之半導體龍電路裝置之電子卡i不被破壞而正確地運 作0 因此，根據該第-至第四具體實施例之該半導體積體電 路裝置和包括該半導體積體電路裝置之該電子卡具有一優 點.即使當該積體電路未連接至接地節點或電源時，可保 護該積體電路免於毀滅。 (應用範例1) 牡當然’根據該第—至第四具體實施例之半導體積體電路 衣置可加人至—電子產品中。’然而’特別較佳加入該半導 體積體電路裝置至—電子卡。-般來說，個人攜帶電子卡。 所以’該電子卡滿㈣上述未預期狀況之可能性係為強的。 提供一記憶卡為該電子卡之-範例。該記憶卡具有一非 半導體記憶體裝置為一主記憶體區段。作為該非揮 i ¥體記憶體裝置之—範例，有—NAND型式快閃記憶體
O:\89\89782.DOC -41 - 1246179 和AND型式快閃記憶體。在該等第一至第四具體實施例中 所解^之輪出電路可使用為該NAND型式快閃記憶體和 AND型式快閃記憶體之輸出電路。該型式快閃記情 體之一範例在圖43A和43β中顯示。 〜 圖43Α係為顯示一 NAND型式EEpR〇M之一範例之方塊 圖而圖43B係為顯示一 NAND型式EEpR〇M之記憶體單元陣 列之一範例之電路圖。 、在等第至第四具體實施例中解釋之輸出電路可使用 為例如連接至圖43 A所顯示之I/O針腳（I/O 1至1/08)之一輸出 電路。 在些圮憶卡中，不僅一非揮發性半導體記憶體裝置使 用為主5己憶體區段而也包括控制該非揮發性半導體記伊 體裝置之-記憶體控制器。在該等第一至第四具體實“ 中解釋之輸出電路可以使用為連接至該記 針腳之-輸出電路。 現在’ 一記憶卡之特定範例將在此描述。 (記憶卡之第一範例） 0 44係為榀述該記憶卡之一第一範例之方塊圖。 如圖44所顯不，根據該第一範例之該記憶卡僅具有一非 揮發性半導體記憶體裝置则。該非揮發性半導體記憶體裝 置之一墊PAD連接至一卡端點302。具有在該等第一至第四 具體實施例中所描述之保護功能之一輸出電路3〇4連接至 連接該非揮發性半導體記憶體裝置300之卡端點3〇2之 PAD 〇 ” O:\S9\89782.DOC -42- 1246179 (記憶卡之第二範例） 圖45係為描述該記憶卡之一第二範例之方塊圖。 如圖45所顯示，根據該第二範例之記憶卡具有一非揮發 性半導體記憶體裝置3〇〇和一控制器306。該非揮發性半導 體記憶體裝置300之一墊PAD連接至該控制器3〇6之一 pad。例如，該控制器306之另一墊pAD連接至連接該控制 器306之一卡端點3〇2之Pad。 (記憶卡之第三範例） 圖46係為描述該記憶卡之一第三範例之方塊圖。 如圖46所顯示，根據該第三範例之記憶卡具有一非揮發 性半導體記憶體裝置300和一控制器3〇6如在第二範例中。 该第二範例與第二範例不同在於具有保護功能之一輸出電 路304連接至也連接該非揮發性半導體記憶體裝置3〇〇之控 制器306之PAD。該非揮發性半導體記憶體裝置3〇〇和控制 器306連接至在一電路板3〇8上之線，且提供為一系統。該 電路板308之線包括，例如，一電源線vcc和一接地線 而該非揮發性半導體記憶體裝置3〇〇和控制器3〇6經由該電 源線VCC和該接地線〇1^1)彼此電氣地連接。假如一大氣放 電在卡端點302發生時，一大電流流入該控制器3〇6之^出 電路304。該大電流流入一半導體基板或一井，因此有可能 這樣之大電流經由該電源線vcc或接地線GND到達該非揮 發性半導體記憶體裝置300之該半導體基板或井。考慮一未 預期狀況，如在該第三範例，較好在該非揮發性半導體記 憶體裝置，甚至在該非揮發性半導體記憶體裝置3⑽未
O:\S9\89782.DOC -43 - 1246179 直接連接至該卡端點302之系統中提供具有一保護功能之 輸出電路。 在該等第二和第三範例中，雖然顯示該控制器306,但是 該控制器鳩可Μ電线連接至㈣揮發性半導體記憶 體裝置300至一電子產品之介面電路所替換。此外，全部系 統可以在一半導體積體電路裝置晶片中整合。 (記憶卡之第四範例） 在該記憶卡之該等第-至第三範例中，該記憶卡系統地 分類。在該下面範例中，該記憶卡結構地分類。 圖47係為顯不该冗憶卡之一第四範例之分解剖面檢視 圖。 如圖47所顯示，根據該第四範例之記憶卡提供為一範 例，其中一非揮發性半導體記憶體封裝或非揮發性半導體 記憶體模組封裝314直接地在一卡基底31〇上所提供之一封 裝裝載洞3丨2之底部上黏貼。一半導體積體電路裝置晶片 316在該封裝314中坐落。該晶片316提供為在該等第一至第 二範例中所描述之非揮發性半導體記憶體裝置300或在該 等第二至第三範例中所描述之控制器。即是，該晶片316 提供為在該等第一至第四具體實施例中所描述之半導體積 體電路裝置。 $ 根據該等第一至第四具體實施例之半導體積體電路裝置 可使用為一電子卡，具有該封裝314直接地在該裝载洞312 之底部上黏貼之結構。 (記憶體卡之第五範例）
O:\89\89782.DOC -44 - 1246179 圖48係為顯示該記憶卡 圖。 弟五靶例之分解剖面檢視 如圖48所顯示，根據該第五 例，其十在該封裝314之方，息 丨。卞徒1、為一靶 八318上翔目± 週邊形成之一邊緣320在一黏著部 刀士貼，該黏附部分在一卡基底310中提供之一封壯 裝載洞312之週邊以階梯形狀形成。在該封裝川中之= 片3邮供為在該等第—至第四具體 導體積體電路裝置。 丫仏逃。亥+ 可m弟：至弟四具體實施例之半導體積體電路裝置 〇 ’、°仏卡’具有該封裝314之邊緣32G在該裝載洞 3此週邊形成之㈣部分318上黏狀結構。 載门 (記憶卡之第六範例） 圖49係為顯示該記憶卡之-第六範例之分解剖面檢視 圖。 如圖49所顯示，根據該第六範例之記憶卡提供為一範 例其中-封裝314連接至一電路板3〇8，該電路板黏著 至一卡基底310而該電路板3〇8藉由使用_黏合線切電氣 地連接至在該卡基底31〇上所提供之一卡端點3〇2。進一步 地，一覆蓋324黏著至該卡基底310以將該封裝314與外部遮 蔽。在該封裝314中之一晶片316提供為在該等第一至第四 具體貫施例中所描述之該半導體積體電路裝置。 在該等第一至第四具體實施例中所描述之半導體積體電 路裝置可使用於一記憶卡，具有該封裝314與外部遮蔽:: 構。 、。
O:\89\89782.DOC -45- 1246179 (應用範例2) "在應用祀例2中，解釋利用根據本發明之具體實施例之 電子卡之一應用之一些範例。 :50:為顯示利用根據本發明之一具體實施例之一π卡 ' 觜之範例的透視檢視圖。在圖5 〇中，顯示作為 電子裝備之-範例，-可攜式電子裝備，例如，一數位 評〜、…、像機、。根據該具體實施例之該卡例如係為一記憶 卡，且使用為例如該數位靜態照相機之紀錄媒體。 如圖50所顯示卡插槽72和連接至該卡插槽72之電路 妾又至數位靜悲照像機7 i之一情況中。為了簡單而在 圖5〇名略該電路板。—記憶卡7G在該數位靜態照像機71之 卡插槽72上可移動式地裝載。當在該卡插槽72上裝載時， 該記憶卡70電氣地連接至在該電路板上之—電子電路。 圖51係為顯示該數位靜態照像機之一基本系統之方塊 圖。 從一實驗對象來之光由鏡頭7 3所傳達而輸入至一影像拾 取裝置74。❹，該影像拾取裝置74照才目電氣地轉換輸入 光且輸出一類比訊號。該影像拾取裝置74之一範例係為一 CMOS影像感測器。該類比訊號由一類比放大器(舰)所放 大且之後藉由一類比至數位轉換器（A / D)轉換至一數位訊 唬。忒數位訊號輸入至一照相機訊號處理電路75，之後例 如遭受自料露控制處理（AE)、自動白平衡控制處理（A·) 以及色彩分離處理。在此之後，轉換至一亮度訊號和色差 訊號。
O:\89\89782.DOC -46- 1246179 當監控一影像時，該從照相機訊號處理電路75輪出之— 訊號輸入至-視訊訊號處理電路76且轉換至一視訊訊號。 做^亥視5fl 號之—系統，例如，有NTSC(國家電視 委員會）系統。該視訊訊號經由一顯示訊號處理電路77輪史 至在該數位靜態照相機71上裝载之顯示區段Μ。該顯: 之fc例係為—液晶監視器。進一步地，該視訊訊: 經由-視訊驅動器79輪出至一視訊輸出端點8〇。藉： 位靜態照相機71之❹所拍攝之影像可以經由-視訊“ '而點8〇輸出至一影像顯示裝置，例如電視或個人電腦之顯 不器。因此，可能在愉快地觀看除了該顯示區段78之螢幕 上㈣示之該所拍攝之影像。該影像時取裝置74'類比放 ()颂比至數位轉換器（A/D)和照相機訊號處理電 路75由一微電腦81所控制。 /當捕捉-影像時’―操作紐，例如，按下一快⑽。之 後’该微電腦81控制一記憶體控制器，以導致從該照相機 2處理單電路75輸出之一訊號被寫入至—視訊記憶體84 : 卜〜像冑人至S亥視訊記憶體84之訊框影像藉由一 壓縮/擴張處理電路85根據現在壓縮格式而壓縮。之後，該 堅、但〜像I由—卡介面86在該卡插槽上裝載之記憶卡7〇 上紀錄。 婉田複衣紀錄之影像時’在該記憶卡7G上紀錄之一影像 — 卡；1面86靖出，由该壓縮/擴展處理電路85所擴展且 寫入至該心記憶體84。因此該寫人之影像輸人至該視訊 訊號處理電路76且以如該影線被監控之情況下一樣的方
O:\89\89782.DOC -47- 1246179 式，在該顯示區段78或影像顯示裝置上顯示。 ，在基本系統之範例中，顯示—㈣，其中該卡插槽 衫像拾取4置74、類比放大器（AMP.)、類比至數位轉換器 (_)’、、'相機δΚ唬處理電路75、視訊訊號處理電路76、顯 不讯號處理電路77、視訊驅動器79、微電腦81、記憶體控 制器83、視訊記憶體84、壓縮/擴展處理電路85以及卡介: 6在電路板89上裝載。不需要在該電路板89上裝載兮卡 插槽72且可能經由—連接輯線等等連接該卡插槽至該電 路板89。進—步地，在該範例中，—電源電路87在該電路 =9上裝載。該電源電路87從—外部電源或電池接收電源 电壓且產生在該數位靜態照相機71之内部部分中使用之内 部電壓。言亥電源電路87之一範例係為dc_dc轉換器。供應 相部電源電屢至每個電路為操作電源電壓且額外地供應 為一探針88和顯示器區段78之電源電壓。 因此，根據本發明之具體實施例之1C卡可利用為該可攜 式電子裝備例如數位靜態照相機。 根據本發明之具體實施例之該1C卡可利用為該數位靜態 照相機。進一步地，如圖52A至52F和圖53A至53F所顯示^ 例如，可使用於一視訊照相機（圖52A)、電視圖52B)、聲 音/視覺裝備（圖52C)、聲音裝備（圖52D)、遊戲裝備（圖 52E)、電子音樂樂器（圖52F)、可攜式電話（圖53a)'個人電 腦（圖53B)、個人數位助理（PDA，圖53C)、聲音紀錄器（圖 5 3D)、PC卡（圖53E)、電子書終端機（圖53F)等等。 進一步地，例如，該電子卡丨可粗略地分成具有一外部端
O:\89\89782.DOC -48 - 1246179 2 3之接觸型式電子卡和沒有外部端點3之非接觸型 子卡。根據該等第一至第且體實 "電 路衣置可加入該接觸型式電子卡和非接觸型式電子 :=:ΐ該情況下，可以預測該大氣放電係為傾向於在 4接觸型式電子卡中發 ^ % Χ 。 b疋因為一導體之外部 二在该接觸型式電子卡中之卡表面暴露。如"測試範例” :、二斤解釋，不可能完全地預測該大氣放電在市場發生 =子置。然而’有強烈的可能性，該大氣放電對 二體之外部端點3要比對一般是絕緣體之卡外部殼更容易 i該外部端點3連接至該晶片2之輸出端點PAD。所以， H大^放電相關於該外部端點3發生時，—預期情況如在 :體κ施例”之項目中所解釋的發生。結果，上述具體實 施例之優點可在該接觸型式電子卡中有效地達成。、 =一步地’在接觸型式電子卡中之大氣放電發生的可能 十山將取決於外部端點3之面積與卡尺寸之比例。假如該外部 ^點3之面積佔據該卡尺寸w時，該導體之—大部分從該 表面暴露而該大氣放電發生之可純變得強烈。例如， 在一些電子卡1中’該外部端點3之面積與該卡尺寸比例超 過25%(例如，參考圖42八和42β之透視檢視圖卜因此，在 ^電子卡1中’其中該外部端點3之面積與該卡尺寸之比例 超k 25% ’在4等上面具體實施例之優點可更有效地達成。 片當然’才艮據該等第-至第四具體實施例之半導體積體電 路裝置之應用並不限制於接觸型式接觸卡和外部端點仏 面積與卡尺寸之比例超過25%之一接觸型式電子卡。進一
O:\89\89782.DOC -49- 1246179 步地，該半導體積體電路裳置也可使用於一非接觸型式電 子卡和該外部端點3之面積與該卡尺寸之比例相等或小於 25%之一接觸型式雷子+。卜曰 疋口為不能宣稱沒有未預期 情況在該上述卡中發生。所以，即使當根據該等第—至第 四具體實施例之半導體積體電路裝置應用至-非接觸型式 電子卡和該外部端點3之面積與該卡尺寸之比例相等或小 於2 5 %之一接觸型$雷；本 受碉尘式电子卡蚪，在上述具體實施例中之優 點可以達成。 如上所述，本發明參考該等第―至第四具體實施例而解 釋’但是本發明並不限制至該等具體實施例。當具體實現 本《明日守’本發明可以多樣地修改’而不須背離技 本身。 X等上述具體只苑例可以獨立地實施，但是當然可能適 當地結合且實施該結合之具體實施例。 夕每個該等上述之具體實施例包括許多階段之發明而該許 夕又之發明可藉由適當地結合在每個該等具體實施例中 揭示之複數個組成物而擷取出。 j面所解釋，根據本發明之該等具體實施例，可能提 2該半導體積體電路裝置和使用該半導體積體電路裝置之 ^ 可在ϋ亥和體電路未連接至接地節點或電源之狀態 中，保護該積體電路免於毀滅。 、額外優點和修改將容易地發生至熟悉此技藝的人士。所 以在其廣泛觀點之本發明不限制於在此顯示和描述之特 疋、、、田即和代表具體實施例。目此，許多修改可以不需背離
O:\S9\89782.DOC -50- ^246179 如該增附申請專利範圍和其相 範圍而產生。 、般發明觀念之精神戒 f圓式簡單說明】 圖〗A和⑺係為顯示一未預 圖2#2B係為顯示—未預二之-範，的檢視圖丨 圖3A係為顯示在一 二之另-範例的檢視圖’’
Μ, /、—輸出端點接觸時，電流I 々时間t之間之關係圖； 圖3B係為顯示當一大氣放 間t之間之關係圖； 《生之十月況下，電鮮和時 圖4A和4B係為顯示根# 積體電路裝置之電路圖；务明之-參照範例之半導體 路:/、為』不根據本發明之一參考範例之半導體積體電 路I置之電路圖； 圖5B係為概要地顯+ ”、、/、圖5A之半導體積體電路裝置之剖 面檢視圖； 圖6A係為顯示根據本發明之_第_具體實施例之半導體 積體電路裝置之電路圖； 圖係為顯不圖6A之半導體積體電路裝置之平面圖案 之一範例之平面檢視圖； 、，圖矛7B係為顯示根據本發明之該第一具體實施例之 半導體積體電路裝置之保護操作之—範例之圖和檢視圖·， 、，圖8 A和SB係為顯不根據本發明之該第一具體實施例之 半導體積體電路裝置之保護操範狀圖和檢視
O:\89\89782.DOC -51 - 1246179 圖9係為顯示根據本發明之一第二具體實施例之一半 體積體電路裝置之電路圖； 圖1 〇係為顯示根據本發明之—第三具體實施例之— 體積體電路裝置之電路圖； 圖11係為顯示根據本發明U四具體實施例之一半導 體積體裝置之ϋ局範例之平面檢視圖； 圖12係為圖11中沿著線12-12所採取之剖面檢視圖； 圖13係為圖11中沿著線13 -13所採取之剖面檢視圖； 膜圖14:為顯示一狀態之平面檢視圖，其中一第一層金屬 '彳第—層金屬臈從圖11所顯示之平面檢視圖移除； 圖15係為顯示一狀態之平面檢視圖，其中該第二層金屬 奴從圖12所顯示之平面檢視圖中移除； θ 16係為顯示根據本發明之該第四具 積體電路裝置之—第二佈局範例； 圖17係為圖16中沿著線叫7所採取之剖面檢視圖； 圖1 8係為顯牙 ju At U不—狀恶之平面檢視圖，其中該第一層金屬 膜和该弟二層全屬替 除； 至屬膑已經從圖16所顯示之平面檢視圖中移 _為顯示—狀態之平面檢視圖，其中該第 膜已經從圖16新^ 斤”、、員不之平面檢視圖中移除· 積= = :::之該第四具體實施例之半導體 ^ 乂 弟二層耗例之平面檢視圖； 圖2 1係為顯示_ 能 、 膜已經從圖20所顯二 圖，其中該第二層金屬 斤,、、、員不之平面檢視圖中移除；
O:\89\89782.DOC -52- 1246179 圖22係為兹· 货— 圖； 頜不一弟二佈局範例之相等電路之一相等電略 圖23係為顯示一鎔辞遠 一保谯^ 知、，糸連接/未連接狀態之間之關係以及 …又靶力和電流驅動能力之檢視圖，· 圖25係2不未連接之一第—範例之平面檢視圖； B26係Γ不未連接之一第二範例之平面檢視圖； =::示未連接之一第三範例之平面檢視圖; _: 連接之一第四範例之平面檢視圖，· 圖28係為顯示 圖29俜為強 要之第五乾例之平面檢視圖； :、為病示連接之-範例之平面檢視圖； 圖3 0係為顯示根據本發明 積體電路裝置之第一你^ 弟四具體貫施例之半導體 *弟二佈局齡J之基本佈局之檢視圖； '糸’、'、、顯示根據本發明之該第四 積體電路裝詈夕楚士 p 一 /、篮貝她例之丰導體 圖32M 之基本佈局之檢視圖； 圖係為顯示根據本發明之嗲篦π目触— 積體電路裝置之第⑽r 貫施例之半導體 局乾例之基本層之平面檢視圖. 圖Μ係為顯示—狀態之平面檢視圖，二 膜已經從圖32所顯示之平面檢視圖中移除U弟一層金屬 圖晴為顯示該第四佈局範例之相等電路之相等電路 圖35係為顯示在一嫁絲連接/未連接 係；以及俾7 _£不+ <^關 及保〜此力和電流驅動能力之檢視圖； 圖36係為顯示未連接之—第一範例之平面檢視圖； 圖37係為顯示未連接之—第二範例之平面檢視圖；
O:\89\89782.DOC -53 · 1246179 圖3 8心為顯示未連接之一第三範例之平面檢視圖； Θ 3 9係為顯示未連接之一第四範例之平面檢視圖； 圖40係為顯示未連接之一第五範例之平面檢視圖； 圖41係為顯示連接之一範例之平面檢視圖； 囷2 A係為頒示一充電測試之一範例之透視檢視圖； 圖42B係為顯示一放電測試之一範例之透視檢視圖； 圖43 A係為描述一 NAND型式EEPR〇M之範例之方塊圖； 圖43B係為顯示NAND型式EEPR〇M之一記憶體單元陣列 之範例之電路圖； 圖44係為描述一記憶卡之一第一範例之方塊圖； 圖45係為描述一記憶卡之一第二範例之方塊圖； 圖46係為描述一記憶卡之一第三範例之方塊圖； 圖仏為顯不一記憶卡之一第四範例之分解剖面檢視 圖； 圖48係為顯不-記憶卡之-第五範例之分解剖面檢視 圖； 圖4 9係為顯示一記情卡之一镇丄# / , 、 丁 。己U卞之弟/、乾例之分解剖面檢視 圖； 圖5〇係為顯示利用根據本發明之_具體實施例之^卡之 電子裝備範例之透視檢視圖； 圖51係為顯示一數位靜態照相機之基本系統之方塊圖； 圖52 A至52F係為顯示利用根據本| A 口 _ , 4 Α明之具體實施例之 1C卡之電子裝備其他範例之檢視圖·，及 圖53 A至53F係為顯示利用根據本發 〜明之具體實施例之 O:\89\89782.DOC -54- 1246179 ic卡之電子裝備其他範例之檢視圖。 【圖式代表符號說明】 1 電子卡 2、316 晶片 3 外部端點 11 絕緣體 12 導電板 13 電源 14 緊密器 15 繼電器 16 電阻器 17 針 21 輸出緩衝器 22 驅動電路 70 記憶卡 71 數位靜態照相機 72 卡插槽 73 鏡頭 74 影像拾取裝置 75 照相機訊號處理電路 76 視訊訊號處理電路 77 顯示訊號處理電路 78 顯示區段 79 視訊驅動器 O:\S9\89782.DOC -55- 1246179 80 視訊輪出端點 81 微電腦 100 p -型式>5夕基板 102 N-型式井 104 元件隔離區域 106 、 108 、 110 、 112 主動區域 110 主動層 114 N_型式源極/汲極擴散層 116 、 118 、 120 源極/汲極擴散層 122 閘極絕緣膜 124 124-N1、124-PI、124-NFET、 閘極層 124-PFET 閘極電極 126 第—層内層絕緣膜 128 128_P、128-N、128-N1、 第一層金屬膜 140-GND、140-VCC、140-PAD、線 130、132、134、136、142、146 150 、 154 、插頭 138 第二層内層絕緣膜 140 弟二層金屬膜 140-VCC’ 局部接地線 156 墊區域 158 鈍化膜 O:\89\89782.DOC -56- 1246179 160 鑽洞 300 非揮發性半導體記憶體 裝置 302 卡端點 304 輸出電路 306 控制器 308 、 89 電路板 310 卡基底 312 封裝裝載洞 314 非揮發性半導體記憶體 模組封裝 318 黏著部分 320 邊緣 322 黏合墊 F1 卜 F12、F2 卜 F22、F3 卜 F3 2 F41 、 F42 銘:絲 O:\89\89782.DOC 57-

Claims (1)

  1. 1246条淑i3358〇號專利申請案 中文申請專利範圍替換本(94年5月） 拾、申請專利範園： 1 · 一種半導體積體電路裝置，包括·· 一第一導電型式之半導體區域； 一第一絕緣閘極場效電晶體，其在該第一導電型式之 半導體區域上形成，且且有一第-莫帝 -^ 弟一 v甩型式之源極/汲極 區域連接至一輸出端點；以及 、σ亥第一型式之一半導體區域相鄰於該第一導電受 式之該半導體區域上之源極/汲極區域而形成，且連接至 該第一絕緣閘.極場效電晶體之閘極。 2·如申請專利範圍第1 2項之裝置，尚包括：-第二絕緣閘極 場效電晶體，其在該第一導電型式之該半導體區域上形 成，且具有該第二導電型式之源極/沒極區域連接至該第 -絕緣閘極場效電晶體之閘極以驅動該第—絕緣閘極場 效電晶體，其中 μ該第一絕緣閘極場效電晶體之該源極/汲極區域至錢 弟一導電型式之半導體區域之距離短於該第一絕緣間極 :效電晶體該源極/沒極區域至該第二絕緣閘極場效電晶 體之该源極/沒極區域之距離。 3.如=請專利範圍第2項之裝置，其中該第一和第二絕緣間 桎场效電晶體組成一輸出電路而該輪出電路係為一非揮 發性半導體記憶體裝置之輸出電路。 89782-94053l.doc 1 =申料利範圍第3項之裝置，其中該非揮發性半導體記 2 十思體裝置係為NAND和AND型式之一。 3 5.如申請專利範圍第2項之裝置，其中該第一和第二絕緣問 1246179 I .. j 極％效電晶體组成-輸矿皆落4¾¾電路俜A 器之輪出電路。 1 -路係為-控制 6·如申請專利範圍第5項之穿詈，i# 憶體裝置係為N A N D和A仙型式之—二揮發性半導體記 7. 一種半導體積體電路裝置，包括·· 第一導電型式之一半導體區域； -第-絕緣問極場效電晶體，其在該第 半導體區域上形成，且具有一 孓大之 區^ 弟一¥电型式之源極/汲極 ^域連接至一輸出端點； -第二絕緣閘極場效電晶體，其在該第— 该半導體區域上形成，且呈有— ^^ , 〃、有4弟一導電型式之源極/汲 極&域連接至該第一絕緣 _ ^ 眾双电日日體之閘極以驅動 该弟一絕緣閘極場效電晶體；以及 二極體，其使用該第-導電型式之半導體區域為一陽 7陰極其巾之-，且具㈣陽極和陰㈣—個在該第一 導電型式气該半導體區域上形成， V从丑連接至该第一絕緣閘 極場效電晶體之閘極，其中 第一絕緣閘極場效電晶體之該源極/汲極區域至該陽 極和陰極之另—個之距㈣於該第1緣閘極場效電晶 體之該源極/;:及極區域至該篦-έ 、 χ主4弟一絶緣閘極場效電晶體之該 源極/沒極區域之距離。 8. 其中該第一和第二絕緣閘 而該輸出電路係為一非揮 電路。 如申請專利範圍第7項之裝置， 極場效電晶體組成一輸出電路 發性半導體記憶體裝置之輸出 89782-940531.doc -2- I24M79 8 1- 9.'如申請|利範圍第8項之 ^ ^ ^ $ 其中该该非揮發性半導體 5己fe體叙置係為NAND和AND型式之—。 10_如申請專利範圍第7項之裝置，1 ^ _ ，、Τ ^弟一和弟二絕緣閘 σ劳效电晶體組成一輪出電路 ^ τ ^格而遍輸出電路係為一控制 裔之輸出電路。 其中5亥非揮發性半導體 式之一。 η.如申凊專利範圍第1 〇項之裝置 5己’丨思體裝置係為NAND和AND型 12·—種半導體積體電路裝置，包括 一第一導電型式之一半導體區域； 一第一絕緣閘極場效電晶體，其在該第一導電型式之 半導體區域上形成，且具有一第-邕 、 ^ 罘一泠弘型式之源極/汲極 區域連接至一輸出端點； 一第二絕緣閘極場效電晶體，其在該第一導電型式之 該半導體區域上形成，且具有該第二導電型式之源極/沒 極區域連接至該第一絕緣閘極場效電晶體之閘極以驅動 该弟一絕轉閘極場效電晶體；以及 一第三絕緣閘極場效電晶體，其在該第一導電型式之 半導體區域上形成，且具有一源極/汲極區域連接至本身 之閘極和一源極/汲極區域連接至該第一絕緣閘極場效電 晶體之閘極，其中 该第一絕緣閘極場效電晶體之該源極/及極區域至連 接至3亥弟一、纟巴緣閘極場效電晶體之閘極之該第二絕緣場 效電晶體之該源極/沒極區域之距離短於該第一絕緣間極 場效電晶體之該源極/汲極區域至該第二絕緣閘極場效電 89782-940531.doc 1246179 9Λ: 5,, aa 之该源極/汲極區域之距離。 如申請專利範圍第12項之裝置，其 間極場效電晶體組成一輸出電而'二二"'和第二絕轉 揮發性半導體記憶體裝置之輪出電路。 ’、‘、、、卜 14. 如_請專利範圍第13項之裝置，其中該 體記憶體裝置係為NAND和AND型式之=#發性半導 15. 如申請專利範圍第12項之裝置，A 閘極場效電晶體組成-輸出電路而评和弟二絕緣 制器之輸出電路。 亥輪出電路係為-控 16. 如申請專利範圍第15項之裝置， 置具中該非揮發性丰導髀 記憶體裝置係為NAND和AND型式之一。 ¥ ^ 17· —種半導體積體電路裝置，包括·· 一第一導電型式之一半導體區域； -第-絕緣閘極場效電晶體’其在該第一 半導體區域上形成，且且有 _ 、 區祕、^ 〃有弟—導電型式之源極/汲極 &域連接旱一輸出端點； 一第二絕緣閘極場效電晶體，其在該第一導電型式之.. 該半導體區域上形成，且具 " 啕※罘一冷電型式之源極/汲 極區域連接至該第_絕 ^ ^ 緣閘極场效電晶體之閘極以驅動 〜弟一絕緣閘極場效電晶體；以及 、雙極電晶體，其具有由該第一導電型式之半導體區 域所形成之基極，-射極/集極區域連接至該基極和一射 極/集極區域連接$今女# 要至4弟一絕緣閘極場效電晶體之閘極， 其中 S9782-940531.doc 1246179 Bj :3 1::丨 .........................货第一絕緣閘極場效電晶體之該源極/沒極區域至連 接至該第-絕緣閘極場效電晶體之閘極之該雙極電晶體 之射極/集極區域之距離短於該第—絕緣間極場效電晶體 之該源極/汲極區域至該第二絕緣閘極場效電晶體之該源 極/汲極區域之距離。 18·如申請專利範圍第17項之裝 衣置，其中該第一和第二絕緣 閘極場效電晶體組成一輸出電路而該輸出電路係為一非 揮發性半導體記憶體裝置之-輪出電路。 19.如申請專利範圍第18項之裝置，其中該非揮發性半導體 吕己憶體裝置係為NAND和AND型式之一。 20·如申請專利範圍第17項 衣置其中該第一和第-释綾 閘極場效電晶體組成一輸出電路弟一、、巴緣 _ 印宅路而该輸出電路係為一控 制器之輸出電路。 21·如申請專利範圍第2〇項之 又 /、中5亥非揮發性半導㈣ 22 記憶體裝置係為NANE^AND型式之一。 、 一種電子卡，包含： 卡底座； 半導體積體電路裝置，其設於該卡底座上，· 該半導體積體電路裝置包括： —第一導電型式之一半導體區域，· 第一絕緣閘極場效電晶體，其 夕少措1 /、仕成弟—導電型式 + V體區域上形成， 一 上· /、令 弟一導電型式夕、、店批：/ 沒極=域連接至-輸出端點；収 w之源極/ 該第二導電型式之一半導體區域相鄰於該第—導電 89782-940531.doc 1246179
    23. 型式之該半導體區域上 至该絕緣閘極場效電曰 一種電子卡，包含： 曰 卡底座； 之源極/汲極區域而形成 體之閘極。 且連接 半導體積體電路裝置， 兴' ό又於邊卞底座上. 該半導體積體電路裝置包括： ， 一導電型式之_半導體區域； 7第-絕緣閘極場效電晶體，其 之半導體區域上形成，且且有—第 式 ^ ± , /、 弟—涂電型式之源極7 及極£域連接至一輸出端點； —第二絕緣閘極場效電晶體，其在該第一導電型式 之該半導體區域上形成，且具有該第二導電型式之^ 極/;及極區域連接至該第_絕緣閘極場效電晶體之閉極 以驅動该第一絕緣閘極場效電晶體；以及 一極體，其使用該第一導電型式之半導體區域為一 陽極和陰極其中之一，且具有該陽極和陰極另一個在 該第一導電型式之該半導體區域上形成，且連接至該 第一絕緣閘極場效電晶體之閘極，其中 第一絕緣閘極場效電晶體之該源極/汲極區域至該陽 極和陰極之另一個之距離短於該第一絕緣閘極場效電 晶體之該源極/汲極區域至該第二絕緣閘極場效電晶體 之該源極/汲極區域之距離。 24· —種電子卡，包含： 卡底座； 89782-940531 .doc -6- mmm \：i j 半導體積體電路裝置，其設於該卡底座上； 該半導體積體電路裝置包括·· 一第一導電型式之一半導體區域； 一第一絕緣閘極場效電晶體，其在該第一導電型式 之半導體區域上形成，且具有-第二導電型式之源極/ 沒極區域連接至一輸出端點； 一弟二絕緣閘極場效電晶體，其在該第一導電型式 之該半導體區域上形成，且具有該第二導電型式之一 源極/汲極區域連接至該第一絕緣閘極場效電晶體之閘 極以驅動該第一絕緣閘極場效電晶體；以及 一第二絕緣閘極場效電晶體，其在該第一導電型式 之半體區域上形成，且具有一源極/汲極區域連接至 本身之閘極和一源極/汲極區域連接至該第一絕緣閘極 場效電晶體之閘極，其中 5亥第一絕緣閘極場效電晶體之該源極/汲極區域至連 接至該第一絕緣閘極場效電晶體之閘極之該第三絕緣 場效電晶體之該源極/汲極區域之距離短於該第一絕緣 問極場效電晶體之該源極/汲極區域至該第二絕緣問極 場效電晶體之該源極/汲極區域之距離。 25· —種電子卡，包含·· 卡底座； 半導體積體電路裝置，其設於該卡底座上； 該半導體積體電路裝置包括： 一第一導電型式之一半導體區域； 89782-940531.doc -7- 1246179
    汲極區域連接至一輸出端點； 弟一導電型式 電型式之源極/ 一第二絕緣閘極場效電晶體，其在該第
    極/汲極區域連接至該第_ 一導電型式 且具有5亥第二導電型式之源 絕緣閘極場效電晶體之閘極 以驅動該第一絕緣閘極場效電晶體；以及 雙極電晶體，其具有由該第一導電型式之半導體 區域所形成之基極，一射極/集極區域連接至該基極和 射極/集極區域連接至該第一絕緣閘極場效電晶體之 閘極，其中 該第一絕緣閘極場效電晶體之該源極/汲極區域至連 接至該第一絕緣閘極場效電晶體之閘極之該雙極電晶 體之射極/集極區域之距離短於該第一絕緣閘極場效電 晶體之該源極/汲極區域至該第二絕緣閘極場效電晶體 之該源择/汲極區域之距離。 89782-940531.doc
TW092133580A 2002-11-29 2003-11-28 Semiconductor integrated circuit device and electronic card using the same TWI246179B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002348935 2002-11-29

Publications (2)

Publication Number Publication Date
TW200428635A TW200428635A (en) 2004-12-16
TWI246179B true TWI246179B (en) 2005-12-21

Family

ID=32844058

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092133580A TWI246179B (en) 2002-11-29 2003-11-28 Semiconductor integrated circuit device and electronic card using the same

Country Status (4)

Country Link
US (3) US6952027B2 (zh)
KR (2) KR100616057B1 (zh)
CN (4) CN100442516C (zh)
TW (1) TWI246179B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015169A1 (fr) * 2001-08-07 2003-02-20 Renesas Technology Corp. Dispositif semi-conducteur et carte ci
TW583567B (en) * 2002-06-28 2004-04-11 Powerchip Semiconductor Corp Automatic intelligent system for performing yield rate improvement and multivariate analysis of production process parameters and method thereof
JP2006100436A (ja) * 2004-09-28 2006-04-13 Toshiba Corp 半導体装置
JP5147654B2 (ja) 2008-11-18 2013-02-20 パナソニック株式会社 半導体装置
US8735857B2 (en) 2010-12-22 2014-05-27 Easic Corporation Via-configurable high-performance logic block architecture
KR101715215B1 (ko) * 2016-04-29 2017-03-10 우연오 반도체 저장장치의 훼손장치

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783252B2 (ja) 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
JPS63288056A (ja) 1987-05-20 1988-11-25 Matsushita Electric Ind Co Ltd Ｉｃカ−ド
US4855620A (en) 1987-11-18 1989-08-08 Texas Instruments Incorporated Output buffer with improved ESD protection
JPH02137269A (ja) 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置
US5608594A (en) 1992-04-14 1997-03-04 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit with surge-protected output MISFET's
JP3025373B2 (ja) 1992-04-14 2000-03-27 沖電気工業株式会社 半導体集積回路
JP3246807B2 (ja) * 1993-07-07 2002-01-15 株式会社東芝 半導体集積回路装置
JPH08125034A (ja) * 1993-12-03 1996-05-17 Mitsubishi Electric Corp 半導体記憶装置
US5545909A (en) * 1994-10-19 1996-08-13 Siliconix Incorporated Electrostatic discharge protection device for integrated circuit
JP2546197B2 (ja) 1995-03-09 1996-10-23 三菱電機株式会社 半導体集積回路
US5615073A (en) * 1995-06-22 1997-03-25 National Semiconductor Corporation Electrostatic discharge protection apparatus
JP3386943B2 (ja) * 1995-10-30 2003-03-17 三菱電機株式会社 半導体装置
US5940258A (en) * 1996-02-29 1999-08-17 Texas Instruments Incorporated Semiconductor ESD protection circuit
JP2953416B2 (ja) * 1996-12-27 1999-09-27 日本電気株式会社 半導体装置
JP3861426B2 (ja) 1996-12-27 2006-12-20 セイコーエプソン株式会社 半導体装置の保護回路
US5849622A (en) * 1997-03-07 1998-12-15 Advanced Micro Devices, Inc. Method of forming a source implant at a contact masking step of a process flow
US5854504A (en) * 1997-04-01 1998-12-29 Maxim Integrated Products, Inc. Process tolerant NMOS transistor for electrostatic discharge protection
JP2959528B2 (ja) * 1997-06-09 1999-10-06 日本電気株式会社 保護回路
KR100337925B1 (ko) * 1997-06-28 2002-11-18 주식회사 하이닉스반도체 반도체 정전기 보호회로
JP3252790B2 (ja) * 1998-04-23 2002-02-04 日本電気株式会社 半導体集積回路
JP2000151304A (ja) * 1998-11-05 2000-05-30 Nec Corp 出力回路
JP4565700B2 (ja) * 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
TW441074B (en) * 2000-04-15 2001-06-16 United Microelectronics Corp Electrostatic discharge protection circuit structure for high voltage device
EP1376452B1 (en) * 2001-04-02 2007-04-25 Hitachi, Ltd. Multi media card and its manufacturing method
US6911694B2 (en) * 2001-06-27 2005-06-28 Ricoh Company, Ltd. Semiconductor device and method for fabricating such device
US6563175B2 (en) * 2001-09-24 2003-05-13 Texas Instruments Incorporated NMOS ESD protection device with thin silicide and methods for making same
JP4457209B2 (ja) * 2002-04-10 2010-04-28 セイコーインスツル株式会社 絶縁ゲート薄膜トランジスタとその制御方法
US6777757B2 (en) * 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6867103B1 (en) * 2002-05-24 2005-03-15 Taiwan Semiconductor Manufacturing Company Method of fabricating an ESD device on SOI
US6804095B2 (en) * 2002-06-05 2004-10-12 Texas Instruments Incorporated Drain-extended MOS ESD protection structure
US6639284B1 (en) * 2002-10-25 2003-10-28 Texas Instruments Incorporated Compensated-well electrostatic discharge protection structure
DE10350112A1 (de) * 2002-10-29 2004-06-17 NEC Compound Semiconductor Devices, Ltd., Kawasaki Fotovoltaisches Festkörperrelais

Also Published As

Publication number Publication date
US20050219781A1 (en) 2005-10-06
US7408226B2 (en) 2008-08-05
CN100442514C (zh) 2008-12-10
CN1870266A (zh) 2006-11-29
CN1540755A (zh) 2004-10-27
CN1870268A (zh) 2006-11-29
CN1287455C (zh) 2006-11-29
US7235829B2 (en) 2007-06-26
KR100616058B1 (ko) 2006-08-28
CN100442516C (zh) 2008-12-10
CN1870265A (zh) 2006-11-29
US6952027B2 (en) 2005-10-04
KR20050100581A (ko) 2005-10-19
KR20040047726A (ko) 2004-06-05
US20070228494A1 (en) 2007-10-04
KR100616057B1 (ko) 2006-08-28
US20040159892A1 (en) 2004-08-19
CN100442513C (zh) 2008-12-10
TW200428635A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
TW501264B (en) Semiconductor device
CN108702148B (zh) 面积高效且稳健的静电放电电路
US7098511B2 (en) ESD protection circuit
US20110122672A1 (en) Non-volatile semiconductor memory device
US9245887B2 (en) Method and layout of an integrated circuit
JP2005072057A (ja) 半導体集積回路装置
US6826026B2 (en) Output buffer and I/O protection circuit for CMOS technology
TWI246179B (en) Semiconductor integrated circuit device and electronic card using the same
US8928056B2 (en) Nonvolatile semiconductor memory device
TW445627B (en) Electrostatic discharge buffer apparatus
US20230378162A1 (en) Electrostatic discharge protection for integrated circuit during back end-of-line processing
US6466423B1 (en) Electrostatic discharge protection device for mixed voltage application
US6833568B2 (en) Geometry-controllable design blocks of MOS transistors for improved ESD protection
CN210926016U (zh) 一种高压静电防护器件和电路
US6757148B2 (en) Electro-static discharge protection device for integrated circuit inputs
US20240088014A1 (en) Decoupling capacitor architecture
JP4098708B2 (ja) 半導体集積回路装置及びそれを用いた電子カード
US8878296B1 (en) Electrostatic discharge protection circuitry
KR100652314B1 (ko) 정전기 보호 회로
KR100591125B1 (ko) 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터
US6781204B1 (en) Spreading the power dissipation in MOS transistors for improved ESD protection
TW423141B (en) ESD protection circuit suitable for mixed-voltage I/O circuit
TW582108B (en) Electrostatic discharge protection circuit and its design method
JP2001110914A (ja) 半導体集積回路および半導体集積回路の製造方法
JP2004311981A (ja) フラッシュセルを用いた静電気放電保護回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees