TWI244761B - Semiconductor device - Google Patents

Description

1244761 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置，尤其是關於提昇肖特基能 障二極體（Schottky barrier diode)的低VF低IR特性之半導 體裝置。 【先前技術】 第7圖係顯示習知肖特基能障二極體、〇3的剖面 圖。 第7圖（A)的肖特基能障二極體D2，係在n+型半導 體基板31上積層n一型半導體層32,並在周邊設置確保肖 特基能障二極體D2之施加逆向電壓時的耐壓之保護環 (guardring)34，且設置與半導體層32表面形成肖特基接 合的Mo(鉬）等之肖特基金屬層36。 在肖特基金屬層36上設置陽極電極37，而在基板31 背面設置陰極電極3 8。於施加順向電壓時流通電流，而於 施加逆向電壓時因肖特基能障而不能流通電流。 心成肖特基能障二極體D2的啟始電壓之順向電壓νρ 與施加逆向電壓時的漏電流IR，係由肖特基金屬層36與 半導體層32表面的肖特基接合所獲得的功函數差（w〇rk function difference)(以下稱之為0Bn)來決定。一般而言， 存在4 611愈高則^^變高，爪降低的相討（1^(^〇订)關係。 因此’亦有如第7圖（B)所示構造的肖特基能障二極 體D3為人所知。 肖特基能障二極體D3 ,係在n +型半導體基板上2 j 6 316195 1244761 積層η—型半導體芦 * y , , n ~型半導體層22的電阻率，若 為例如術系的裝置，則在1D.cm左右。 右 個P+型層/2進行擴散P+型雜質等，而設置複數 層：失止， 鄰接的p+型區域23之間隔係空乏 層曰夹止（pmchoff)的距離。 壓時：：沒為J確保肖特基能障二極體D3的施加逆向電 有 ' i，5又置了包圍所有的P+型區域23外圍之擴散 型雜質等的保護環24。配置在保護環Μ側的所有 觸。°°°知、23及半導體層22表面係與肖特基金屬層26接 M f特基金屬層26為例如M0 #，與半導體層22表面 望、’特基接合。在該肖特基金屬層26之上設置例如A1 二荨以作為陽極電極27，在n+型半導體基板21背面設置 陰極電極28。 。在此情況，由於肖特基金屬層26可視為擬似性p型 區域，所以肖特基金屬層26&ρ+型區域23可視作連續 的Ρ型區域。 ' 肖特基能障二極體D3於施加順向電壓時流通電流， 而於施加逆向電壓時，#自ρ+型區域23及肖特基金屬層 26和η—型半導體層22的卯接合而擴大空乏層。且此時， 對應肖特基金屬層26的種類之漏電流產生在半導體層22 與肖特基金屬層26的界面。 然而，由於以空乏層擴大並夾止之間隔距離分別配置 Ρ+型區域23，所以因空乏層而在界面產生的漏電流受到 316195 7 I244761 抑制’而得以防止向陰極電極2δ側個洩漏。 士亦即，於保持可獲得預定的順向電壓VF之特性之 =可抑制逆向㈣（VR)增加引起的漏電流㈣增加（參照 1如曰本特願2002-285651說明書）。 【發明内容】 [發明所欲解決之課題] 可是若以相同晶片尺寸（肖特基接合面積）比較時，肖 、土旎障二極體D3相較於肖特基能障二極體〇2(第7圖 =))’其貫際的宵特基接合區域(n—型半導體層的面積）較_ -一般而言，n—型半導體層的電阻率及肖特基金屬層 目同的情況，當肖特基接合面積小時，順向電壓VF變高。 再者，於肖特基能障二極體D3中，相鄰的ρ +區域 23間的n—型半導體層變成電流通道，所以在。―型半導 體層上方的區域電阻會變得比肖特基能障二極體D2高（第 8 圖(A))。 · 亦即，在晶片尺寸、n —型半導體層的電阻率ρ 1及肖 特基金屬層相同的情況，藉由形成肖特基能障二極體D3 的構造，順向電壓VF將變高。 *因此，藉由降低η一型半導體層22的電阻率p i可減_ 少窄電流通道的電阻值，而能達成低VF化。不過在此方 法中，決定耐壓的p +型區域23下方之n〜型半導體層22 的電阻率也會下降。因而使得空乏層的延伸變得不足，而 有無法確保預定耐壓的問題（第8圖（B))。 8 316195 1244761 [解決課題之手段] 本發明係有鑑於上述課題而研發，且係藉由以下手段 來解決上述課題者，第！為具備：一導電型半導體其板· 言:在該基板上的第】一導電型半導體層；設在前❿二 導體層上，具有較該第卜導電型半導體層低的 琶阻率之第2一導電型半導體層；設在前述第！及第2一 導電型半導體層的複數個逆導電型半導體區域；設在前 逆導電型半導體區域及前述第2 —導電型半導體層的表 且至少與該第2一導電型半導體層表面形成；特基接 S的金屬層’其中相鄰的前述逆導電型半導體區域，係以 施加逆向電壓時從該逆導電型半導體區域延伸的空乏層會 夾止（pinch off)之距離相間隔而配置者。 θ 再者，前述逆導電型半導體區域係設置有貫穿前述第 2一導電型半導體層而到達前述第1一導電型半導體層者。 再者，前述第2 —導電型半導體層的厚度係與前^述 ‘電型半導體區域的深度相同或略淺者。 再者，前述第1 一導電型半導體層係具有可確保預定 而才壓的電阻率者。 、 一再者，前述逆導電型半導體區域係於設在前述第i及 第2 —導電型半導體層的溝渠埋設逆導電型之半導體 而成者。 ' 再者，前述逆導電型半導體區域係於前述第丨及第2 一導電型半導體層擴散逆導電型雜質而成的區域者。 [發明之效果] 9 316195 1244761 +型半ίί::;由於施加順向電壓時形成電流通道的P 故可Li:間的第2n—型半導體層之電阻率低， 下方的第‘型半導靜tr⑶的p+型半導體區域3 耐璧的值。亦即，4 2 %阻率可a定成能確保預定 ,,/此一面確保預定的耐壓，一面降低VF。 型半導體声加高耐墨化的情況’只要加大第1卜 因可保:二:…1即可。第2n-洲 麼化。又传預定VF特性的電阻率心故有利於高耐< 【實施方式】 至第6圖詳細說明本發明之實施形態。 為平面圖，第！圖⑻為第】同/早—極脰’弟1圖㈧ 在第1圖㈧"、略了美板/面人的“線剖面圖。又， 極。 了基板表面的肖特基金屬層及陽極電 本务明之肖特基能障二極體D ( ΤΛ1^ 及肖特基金屬層=構+成¥：^域3農度雜質區域4，以 基板係在！1+型矽半導體基 層第In—型半導體層u，並/盆卜成糟由猫日日成長等積 體層12者。又第2二一八s積層第2n~型半導 半導體層u的上二型=層12亦可為在第1" 層七刀，糟由離子植入提昇雜質濃度而形 316195 10 1244761 成之第2 型半導體層12。 第1 11〜型半導體層丨〗係為 有在例如耐壓為 *，預-的耐®’而具 —左右的電阻率二—體之情況為1 第2 η〜型半導體層ι2，係具 、 η為低的例如〇.5Q.em左右的電阻^ i半導體層 係設二型半導體層11及第2n—型半導體層12, 且有例型半導體區域3。”型半導體區域3 二=開口見度（對角線寬）lAm的正六角形形狀，且分 _至10//m左右的距離，而在n—型半導體層 Μ多數個。訪㈣施加逆向 θ

二極體D1時允彡@奋+ , 电i瓦均特基月匕IV 作相距離。隨後雖會詳加說明， 形狀以正六角形為佳。 玟，、 P +型半導體區域3係設成貫穿第2n_ :2’並到達第In-型半導體層n。隨後雖有敘述二曰為 崔保預定的耐壓與達到低VF化，第2n—型半導體層P 的=度，係設成與P+型半導體區域3的深度相同或曰略淺 的私度°Ρ+型半導體區域3的深度係設成例如左右。 再者，p +型半導體區域3係例如在溝渠内埋設含 +型雜質的多晶石夕而成的區域。 …保護環4係為了確保施加逆向電壓於肖特基能障二極 的的耐屢，而包圍所有的p+型半導體區域3外圍而設 的P+型高濃度雜質區域。該保護環4的—部分必須與^ 316195 11 1244761 層9接觸’故考慮遮罩的對準偏差而設為20/zm :::見度。保護環4内側的n—型半導體層i2表面，係 〃肖特基金屬層9形成肖特基接合。 :護環4係依照耐墨而設成與p+型半導體區域”目 。或更深。在本實施形態為確保高_， ，型半導體區域3為深，並離子植入及擴散p+型雜成 二料導體區域卜樣在溝 木埋5又P+型多晶矽而成的區域。 及所;ίΐ寺基金屬層.9為例如M。等，與n—型半導體層12 12形成亩::其型半導體區域3接觸，並與n-型半導體層 層等以作為陽極電極13 =基:屬f 9上設置例如A1 置陰極電極14。 而在4型半導體基板1背面設 圖丄導體區域3部分的放大剖面 ()係施加順向電壓時的樣 施加逆向電Μ時的樣子。 ^ #2圖（Β)係 如第2圖⑷所示，施加順向電壓時雖这 ;=但此時形成狹窄電流通道的。+型半導體:(域： 二係具有較低電阻率…。因此， 型半導體層u，二二二“電阻率…的第ln- 仁包，爪通道足夠寬，故沒有影塑。 ⑴施加ΓΛ’如第2圖（B)所示，在s特基能曰障二極體 心㈣壓時’藉型半導體區域3及肖特基金 316195 12 1244761 屬層9和第2η-型半導體層12的沖接合，於p 體區域3間的η—型半導體層u、I〕合 牛^ 線所示擴展。 …乏層5。如虛 如前所述，P+型半導體區域3係分別以預定的· 均等地分隔配置。該預定距離，係指施加逆向 ^ +型半導體區域3擴大到第2n—型半導體層 50夾止(pinCh off)之距離。亦即 ：乏㈢ 第卜型半導體層12係完全由空乏層^^域3間的 再者，決定耐壓的P+型半導體區域3下方 r半導體層^具有可確保預定耐壓的電阻2 η Ω-cm)，可使空乏層5〇充份地擴大。 亦即，藉由將施加順向電壓時形成狹 h-型半導體層12的電阻率…設成 =^的苐 層11為低，即可達到低…化 卜型半導體 域3下方的ρη—型半導體層二者有因=型半導體區 故於施加逆向電壓時可充份確保預；的：叫… r//:，Ρ+型半導體區域3的深度係與第2 η—型丰導 :層12相等或略深。當電阻率低之區域(第t J +導 層12)過竣時，低電阻的電流通道變^故2^料導體 VF。又當電阻率低之區域過深時 二法充伤降低 厂半導體區域3下方的空乏層的二申 壓劣化。 、1甲θ夂侍不足，而導致耐 間隔=分=型半導體區域3的形狀，因需要《均等的 別加以配置’俾於施加逆向電壓時空乏層50 13 316195 1244761 得以均等地擴大以完全填埋半導體層Η 最佳（參照第！圖（八 m &正六角形為 也會從該處漏出電乂二二有—處的空乏層之擴大不足 半導體區域3間，如处过位A 所以在所有的p+型 5〇的擴大而完全埴埋gi|电心日守了糟由空乏層 狀並不限定為正六角形。 千泠體&域3的形 再者，p +型半導體區域 確佯的彳主、、ff丄 7間隔距離可某種程度地 可為使用形成有正六角形 二:：成：導體層U、12離子植入”型雜質^ “成々擴放區域。不過，間隔距離狹窄 法避免雜質擴散區域往橫向 / 0…、 夕日一 也、问白0擴大，故以採用在溝準埋- 夕日日矽的P+型半導體區域3為佳。 =基能障二極體D1的低抑化，係 裝置的電阻來加以實現。如第2圖⑷所 二 二:㈣則幾乎所有電阻，係來自晶片尺寸⑻二 。二型半導體層11厚度（tl)+(six第2卜型半導 體層12的面積比率）x電阻率 厚度⑼。 半導體層12 改，!7,Γ實施形態藉由降低電阻率心即可在不 一極虹D1的电阻，而能實現低VF化。 第3圖係顯示本實施形態的vf_if特性，者 實施形態㈣特基能障二極體m之特性，虛線、、本 (B)所示習知肖特基能障二極體D3i特性。 圖 316195 14 1244761 用相同肖特基金屬層的情況’習知虛線的特 形態為實線a的特性。亦即，本實施形態可使if_w 的斜率較陡而達成低VF彳ι» — l

Bn時因可降低VF & 如前所述，當降低^ _纟於採用更低的0Βη物質作為肖特基 广9日寸，可如實線b、實線c所 壓（VFbO、VFc0)。 敬始電 再者二透過採用0Bn低的金屬層，雖漏電流ir會增 口 但可藉由從p +型丰莫辦pa。 陰極電極⑽漏的電^域3延伸的空乏層抑制向 極體:二造=::至第6圖說明本發明繼能障二 如第4圖（A)所+ 如 蟲晶成長等，積層電阻^ n+型半導體基板1G藉由例如 半導體層η。在其上==1〇_左右的第ln-型 積層電阻率為例如05; t 長（或離子植入）等， 12。 cm左右的第211 一型半導體層 的^㈣成乳化膜（未圖示）。又雖省略圖示，作在吴板 的取外周係使氧化膜開口而“ 口丁 ^在基板 形成環狀環。_口而沈積“型雜質後加以擴散以 散而=:=，藉由。+型雜質的離子植入及擴 形成為與π型半導體區成或=度係依據对 因為保邊環4也需要與肖特基金屬層接觸，所以 316195 1244761 考j遮罩之對準偏差而需要某種程度（例如脚爪左右） 度。因是擴散區域，故從剖面形狀觀之其底部附近的 率可較緩和，能抑制該部分的電場集巾 壓的機種。 其次在第4圖（C)中，利用形成有開口寬度（對角線 :”㈣左右的六角形開口之遮單，形成複數個溝渠5於 弟1卜型半導體層n及第2n—型半導體層η。溝渠$ =形成為貫穿第2 η-型半導體層12，而到達第i n_型半 蜍體：η。但是，為了達成確保耐壓及低VF化的目的， 、^弟2n—型半導體層12和P+型半導體區域-樣或略 淺的方式形成溝渠5。 ⑽，第5圖（A)巾’於所有的溝渠5埋設導人P +型雜 貝的夕晶％。亦即於全面堆積未摻雜的多晶梦後，導入p +型雜質。或者’堆積導入有p+型雜質的多晶矽。之後， ^面進行回餘到多晶石夕僅埋於溝渠”，而形成p+型 、*體區域3。p +型半導體區域3係以施加逆向電壓時能 :工乏層完全填埋半導體層12的寬度’分別均等地間隔配 置0 隹省略圖示，於本實施形態中型半導體區域3 :了為擴散區域。在該情況’利用形成有開口寬度(對角線 :左右的六角形開口之遮罩，藉由P+型雜質的離 一入及擴散而形成p+型半導體區域3。在此情況也以貫 ::2卜型半導體層12並到達第1卜型半導體層"的 方式形成。 16 316195 1244761 5圖(B)中去除至此之由於擴散製程等 =氧化膜，而使所有的p+型半導體區域3 半 導體層12的表面露出。再者 土 + X ^ τ ^ ^ 有猎由CVD法形成氧化膜8， ”、、/、4也與肖特基金屬層接觸而使其一部分露 。亦即’藉由蝕刻去除包含保護環4的一部分之保護環 内侧的氧化膜8,而使與肖特基金屬層9接觸的區域露出: 、然後蒸鑛例如Mo等的肖特基金屬層9,並於圖案化 成至J覆盍肖特基接合區域的希望形狀後，以5〇〇至 °C進，物化之退火處理。在此，本實施形態係藉由最 it化第2 η㈤半導體層} 2的電阻率^ 2而達到低抑化， 但再進一步利用低㈣的丁卜^等則可降低順向的 啟始電壓（參照第3圖）。 後王面療錢成為％極電極13的Α1層，並圖案化 成希望的形片大，然後在冑面形成例如Ti/Ni/Au #的陰極電 極14，而獲得第1圖所示的最終構造。 又如第6圖所示，保護環4亦可與p+型半導體區域 3 —樣由埋設多晶矽於溝渠而形成。亦即，在保護環4的 區域以例如1 # m左右的線與空間（line and space)形成複 數個溝渠15(第6圖（A))，並埋設含p +型雜質的多晶矽。 之後’藉由熱處理從近接的溝渠以微量擴散p+型雜質的 方式使雜質區域一體化，而得以形成2〇 # m左右寬度的寬 保護環4。 再者’以和P +型半導體區域3相同的深度能確保預 定的耐壓的話，也可以和形成p+型半導體區域3的溝渠5 17 316195 1244761 及埋設多晶矽相同之製程形成保護環4。 【圖式簡單說明】 之（A)平面圖、 第1圖係用以說明本發明半導體裝置 (B)剖面圖。

第2圖（A)及（B)係用以 說明本發明半導體裝置之剖面 第3圖係用以說明本發明半導體裝置之特性圖。 第4圖（A)至（C)係用以說明本發明半導體裝置的製造 方法之剖面圖。 、 弟5圖（A)及（B)係用以說明本發明半導體裝置的製造 方法之剖面圖。 弟6圖（A)及（B)係用以說明本發明半導體裝置的製造 方法之剖面圖。 弟7圖（A)及（B)係用以說明習知半導體裝置之剖面 圖。 ° 第8圖（Α)及（Β)係用以說明習知半導體裝置之剖面 圖。 4 5 主要元件符號說明】n+型半導體基板P +型半導體區域（逆導電型半導體區域) 、15 89、 26、36 保護環 溝渠 氧化膜 肖特基金屬層 316195 18 1244761 10 n +型半導體基板（一導電型半導體基板) 11 第1 η—型半導體層 12 第2 η—型半導體層 13 陽極電極 14 陰極電極 21、31 η+型半導體基板 22 ^ 32 η—型半導體層 23 ρ +型區域 24 > 34 保護環 27、37 陽極電極 28、38 陰極電極 50 空乏層 D1、D2、D3 肖特基能障二極體 19 316195

Claims (1)

1244761 十、申請專利範圍·· κ 一種半導體裝置，係具備有： 一導電型半導體基板； 设在该基板上的第1 一導電型半導體層； 設在前述第1一導電型半導體層上，具有較該第1 一導電型半導體層低的電阻率之第2一導電型半導體 層； ' 、 設在前述第1及第2—導電型半導體層之複數個逆 導電型半導體區域；以及 設在前述逆導電型半導體區域及前述第2 —導電 型半導體層的表面，且至少與該第2—導 表面形成肖特基接合的金屬層，其中 體層 相鄰的前述逆導電型半導體區域，係以施加逆向命 寸從該逆導電型半導體區域延伸的空乏層會夾止I (pinch off)的距離相間隔而配置。 曰 2. 如申請專利範圍帛！項的半導體裝置， 電型半導體區域，係設成貫穿前述第2二：一導 層而到達前述第1 -導電型半導體層。，1半導體 3. 如申請專利範圍第1項的半導體裝置， -導電型半導體層的厚度，係與前述逆導:型：=2 域的深度相同或略淺。 ¥屯孓+V體區 4·如申請專利範圍第i項的半導體裝置， 一導電型半導體層，係具有可確保/、中刖述第1 5·如申請專利範圍帛！項的半導、疋耐壓的電阻率。 衣置，其中，前述逆導 316195 20 1244761 電型半導體區域，係於設在前述第1及第2 —導電型半 導體層的溝渠埋設逆導電型之半導體材料而成。 6.如申請專利範圍第1項的半導體裝置，其中，前述逆導 電型半導體區域，係於前述第1及第2 —導電型半導體 層擴散逆導電型雜質而成的區域。

21 316195