TWI241981B - Micromachine production method - Google Patents

Micromachine production method Download PDF

Info

Publication number
TWI241981B
TWI241981B TW093115978A TW93115978A TWI241981B TW I241981 B TWI241981 B TW I241981B TW 093115978 A TW093115978 A TW 093115978A TW 93115978 A TW93115978 A TW 93115978A TW I241981 B TWI241981 B TW I241981B
Authority
TW
Taiwan
Prior art keywords
film
electrode
insulating film
grinding
thickness
Prior art date
Application number
TW093115978A
Other languages
English (en)
Other versions
TW200512155A (en
Inventor
Yuichi Yamamoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200512155A publication Critical patent/TW200512155A/zh
Application granted granted Critical
Publication of TWI241981B publication Critical patent/TWI241981B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611Processes for the planarisation of structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/0072Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0271Resonators; ultrasonic resonators
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118Processes for the planarization of structures
    • B81C2201/0125Blanket removal, e.g. polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Sensors (AREA)

Description

!241981 九、發明說明: 【發明所屬之技術領域】 ’且更特定之,係關 入半導體裝置中之微 本發明係關於一種微機械製造方法 於一種具有頻率濾波器功能且可整合 機械及其製造方法。 【先前技術】 一種藉由使用半導體處理技術而製造之微振器 (miCrovlbrator)具有確保由每一元件所佔用之面積具有小 尺寸、高品質因數(Q因數)可用且可與其它半導體裝置整合 之特徵。包括密歇根大學在内之研究組織已提議使用微振 器作為無線電通信裝置,例如,IF濾波器與汉17濾波器。例 如,參見非專利文獻1。 現在參看圖1描述用於無線電通信之高頻率濾波器之習 知技術。如圖1所示,微振器101具有如下文所描述之組態。 穿過空間121,將振動器電極113配置於一位於基板U1上之 輸出電極112上方。輸入電極114連接至振動器電極113。 接著,下文描述微振器101之運行。當向輸入電極114施 加特定頻率電壓時,穿過空間121而配置於輸出電極112上 方之振動器電極113之梁體(振動部分)113A以自然振動頻 率振動。藉由梁體113A之振動來改變由輸出電極112與梁體 (振動部分)113A之間的空間121所形成之電容器的電容,且 將其作為電壓自輸出電極112輸出(例如,參見非專利文獻 與使用表面聲波(在下文將其稱為SAW)或膜主體聲諧振 器(在下文將其稱為FBAR)之高頻率濾波器相比較,包含具 92345.doc 1241981 有上述組態之微振ϋ 1G1的高頻率毅器可使得獲得更高 的Q因數。 ° 參看圖2A至2E例示了製造上述微振器之方法。 如圖2A所示’二氧化石夕膜212、氮化石夕膜213及二氧化石夕 膜214依次形成於石夕基板211上。接著,藉由使用普通微影 術與蝕刻技術,將待形成輸出電極之渠溝215形成於二氧化 矽膜214上。 接著,如圖2B所示,充當輸出電極之多晶矽膜216形成於 二氧化石夕膜214上,以填充渠溝215。其後,藉由使用化學 機械平面化(CMP)’將二氧化矽膜214上之多晶矽膜216研磨 成一輸出電極217,其以多晶矽膜216僅留在渠溝215内之方 式被獲得,如圖2C所示。 接著’如圖2D所示,覆蓋輸出電極217之氮化矽膜218形 成於二氧化矽膜214上。接著,藉由利用微影術與蝕刻技 術’將開口 219形成於位於輸出電極217上之氮化矽膜218 中。此外,形成一包含二氧化矽膜之犧牲膜22〇,以填充開 口 219。此時,藉由利用研磨或其類似技術進行犧牲膜22〇 之平面化’使得犧牲膜22〇之表面與氮化矽膜218之表面相 同。其後’形成振動器電極221以穿過犧牲膜220。 接著’如圖2E所示,藉由蝕刻選擇性地移除犧牲膜220(參 看上述圖2D),以在振動器電極221與輸出電極217之間形成 空間222。其後,形成一待連接至振動器電極221之輸入電 極(未圖示)。以此方式,製造了微振器2〇1。 【非專利文獻1】 92345.doc 1241981 1999年6月18日,1999 IEEE ΜΤΤ-S國際微波討論會处 MEMS工作室,C.T.-C· Nguyen之”用於小型化低功率通信 之微機械組件(Micromechanical components f〇r miniaturized low-power communications)(全體出席),,备議 錄,P.48-77。 然而,在上述習知製造方法中,當形成輸出電極時,在 多晶矽膜已埋入於渠溝内之後,藉由利用研磨進行移除二 氧化矽膜上之多晶矽膜。在此處理中,理想地,達到表面 平面化,以允許形成平坦的輸出電極。然而,實際上,發 =大:表面凹陷,使得不可獲得所需形狀之輸出電極。更 =定言之,如圖3所示,發生導致多晶矽膜216之表面被大 量削刮之表面凹陷。上述表面凹陷亦導致渠溝215周圍之二 氧化石夕膜m被削刮。當發生上述表面凹陷時,根據設計 2 ’幾乎無法形成待形成於輸出電極與振動器電極之間的 空間,且因此,不可獲得所需頻率特徵。特定言之,當形 =度為幾㈣或更大之輸出電極時q允許多_膜二 保持其在渠溝215由多晶石夕膜216完全填充之情形中之狀 :广表面凹陷問題特別隨著寬輸出電極增加而進一步 增長。 或者,為抑制多晶矽膜之表 方 不W U丨曰,可使用不同的製 將^二中,在待形成輸出電極之渠溝形成之前或之後 广3乳化矽膜之研磨擋止膜形成於二氧化矽膜上, 接著,將充當輪出電極之多曰 、 包w <夕日日矽朕埋入於 如圖4所示,即使將 人 〜冓内。然而 虱化矽膜之研磨擋止膜231形, 92345.doc 1241981 於二氧化矽膜214上,表面凹陷亦會在研磨多晶矽膜2i6時 發生。 、' 多晶矽膜在研磨擋止膜231存在時之表面凹陷程度比多 晶矽膜在如圖3所示不存在研磨擋止膜231時之表面凹陷程 降低了。然而,上述研磨擋止膜不足以抑制表面凹陷^ 此,根據設計值,幾乎不形成待形成於輸出電極與振動器 電極之間的空間,且因此,不可獲得所需頻率特徵。 即使未施加過研磨(over_polishing)以完全移除二氧化矽 臈上之多晶矽膜,根據用於多晶矽研磨之墊或研磨漿之特 徵’亦難以抑制表面凹陷。 、 【發明内容】 且意欲提供一微機械 已理解了本發明係解決上述問題 製造方法。 根據本發明之微機械製造方法包含:在_基板上形成_ 在表面上具㈣止膜之第—f極之步驟;在基板上形成^ 度大於包括播止膜之第―電極之厚度的絕緣膜以覆蓋第_ 電極之步驟;研磨絕緣膜以將擋切曝露於外部且亦以名 一研磨表面平面化之步驟;在第一 „ 基板上之擋止膜内形i 一開口、接著將一犧牲膜埋 胺矣“… 内且以與用於絕海 〇 便犧牲臈表面平面化之步驟;名 ▲ 牙過犧牲膜之步驟;及移除海 在膜以在第一電極與第二基板 、 极您間形成一空間之步驟。 在上述微機械製造方法中,在 卜 Τ 在形成於表面上具有擋止港 之弟一電極之後,將絕緣膜之 ^ 又形成為大於包括擋止辟 心乐 私極之7子度,以便霜葚筮 便後1弟一電極,且接著進行絕續 92345.doc 1241981 、之:磨,以將稽止膜曝露於外部且亦以使研磨表面平面 ’精以不允許第-電極經歷由研磨所導致之表面凹陷。 另外,在形成於第-基板上之擋止膜内形成開口之後,將 :嫌膜埋入於開口内’形成第二電極以便穿過犧牲膜,且 、:進仃犧牲膜之移除,以在第一電極與第二電極之間形 成空間,藉以可藉由擋止膜之厚度判定第一電極與第二電 桎間的間隙,以確保可高精確度地獲得空間電極至電極間 隙0 、料,藉由高密度電漿(下文將其稱為卿)二氧化石夕膜形 成、、、巴^膜,耩以可允許以各向異性沈積配置形成絕緣膜。 ^特疋a t ’在才目互不受到影響的情況下進行絕緣膜在第 一電極上之沈積與絕緣膜在基板上之沈積。因此,隨著絕 緣膜沈積於基板上之厚度大約等於包括播止膜之第一電極 之厚度’絕緣膜以梯形截面之形狀沈積在第一電極上。將 使用南密度電漿化學氣相沈積(下文將其稱為聰_cvd)處 理而形成之二氧化矽膜指定為上述HDP二氧化矽膜。 斤在此處理中,將絕緣膜之厚度形成為大於包括擋止膜之 第a極之厚纟,且將絕緣膜之較大厚度部 > 之厚度調整 為50 nm或更小,藉以可在隨後研磨中選擇性地進行第一電 極上^ 絕緣臈之移除。另外,在將第一電極上之絕緣膜移 除至回度與基板上之第二絕緣膜之高度相同之後,停止供 應研磨水其後’舉例而言,進行僅需供應水之研磨,意 即,進行水研磨,藉以在研磨保留在第一電極上之絕緣臈 時,可將絕緣膜之整個表面研磨成平面化,而不會在第一 92345.doc 1241981 電極周圍之絕緣膜上導致表面凹陷。順便提及,當絕緣膜 之較大厚度部分之厚度超過50 nm時,結果是:在研磨以梯 形截面之形狀形成於第一電極上之絕緣膜之後,保留在第 %極上之絕緣膜之厚度增加。因此,藉由水研磨,幾乎 不能將形成於第一電極上之擋止膜曝露於外部。此處,當 進行過研磨時,使用研磨漿之研磨的應用導致形成於基板 上之絕緣膜發生表面凹陷。因此,需要將絕緣膜之較大厚 度部分之厚度調整為5〇 nm或更小。另一方面,當形成於基 板上之絕緣膜之厚度小於包括擋止膜之第一電極之厚度 曰守,自然幾乎不能使包括擋止膜表面之絕緣膜表面平面化。 另外,將使用氧化鈽研磨漿之化學機械平面化應用於絕 緣膜之研磨,藉以可進行以梯形截面之形狀形成於第一電 極上之絕緣膜之研磨,而不會導致在形成於基板上之絕緣 膜上發生表面凹陷。因此,第一電極與擋止膜之厚度之變 化單獨地限制於薄膜沈積時所建立之厚度變化之限制範圍 内口此,可以所需形狀獲得第一電極與該第一電極上之 第二電極間之空間,且該空間在微機械用作高頻率濾波器 日守允許獲得根據設計值之電特徵。 如上文所述,根據本發明之微機械製造方法,在形成於 表面具有擋止膜之第一電極之後,形成絕緣膜(第二絕緣 膜),且進行第二絕緣膜之研磨,以使第二絕緣膜平面化, 且亦將擋止膜曝露於外部,使得在第一電極與擋止膜上不 會導致表面凹陷。^ Π形成於第—電極上之擋止膜内,犧 牲膜埋入於該開口内,第二電極形成於該犧牲膜上,且接 92345.doc •10- 1241981 著進行犧牲膜之移除 第-電極與第二電極 使得可高精確度地獲得 獲得由空間及第-與第二:’間[以確保可高精確度地 的電容器。因此,^樯:圣(其間配置有該空間)所形成 因第二電極(其隨著向1施”化慮波㈣,可增加 自第一^之包壓而振動)之自然頻率而 特徵。 3峄度,以確保可獲得所需極好的電 、隹p二氧切膜形歧緣膜,且藉由制氧化飾漿 仃絶緣膜之研磨’使得可將包括播止膜在内之絕緣膜之 表面研磨成平面化,而不僅不會在第一電極上而且不會在 絕緣膜上導致表面㈣。詳言之,t將絕賴形成為厚度 大於包括擔止膜之第—電極之厚度時,將絕緣膜之較大厚 度部分之厚度調整為50 nm或更小。對絕緣膜厚度之上述調 整有助於研磨擋止膜上之絕緣膜,且亦允許容易地將除基 板上之擔止膜上之絕緣膜外的絕緣膜研磨成平面化。另 外在使用氧化筛研磨裝之化學機械平面化之後僅需供應 水之化學機械平面化的應用使得更高精確度地研磨成平面 化0 【實施方式】 現在,參看分別展示製造過程之圖5A至圖5J來描述根據 本發明之微機械製造方法之一實施例。圖5A至圖5G及圖51 分別係展示圖解組態之剖視圖,圖5H與圖5 J則分別係平面 佈局圖。 如圖5 A所示,第一絕緣膜12形成於矽基板11上。舉例而 92345.doc -11 - 1241981 言,藉由二氧化石夕膜121與氮化石夕膜122(其自底部以此次序 成層)之配置獲得第-絕緣膜12。以此方式,製造了在表面 具有絕緣膜之基板1G。接著,待形成第—電極之導電膜η 形成於第-絕緣膜12上。導電膜13由(例如)多晶石夕膜形成。 可猎由在膜沈積時所含有之導電材料或藉由在膜沈積後所 :‘之V包材料獲;^多晶碎膜。另外,播止膜Μ形成於導 私臈13上。擋止膜14係—被形成為有助於判定由上述導電 、;斗斤形成之第一電極與待稍後形成之第二電極之間的間 隙之f度的薄膜。換言之,擋止賴在稍後進行之平面化 研磨1"充田研磨擔止||。播止膜14由(例如)氮化⑨膜形成。 接著,如圖5B所示,藉由利用普通微影術與蝕刻技術(例 士匕括反應性離子蝕刻技術)來使擋止膜14與導電膜13圖 案化’以形成第—電極15。第_電極15充當輸出電極。 接著,如圖5C所示,絕緣膜(第二絕緣膜)16形成於基板 10(第一絕緣膜丨2)上,以便覆蓋包括擋止膜14之第一電極 藉由使用HDP-CVD處理,較佳用二氧化矽膜形成第二 、巴緣膜16。在HDP_CVD處理中,在相互不受到影響的情況 下進行第二絕緣膜16在第一電極15上之沈積與第二絕緣膜 16在基板10上之沈積。因此,隨著第二絕緣膜16沈積於基 板1〇上之厚度大約等於包括擋止膜14之第一電極15之厚 度’第二絕緣膜以梯形截面之形狀沈積在第一電極15上。 在 ♦里中’將第一絕緣膜16形成為厚度大於包括播止膜 14之第一電極15之厚度,且將第二絕緣膜之較大厚度部分 之厚度T調整為50 nm或更小。 92345.doc -12- 1241981 ,接著,如圖5D所示,藉由使用化學機械平面化研磨包括 擋止膜14之第一電極15上的第二絕緣膜“,直至將擋止膜 Η曝露於外部。對上述研磨之要求包括使用氧化鈽研磨漿 作為研磨漿。可使用市售產品作為氧化鈽研磨漿。此外, 將發泡聚氨@旨樹脂製成之墊用作研磨塾。對上述研磨之其 它要求為:將研磨壓力指定為3〇〇hPa;將固持有研磨物體 之研磨轉盤之旋轉速度指定為⑽啊:將固持有研磨塾之 研磨頭之旋轉速度指定為1()7啊;將所供應之研磨聚之流 動速率指定為2G(W/min;及將研磨大氣溫度指定為25至 30度。此外’在研磨中,將過研磨(Gver__shing)進行 秒。在過研磨中,停止供應研磨漿,且藉由擋止膜14_表面 作為研磨擋止表面,進行僅供應有水之剩餘第二絕緣膜16 之研f ’意即,進行水研磨。因此,完全移除了擒止膜14 上之第二絕緣膜16,使得達到包括擋止膜14表面之第二絕 緣膜16表面的平面化。 接著’如圖_示,藉由使用普通微影術與_技術, 將開口 17形成於第一電極15上之擋止膜14内。 接著’如圖5F所示,形成犧牲膜18以便填充開口17。犧 牲㈣可為-歷經對擋止賴之性㈣的薄膜。在此 處理中,提供由氮切膜所形成之措止膜14,使得犧牲膜 :8由(例如)二氧化石夕膜形成。可將㈣處理(例如)應用於犧 ㈣之形成。形成犧牲膜18,以便填充開口",且藉由使 用⑽處理亦沈積在除開口㈣之區域(在撞止膜 二絕緣膜16上)上。盆徭,益山成m ^ /、 ;/、後精由使用研磨或其類似方法進行 92345.doc -13 - 1241981 犧牲膜18之平面化,使得犧牲膜18之表面 表面相同。例如,可將化學機械平面化應用於犧牲膜之^ 磨,且較佳地藉由使用一有效抑制犧牲膜18之表面凹陷的 研磨方法進打犧牲膜之研磨。例如,藉由使用如上文所述 之氧化鄉研磨漿之研磨而確保可達到抑制表面凹陷之研磨 是可應用的。 接著’如圖5G之剖視圖與圖5Η之平面佈局圖所示,充當 弟二電極之導電膜19形成於犧牲膜18、撞止膜似第二絕 緣㈣上。導電膜19由(例如)多晶石夕膜形成。可藉由在膜沈 積%所含有之導電材料或藉由在膜沈積後所推雜之導電材 :獲得多晶矽膜。接著,藉由利用普通微影術與蝕刻技術 、列如’包括反應性離子韻刻技術)使導電膜19圖案化以便穿 牲膜18,以形成第二電極2〇。在此處理中,犧牲㈣ 2弟二電極20之相反側處於曝露情形。第二電極2〇充當振 動器電極。 其後,如圖51與圖5J之平面佈局圖所示,藉由敍刻(各向 5性=刻),選擇性地移除犧牲膜丨8 (參看上述圖$⑺,(例如) 以在弟二電極20與第一電極15之間形成空間Η。其後,妒 成、—待與第二電極2〇之-末端相連接之輸入電極(未圖 不)。以此方式,製造了微機械j。 接著,簡要地描述藉由上述製造方法所製造之微機… =仃。當向輸入電極施加特定頻率電麼時,被指定為振 A電極之第二f極2G以自然振動頻率振動,以允許第二 電極20與第-電極15(其被指定為輸出電極,穿過空間_ 92345.doc -14- 1241981 :-确)之間的間隙以自然振動頻率改變。隨著上述 文變,由被指定為振動器電極之第二電極2〇與被指 ::出電極之第一電極15之間的空間21所形成之電容器 之電容改變。電容器之電容的改變導致自第-電極15的作 為電屋之輸出。與使用SAW或fbar之高頻率遽波器相比 較,包含具有上述組態之微振器的高頻率濾波器使能夠獲 得更高的Q因數。 在上述微機械1之製造方法中,在形成於表面上具有擋止 膜14之第-電極15之後,將覆蓋第—電極15之第二絕:膜 16形成為厚度大於包括擋止膜14之第一電極15之厚度,且 接著進行第二絕緣膜16之研磨,以使研磨表面平面=且亦 將擋止膜14曝露於外部。上述處理不允許第一電極15遭受 由研磨所導致之表面凹陷。此外,在形成於第一基板15上 之擋止膜14内形成開口 π之後,將犧牲膜18埋入於開口 17 内,形成第二電極20以便穿過犧牲膜18,且接著進行犧牲 膜18之移除,以在第一電極15與第二電極2〇之間形成空間 21。上述處理允許藉由擋止膜14之厚度判定第一電極Μ與 第二電極20之間的間隙,以確保可精確地獲得一對電極間 的間隙。 此外,第二絕緣膜16由HDP二氧化矽膜形成,藉以可允 許以各向異性沈積配置形成第二絕緣膜1 6。更特定古之, 在相互不受到影響的情況下進行第二絕緣膜16在第一電極 15上之沈積與第二絕緣膜16在基板1〇上之沈積。因此,隨 者弟》—絕緣16沈積於基板1 〇上之厚度大約等於包括彳合止 92345.doc -15- 1241981 膜14之第一電極ι5之厚度★ ^ ^ 弟—、、、巴緣膜Μ以梯形截面之形 狀沈積在第一電極15上。 在此處理中,將第二絕緣 胰丨6形成為厚度大於包括擋止 膜丨4之弟一電極15之厚度,且趑楚一 八 字弟一、、,巴緣膜之較大厚度部 刀之厚度調整為50 nm或更小,蕤以产 > 猎以可在隨後研磨中選擇性 電極^上之第二絕緣膜16之移除。此外,在將 ㈣上之n緣膜16移除為高度等於基㈣上之 弟、、巴緣膜16之局度之後,停止供應研磨浆,且進行僅需 要供應水之研磨,意即,進杆 進仃水研磨,(例如)藉以在研磨保 邊在弟一電極15上之第-维绪替 ^ 弟一、、·巴緣膜16中,可將第二絕緣膜16 ^録面研磨成平面化’而不會在第一電極⑽圍之第 一絶緣膜16上導致表面凹陷。 项使徒及,當第二絕緣膜16 之較大厚度部分之厚度超過5Gn_,結果是:在研磨以梯 形截面之形狀形成於第一電枉 — ^ 电極15上之第二絕緣膜16之後, 保留在第-電極15上之第二絕緣膜16之厚度增加,使得夢 由水研磨幾乎不能將形❹第—電㈣上之播止膜14曝^ ;卜卩在此處理中’當進行過研磨時’使用研磨聚之研 磨的應用導致形成於基板1〇上之第二絕緣㈣上發生表面 凹陷。因此’需要將第二絕緣膜16之較大厚度部分之厚卢 調整為Μ·或更小。另-方面,當形成於基板H)上之第I 絕緣膜16之厚度小於包括擋止膜14之第一電極15之厚卢 時,自'然幾乎不能使包括撞止膜14表面之第二絕緣膜^ 面平面化。 另外’將使用氧化鈽研磨漿之化學機械平面化應用於第 92345.doc -16- 1241981 一、七緣膜16之研磨,枯γ y 使侍可進行以梯形截面之形狀形成於 弟 黾極15上之第-紹络 弟一、,、巴緣膜16之研磨,而不會 板10上之第二絕緣膜16上爆…二 ㈣成於基 , 、6上V致表面凹陷。因此,第一電極 15與T止膜14之厚度之變化單獨地限制於薄膜沈積時所建 立之厚度變化之限制範圍内。因&,可以 一電極15與該第一電極15 又于弟 ^ 上之弟二電極20間之空間21,且 該空間在微機械1用作古 乍回湧率濾波器時允許獲得根據設計 值之電特徵。
【圖式簡單說明】 圖1係省知南頻率濾波器之圖解組態之剖視圖; 圖2Α係展示習知高頻率濾波器之製造過程的剖視圖; 回係展示4知间頻率濾波器之製造過程的剖視圖; 圖2C係展示習知高頻率濾波器之製造過程的剖視圖; 圖2D係展示習知高頻率濾波器之製造過程的剖視圖; 圖E係展示白知向頻率濾波器之製造過程的剖視圖;
圖3係展示在一習知高頻率濾波器製造方法中之一問題 之組態的剖視圖; 囷系展示在不同習知鬲頻率濾波器製造方法中之一 問題之組態的剖視圖; 圖5A係展示根據本發明之微機械製造方法之一實施例之 製造過程的剖視圖; 圖5B係展示根據本發明之微機械製造方法之一實施例之 製造過程的剖視圖; 圖5C係展示根據本發明之微機械製造方法之一實施例之 92345.doc -17- 1241981 製造過程的剖視圖; 圖5D係展示根據本發明之微機械製造方法之一實施例之 製造過程的剖視圖; S 5 E係展示根據本發明之微機械製造方法之一實施例之 製造過程的剖視圖; 圖5F係展示根據本發明之微機械製造方法之一實施例之 製造過程的剖視圖; 圖犯係展示根據本發明之微機械製造方法之—實施例之 製造過程的剖視圖; 圖5H係圖5G之俯視圖; 圖51係展示其中藉由蝕 k擇移除犧牲膜1 8而名 電極20與第一電極15之間形成* ^ 成二間21之情形的剖視圖 圖5J係圖51之俯視圖。 【主要元件符號說明】 1 微機械 10, 111 基板 11, 211 矽基板 12 第一絕緣 13, 19 導電膜 14 擋止膜 15 第一電極 16 第二絕緣 17 開口 18 犧牲膜 92345.doc ' 18- 1241981 20 第二電極 21,121,222 空間 101, 201 微振器 112, 217 輸出電極 113, 221 振動器電極 113A 梁體(振動部分) 114 輸入電極 122, 213 氮化矽膜 212, 214 二氧化矽膜 215 渠溝 216 多晶矽膜 218 氮化矽膜 219 開口 220 犧牲膜 231 擔止膜 92345.doc -19-

Claims (1)

1241981 十、申請專利範圍: 1· 一種微機械製造方法,其包含: 一在一基板上形成一於一 電極之步驟; & |面上具有-指止膜之第- 膜:n?將—絕緣膜形成為厚度大於包括該擔止 弟一笔極之厚度以便覆蓋該第-電極之步驟. 表面平面化之=露於外部且使-研磨 成-開口並=,:r第一基板上之該擋止膜内形 於該絕緣膜之入於該開°内,且以與用 像肤之違表面相同之方式而 平面化之步驟; 狂膘之一表面 一在该絕緣膜上一—帝 步驟,·及 纟#H讀穿㈣犧牲膜之 一移除該犧牲膜以在該第一 成-空間之步驟。 “與该弟二電極之間形 2·如°月求項1之微機械製造方法,其中: ::緣膜由_高密度電漿二氧化矽膜形成。 月求項1之微機械製造方法,其中: 將該絕緣_成為厚度大於包括 歡厚度且等於WGnm。 Μ心1 4. 如π月求項1之微機械製造方法,其中: 从使用氣化鈽研磨漿之化學機Μ Μ麻、/ 之該研磨。 予枚械研磨進行該絕緣暝 5. 如請求項4之微機械製造方法,其中: 92345.doc 1241981 藉由應用化學機械研磨同時在使用該氧化鈽研磨漿之 該化學機械研磨之後僅供應水進行該絕緣膜之該研磨。 92345.doc
TW093115978A 2003-06-10 2004-06-03 Micromachine production method TWI241981B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003164946A JP4114552B2 (ja) 2003-06-10 2003-06-10 マイクロマシンの製造方法

Publications (2)

Publication Number Publication Date
TW200512155A TW200512155A (en) 2005-04-01
TWI241981B true TWI241981B (en) 2005-10-21

Family

ID=33549197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093115978A TWI241981B (en) 2003-06-10 2004-06-03 Micromachine production method

Country Status (5)

Country Link
US (1) US7282383B2 (zh)
JP (1) JP4114552B2 (zh)
KR (1) KR101037327B1 (zh)
CN (1) CN1331727C (zh)
TW (1) TWI241981B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5084175B2 (ja) * 2005-05-31 2012-11-28 株式会社半導体エネルギー研究所 微小構造体、およびその作製方法
US7820470B2 (en) * 2005-07-15 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of micro-electro-mechanical device
JP2007293243A (ja) * 2005-08-24 2007-11-08 Victor Co Of Japan Ltd 液晶表示装置及びその製造方法
US7919006B2 (en) * 2007-10-31 2011-04-05 Freescale Semiconductor, Inc. Method of anti-stiction dimple formation under MEMS
JP7106209B2 (ja) * 2018-04-05 2022-07-26 株式会社ディスコ SiC基板の研磨方法
CN110289825B (zh) * 2019-07-29 2024-03-12 苏州汉天下电子有限公司 一种薄膜体声波谐振器及其制造方法、滤波器以及双工器
CN115072653A (zh) * 2022-06-14 2022-09-20 北京京东方技术开发有限公司 显示面板、显示装置、三维微结构器件及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187554B2 (ja) * 1992-09-25 2001-07-11 株式会社東芝 半導体装置の製造方法
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
JPH08213810A (ja) * 1995-02-03 1996-08-20 Matsushita Electric Ind Co Ltd 誘電体共振器
US6114246A (en) * 1999-01-07 2000-09-05 Vlsi Technology, Inc. Method of using a polish stop film to control dishing during copper chemical mechanical polishing
US6249073B1 (en) * 1999-01-14 2001-06-19 The Regents Of The University Of Michigan Device including a micromechanical resonator having an operating frequency and method of extending same
US6048775A (en) * 1999-05-24 2000-04-11 Vanguard International Semiconductor Corporation Method to make shallow trench isolation structure by HDP-CVD and chemical mechanical polish processes
US6262464B1 (en) * 2000-06-19 2001-07-17 International Business Machines Corporation Encapsulated MEMS brand-pass filter for integrated circuits
US6628177B2 (en) * 2000-08-24 2003-09-30 The Regents Of The University Of Michigan Micromechanical resonator device and micromechanical device utilizing same
US6490147B2 (en) * 2001-01-24 2002-12-03 The Regents Of The University Of Michigan High-Q micromechanical device and method of tuning same
JP4501291B2 (ja) * 2001-03-02 2010-07-14 パナソニック株式会社 誘電体フィルタおよびそれを用いたアンテナ共用器と通信機器
SE0101182D0 (sv) * 2001-04-02 2001-04-02 Ericsson Telefon Ab L M Micro electromechanical switches
TWI242883B (en) * 2001-06-28 2005-11-01 Winbond Electronics Corp Manufacturing process of high-frequency thin-film bulk acoustic wave filter and apparatus thereof
EP1271631A1 (en) * 2001-06-29 2003-01-02 Interuniversitair Micro-Elektronica Centrum Vzw A method for producing semiconductor devices using chemical mechanical polishing

Also Published As

Publication number Publication date
JP2005001032A (ja) 2005-01-06
US7282383B2 (en) 2007-10-16
JP4114552B2 (ja) 2008-07-09
TW200512155A (en) 2005-04-01
CN1572715A (zh) 2005-02-02
US20050003566A1 (en) 2005-01-06
CN1331727C (zh) 2007-08-15
KR20040111013A (ko) 2004-12-31
KR101037327B1 (ko) 2011-05-26

Similar Documents

Publication Publication Date Title
TWI475805B (zh) 用於微機電系統共振器之方法與裝置
TW506128B (en) Manufacturing method of high-quality thin film type bulk acoustic wave device
JP4248177B2 (ja) パターン化された音響ミラーを固体的に取り付けられたマルチ共振器バルク音波フィルタ
JP4345049B2 (ja) 薄膜音響共振器及びその製造方法
CN102545814B (zh) 用于制造包括悬浮隔膜的声波谐振器的方法
KR101856797B1 (ko) 압전물질 주입에 대한 방법
JP7130841B2 (ja) 薄膜バルク音響波共振器及びその製造方法
GB2442352A (en) HBAR oscillator with FBAR filter and method of manufacture
WO2004013893A2 (en) Piezo electric on seminconductor on- insulator resonator
TWI241981B (en) Micromachine production method
US20210250012A1 (en) Support Structure for Bulk Acoustic Wave Resonator
JP2010056736A (ja) 電子部品及び電子部品の製造方法
JP2011120241A (ja) Fbarタイプのバルク波の音響共振器を製作する方法
TW520341B (en) A method for manufacturing a chamber of the thin film bulk acoustic wave resonator (FBAR)
CN115412042B (zh) 薄膜体声波谐振器及其制备方法
JP4441843B2 (ja) 薄膜音響共振器
CN111919383A (zh) 体声波谐振器设备及其制造方法
CN112117986A (zh) 谐振器制造方法
US20100033055A1 (en) Method for manufacturing elastic wave device
CN115395911A (zh) 一种薄膜体声波谐振器的制备方法
JP6166170B2 (ja) 複合基板及びその製法
JP4730383B2 (ja) 薄膜音響共振器及びその製造方法
KR100623396B1 (ko) 체적탄성파 소자 및 그 제조방법
US8299506B2 (en) Integration of MEMS and CMOS devices on a chip
TW202338916A (zh) 用於製備鐵電材料薄膜之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees