TWI241663B - Integrated circuit - Google Patents

Description

1241663 九、發明說明： 【發明所屬之技術領域】 本發明係關於積體電路者 區域中之人 子〜疋關於必須考慮RF頻率 匕忒T之電磁性耦合之積體電路者。 【先前技術】 二=:)係將包含數位、類比、高頻等複數個訊號 μ路集成化於一個晶片中者。現 _』 區塊之相互作用’特別係通過梦基板輕合於:比 電路之數位開關雜訊會降低裝置特性。對於減低如此之數 位開關雜訊介以基板之麵合，於CM0S混载裝置設計之中使 用賴井之方法為幕所周知。但是，於同一晶 般為數微V)之感度會下降 ㈣路之情形時，會_到㈣路區塊間（介以基板之電性 麵合與基板上方之磁性耗合）之干擾。㈣合之程度係與所 使用之頻率一同增加。更且，於具有螺旋電感器般大面積 之RF被動元件中’石夕基板與被動元件間及與鄰接之裝置易 產W合。例如，若L0W Noise Amplifier(LNA，低雜訊放 大器）之輸入與以丨.5 GHZ2RF頻率動作之vc〇進行耦合， 則用於藉由VC0之較大訊號（典型為〜lv)檢測天線訊號（― 為抑制如螺旋電感器與螺旋電感器間之耦合般的RF裝置 彼此之耦合的影響，提出有下述之若干技術： (1) 加大干擾裝置間的空間之技術。 (2) 於螺旋電感器下方配置圖案化之接地遮罩層的技術 (ff〇n-Chip Spiral Inductors with Patterned Ground Shields 92300.doc 1241663 for Si-Based RF IC，sn、IEEE JOURNAL OF SOLID- STATE CIRCUITS，νο1·33, Νο·5, May 1998, pp.743-752)(稱為非專 利文獻1)。 (3) Deep Trench Guard(深渠溝保護）技術（"Deep Trench Guard Technology to Suppress Coupling between Inductors in Silicon RF ICsn、2001IEEE)(稱為非專利文獻 2)。

(4) 藉由於至少3面包圍訊號線之Faraday cage(法拉第籠） 的金屬佈線之遮罩技術（美國專利第6307252號說明書（公開 曰期為2001年10月23日）)(稱為專利文獻1)。 (5) 包圍金屬佈線之金屬籠遮罩技術（日本專利特開平 10-256250號公報（公開日為1998年9月25日）)（稱為專利文 獻2)。

再者，其目的在於藉由金屬遮罩構造減少與電路區塊的 金屬連接線的電容結合，該等遮罩構造係與GND連接。該 習知例之構造（EMC EXPO 1996)本質上是與用於PCB之技 術（將電路間隔離，且使EMI減少之技術）（nFUTURE EMC TRENDS IN PC BOARD DESIGN1，，1986 年 6 月 16 日〜19 日，EMC EXPO 1996，網址 <URL:http://www.blackmagic· com/ses/bruceg/EMC/futurePCB.html>)(稱為非專利文獻 3) 相類似。 但是，於上述方法中存有如下問題。 干擾之裝置間的較大空間會造成晶片尺寸以及成本之增 加0 於螺旋電感器之下方配置圖案化之GND遮罩會使螺旋電 92300.doc 1241663 感器之Q係數降低。更且，該技術雖於RF頻帶範圍内有效 果（減少介以基板之耗合），但是，對於抑制電磁性耗合（基 板上部之磁性躺合）並無效果。 又，非專利文獻2之技術與通常的CMOS製程無互換性， 結果成為價格昂貴之製程。 又，專利文獻1之技術是對於金屬佈線抑制雜訊者。為 此揭示於專利文獻1或專利文獻2之技術雖可遮蔽金屬 線，但無法抑制來自於矽基板或者經由矽基板而來之拾波 雜訊與耦合雜訊。 更且，該類之任一技術皆未處理諸如與放大耦合之活性 電晶體之相互作用。例如，圖12顯示包含與螺旋電感器鄰 接之電晶體的測試圖案。當施加訊號至螺旋電感器時，較 為理想的是不產生任何耦合，於電晶體之汲極所測定之訊 號應為0。 但是，自圖13可知，輸出入間之結合度（S21)與頻率之關 係可明顯顯不有耦合之情形。由此可知，即使於電晶體為 ^FF(Id喝之情形下，仍會因經由基板側之旁通路徑之轉 合’而於高頻區域增加輸出入結合度。 的另一方面’ 1晶體為⑽之情形了，訊號會藉由螺旋電感 為與電晶體之閘極線之電磁性耦合而被傳送。 於混合訊號1C中，Deep N井技術一般用於抑制通過石夕基 板之數位雜訊搞合。如此《Deep N井技術可適用於圖⑵斤 τ之螺旋電感器與電晶體構造，輸出入間結合度u 1之值如 '所不，具有大約減少5 db左右之效果，但對於諸如好 92300.doc 1241663 LNA之要求高之應用裝置，仍然遠遠不足。 【發明内容】 本發明之目的在於提供一種與標準IC製矛呈具有互換性， 並可降低電磁性或介以基板之輕合雜訊之積體電路。 為貫現上述目的’本發明之積體電路具有以下特徵：疊 ^之金屬佈線層形成有電磁隔離構造；上述金屬佈線層係 藉由金屬佈㈣間之複數個通道互相連接，藉由上述各金 屬佈線層藉由通道而連接的方式形成疊層構造之金屬拇 攔；上述金屬柵攔係、以包圍對象元件之方式配置，且若設 電磁波之Skin depth(表層深度）為5、設e為光速、設積體電 路之動作冑率為f、$金屬栅攔區域之橫向尺寸為d、設金 屬栅攔之包圍線寬度為WF、設通道間距為L、設訊號之波 長λν/f之時，dm WF^5§，Lg/2()。 藉由上述之構ie，規疋電磁波之（表層深度） δ、金屬柵欄區域之橫向尺寸d、金屬柵欄之包圍線寬wf、 通道間距L，及訊號之波長λ間之關係。 因此，可降低電磁性或介以基板之耦合雜訊。 又，與本發明相關之積體電路，其特徵除具有上述構成 以外，係於金屬柵攔之正下方設有包括具有與基板為同一 導電型之第一擴散層的護圈，護圈係連接於固定電位，並 與金屬柵欄電性隔離。 根據上述構成，於金屬柵攔之正下方設有包括具有與基 板為同一導電型之第一擴散層的護圈，護圈係連接於固定 電位，並與金屬柵欄電性隔離。因此，除因上述構成而產 92300.doc 1241663 之耦合雜 生之放果外，可更有效地減少電磁性或介以基板 訊。 & 又’與本發日月相關之積體電路，其特徵除上述構成外， 係於上述對象元件之下方含有與基板接合之井。 人X康上述構成’使井於上述對象元件之下方與基板接 小…除因上述構成而產生之效果外，可更有效地減 少電磁性或介以基板之耦合雜訊。 二，與本發明相關之積體電路，其特徵除上述構成外， '、、上述對象70件之下方含有與基板為同-導電型之低電 ::層雜上述低電阻層係連接於固定電位，且 栅欄電 性隔離。 又，與本發明相關之積體電路，其特徵除上述構成外， ^迷低電阻層之面積係與藉由金屬栅攔而包圍之面積相 等。 、 因此’除因上述構成而漆吐 ♦ 生之效果外，可更有效地減少 电磁性或介以基板之耦合雜訊。 上二：本發明相關之積體電路，其特徵除上述構成外， 電阻層係含有自動對準金屬碎化物擴散層。 根據上述構成，上述低雷 物擴散層，因此，自動對準金屬梦化 此㊉上述構成之效果外，可更有效地減少 電磁性或介以基板之耦合雜訊。 上U本發明相關之積體電路，其特徵除上述構成外， ㈣層係含有自動對準金屬魏物化之多晶石夕層。 構成，上述低電阻層係含有自動對準金屬石夕化 92300.doc 1241663 物化之多晶石夕層，因此，除因上述構成而產生之效果外， 可更有效地減少電磁性或介以基板之耦合雜訊。 又，與本發明相關之積體電路，除上述構成外，於含有 上述金屬柵欄構造之複數個元件中，其特徵在於其間係為 基板。 根據上述構成，於具有上述金屬柵櫊構造之複數個元件 中，其間係為基板。即，於該處不設置擴散層。因此，除 因上述構成而產生之效果外，可省去設置擴散層之必要， 而可更有效地減少電磁性或介以基板之耦合雜訊。 又，與本發明相關之積體電路，除上述構成外，於具有 上述金屬柵攔構造之元件中，其特徵在於其與其他無金屬 柵欄構造之元件之間係為基板。 根據上述構成，於具有上述金屬柵攔構造之元件中，其 與其他無金屬柵攔之構造的元件之間係為基板。即，該場 所不設置擴散層。因此，除因上述構成而產生之效果，可 省去設置擴散層之必要，而可更有效地減少電磁性或介以 基板之耗合雜訊。 本發明之進一步之其他目的、特徵以及優點可藉由以下 揭示充分理解。又，本發明之利益可就參照附圖之以下說 明而清楚理解。 【實施方式】 關於本發明實施之一形態，根據圖1至圖10說明如下。 本發明係關於提供一種積體電路中之電路區塊的電磁隔 離，特別是用於減少RF頻帶區域中之電磁性耦合的更有效 92300.doc -10- 1241663 之電磁隔離構造者。又，該構造係對於標準CMOS、BiCMOS 或者雙極製程之有效技術。以下所述之構成例皆為可防止 高頻區域中之電磁性耦合以及基板串擾者。於此處，電路 區塊係作為於積體電路中產生電磁場之元件（對象元件）的 高頻裝置，例如為螺旋電感器等之被動零件。 與本實施之形態相關之構成係藉由使用接地之金屬柵攔 抑制電路區塊間、與電路區塊相互連接之佈線間之電磁性 耦合者。金屬柵欄全部為導體，可藉由金屬佈線而連接於 Vdd或GND等固定（一定）電位。金屬柵攔係疊層有金屬佈線 層者，藉由穿孔而連接。又，金屬柵攔係完全或部分地包 圍電路區塊。遮罩層即例如連接於GND電位之P +、N +、 N井擴散層係抑制高頻下經由基板之耦合。更且，為抑制電 晶體之後閘極耦合，Deep N井可與金屬柵欄組合使用。 另外’下述之構成例皆可以眾所周知之一般性的8卜1(^製 程製造。故省去製造步驟之說明。即，本發明不需要任何 附加性製程或製程之變形。又，本發明之構造係在通常之 1C製程中於形成金屬佈線層或擴散層時，精心設計其圖案 並正確設置而成。 以下詳細說明電磁性隔離構造。再者’雖於以下之說明 中以4層金屬製程為例加以說明，但當然亦可適用於任意之 金屬佈線層數。 圖1及圖2分別表示於本申請案之積體電路21中，包圍螺 方疋電感之電磁性金屬栅攔20。又，圖3詳細表示本發明申 請案之一的金屬柵攔構造。於此，於金屬栅欄之正下方， 92300.doc 11 1241663 即於金屬柵櫊之丁* μ , 卢，-有勺人ώ 、攸：向來看與金屬栅攔為相同位置 處、又有包含與石夕製基板！具有 置 3ί第一擴檄Μ、 〒电生之擴政層的護圈 、、_而且’金屬栅欄係以疊層所有金屬佈線層 …丨丨之⑦式使用，與該護圈3同時作用。再者 中2表不元件隔龜- ° 離£域70件隔離區域2係使用以〇2之以製 程的一般性元件隔離。 又’金屬栅攔20於金屬佈線層疊層，藉由穿孔卜8、κ 而於垂直方向相互連接，全部或部分地包圍電路區塊。 於圖2之例中，金屬柵攔係包圍螺旋電感器12。 又’金屬栅攔11與作為電路區塊之螺旋感應器12間之縫 隙曜示於圖υ的值，應選擇不會改變金屬栅攔所包圍之 電路區塊（於圖2之情形為螺旋電感器）之電氣特性之值，這 點尤為重要。即，上述之縫隙SF必須因應實際應用而決定， 較為典型的是SF>25 μιη。又，寬度WF應選擇可充分減少金 屬柵欄之低電阻化與電磁場之影響者。又，用於抑制電磁 性耦合之金屬柵攔的有效性亦依存於疊層構造中的金屬栅 欄之寬度以及穿孔之距離。 原則上’表層殊度（電磁場深入之程度）設為$。即，3係 電磁波之Skin depth(表層深度），即，產生電磁性耗合之自 積體電路表面算起的最大深度。此時， 公式 δ = {ρ/(πμ:〇}1/2 (此處，ρ為金屬柵欄之電阻率，μ為導磁率，f為動作頻 率·· 1〜5 GHz)，若電路内最快之訊號的波長為： λ= c/f， 92300.doc -12- 1241663 則只需滿足以下條件： 金屬栅攔之寬度WF- 5δ， 通道之間隔$ λ/20 即可幾乎消除電磁性耦合之影響。此處c表示光速。 再者，作為典型性值，使用A1Cu之材料，厚度為〇·6〜ΐ5 卜瓜之情形時，採用WF>5pm。除A1Cu以外，亦可使用例如

AlSi、A卜 Au、Cu等。 本申請案之金屬隔離柵攔之效果如圖4所示。適用於與圖 、相同之測5式構造（即，具有藉由金屬柵攔包圍之螺旋電 感器之構造)。其結果，與無金屬隔離柵欄之先前圖案相比 較’可達到減少約20 dB之輸出入間結合度。s參數係以電 磁波之傳播為基礎者，其中⑵在本例中表示隔離 (isolation)。S21越低則隔離越好，基板串擾之影響越小。 金屬栅攔整體之高度，可設為與產生電磁場之元件同声 以上之金屬佈線層。又，層數可根據設計而決定，又，一 層之厚度、通道之高度、通道之直徑等可根據製程而決定。 、於上述之圖1之構成中’疊層之金屬佈線層之金屬栅攔可 適當變更。又，用於減少與鄰接電路區塊之電磁性搞合的 栅欄效果，依存於疊層之金屬佈線層之數量。 基於電路區塊為高頻裝置，且其特性會因與基板之寄生 電容而劣化等理由，若被包圍之電路區塊、即產生電磁場 之元件使用最上層之全屬故& & y 曰^屬佈線層而形成之情形時，作為 屬柵攔，與其設置包含撼私a 也 匕3擴散層之護圈3及底層金屬佈線 (最下層之金屬佈線層），不 曰J不如没置最上層之金屬佈線層來得 92300.doc 1241663 有效。即，作為用於金屬栅欄之金屬佈線層，必須為與產 生電磁場之元件同層以上之金屬佈線層。圖5表示不使用包 含擴散層之護圈3或底層金屬佈線層之金屬隔離拇搁的= 〇 圖6,係概括說明於上述般之於最上層之金屬佈線層設有 兩個螺旋電感器之情形時，兩個螺旋電感器間之輸入輸出 間結合度S21(dB)之試驗結果者。此處，兩個螺旋電感器間 隔1〇 gm，其中之-的螺旋電感器係藉由以不同之金屬佈線 層（第-金屬佈線層〜第四金屬佈線層）製成之金屬 包圍。 再者’自表面至遠處依次為第—金屬佈線層、第二金屬 料層、第三金屬佈線層，以及第四金屬佈線層。距基板 最近之金屬佈線層為第一金屬佈線層，「〇」與「◎」兩者皆 表示形成有金屬佈線層，空攔處則表示未形成有金屬佈線 層。自第四金屬佈線層側起設為〇，自第一金屬佈線層側 起設為「◎」。 為進-步改善電磁隔離之效果，特別是於高頻之情形 中士圖7所示若於藉由金屬柵欄包圍之電路區塊之下 方，與N井3 0(第二擴散層）組合，則更具效果。 N井3 0之面積與藉由金屬栅攔2()包圍之面積（即電路區塊 之面積）同等（例如，相等）。 再者，圖7係於電路區塊之下方設置料、基板為_之 情形’但亦可與此相反，於電路區塊下方設置p井，而將基 板設為Nsub。 92300.doc •14- 1241663 更且，作為基本構造之其他變形例，電磁隔離亦可與低 電阻層40組合。該情形時，低電阻層4〇與基板區域之導電 3L相同如圖8所示連接於固定電位。固定電位係或 GND，藉由金屬佈線連接。再者，該低電阻層仞係藉由高 導電性之自動對準金屬矽化物擴散層或已予自動對準金屬 :化物化之多晶石夕層而形成。又，該構造亦可如螺旋電感 益般，使用於基板内未搭載有被包圍之電路區塊的情形。 又，若將應加以保護（所包圍之）之電路區域之尺寸（一邊 之長度）設為d，將該電路區域之面積設為，則 d=Area1/2。 又，電磁隔離柵襴之關係依存於動作頻率（即，波長入= )再者，上述d式於應保護之（被包圍之）電路區域例如為 正方形時成立，而除此以外當應保護之（被包圍之）電路區域 例如為圓形之情形時亦可為同—計算式，不 正方形或為圓形，d之值都差不乡 ^ ^域為圓形之情形 ”至屬柵攔亦形成為圓形，其尺寸4表示直徑。 如右又/8，則電磁放射無法從金屬拇搁 不需要有如習知例（專利文獻取底部或頂部之金屬罩則 又，對於使育氧化膜作為介電層之1C，於 c〜1.5x1(^cm/秒、f=5GHz、^3cm 、 之時’電路區域之尺寸為 或頂部之金屬遮罩層，僅“：、路區塊無需無底部 電磁性搞合。θ 1精“磁柵欄而包圍，即可抑制 更且’於電路區塊之間的高頻區域之輕合，主要將基板 92300.doc -15- 1241663 作為通路。為了減少基板㉝合，上述之金屬隔離栅搁可與 建入矽區域之電路構成要素（比如螺旋電感器、電容器）組 合。其區域中如圖9所示，即使僅配置^^井51以及卩井“作為 經過一般中等摻雜的井（tabs)，仍可獲得充分之抑制效果: 即，如圖9所示，電路區塊25間雖未予以摻雜，但藉由將基 板1設為Psub，使基板電阻增大，則摻雜之程度即使僅為通 系之中等左右，亦可充分抑制基板雜訊。 其結果，電路區塊25間之矽區域成為具有高電阻率之基 板，耦合基板之阻抗增大，從而減少高頻區域之電路間之 事禺合。 如此，於具有金屬柵攔之複數個元件（電路區塊25)中， 其間係可構成如基板1。又，如圖10所示，於具有金屬柵攔 構造之元件中，與其他不具有金屬柵攔構造之元件之間可 構成如基板1。 專利文獻2之;樁顯示於橫向（金屬配線層之疊層中）包 圍電路或元件之金屬佈線層，且至少於電路或元件之頂部 或下方藉由金屬佈線層而具有2次元之表面。更且，專利文 獻2中’金屬之疊層係連接至基板之擴散層。 另一方面，本發明之金屬堆疊構造不必連接至基板之擴 散層。藉此，可以使設計單純化。又，本發明之金屬柵攔 係以橫向尺寸（1為〇14/8之方式包圍電路或元件，故而不必 使用頂部金屬遮罩層。 如上所述’本發明係有效地抑制RF電路區塊間之磁性、 電谷性以及基板耦合者。因而，金屬之電磁隔離技術不需 92300.doc -16- 1241663 任何特殊製程。其結果具有與標準性之㈣程之互換性。 已確 < 為有效之電磁隔離。即，臨界性之電路區塊 P使間隔小，仍可達到電磁隔離。其結果可進一步縮小 晶片尺寸。 再者，於發明之詳細說明内容中之具體性實施態樣或實 施例僅係清楚解釋本發明之技術性内容者，並非僅限定於 該具體例而狹義解釋之，可於本發明之精神及其後所揭示 之申請專利範圍内，進行各種變更而實施之。 【圖式簡單說明】 、圖1係表示與本發明相關之積體電路的金屬柵攔之一構 成例的平面圖。 圖2係表示圖1的構成之包含A-A，箭頭朝向部分的剖面之 立體圖。 圖3係表示圖1的構成之立體圖。 圖4係表不輸出入間結合度S2丨與頻率之關係圖表。 圖5係表示與本發明相關之積體電路之金屬柵攔的其他 構成例之立體圖。 圖6係表示輸出入間結合度S21之圖。 圖7係表示與本發明相關之積體電路之金屬柵攔的次一 其他構成例之立體圖。 圖8係表示與本發明相關之積體電路之金屬柵攔的另一 其他構成例之立體圖。 圖9係表示與本發明相關之積體電路之金屬柵攔的又一 其他構成例之立體圖。 92300.doc -17- !241663 圖1 〇係表示與本發明相關之積體電路之金屬柵攔的再一 其他構成例之立體圖。 圖Π係表示於同一晶月内混載有類比/數位裝置之情形 的互相干擾之圖。 圖12係表示測試圖案之平面圖。 圖13係表示輸出入間結合度821之頻率依存之圖表。 圖14係表示設有DeepN井時S21的效果之圖表。 【主要元件符號說明】 1 基板 2 元件分離區域 3 護圈（第一擴散層） 5、7、9、11 金屬佈線層 穿孔 12 20 21 25 30 40 51 52 螺旋電感器（對象元件） 金屬柵欄 積體電路 電路區塊 N井（第二擴散層） 低電阻層 N井 P井 92300.doc -18·

Claims (1)

1241663 十、申請專利範圍： h 一種積體電路，其包含·· 對象元件’以及以包圍上述對象元件之方式而配置之 金屬柵攔； 上述金屬栅攔包含： $層而形成有電磁隔離構造之金屬佈線層，以及 互相連接上述金屬佈線層彼此之複數個穿孔； 當設電磁波之Skin depth(表層深度）為δ、設c為光速、 没積體電路之動作頻率為f、設金屬柵櫊區域之橫向尺寸 為d、設金屬栅攔之包圍線寬為WF、設穿孔間隔為：、設 訊號竦長λ= c/f時，則 dm WF- 5δ ; Lg λ/20。 2·如請求.項1之積體電路，其中於上述金屬栅攔之正下方， 包含與基板具有相同導電型之第一擴散層所構成之護 圈；上述護圈係連接於固定電位，且上述護圈係與上述 金屬柵欄電性隔離。 3. 如請求項丨之積體電路，其中於上述對象元件之下方，具 有與基板接合之井。 4. 如請求項1之積體電路，其中於上述對象元件之下方，具 有與基板相同導電型之低電阻層，上述低電阻層係連接 於固定電位，且與上述金屬栅攔電性隔離。 5·如請求項4之積體電路，其中上述低雷阳爲^ ^ k低冤阻層之面積係與藉 92300.doc 1241663 由上述金屬桃搁而包圍之面積相等。 6.如請求項5之積體電路，其中上述低電阻層係包括自動對 準金屬矽化物擴散層。 7·如晴求項5之積體電路，其中上述低電阻層係包括經自動 對準金屬石夕化物化之多晶石夕層。 8. 如請求項工之積體電路，其中具有上述金屬拇棚構造之複 數個元件之間係為基板。 9. 如請求項1之積體電路，其中具有上述金屬柵欄構造之元 件與其他不具有金屬柵攔構造之元件之間係為基板。 10·如請求項丨之積體電路，其中上述對象元件係於上述積體 電路内產生電磁場之元件。 11·如請求項10之積體電路，其中上述對象元件係為高頻裝 置。 12_如請求項丨丨之積體電路，其中上述對象元件係為螺旋電 感器。 13·如請求項1之積體電路，其中上述金屬栅欄係接地。 14.如請求項丨之積體電路，其中上述金屬柵欄與上述對象元 件之間之縫隙SF係SF>25 μιη。 15·如請求項丨之積體電路，其中上述金屬柵攔為AiCu，上述 金屬栅攔之厚度為0.6〜1·5 μπι，上述WF為WF>5 μιη。 16·如請求項丨之積體電路，其中上述金屬柵攔之整體高度係 與上述對象元件為同層以上。 17.如請求項丨之積體電路，其中上述對象元件之頂部及底部 係露出而不為上述金屬柵攔所覆蓋。 92300.doc