CN100468725C - 抗静电放电的散热模块和其系统 - Google Patents
抗静电放电的散热模块和其系统 Download PDFInfo
- Publication number
- CN100468725C CN100468725C CN 200610109023 CN200610109023A CN100468725C CN 100468725 C CN100468725 C CN 100468725C CN 200610109023 CN200610109023 CN 200610109023 CN 200610109023 A CN200610109023 A CN 200610109023A CN 100468725 C CN100468725 C CN 100468725C
- Authority
- CN
- China
- Prior art keywords
- chip
- conduction fence
- fence
- conduction
- radiator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种电子组装体，包括一基板、一芯片、一导电栅栏及一散热器。基板具有一接合面。芯片接合到接合面。导电栅栏接合到接合面，且至少局部地围绕芯片的侧缘。散热器设置于基板的上方，并接触芯片及导电栅栏。借由在基板及散热器之间设置导电栅栏，使得导电栅栏及散热器作为芯片的屏蔽，故可降低静电放电电流对芯片所造成的不利影响。
Description
技术领域
本发明是关于一种电子组装体，且特别是有关于一种可降低静电放电(Electro Static Discharge，简称ESD)造成集成电路(Integrated Circuit，简称IC)芯片损坏的可能性的电子组装体。
背景技术
随着半导体产业的兴起，IC芯片几乎应用至所有的电子装置(electronicapparatus)。为了将IC芯片的电极延伸出来，并保护IC芯片的本身的结构，通常会利用封装制程将IC芯片封装成为电子封装体之后，再将电子封装体安装至电子装置的主机板(mother board)上。
芯片倒装焊(flip chip bonding)技术是一种将IC芯片组装到承载器(carrier)的封装技术。相较于传统的引线键合(wire bonding)技术，芯片倒装焊技术可应用于高接脚数及高接脚密度的IC芯片的封装，并可缩短信号路径。
此外，电子封装体的常见的硬式(rigid)承载器包括导线架(leadframe)及封装基板(package substrate)。相较于导线架而言，封装基板(具有高布线密度的多层线路板)可提供较多的接点数及较高的接点密度。因此，芯片倒装焊技术通常会搭配封装基板来封装具有高接脚数及高接脚密度的IC芯片。
除了应用于具有高接脚数及高接脚密度的IC芯片的封装以外，芯片倒装焊技术亦可在IC芯片在封装之后将IC芯片的背面暴露出来。因此，可将散热器(heat sink)接触IC芯片的背面，以协助IC芯片的散热来降低IC芯片的温度。IC芯片及散热器之间存在有一层导热膏(thermal paste)或导热垫(thermal pad)，以提升散热器的散热效能。
由于IC芯片的主动面(active surface)上的集成电路组件(IC device)非常脆弱，所以当已封装成为电子封装体的IC芯片安装至电子装置的内部时，任何原因所产生的ESD电流都有可能造成IC芯片的IC组件的损坏。因此，任何的电子装置及IC芯片都会加入抗ESD的防护设计。
发明内容
本发明的目的是提供一种散热模块，适于组装到一电子封装体，可降低ESD对芯片所造成的不利影响。
本发明的目的是提供一种电子系统，可降低ESD对芯片所造成的不利影响。
本发明提出一种电子封装体，其包括一基板、一芯片及一导电栅栏(fence)。基板具有一接合面。芯片接合到上述接合面。导电栅栏接合到接合面，且至少局部地围绕芯片的侧缘。
本发明提出一种散热模块，适于固定到一电子封装体上，其中电子封装体具有一具有一接合面的基板及一接合到接合面的芯片。此散热模块包括一散热器及一导电栅栏。导电栅栏连接至散热器。当散热器设置于基板的上方，并接触芯片时，导电栅栏至少局部地围绕芯片的侧缘。
本发明提出一种电子系统，其包括一总线、一内存单元及一电子组装体。内存单元经由总线电性连接至电子组装体。电子组装体包括一基板、一芯片、一导电栅栏及一散热器。基板具有一接合面。芯片接合到接合面。导电栅栏接合到接合面，且至少局部地围绕芯片的侧缘。散热器设置于该基板的上方，并接触芯片及导电栅栏。
基于上述，本发明借由在基板及散热器之间设置导电栅栏，使得导电栅栏及散热器作为芯片的屏蔽，故可降低ESD对芯片所造成的不利影响。
附图说明
图1是本发明一实施例的电子组装体组装到电路板的零件分解透视图。
图2是图1的电子组装体与电路板的零件组合图。
图3是图2的电子组装体组装到电路板的剖面图。
图4是本发明另一实施例的导电栅栏的俯视图。
图5A是图4的导电栅栏沿I-I线的剖面图。
图5B是图5A的导电栅栏受压后的剖面图。
图6是图1的电子组装体应用于电子系统的方块图。
主要组件符号说明
50：电路板
100：电子组装体
110：基板
112：接合面
114：接地电路
116：接地迹线
120：芯片
130、130’：导电栅栏
140：散热器
200：电子系统
212、214、216、218：总线
220：内存单元
230：电源供应单元
240：处理器
252：输入装置
254：输出装置
300：电路板
具体实施方式
图1是本发明一实施例的电子组装体组装到电路板的零件分解透视图，图2是图1的电子组装体与电路板的零件组合图，图3是图2的电子组装体组装到电路板的剖面图。请参考图1至图3，本发明的一实施例的电子组装体100包括一基板110、一芯片120、一导电栅栏130及一散热器140。值得注意的是，基板110、芯片120及导电栅栏130可构成一电子封装体，而导电栅栏130及散热器140可构成一散热模块。
基板110为一封装基板，用以封装芯片120，而芯片120则接合到基板110的一接合面112。在本实施例中，芯片120是以芯片倒装焊的方式连接至基板110的接合面112，故芯片120的局部(例如背部)将会裸露出来。上述的芯片倒装焊的方式例如以凸点阵列(bump array)、各向异性导电膜(ACF)或各向异性导电胶(ACP)来结合基板110及芯片120，并同时达到电性及结构上的连接。
在芯片倒装焊之后，芯片120的局部将会裸露出来，故可利用设置于基板110的上方的散热器140来接触芯片120，以协助芯片120的散热来降低芯片120的温度。此外，芯片120及散热器140之间可设有一层导热膏或导热垫(均未示出)，以提升散热器140的散热效能。除了利用散热器140以外，热管(heat pipe)及风扇(fan)亦可选择性地应用来辅助散热器140的散热能力。
一般而言，散热器140的材质通常是金属，例如铜或铝合金，故散热器140的本身通常具有导电性。因此，为了直接利用散热器140来作为芯片120的金属屏蔽，可将导电栅栏130配置在基板110的接合面120上，且位于芯片110与散热器140之间，让散热器140可导电性地接触导电栅栏130。
因此，导电栅栏130及散热器140将可作为芯片120的上方及侧向的金属屏蔽，以遮挡可能有害于芯片120的电磁波。在本实施例中，导电栅栏130可为表面电镀有金属的不织布。此外，导电栅栏130的相对垂直于接合面112的压缩比率可为5％～15％，即导电栅栏130的本身厚度的压缩比率可为5％～15％，这可防止散热器140对芯片120过度施压。
在本实施例中，导电栅栏130是连续性地围绕于芯片120的侧缘。然而，在另一未示出的实施例中，导电栅栏130亦可断续地环绕于芯片120的侧缘，即导电栅栏130分成许多片段去围绕于芯片120的侧缘，但这些片段之间的缝隙或距离必须小于有害电磁波的波长，以阻挡有害电磁波。例如，这些片段之间的缝隙或距离小于有害电磁波的波长的二十分之一。
在本实施例中，导电栅栏130与散热器140是个别独立制作。然而，在另一未示出的实施例中，导电栅栏130与散热器140亦可一体成形，而导电栅栏130与基板110之间则可配设缓冲层。
为了达到更好的防护效果，基板110还可具有一接地电路114(见图3)，例如一接地平面，而导电栅栏130则电性连接至接地电路114。因此，原先可能借由基板110与散热器140之间的缝隙而到达芯片120的ESD电流，其将受到增设于基板110与散热器140之间的导电栅栏130所拦阻，并导引至基板110的接地电路114，因而降低ESD电流对芯片120所造成的不利影响。
为了将导电栅栏130电性连接至基板110的接地电路114，基板110还可具有一接地迹线116，其配置于接合面112上。因此，导电栅栏130可连接或接触接地迹线116，进而电性连接至基板110的接地电路114。此外，导电栅栏130与接地迹线116之间可以焊接方式或经由一导电胶来相连接。
在本实施例中，接地迹线116是连续性地延伸于基板110的接合面112上。然而，在另一未示出的实施例中，接地迹线116亦可断续性地分布在基板110的接合面112上，即接地迹线116分成许多片段来分布在基板110的接合面112上。
图4是本发明另一实施例的导电栅栏的俯视图，图5A是图4的导电栅栏沿I-I线的剖面图，图5B是图5A的导电栅栏受压后的剖面图。请参考图4、图5A及图5B，相较于图3的导电栅栏130，导电栅栏130’是一金属弹性构件，其具有Z字形的截面。导电栅栏130在受压的形变可见于图5B。
图6是图1的电子组装体应用于电子系统的方块图。请参考图6，电子系统200可包括为一计算机系统或一通讯系统。具体而言，电子系统200可为一个人计算机(personal computer)或一可携式电子装置，其中可携式电子装置例如是笔记本计算机或移动电话。
电子系统200配设在一电路板300上。电子系统200包括一总线212、214、216、218、一内存单元220与图1的电子组装体100。内存单元220经由总线212电性连接至电子组装体100。此外，电子系统200还可包括一电源供应单元230，其经由总线214电性连接至电子组装体100。再者，电子系统200还可包括一处理器(processor)240，其经由总线216电性连接至电子组装体100。另外，电子系统200还可包括一输入装置252及一输出装置254，其经由总线218而电性连接至电子组装体100，以作为该电子系统200与使用者或其它装置之间的传输接口。
在另一未示出的实施例中，电子系统200包括一总线、一内存单元220与图1的电子组装体100，其中图1的电子组装体100的芯片120可为一处理器。
综上所述，本发明借由在基板及散热器之间设置导电栅栏，使得导电栅栏及散热器作为芯片的屏蔽，故可降低ESD对芯片所造成的不利影响。此外，当导电栅栏还具有导热性时，导电栅栏还可在基板与散热器之间提供额外的导热通道，以提升散热效能。另外，当导电栅栏还具有弹性时，导电栅栏还可缓冲散热器对芯片的施压，以在结构上保护芯片。
虽然本发明已以多个实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (12)
1.一种散热模块，适于固定到一电子封装体上，该电子封装体具有一具有一接合面的基板及一接合到该接合面的芯片，该散热模块包括:
一散热器；以及
一导电栅栏，连接至该散热器，当该散热器设置于该基板的上方，并接触该芯片时，该导电栅栏至少局部地围绕该芯片的侧缘，且该导电栅栏具有Z字形的纵向截面。
2.根据权利要求1所述的散热模块，其特征在于，该导电栅栏的材质为表面电镀有金属的不织布或金属弹性构件。
3.根据权利要求1所述的散热模块，其特征在于，该导电栅栏的垂直于该接合面的允许压缩比率为5％～10％。
4.根据权利要求1所述的散热模块，其特征在于，该导电栅栏断续地围绕该芯片的侧缘。
5.根据权利要求4所述的散热模块，其特征在于，该导电栅栏具有一缝隙，该缝隙小于有害电磁波的波长的二十分之一。
6.根据权利要求1所述的散热模块，其特征在于，该导电栅栏连续地围绕该芯片的侧缘。
7.根据权利要求1所述的散热模块，其特征在于，该散热器与该导电栅栏为一体成形。
8.一种电子系统，包括:
一电子组装体，该电子组装体包括:
一基板，具有一接合面；
一芯片，接合到该接合面；
一导电栅栏，配置在该接合面上，且至少局部地围绕该芯片的侧缘，且该导电栅栏具有Z字形的纵向截面；以及
一散热器，设置于该基板的上方，并接触该芯片及该导电栅栏；
一总线；以及
一内存单元，经由该总线电性连接至该电子组装体。
9.根据权利要求8所述的电子系统，其特征在于，该导电栅栏具有一缝隙，该缝隙小于有害电磁波的波长的二十分之一。
10.根据权利要求8所述的电子系统，其特征在于，该基板还具有一接地电路，而该导电栅栏还电性连接至该接地电路。
11.根据权利要求8所述的电子系统，其特征在于，该导电栅栏的材质为表面电镀有金属的不织布或金属弹性构件。
12.根据权利要求8所述的电子系统，其特征在于，该导电栅栏的相对垂直于该接合面的压缩比率为5％～15％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610109023 CN100468725C (zh) | 2006-07-25 | 2006-07-25 | 抗静电放电的散热模块和其系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610109023 CN100468725C (zh) | 2006-07-25 | 2006-07-25 | 抗静电放电的散热模块和其系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1889259A CN1889259A (zh) | 2007-01-03 |
| CN100468725C true CN100468725C (zh) | 2009-03-11 |
Family
ID=37578522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610109023 Active CN100468725C (zh) | 2006-07-25 | 2006-07-25 | 抗静电放电的散热模块和其系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100468725C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791564B2 (en) * | 2010-02-24 | 2014-07-29 | Toyota Jidosha Kabushiki Kaisha | Method of Manufacturing a semiconductor module and device for the same |
-
2006
- 2006-07-25 CN CN 200610109023 patent/CN100468725C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1889259A (zh) | 2007-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9142478B2 (en) | Semiconductor package stack having a heat slug | |
| KR101941615B1 (ko) | 중앙 콘택 및 향상된 열적 특성을 갖는 향상된 적층형 마이크로전자 조립체 | |
| CN103426839B (zh) | 半导体封装 | |
| US10593617B2 (en) | Semiconductor device | |
| TWI286240B (en) | Display module and flexible packaging unit thereof | |
| CN102573279A (zh) | 半导体封装及其形成方法 | |
| US7786571B2 (en) | Heat-conductive package structure | |
| JP2008166440A (ja) | 半導体装置 | |
| US11004837B2 (en) | Semiconductor device with improved heat dissipation | |
| US20170012142A1 (en) | Printed circuit board assembly forming enhanced fingerprint module | |
| US8040682B2 (en) | Semiconductor device | |
| US20070013042A1 (en) | Electronic module assembly with heat spreader | |
| US9318474B2 (en) | Thermally enhanced wafer level fan-out POP package | |
| CN212136426U (zh) | 倒装芯片和芯片封装结构 | |
| US20080277786A1 (en) | Semiconductor package substrate | |
| US7723843B2 (en) | Multi-package module and electronic device using the same | |
| US7560812B2 (en) | Cooling module against ESD and electronic package, assembly and system using the same | |
| KR102108087B1 (ko) | 반도체 패키지 | |
| US7310224B2 (en) | Electronic apparatus with thermal module | |
| US20160093550A1 (en) | Electronic device having a heat radiating unit | |
| CN100468725C (zh) | 抗静电放电的散热模块和其系统 | |
| US10840175B2 (en) | Film package, chip-on-film package, and package module | |
| JP2006324646A (ja) | モジュール基板 | |
| KR101672967B1 (ko) | 에지에 사이드 패드를 포함하는 반도체 스택 패키지, 및 이를 포함하는 고밀도 메모리 모듈, 전자 회로 기기 | |
| WO2023098503A1 (zh) | 一种屏蔽结构、封装体、板级架构、散热器及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |