TWI239076B - Method of forming a select line in a NAND type flash memory device - Google Patents

Description

1239076 坎、發明說明： 【發明所屬之技術領域】 線本1曰月係、關於於一 1及型十夬閃記憶體裝置中形成—選擇 7方法更特定τ之，係關於於一反及型快閃記憶體裝 置1形成—選擇線之方法；當一偏壓施與具有相同之快閃 曰己L胞結構的選擇電晶體内具有—高電阻的浮動間極之多 曰曰5夕層時’孩方法可防止因電壓降而導致的電特性降級。 【先前技術】 堆豐結構的反及型快閃記憶體運作於一塊單元内。此 時，使用選擇電晶體劃分並選擇該些塊。 圖1係一傳統反及型快閃記憶體陣列之配置圖，圖2係一 沿圖1中Α-Α’線截取的記憶體陣列剖面圖，及圖3係一沿圖工 中Β-Β ’線截取的記憶體陣列剖面圖。 參照圖1、圖2及圖3，裝置隔離薄膜1〇2形成於半導體基 板1 〇 1上以界定多個彼此平行的主動區域ACT。進一步，汲 極選擇線DSL0、DSL1…，第--第η個字線WL1〜WLn及源 極選擇線SSL1、SSL2···皆垂直於形成於半導體基板丨〇丨上的 主動區域ACT。該些線具有一隧道氧化物膜丨〇3、一浮動閘 極104、一介電薄膜1〇5及一控制閘極106之堆疊結構。控制 閘極1 06具有一多晶矽層及一矽化物層之堆疊結構。同時， _貝區域107d、107及107c皆形成於沒極選擇線dsl〇、DSL1 、…’第一〜第η個字線WL1〜WLn與源極選擇線SS]L卜SSL2 …之間的主動區域ACT。此時，形成於第一字線wl 1對置 侧的汲極選擇線DSL 1邊緣上的雜質區域丨〇7d用作汲極。形 86259 1239076 成於第η個字線WLn對置側的源極選擇線ssu邊緣上的雜 質區域107c用作源極。 同時，一汲極選擇電晶體Td形成於汲極選擇線DSL1與主 動區域ACT交叉的一區域内。一接地選擇電晶體Ts形成於源 極選擇線SSL1與主動區域ACT交又的一區域内。同樣，快 閃記憶胞Cell 1〜Celln形成於第一〜第n個字線wu〜界以 與王動區域ACT交叉的一區域内。此時，主動區域Ac丁被隔 離薄膜1〇2隔離。然而，為易於使用接地端子連接接地選擇 電晶體Ts之間的主動區域ACT，可形成主動區域act以便連 接接地選擇電晶體Ts之間的主動區域ACT(圖式中顯示它們 彼此隔離）。因此，一具有汲極選擇電晶體Td、複數個快閃 記憶胞Celll〜CeUn及一接地選擇電晶體Ts(該些元件皆串 聯連接至主動區域ACT)的塊B1〇〇形成於半導體基板ι〇ι上。 在上述情況下’藉由浮動閘極隔離(fgi)圖案，快閃記憶 胞Cem〜CeUn之浮動閘極103於裝置隔離區域上彼此隔離 。然而，如圖3所示’汲極選擇線DSL〇、DSLi. j接地選 擇線SSL1、SSL2···恰好在裝置隔離薄膜1〇2上未隔離，但所 有層102〜106則依次連接。 此時由t形成之汲極選擇電晶體Td及源極選擇電晶體 T s具有快閃記憶胞么士播 阴 匕〜構，因此’需施與選擇線Dsl或SSL或

浮動閘極一高電壓以猶彡曰x A A i以後仔正常電晶體作業或移除在汲極選 擇線 DSL0、DSL1 •及源極選擇線SSL1、SSL2··.上控制閘極 106與浮動閘極104之間的介電薄膜105 在此狀况了 ％壓因浮動閘極之高電阻而發生驟降。進 86259 1239076 一步’由於裝置内整合程度日益提高， ^ I難消除用於移 沒極選擇線DSL0、DSL1·.·及源極選 ^ 、弹、、果 SSL1、SSL2...上 控制閘極1 06與浮動閘極1 〇4之間| ^ ;丨电薄膜1〇5的製程容哞 極限。因此，傳統技術具有整個製 叮 點。 ’正個“的困難程度較高之缺 【發明内容】 因此’設計本發明旨在本質上解決由於相關技術之限制 及缺點而導致的-個或多個問題，且本發明之—目的 供-於反及型快閃記憶裝置中形成選擇線之方法，該方: 可藉由使電壓降之發生降至最低程度來改善電特性且可夢 由免除為電連接浮動閘極與控制間極而實施之介電； 除製程來簡化製程步驟。 ’ 多 為達成上述目的，在且右、、皇叙叫』 ，、有動閘極、介電薄膜及控制間 ==結構的選擇料，圖案化處理控制極以於控制 二極 第—凸起物並藉由自對準㈣製程形成浮動 :時’圖案化處理浮動閘極以於浮動閘極邊緣 其一和重叠於p凸起物的第二凸起物。然後 〇 插頭及金屬線電連接第— 之用接觸 壓可同時施與具有n 心—凸起物，楮此—電 浮動閑接。 --阻的控制閑極及具有-高電阻的 在一較佳實施例中，依 置中开J成選擇線之方法的 中形成有一隔離薄膜的一 化物膜及一第一多晶矽層 據本發明於反及型快閃記憶體裝 特彳政在於其包含下述步驟：於其 半導體基板上循序形成一隨道氧 ，然後，按位元線方向實施第一 86259 1239076 圖案化處理，·於整個結構上形成一介電薄膜… 概-⑽層；”化物層及第二多晶發：厂 圖案化處理以於汲極選擇& 弟一 、禪、.泉E域乏間裝置隔離 化物層和第二多晶矽層邊绫來& » 4上的矽 /膺遭緣形成罘一凸起物；對 及第一多晶碎層實施第zrpj安 包薄艇 斗、 弟—圖案化處理以形成汲極選擇線， 藉此在沒極選擇線之間裝蓄 "《間裝置隔離區域上的第一多晶矽 緣形成其一端重疊於第一凸， 々 曰 ^ /上 凸起物的罘二凸起物；於整個結 構上开> 成一層間絕緣薄膜 吳及丨思後形成一接觸孔（穿過該孔可 打開罘一凸起物及第二Λ 4仏 Α 之物），以及使用導電材料掩埋接 觸孔以形成接觸插頭並亦形成一 机運接形成於層間絕緣薄膜 弟-凸起物及第二凸起物上之接觸插頭之金屬線。 在上述第二圖案化處理期間，在記憶胞區 爾物層及第二多晶石夕層以形成字線。 使用形成於第二凸起物卜的 ^ I物上的蝕刻光罩實施第三圖案化處 理以於弟'一多晶碎層邊緩开j g 臂瓊、，象^成罘二凸起物。在第三圖案化 處理期間’在記憶胞區域内余 也L A円具她—自對準蝕刻製程以形成 字線’以便可圖案化處理介電薄膜及p多晶石夕層。 方去it步包含在第二圖案化處理後且形成層間絕緣 薄膜前於汲極選擇線侧辟卜形# Μ 、 、土上^成、纟巴緣薄膜間隔物之步騾。 接觸孔及接觸插頭形成後，用於連接位元線與主動區域 的接觸孔及接觸插頭恰好形成於記憶胞區域的主動區域 内。 在另一較佳實施例中’依據本發明之於反及型快閃記憶 體裝置中形成選擇後之古、本> ^ ^ 弹、、果炙万法又特徵在於該方法包含下述步 86259 1239076 驟·於其中形成有一隔離薄膜的一半導體基板上循序形成 一隧道氧化物薄膜及一第一多晶矽層；然後按位元線方向 實施第一圖案化處理；於整個結構上形成一介電薄膜、一 第二多晶矽層及—矽化物層；使用控制閘極光罩藉由蝕刻 製程對矽化物層及第二多晶矽層實施第二圖案化處理，於 整個結構上形成層間絕緣薄膜並隨後形成一可打開第一及 第二多晶矽層給定部份的接觸孔；及使用導電材料遮埋接 觸孔以形成接觸插頭及亦形成一連接形成於層間絕緣薄膜 上第一凸起物及第二凸起物上的接觸插頭的金屬線。 在上述第二圖案化處理期間，在記憶胞區域内圖案化處 理矽化物層及第二多晶矽層以形成字線。 ^方法進-步包含在第二圖案化處理後且形成層間絕緣 =膜之前在記憶胞區域藉由自對準蝕刻製程對介電薄膜及 第-多晶矽層實施第三圖案化處理之步驟。該方法進一步 包含在第二圖案化處理後且形成層間絕緣薄膜前於源極選 擇線侧壁形成絕緣薄膜間隔物之步驟。 接觸孔及接觸插頭形成後，用於連接位元線與主動區域 的接觸孔及接觸插頭恰好形成於記憶胞區域的主動區域 内。 ;下文說明將部分閣釋本發明之額外優點、目的及特點且 A習此項技術者藉由研究下述說明或實踐本發明可部分瞭 ::發明之該些額外優點、目的及特點。ϋ由書面說明及 二申凊專利範圍及隨附圖式中指出之特定結構可實現並達 成本發明之該些目的及其他優點。 86259 1239076 '在本發明之另一態樣中，應瞭解前文中之一般闡釋及後 又中《詳細Μ釋具有示缝和解釋性並意欲進—步解釋申 請專利範圍界定的本發明。 【實施方式】 現坪細參照本發明之較佳實施例，其實例展示於附圖中 /、中使用相同的參考數字標識相同或相似的部分。 圖為本發明之反及型快閃記憶體陣列之配置圖。 多…、圖4，本發明之反及型快閃記憶體塊⑻包含：汲極 選擇線 D S L 0、D S L 1 ，榮 一 αλ- …弟一〜罘η個字線WL1〜WLn及源極 區域内的快閃記憶胞Celll〜Celln。 此時’在沒極選擇線DSLO、DSL1··.中，汲極選擇線dsl〇 、dsli·.·的控制閘極與浮動閘極藉由第一接觸插頭41以及 第二接觸插頭41 〇b及一金屬線411達成電連接。 更洋細言之，在具有一浮動閘極，介電薄膜及控制閘極 k擇、’泉SSL 1、SSL2···(上述所有元件皆垂直於主動區域act 形成）；形成於汲極選擇線Dsl〇、dsl1.··，第一〜第η個字 線wL1〜WLn與源極選擇線ssu、ssl2.•之間的主動區域 ACT内的雜質區域；一形成於汲極選擇線〇讥1與主動區域 ACT交又區域内的汲極選擇電晶體Td ; 一形成於源極選擇 線SSL1與主動區域ACT交又區域内的接地選擇電晶體η ; 及形成於第一〜第n個字線WL1〜WLn與主動區域ACT交叉 的堆疊結構的汲極選擇線DSL0、DSL1···中，圖案化處理控 制閘極以於控制閘極邊緣形成第一凸起物40〇a，並藉由自對 準蝕刻製程形成浮動閘極。此時，圖案化處理浮動閘極以 86259 -10 - 1239076 於浮動閘極邊緣形成立一迪田、卜 八 *重®於第一凸起物400a的第二 凸起物400b。下一步，佶闱接 一 接觸插頭4 1 0a及4 1 Ob及金屬線4 1 1 電連接第一凸起物4〇〇&愈筮-π丄” ”罘一凸起物400b，藉此施與汲極選 擇線DSL0、DSL1 的雷厭1 二 1 了同時施予一低電阻的控制閘極 及一咼電阻的浮動閘極。 下文中將參照圖5A〜圖5F及圖6A〜圖㈣釋根據本發明 形成選擇線之方法。 圖5A〜圖5F為—沿圖4中c_c，線截取的記憶體陣列剖面 圖及圖6A〜圖6F為-沿圖4中D_D，線截取的記憶體陣列剖 面圖。 現參照圖4、圖5 A及圖6A，一隔離薄膜4〇2形成於半導體 基板401之一指定隔離區域内以界定將形成該裝置的主動 區域ACT。 參照圖4、圖5B及圖6B，用於浮動閘極的一隧道氧化物薄 膜403及一第一多晶矽層4〇4依次形成於整個結構上。下一 步，雖然附圖中未展示，藉由用於形成浮動閘極的第一圖 案化處理沿垂直於字線方向圖案化處理第一多晶矽層4〇4 及隧道氧化物薄膜403以將第一多晶矽層404與隧道氧化物 薄膜403隔離於隔離薄膜402上。 下面參照圖4、圖5C及圖6C，一介電薄膜405、一用於控 制閘極的第二多晶矽層406及一矽化物層407依次形成於整 個結構上。 參照圖4、圖5D及圖6D，藉由使用控制閘極光罩的蝕刻製 程圖案化處理石夕化物層4 0 7及第二多晶石夕層4 〇 6。此時，圖 86259 -11- 1239076 案化處理碎化物層407及笔-夕曰 弟一夕日日石夕層4 0 6以於兩個沒極選 擇線D S L 0及D S L 1之間的裝罢阳出、 ^ 」们装置隔離區域上的矽化物層407及 (未圖示）之後實施蝕刻過程以改進圖案化特徵。 5寺藉由使用’丨黾薄膜4 0 5作為触刻終止層的蚀刻製程 圖案化處理矽化物層4〇7及第二多晶矽層4〇6。此時，應注 第二多晶矽層406的邊緣形成第一凸起物400a。進一步，應 眘解可於矽化物層4〇7上形成硬罩（未圖示）及防反光薄膜 二多晶矽層406之後可 對準蝕刻（SAE)製程圖 思，在圖案化處理石夕化物層4〇7及第 額外圖案化處理介電薄膜4〇5。 現參照圖4、圖5E及圖6E，藉由自 案化處理介電薄膜405及第一多晶矽層4〇4。此時，形成蝕 刻光罩（未圖示）以於兩個汲極選擇線DSL〇&DSL1之間的裝 置隔離區域上第一多晶矽層4〇4的邊緣形成其一端重疊於 第一凸起物400a的第二凸起物4〇〇b。下一步，圖案化處理介 電薄膜405及第一多晶石夕層404。 藉此’第一凸起物40〇a形成於矽化物層407及第二多晶矽 層406的邊緣。而且，形成有第二凸起物4〇〇b(其一端重疊於 第一凸起物400a)的汲極選擇線DSLO、DSL1···形成於第一多 晶矽層404的邊緣。進一步，汲極選擇電晶體丁d形成於汲極 選擇線DSL0、DSL1···與主動區域ACT的一重疊區域内。同 時，當堆疊有隧道氧化物薄膜、由第一多晶矽層構成的浮 動閘極、介電薄膜、由第二多晶矽層及矽化物層構成的控 制閘極其上的字線WL 1〜WLn形成於記憶胞區域時，快閃記 '1*思胞Ce 111〜Ce 11 η形成於字線WL 1〜WLη與主動區域aCT重 86259 12 1239076 覺的區域。 此後，雖錢圖中未展示，f施離子植人 iH i罢的η ς τ η n q τ 1 牙王以在沒極 k 擇、，泉 DSLO、DSL1.._，字線 WL1〜w 、ςςτ? . ρ, . /原極選擇線 SSL1 之間的王動區域禮上形成—雜質區域。該雜質 區域用作沒極選擇電晶，T d έή、方iT +、π： t ^ 源極。 …Td的/及極或源極選擇電晶體Ts的 參照圖4、圖5F及圖6F，一絕緣薄膜隔離物倒形成於每 一汲極選擇線DSL0、DSL1...及字線和〜心，§⑴母 SSL2…之側壁。然後—層間絕緣薄膜4Q9形成 。下-步’形成可打開主動區域的— 固、，構上 、口疋4分及第一凸起 物400a及第二凸起物侧的接觸孔。此時，形成可打開主動 區域ACT之給定部分的接觸孔(未圖示)以電連接主動區域 編線(未圖不)。進-步’形成可打開第-凸起物400a與 乐一凸起物4_的接觸孔以電連接第一凸起物_ 二 凸起物400b。 形成接觸孔後，使用導電材料掩埋接觸孔，藉此形成接觸 插頭他與侧。然後，當實施金屬層形成製程及圖案化處 理以於層間絕緣薄膜4G9上形成位元線（方便起見，未圖示） 時，一用於連接第-接觸插頭41Ga與第二接觸插頭侧的金 屬線川同時形成，以便達成形成於第—凸起物缝的第— 接觸插頭他與形成於第二凸起物侧的第二接觸插頭 410b之電連接。 藉此，石夕化物層術及第二多晶石夕層406的第一凸起物侧 與第-多晶石夕層404的第二凸起物4嶋藉由第一接觸插頭 86259 -13 - 1239076 410a、第二接觸插頭410b及金屬線411達成電連接。換古之 ，汲極選擇線DSL0、DSL1···之控制閘極與浮動閘極藉由第 凸起物400a和第二凸起物4〇〇b、第一接觸插頭4l〇a和第二 接觸插頭41 〇b及金屬線411達成電連接。因此，由於施予汲 極選擇線DSL0、DSL1···的電壓同時施予具有一低電阻的控 制閘極及具有一高電阻的浮動閘極，因此電壓降之產生降 至最小且同時仍可正常運作汲極選擇電晶體Td。 同時，應瞭解，可使用形成汲極選擇線DSL〇、Dsli . · .(未圖示）之方法形成源極選擇線SSL1、SSL2···。此時， 由於需要獨立運作汲極選擇線DSL0、DSL1…，因此，作為 /于動閘極的第一多晶矽層必須彼此隔離。反之，由於源極 選擇線SSL 1、SSL2.·.同時運作與否無關緊要，因此未形成 浮動閘極，以使凸起物形成於源極選擇線“^及“。的浮 力閘極的邊、”彖。相1 ’可形成源極選擇線工及s⑴以使 相鄰《源極選擇線SSL 1及SSL2的浮動閘極彼此相連。而且 凸起物未1*合好形成於源極選擇線ssli&ssl2的控制閘極 相反田每接觸插頭形成於源極選擇線之 間保留的控制問極及浮動問極上Η形成金屬線以電連 接控制閘極與浮動閘極。亦可形成金屬線以使各控制閘極 彼此相連。 如上所述，依據本發明，凸 動閘極及控制閘極，且使用接 物，藉此具有一高電阻之浮動 閘極達成電連接。藉此，施予 起物分別形成於選擇線的浮 觸插頭及金屬線連接各凸起 閘極與具有一低電阻之控制 選擇線之電壓可同時施予控 86259 -14- 1239076 制閘極及浮動閘極。因此， 減少電壓m為電連接，：明具有下列有益效果：可 介電薄膜移除製程，改良裝置：間極與控制閑極而實施之 箭、f〜 置兒氣特性及簡化製程步驟。 則返又貫施例僅為示例性， 八日日姐- 不應解釋為限制本發明。本 喪明揭不可容易地應用於並 …、他頌型的裝置。本發明之闡釋 僅以說明為目的而非咅、 _ i F ^人限制申請權利範圍。熟習此項技 術者可構想出許多本於、 夕+ ^月i替代万案、修改及變化。 【圖式簡單說明】 、口 口附圖閱碩上述本發明較佳實施例之詳細闡釋將更容 易瞭解本發明之上述及其他目的、特點及優點，附圖中： 圖1為一傳統反及型快閃記憶體陣列之配置圖； 圖2為一沿圖工中a_a’線截取的記憶體陣列之剖面圖； 圖3為一沿圖1中B-B，線截取的記憶體陣列之剖面圖； 圖4為本發明一反及型快閃記憶體陣列之配置圖； 圖5A〜圖5F為一沿圖4中C-C，線截取的記憶體陣列之剖 面圖；及 圖6A〜圖6F為一沿圖4中D-D，線截取的記憶體陣列之剖 面圖。 【圖式代表符號說明】 106 控制閘極 105 介電薄膜 104 浮動閘極 103 隧道氧化物膜 101 半導體基板 86259 -15 - 1239076 102 隔離薄膜 107 雜質區域 107c 雜質區域 107d 沒極 107s 源極 400a 第一凸起物 400b 第二凸起物 410a 第一接觸插頭 410b 第二接觸插頭 411 金屬線 401 半導體基板 402 隔離薄膜 403 隧道氧化物膜 404 第一多晶矽層 405 介電薄膜 406 第二多晶矽層 407 矽化物層 408 絕緣薄膜隔離裝置 409 層間絕緣薄膜 ACT 主動區域 B100 塊100 B400 塊400 Celln 快閃記憶胞η Celll 快閃記憶胞1 -16- 86259 1239076 DSLO 汲極選擇線0 DSL1 沒極選擇線1 FGI 浮動閘極隔離圖案 SSL2 源極選擇線2 SSL1 源極選擇線1 Td 汲極選擇電晶體 Ts 源極選擇電晶體 WL1 字線1 WLn 字線η WLn-1 字線η-1 WL2 字線2 17 86259

Claims (1)

1239076 拾、申請專利範圍： 一種於一反及型快閃記憶體裝置中形成一選擇線之方 法，該方法包含下列步驟： 於一其中形成有一隔離薄膜的半導體基板上依次形 成一隧道氧化物膜及一第一多晶矽層，並隨後在位元線 方向上實施一第一圖案化處理； 於整個結構上形成一介電薄膜、一第二多晶矽層及一 矽化物層； 對該矽化物層及該第二多晶矽層實施一第二圖案化 處理以於汲極選擇線區域之間裝置隔離區域上的該矽 化物層及該第二多晶矽層的邊緣形成一第一凸起物； 對孩介電薄膜及該第一多晶矽層實施一第三圖案化 處理以形成沒極選擇線，以便其一端重疊於該第一凸起 物的一第二凸起物形成於該汲極選擇線區域間裝置隔 離區域上第一多晶矽層的邊緣； 。万；β整個結構上形成一層間絕緣薄膜並隨後形成一 可打開孩第一凸起物及該第二凸起物的接觸孔；及 使用一導電材料掩埋該接觸孔以形成接觸插頭且亦 形成一連接形成於該層間絕緣薄膜上該第一凸起物及 4第二凸起物上的該接觸插頭的金屬線。 2· W申請專利範圍第1項之方法，其中在該第二圖案化 f理期’在記憶胞區域内圖案化處理該矽化物層及該 昂二多晶矽層以形成字線。 '·根據申請專利範圍第1項之方法，*中使用形成於該第 36259 1239076 一凸起物上的蝕刻光罩實施該第三圖案化處理以使該 第二凸起物形成於該第一多晶矽層的邊緣。 4·根據中5青專利範圍第1項之方法，其中在該第三圖案化 處理功間，在記憶胞區域内實施一自對準蝕刻製程以形 成該字線，藉此可圖案化處理該介電薄膜及該第一多晶 石夕層。 5. 根據中請專利範圍第}項之方法，該方法進—步包含在 該第三圖案化處理後且形成該層間絕緣薄膜之前於該 汲極選擇線之側壁形成絕緣薄膜間隔物之步驟。 6. 根據申請專利範圍第】項之方法，其中一旦形成該接觸 孔及居接觸n ’用於連接該位元線與該主動區域的該 接觸孔及該接觸插頭恰好形成於該記憶胞區域的該主 動區域。 7· 一種於一反及型快閃記憶體裝置中形成一選擇線之方 法，該方法包含下列步驟： 於一形成有一隔離薄膜的半導體基板上依次形.成一 隧道氧化物膜及-第一多晶矽層’然後在位元線方向上 貫施一第一圖案化處理； 於整個結構上形成—介電薄膜、一第二多晶矽層及一 矽化物層； 藉由使用&制閘極光罩的蝕刻製程對該矽化物 層及該第二多晶碎層實施—第二圖案化處理； 於該整個結構上形成—層間絕緣薄膜並隨後形成一 可打開該第-多晶矽層及該第二多晶矽層的一給定區 86259 1239076 域的接觸孔；及 使用一導電材料掩埋該接觸孔以形成接觸插頭並亦 形成一連接形成於該層間絕緣薄膜上該第一凸起物及 ?豕第二凸起物上該接觸插頭的金屬線。 8·根據申請專利範圍第7項之方法，其中在該第二圖案化 處理期間，在記憶胞區域内圖案化處理該矽化物層及該 第一多晶石夕層以形成字線。 9·根據_請專利範圍第7項之方法，該方法進一步包含在 孩第二圖案化處理後且形成該層間絕緣薄膜之前於記 憶胞區域藉由自對準蝕刻製程對該介電薄膜及該第一 多晶矽層實施一第三圖案化處理之步驟。 1〇·根據申請專利範圍第7項之方法，該方法進一步包含在 该罘一圖案化處理後且形成該層間絕緣薄膜之前於該 源極選擇線之側壁形成絕緣薄膜間隔物之步驟。 11 ·根據申請專利範圍第7項> 士、1 ^ , 固罘員又万法，其中一旦形成該接觸 孔及該接觸插頭，用於連接該位元線與該主動區域的該 接觸孔及該接觸插頭恰好形成於該記憶胞區域的該主 動區域。 86259