TWI234673B - TFT array substrate for liquid crystal display device and manufacturing method thereof and liquid crystal display device utilizing the same and manufacturing method thereof - Google Patents

TFT array substrate for liquid crystal display device and manufacturing method thereof and liquid crystal display device utilizing the same and manufacturing method thereof Download PDF

Info

Publication number
TWI234673B
TWI234673B TW088105119A TW88105119A TWI234673B TW I234673 B TWI234673 B TW I234673B TW 088105119 A TW088105119 A TW 088105119A TW 88105119 A TW88105119 A TW 88105119A TW I234673 B TWI234673 B TW I234673B
Authority
TW
Taiwan
Prior art keywords
substrate
particles
layer
plasma
manufacturing
Prior art date
Application number
TW088105119A
Other languages
English (en)
Inventor
Kazufumi Ogawa
Kazuyasu Adachi
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8572698A external-priority patent/JP3288968B2/ja
Priority claimed from JP8569998A external-priority patent/JPH11282013A/ja
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TWI234673B publication Critical patent/TWI234673B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

1234673 Α7 Β7 五、發明説明（ 本發明係關於’使用薄膜電晶體之主動矩陣方式之液 晶顯示裝置用TFT陣列基板。 (請先閲讀背面之注意事項再填寫本頁) 近年來，一種以低溫處理形式之聚矽薄膜電晶體（以 下簡稱為poly-Si型TFT)，取代非結晶矽薄膜電晶體，作 為控制兀件之主動矩陣方式之液晶顯示裝置之開發工作正 在積極進行。其理由是，㈧丨广以型订丁之電場效果移動度 較非結晶矽TFT為大，因此能夠獲得液晶顯示裝置更高一 層之南精細化、高開口率化，同時，因為是低溫處理形， 可使用玻璃基板，而有以低成本提供大面積且高度精細之 液晶顯示裝置之可能性。 茲筝照第7圖，說明這種低溫處理p〇iy_si型丁FT之製 方法苐7圖係表示低溫處理poly-si型TFT之製造程序 之截面圖，在第7圖中，701係玻璃基板、7〇2係緩衝層、7〇3 係非結晶矽層、704係聚矽層、7〇5係閘極絕緣層、7〇6係 閘電極、707係源極領域、7〇8係汲極領域、7〇9係接觸孔 、710係源電極、711係汲電極。 一 經濟部智慧財產局員工消費合作社印製 • m II -I I— - I I-二二 製造之程序是，首先在玻璃基板7〇1上形成，例如由 6〇〇 A膜厚度之Si#4層構成之緩衝層702，在此緩衝層702 之整面堆積非結晶矽（第7圖（a))。然後在整個非結晶矽層 703之面上照射激元雷射，將矽加熱熔融，使其再結晶化 ，而成為聚矽層704。在聚矽層704上蒸著，例如膜厚度2〇〇 A之Si3^層，與膜厚度150〇a之Si〇2層，使成閘極絕緣 膜705，在此閘極絕緣膜7〇5上形成，例如膜厚度6〇〇() A之Μ0形成之閘電極7 0 6。而以此閘電極7 〇 6當作 本紙張尺度適用中_家標準（⑽）八4驗（2似297公着） 4 1234673 A7
光罩’將磷離子注入聚矽層704(第7圖⑻)。然後再照射激 元雷射，進行注入聚矽層7〇4之磷離子之活性化，使成為 源極領域707及没極領域7〇8(第7圖⑷）。錢則閘極絕 緣膜7 0 5 $成到達源極領域7 0 7及沒極領域7 0 8之接觸孔 709、709，形成在接觸孔7〇9、7〇9内埋入A1之狀態之膜厚 度3〇〇〇 A之源電極710及汲電極711。以上即可完成低溫處 理 poly-si型 TFT。 本方法因為是在多結晶化使用激元電射光，基板溫度 之上昇不大（大約60(TC以下）。因此，可以使用廉價之玻 璃基板，較之高溫處理法（大約1〇〇〇艺以上），可形成大面 積之聚矽薄膜。因此，可以實現液晶顯示裝置之大晝面化 〇 惟’如果使用上述低溫處理法來製作大晝面之液晶顯 示裝置，顯示不均之情形會較明顯，到目前為止，並無法 實現充分之顯示性能。 本發明之主要目的在解決傳統之低溫^理p〇1严以型 TFT之上述課題。具體言之，以提供，不用昂責之石英基 板，電場效果移動度之面内不均情形很少之p〇1严si型TFT 陣列基板’為其目的。同時是以使用這種P〇ly-Si型TF 丁陣 列基板’以更低廉之價格提供大面積，高度精緻，高性能 之液晶顯不裝置’為其目的。 在揭示為了達成上述目的之本發明架構以前，先詳細 分析以往之低溫處理形之p〇ly-Si型TFT會產生顯示不均之 原因。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） —τί舞丨 (請先閲讀背面之注意事項再填寫本頁) 訪 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 1234673 Α7 Β7 五、發明説明（3 ) 第4圖係TFT陣列基板之概要平面圖，圖中，412係玻 璃基板，413係形成在玻璃基板412上之畫素部。此晝素部 413成矩陣狀排列有晝素（未圖示），並對應各晝素配置晝 素轉接用丁FT。414、41 5係驅動上述晝素轉接用TFT之所 謂週邊驅動電路，例如，414為内設TFT之閘極驅動電路 部’ 415為内設TFT之源極驅動電路部。 如第7圖所示，傳統方法係在玻璃基板412之整個面上 堆積非結晶石夕，然後在此非結晶石夕層之大致整個面上照射 激元雷射光，將矽熔融，使其多結晶化。然而，依此方法 時，會發生下述問題。 亦即’ 元雷射光之寬度有限，一次無法照射很大面 積。因此是採用在基板面上依序掃描線狀之激元雷射光（ 光線束）之方法，但採此方法時，會成為沿著光線束之線 方向較長，寬度較窄之結晶粒。又是依序結晶化之方法， 因此結晶粒之形狀或或大小很容易不均勻。而且，非結晶 矽層在結晶化之初期階段不存在有誘導結晶^長之結晶核 口此，在知、射激元雷射，開始結晶化之階段，會不確實 且热秩序產生結晶核、快速結晶成長。因此，結晶之成長 然秩序’不穩定，其結果是，結晶粒之形狀或大小不均一 同日守由於快速結晶成長’常會在細微之結晶粒相碰撞之 粒界形成隆起，或使粒界部分之構造扭曲。 貫際上，由本發明人等在320mmX 400mm之非結晶石夕 層掃描激元雷射光（光線束）進行多結晶化，檢查此聚矽層 之各。卩位之電場效果移動度的結果，確認有些部位之電場 本紙張尺度適用中國國家標準（⑽）从規格（21以297公慶） (請先閱讀背面之注意事項再填寫本頁) # 6 1234673 五、發明説明（4 ) 效果移動度會在50〜300 cm2/V.s•之範圍内參差不一。也 心’週邊領域之聚歡電場效果移動度有較中心部附近 之聚石夕之電場效果移動度為高之傾向。 亦即，依據習知之傳統之低溫處理⑽^型^丁之製 造方法時，聚㈣之電場效果移動度會*均_，尤盆是在 晝素部形成陣列狀之TFT，此傾向更為明顯，因此被認為 會產生顯示不均（例如線條狀之不均）。對此，若採，使用 昂責之石英基板之高溫處理多結晶化法（㈣欧以上）， 則很容易消除低溫處理之上述問題。，_，制高溫處理法 時’則有不容易製造大面積之基板，並招致成本增加之問 題。 為了解決上述課題之本發明，其架構如下。再者，以 下係將本發明分成第i發明群〜第7發明群，依次進行說明 (1)第1發明群 第1發明群之本發明之第1型態是，具有：在基板上形 成，通道領域使用聚料導體層之p，_TFT之處理過 程之液晶顯示裝置用TFT陣列基板之製造方法，其特徵在 於’具備有’對上述基板照射預先附加有能量將其激發之 夕I子使其堆積下來，令其在基板上堆積⑦粒子之階段， 形成聚矽層之聚矽層形成步驟。 依據此架構時，縱使面積大，仍可形成面内之電場效 果移動度均一之聚矽層。其理由如下。 ^ 傳統技術之聚石夕層之形成方法，係藉在基板上堆積非 A7 1234673 4、發明綱^ ----— m晶矽，然後將非結晶矽加熱熔融使其再結晶化之方法， 製作聚石夕層。惟採這種方法時，在加熱溶融後之初期階段 ’會不確實且無秩序產生結晶核，結晶粒之形狀或大小會 不均一，因此會產生，電場效果移動度參差不一之問題: 對此，上述架構係使用附加能量之矽粒子，在矽粒子 堆積在基板之階段形成聚石夕層之製造方法，不具有加_ 融非結晶石夕再結晶化之過程，因此，不會發生在傳統之低 溫處理法之問題。再進一步說明如下。依照上述架構時，一 附加能量之矽粒子在到達基板後，暫時仍有恆常位準以上 之能量。因此，在基板上遷移（migrati〇n)到能量狀態會更 穩定化之穩定點。堆積層之多結晶化係藉這種運動進行， 但在多結晶化之進行中，仍會照射新的石夕粒子而在基板上 遷移，因此，縱然結晶構造發生缺陷等，新加入之^粒子 會治癒結晶之缺陷等。因之，依據上述架構時，不僅可形 成結晶缺陷很少之結晶粒，同時可形成密度均勻之質地良 好之聚石夕層。 - 同時，在傳統之低溫處理法，因為基板面積變大時溫 度分布不均勻，因此很難形成良質之聚矽層，但上述之本 發明方法，係依次對基板照射附加能量之矽粒子，以同時 並行方式多結晶化之方法，因此不會受到基板面積大小之 影響，可形成均句之聚石夕層，又因不需要加熱溶融，生產 效率很好。 第1奄明群之第2型態之特徵在於，在上述第1型態之 聚矽層形成步驟後，進一步附加，將在上述聚矽層形成步 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） (請先閲讀背面之注意事項再填寫本頁) ¾ 經濟部智慧財產局員工消費合作社印製 1234673 五、發明説明 2形成之聚㈣加熱’使纽融而有結晶化之加熱處理步 驟。 :是這種’在上述聚石夕層形成步驟製成之聚石夕層施加 2處理之架構，可以使其成為具有更高度之電場效果移 山矽層。其理由是’將上述聚矽層加熱時，小結晶 粒會溶融成為應再結晶化线融物，但大結晶粒則不會完 全溶融而成微小粒子殘留下來，成為再結晶化時之結晶核 。因之，再結晶化會順暢進行，其結果，可形成由均句之 大粒子形成之結晶粒之集合體之再結晶以ϋ種聚石夕 層之電場效果移動度很高，因此可製作高速之P〇ly-si型 TFT。 第1發明群之第3型態之特徵在於，上述加熱處理步驟 之加熱處理，係在含有氫氣之環境中進行。 在氫氣環境中進行加熱處理時，矽之懸掛鏈（dangling bonds)會終結，因此可以更進一步提高聚矽層之電場效果 移動度。 _ 經濟部智慧財產局員工消費合作社印製 苐1务明群之第4型悲之特徵在於，在上述聚碎層形成 步驟之後，具有，製作晝素轉接用poly-si型TFT之步驟， 及製作驅動上述畫素轉接用P〇ly-si型丁 FT之驅動用p〇iy_si 型丁FT之步驟。 在上述ΛΚ梦層形成步驟形成之聚碎層有很高之電場效 果移動度，因此，以此聚矽層為通道領域之TFT有優異之 高速性’當作晝素轉接元件，或當作晝素轉接之驅動電路 用之元件，均十分適合。因此，若是在一片基板上同時 本紙張尺度適用中國國家襟準（CNS ) A4規格（21〇x297公釐） 9 1234673 A7 B7 五、發明説明（7 ) 成晝素轉接用poly-si型TFT，及驅動此TFT之p〇ly-si型丁FT 之上述製造方法，便能夠以高效率製成高速性及積體度優 異之液晶顯示裝置用TFT陣列基板。 第1發明之第5型態係如上述第4型態，其特徵在於， 在形成上述驅動用poly-si型TFT之步驟之前，具有，選擇 性地’僅對形成驅動用P〇ly-si型TFT之特定領域進行加熱 處理，以提高該領域之聚矽層之結晶性之特定領域加熱處 理步驟。 此架構係僅對形成驅動用p〇ly-si型TFT之特定領域預 先施以加熱處理，以進行再結晶化，而此方法可以有效率 地製成具有優異之高速性能之TFT陣列基板。因為驅動用 TFT之高速性較畫素轉接用TFt重要。另一方面，形成週 邊驅動電路用TFT之特定領域之面積較基板之整體面積小 很多。因此’如果是僅對高速性很重要之電路部分予以加 熱處理之上述架構，將能夠以較少之能量達成再結晶化， 又因加熱面積小，不易產生溫度分布之不均二因而可以獲 得均勾之結晶化。 第1發明群之第6型態係如上述第5型態，其特徵在於 ，上述特定領域加熱處理步驟之加熱構件使用，激元雷射 或紅外線燈。激元雷射或紅外線燈可以做部分加熱，且加 熱效率良好，十分理想。 再參上述第4圖’進一步說明上述第5型態及第6型 第4圖（a)及（b)係表示一般之液晶顯示裝查用TFT陣列 (請先閲讀背面之注意事項再填寫本頁)
IX 經濟部智慧財產局員工消費合作社印製 10 1234673 五、發明説明（8 ) 基板之概要之平面圖，第4圖（a)與第4圖（〇之差異是，液 晶顯示裝置之顯示部之面積不相同。亦即，第4圖⑻之顯 示面積較第4圖⑷大。在此，若是在基板上形成非結晶石夕 層後，藉激元雷射退火而結晶化之傳統方法時，必須在基 板之幾乎整個面上照射激元雷射光。惟在目前，能夠一次 在大面積上照射激元雷射之裝置並不存在。因而採用依次 掃描線條狀之激元雷射之方法，但這種方法之生產效率差 ，同時很難獲得均勻之聚矽層。如果同時也使用紅外線燈 全面照射紅外線之方法，則因基板溫度會很高，無法使用 廉價之玻璃基板。 對此，依據上述第5，第6型態時，便不會產生傳統技 術之上述問題。其理由是，第丨，形成在基板上之層一開 始就是聚矽層，第2，僅對基板上之限定之特定領域施以 加熱處理（再結晶處理）之故。 經濟部智慧財產局員工消費合作社印製 從比較第4圖（a)與第4圖（b)則可以看出，驅動電路部 分之橫向寬度，不大會受到顯示部之面積大·小之影響。因 此’若是僅驅動電路部需要再結晶化，則不必使用特殊之 激元雷射照射裝置，便能夠進行再結晶化。而因其他部分 (晝素部）是聚矽層，因此，未再結晶化亦會有充分之電場 效果移動度。而且，如果是聚石夕層之再結晶化，較之非結 晶石夕層之再結晶化，可以獲得高品質之聚矽層。從以上所 述可看出’係上述第5，第6型態時，可獲得在陣列基板整 個面上均一之電晶體特性。 再者’在第4圖（a)，如果令掃描照射激元雷射光之光 本紙張尺度適用中國國家襟準（CNS ) A4規格（2iQX297公董） 1234673 A7 五、發明説明（9 ) 線束432a，432b時之掃描方向433a，433b，與源極信號及 閘極信號之掃描方向平行，則，光束寬度較窄之雷射，也 可以達成效率良好之再結晶化。 第1發明群之第7型態係如上述第6型態，其特徵在於 ，上述特定領域加熱處理步驟之加熱處理，係在含有氫氣 之環境中進行。在氫氣環境中進行加熱處理，可以使矽之 懸掛鍵終結，可以進一步提高聚矽層之電場效果移動度， 十分可取。 第1發明群之第8型態係如上述第5型態，其特徵在於 ，進订上述加熱處理時，使上述特定領域之電場效果移動 度成為1〇〇Cm2/v.s以上。若電場效果移動度在100cm2/v.s以 上，則能用高頻電流驅動。 第1發明群之第9型態係如上述第2型態，其特徵在於 ，具備有，在上述加熱處理步驟之後，製作轉接畫素之畫 素轉接用poly-si型TFT之步驟，以及，將内設有，驅動上 述製4方法製成之畫素轉接用poly-si型丁FT之電路之單結 晶矽1C晶片，裝配進上述基板之1(：晶片裝配步驟。 經濟部智慧財產局員工消費合作社印製 poly si型丁FT幸父非結晶石夕型丁F丁，可以有相當高速之 轉接，因此，如果在此晝素轉接用？〇卜_以型丁 FT組合可高 頻驅動之單結晶矽IC晶片作為驅動用元件，便可以製成， 充刀活用單結晶矽IC晶片之高速動作性能之應答速度優異 之液晶顯示裝置用TFT陣列基板。 第1發明群之第1〇型態之特徵在於，上述第丨型態之聚 矽層形成步驟，係令熱能作用在由固體矽形成之蒸發源， &張尺度 12 I234673 經濟部智慧財產局員工消費合作社印製
1234673 五、發明説明（u 於，上述聚石夕層形成步驟之上述基板，係配置在，跟從上 述蒸發源蒸發矽粒子之方向不相同之方向。 本架構之蒸發後之石夕粒子，係先向離開基板之方向移 動’然後，僅被激發而離子化之具有高能量之粒子照射在 基板面上。 ^ 第1發明群之第13型態之特徵在於，上述第㈤態之聚 矽層形成步驟，係將藉高頻電能分解氣體狀之石夕化合物而 2成之絲子，在電漿領域巾激發而離子⑽，將激發狀 態之石夕粒子照射在上述基板，使其堆積下來之步驟。 分解氣體狀之矽化合物以生成矽粒子之方法，也可獲 得上述第1型態所說明之作用效果。但是石夕化合物分解之 訂 此方法，較之從固體狀之矽蒸發源生成矽粒子之方法，其 生產政率#乂差’同日’’雜質很容易混進所形成之聚矽層。 第1發明群之第Η型態係如上述第13型態，其特徵在 於，上述聚矽層形成步驟之上述基板，係配置在電漿領域 外採此架構4，可以獲得與上述第π型態時同樣之作用 效果。 第1务明群之第15型態係如上述第11、12、13或14型 態，其特徵在於，配設有，可在上述配漿領域與上述基板 之間施加電場之構件，而藉電場引出在上述電漿領域激發 而離子化之矽粒子，照射在上述基板上。 本架構係僅引出，藉電場施加構件在電漿領域中激發 而離子化之矽粒子中之離子化粒子，照射在基板上，但離 子化粒子之能量位準很高，可在基板上之活潑遷移，而形 本紙張尺度適用中( CNS 格（2ΐ()χ297公着） 五、發明説明（12 )
成f地良好之聚㊉層。因之’可形成更高速之⑽y_si型丁FT 第1發明群之第16型態係如上述第1〇型態，其特徵在 7 ’聚梦層形成步驟係使用，備有在固”所成之蒸發源 ‘、’、射電ICv放電能’使;^蒸發而成為⑦粒子之梦粒子產生構 件’及將產生之石夕粒子引導至電装領域，將其激發而生成 離子化粒子之激發構件之壓力斜度型電聚鎗 而離子化之作子，將切粒子㈣在上職板使其^ 下來之步驟。 若使用上述壓力斜度型電漿鎗，便能夠很有效率地形 成高品質之聚矽層’尤其是’能夠有效製造大面積之聚矽 雇。 (2)第2發明群 第2發明群之本發明第17型態是，具有，在基板上製 作TFT之處理過程之液晶顯示裝置用丁？丁陣列基板之製造 方法，其特徵在於，具有，令熱能作用在，由構成閘極絕 緣層之物質之同-物質構成之固體狀蒸發發源，使上述物 質蒸發而成粒子，在電漿領域中激發此粒子使其離子化而 照射在上述基板，使其堆積下來，藉此在上述TFT之通道 領域之矽半導體層上形成閘極絕緣層之閘極絕緣層形成步 驟。 / 上述閘極絕緣層形成步驟，係與上述第丨發明群所說 明之聚矽層之形成方法在原理上相同之蒸著法。此項蒸著 法，係以跟構成閘極絕緣層之物質完全相同之物質作為蒸 本紙張尺度朝t國目家標準（eNS丨_格(21GX297公董） 1234673
五、發明説明（ 13 毛源，堆積從此蒸發源蒸發之粒子，使成閘極絕緣層，因 此可以形成雜質很少之閘極絕緣層。而上述製造方法因為 疋抓用負載閉鎖方式，可以不必將TFT之活性源之石夕層曝 在大氣中了在聚石夕層上連續形成閘極絕緣層。因之， 可以全防止矽層與閘極絕緣層之界面受污染。 而且’上述架構之製造方法與聚矽層時一樣，可以形 成均勻而緻岔之閘極絕緣層，因而其結果是，可以製成電 晶體特性很少有參差不一之TFT陣列基板。 (3) 第3發明群 第3發明群之第18型態，係具有，在基板上形成丁 之處理過程之液晶顯示裝置用TFT陣列基板之製造方法， 其特徵在於，具有，使用高頻電能分解含有與構成閘極絕 緣層之元素同一元素之氣體狀化合物，使其生成元素粒子 ，而在電漿領域中激發此元素粒子，使其離子化而照射在 上述基板，藉此在上述TFT之通道領域之石夕半導體層上形 成閘極絕緣層之閘極絕緣層形成步驟。 - 此架構係將與上述第1發明群之第13型態相同之原理 利用在閘極絕緣層之形成者，藉此架構可以形成Vt特性（ 電晶體之動作門檻值電壓：thresh〇ld v〇ltage)很少有參差 不一之TF 丁群。 (4) 第4發明群 第4發明群之第19型態，係具有，在基板上製作卩〇1严 si型TFT之處理過程之液晶顯示裝置用TFT陣列基板之製 造方法，其特徵在於，具有：令熱能作用在，由固體矽形 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） (請先閲讀背面之注意事項再填寫本頁) 訂广 經濟部智慧財產局員工消費合作社印製 16 1234673
五、發明説明（ 經濟部智慧財產局員工消費合作社印製 成之蒸發源，使碎蒸發而成碎粒子，而在電裝領域中將此 石夕粒子激發而離子化’將其照射在上述基板，藉此本基板 上形成聚矽層之步驟；以及，令熱能作用纟，與構成閘極 絕緣層之物質同-物質構成之固體狀蒸發源，使上述蒸發 源洛發而絲子，並在電漿領域巾將此粒子激發而離子化 後，照射在上述基板而堆積下來，藉此形成問極絕緣層之 閘極絕緣層形成步驟。 糟此架構時，可以有效率地製成電場效果移動度高， 且Vt特性很少有參差不一之TFT群。 第4發明群之第20型態係如上述第19型態，其特徵在 於，使用，具有，將電弧放電能照射在由固體狀物質構成 之蒸發源，使蒸發源蒸發成粒子之粒子產生構件，及將產 生之粒子引導至電漿領域，將其激發使其離子化之激發構 件之壓力斜度型電漿鎗，作為執行上述聚矽層形成步驟， 及閘極絕緣層形成步驟之裝置。 使用上述壓力斜度電漿鎗，能夠有效差生蒸發粒子。 並可以加大蒸發面積。因此，可以形成膜密度均勻之薄膜 ，尤其是薄膜面積較大時，可顯著發揮此效果。 (5)第5發明群 、第5發明群之第21型態，係至少在透明基板上配置， 透明晝素電極、轉接上述透明晝素電極之晝素轉接用玎丁 '及驅動上述晝素轉接用TFT之驅動元件，而構成之液晶 顯示裝置TFT陣列基板，其特徵在於，上述晝素轉接用丁FT 係使用電場效果移動度為i〜25 (^2/^3之？〇以4型丁1^， 本紙張尺度適用中國國家標準（CNS ) A4規格（21G X 29?公釐)—
17 1234673 A7 B7 五、發明説明（15 ) 上述驅動元件係使用電場效果移動度為10〇 cm2/V.s以上之 poly-si型TFT，且，此等p〇iy-si型TFT及上述透明畫素極 係形成在上述透明基板上。 此架構之意義如下。若元件之電場效果移動度為1〜2 5 cm2/V.s，使能夠以充分快之速度轉接晝素，同時，在這 種範圍内之電場效果移動速度，可以藉由在基板上堆積矽 粒子之階段形成聚矽層之製法製成。因之，加大顯示部之 面積時，仍可達成均一之轉接。 另一方面，100 cm2/V.s以上之電場效果移動度，可以 藉形成在基板上之Si型TFT來實現，且，如果是100 cm2/VeS 以上之電場效果移動速度，便能夠進行充分而必要之高速 控制。因之，依據上述架構時，可以廉價提供，能高精細 度顯示動晝之液晶顯示裝置用陣列基板。 第5發明群之第22型態係如上述第21型態，其特徵在 於，上述晝素轉接用TFT係使用電場效果移動度為ι〜25 cm /V.s之poly-si型TFT，上述驅動元件係使用電場效果移 動度為100 cm2/V.s以上之M0S電晶體，該M0S電晶體係 事後附加在上述透明基板。 電場效果移動度為1〜25 cm2/V.s之poly-si型TFT要開 、閉（ON、OFF)光線之穿透已十分足夠，而如果在事後再 附加電場效果移動度1〇〇 cm2/V.s之M0S電晶體作為驅動文 件’便可以構成，充分活用MOS電晶體之性能之可藉高 頻電能驅動之液晶顯示裝置用TFT陣列基板。 (6)第6發明群 本紙張又度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂·· 經濟部智慧財產局員工消費合作社印製 18 1234673 A7 B7 五、發明説明（16 經濟部智慧財產局員工消費合作社印製 第6發明群之第23型態係，至少在基板上配置，第丨梳 形畫素電極，轉接上述第丨梳形晝素電極之晝素轉接用τρτ ，驅動上述畫素轉接用丁FT之驅動元件，及面向上述第工 梳形畫素電極配置之第2梳形晝素電極，而構成之面内 (in-plane)形液晶顯示元件用TFT陣列基板，其特徵在於： 上述畫素轉接用TFT係使用電場效果移動度為1〜25 cm2/V.s之0〇1严31型TFT，上述驅動元件係使用電場效果移 動度為100 cm2/V.s以上之poly-si型TFT，且，此等p〇ly-si 型TFT及上述第1、第2梳形畫素電極係形成在上述基板上 〇 依據此架構時，可以構成能藉高頻電能驅動之液晶顯 不裝置用TFT陣列基板，而且，此基板在顯示顯示時之角 度依存性不大。 第6發明群之苐24型態係如上述第23型態，其特徵在 於，上述畫素轉接用TFT使用電場效果為1〜25 cm2/V. s之 poly-si型TFT，上述驅動元件係使用電場效果~移動度為1〇〇 cm /V.s以上之M0S電晶體，且，該MOS電晶體係事後附 設在上述基板。 若是電場效果移動度1〜25 cm2/V.s之poly-si型TFT， 與電場效果移動度100 cm2/V.s以上之事後附加之MOS電晶 體之組合，則可以提供低成本，可以藉高頻電能驅動，視 野角度很大之IPS方式之液晶顯示裝置用TFT陣列基板。 (7)第7發明群 本發明之第25型態係如上述第21、22、23或24型態， (請先閲讀背面之注意事項再填寫本頁) 4 訂 線一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五、發明説明（17 ) 其特徵在於，上述畫素轉接用之1301严以型1^1[係11通道型 ’且其電場效果移動度為5〜25 cm2/V.s。 η通道型tft之電場效果移動度高，若再使用將電場 效果移動度設定為5〜25 cm2/V.s之poly-si型TFT作為畫素 轉接用元件，便可以構成具有充分大之高速應答性能之液 晶顯示裝置用TFT陣列基板。 再者，本發明當然可以在以上所說明之各型態，進一 步附加其他要素。舉例言之，可以用金屬ai為主要成分之 反射膜構成第2基板上之對面電極（共同電極），再於對面 電極之表面形成彩色濾乂器，使成反射型彩色液晶顯示裝 置。另一方面，若在第2基板上先形成彩色濾色器，在其 上以透明導電膜形成對面電極，則可成為穿透型彩色液晶 顯示裝置。 茲以在基板上形成聚矽層之方法為中心，說明本發明 ，實施例如下。再者’本發明最大之特徵是，使用附加能 里而被激發離子化之矽粒子，在於基板上堆^矽粒子之階 段，形成眾石夕層。採本方法時，形成聚石夕層時不必提高基 板溫度’因此’以下所述之各實_係使料熱性在6〇〇 °c以下之廉價之玻璃基板。$’本發明並不排除，使用可 耐超過6G(TC之溫度之石英基板，取代上述玻璃基板。 (實施例1) 兹參照第1圖，說明本發明實施例i之薄膜電晶體之製 造程序。第1圖係以模式方式表示各製程之基板截面之截 面圖。㈣圖’101係玻璃基板、102係緩衝層、104係聚
1234673 石夕曰、105係閘極絕緣層、1〇6係閘電極、ι〇7係源極領域 、108係及極領域、1〇9係接觸孔、ιι〇係源電極、⑴係没 電極。 製造程序如下，在玻璃基板101上形成，例如5000 A 膜厚度之Si02層’作為緩衝層i〇2。再使用後述之壓力斜 度型電m在此緩衝層102上形成聚石夕層1〇4(第工圖⑷) 。聚矽層104之形成方法之詳情後述。 接著使用光分解法，對聚矽層丨〇4施加蝕刻，形成一 定狀之圖型後，在此圖型狀之聚秒層⑽，上形成，例如15〇〇 A膜厚度之si〇2構成之閘極絕緣層1〇5。復在此閘極絕緣 層105上形成，例如由6〇〇〇人之％〇構成之閘電極ι〇6。而 以此閘電極106當作光罩，在聚矽層1〇4注入例如磷離子（ 第1圖（b))。 然後照射激元雷射光，進行注入聚矽層i 〇4之鐵離子 之活性化，形成源極領域1〇7及汲極領域1〇8(第1圖（C))。 再蝕刻閘極絕緣層105，形成分別到達源〔極領域1〇7、 汲極領域108之接觸孔1〇9、109,在此接觸孔109内埋入3〇〇〇 A厚度之A1，形成源電極1 10及没電極1 1 1。 再者，上述說明係僅表示一個TFT(薄膜電晶體）之製 造程序，但在poly-si型TFT陣列基板形成有，以上述同樣 之方法製成之多數TFT。而且，實施例1之p〇ly_si型丁 FTp車 列基板不僅是晝素部，週邊驅動電路也形成有p〇ly_si型 TFT，並且形成有，連接此等驅動用丁FT及畫素轉接用τ]ρτ 之閘極匯流線及源極匯流線。同時，在及電極1 1 1上形 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 21 經濟部智慧財產局員工消費合作社印製 1234673 A7 五、發明説明（19 ) '~~ ---- 有，例如由銦踢氧化物構成之畫素電極。 其次再依據第4圖，說明如實施m之P〇ly-si型TFT陣 列基板之概要。 如第4圖⑷所示，在一片玻璃基板412上設有，畫素 部413 ’閘極驅動雷路邮4 a十 初电峪#414或源極驅動電路部415所構成 之驅動電路部。而在壹去立β 42 / 阳在旦素。卩413形成有成矩陣狀之多數晝 素（未圖不）並形成有對應各晝素之數目之用的轉接此等 畫素之畫素轉接用TFT。並且在閘極驅動電路414，源極 驅動包路415形成有，.驅動上述晝素轉接用tft之問極驅 動用TFT或源極驅動用τρτ。 再詳述，使用壓力斜度型電漿餘之聚矽層之形成方法 〇 在貫施例1，聚矽層係使用，裝配有日本住友重機株 式會社製造之壓力斜度型電漿鎗之第2圖所示之薄膜形成 裝置。此裝置係屬於離子電鍍法之領域之裝置，係一種新 開發成功之裝置。再者，第2圖係用以說明薄膜形成裝置 用之概念圖。 第2圖中，216係裝置本體部之真空容器，217係堆積 聚矽用之玻璃基板，218係設置玻璃基板217之載置台、219 係形成聚矽層用之蒸發源，本例係使用聚矽片。而222係 表示被激發而離子化之石夕粒子。 220係構成本裝置之主要部分之激發離子化粒子產生 構件之壓力斜度型電漿鎗，此壓力斜度型電漿鎗22〇備有 ，蒸發粒子產生部223及電漿領域部221。而實施例1之裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁}
22 1234673 A7 B7 20 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 置，係由蒸發粒子產生部223直接使直流電弧放電之熱能 作用在蒸务源219，使石夕粒子蒸發，而在電漿領域221則激 發Ar氣體，形成高密度之電漿環境。本裝置呈，將蒸發 粒子產生部223所產生之矽粒子引至電漿領域部221，在此 激發而離子化，然後照射設置在載置台218上之玻璃基板 217之構造。離子化之矽粒子照射在玻璃基板217時，矽粒 子便會堆積在基板上，且在堆積過程之同時進行多結晶化 幵> 成聚碎層時之具體條件是，玻璃基板217使用預先 塗敷5000 A之Si〇2(緩衝層）之硼矽酸玻璃基板。而真空容 态216之真空度為3X10·4 T〇rr，壓力斜度型電漿鎗22〇之 放電電流則設定為約100A。而在此構件下，將載置在載 置台218之玻璃基板217加熱到200°C，同時向玻璃基板217 照射激發而離子化之矽粒子222共20秒鐘。 其結果，在玻璃基板217上形成約1000 A之聚矽層。 於是，對此聚矽層進行上述第丨圖…）〜“）之製程，製作n-通道形之poly-si型TFT陣列基板。 經濟部智慧財產局員工消費合作社印製 測量上述製成之poly-si型TFT之電晶體特性之結果， 電場效果移動度為5cm/V.s。再者，此值為非結晶矽之電 場效果移動度之大約1〇倍，具有，當作主動矩陣方式之液 晶顯示裝置用之轉接元件充分耐實用之性能。 如果使用配設壓力斜度電漿鎗之薄膜形成裝置，則可 以收到’能夠獲得電場效果移動度優異之聚矽層等之效果 。以下說明其理由。 (210X297公慶） 本紙張尺度適用巾國g家縣（eNS ) 23 A7 B7 21 1234673 五、發明説明（ (1) 由壓力斜度電漿餘激發而離子化之石夕粒子，具有 很高之能量。因之，其絕大部分均以充分離子化之狀態到 達玻璃基板，此後仍保有能量，因此能夠在堆積層中移動 (遷移）到能量狀態更穩定化之穩定點。因此，堆積層會在 矽粒子堆積在基板上之階段結晶化，同時在此結晶化之進 行過私’右結晶内產生細微之缺陷，碎粒子便會移動使該 缺陷消失，而形成結晶缺陷很少之結晶粒之集合體。同時 因遷移，可形成緻密性更優異之聚矽層。由緻密性優異， 且結晶缺陷很少之結晶粒子構成之聚矽層之電場效果移動 度優異。本發明人等已確認，可以藉由實施例丨之製造方 法，形成500〜700 nm之結晶粒構成之聚矽薄膜，而使用 此聚矽薄膜製作η-通道TFT時，便可以實現5〜25 cm2/Vs 之電場效果移動度。 (2) 使用固體狀之矽（矽片）’使其產生蒸發粒子之本發 明製造方法，可以加大蒸發面積，加大蒸發面積時，可以 從各個方向對玻璃基板照射激發而離子化之>石夕粒子。因之 依本發明方法時，可形成均一性優異之聚矽層。 (3) 而依據使用壓力斜度型電漿鎗之薄膜形成裝置之 本發明製造方法時，在基板上堆料粒子之同時形成聚石夕 層。因之，不向有傳統方法先形切層（非結晶層）後進行 再結晶之必要，因此，生產性優異。同時，照射蒸發之石夕 粒子使其堆積之方法可形成均一之聚 ,,^ /嚐因此能夠以低 成本貧現大晝面，高精細度之液晶顯示裝置。 ⑷而且’在第2圖所示裝置，玻璃基板217係配置在 Ϊ纸張尺度適i中國國A4規格㈤χ29ϋ (請先閲讀背面之注意事項再填.
—I
、-s't»J 經 濟 部 智 慧 財 產 局 員 X 消 費 合 作 社 印 製 24 1234673 A7 B7 五、發明説明（22 ) 電漿領域部221外’這種裝置之電錄子（她子）不會碰 撞玻璃基f 17。因之，不會有起因於電製粒子碰撞使基 板溫度上昇之缺點。亦即，使用第2圖之薄膜形成裝置時 ’可以在低基板溫度之狀態下形成聚梦層H，能夠使 用廉價之玻璃基板。再者，本發明人等亦已確認，在100 C以下之基板溫度也可以形成聚石夕層。 (實施例2) 實施例1之週邊驅動電路也用？〇1严3丨型TFT來形成， 但貫施例2係在基板事後附加形成有驅動電路之Ic晶片之 方法，以製作液晶顯示裝置用之？〇1广以型丁1：丁陣列基板， 取代由poly-si型TFT構成之週邊驅動電路。再者，週邊驅 動電路以下之要素，則與上述實施例一樣。再者，本說明 書所稱之「事後附加」，指的是將另行製作之元件裝配進 基板之意思。 實施例2所形成之畫素轉接用p〇iy-si型丁？丁之電場效 果移動度為5cm2/V.s。此項移動度為非結晶型TFT之約1〇 倍。另一方面’本實施例所使用之1(：晶片係在單結晶石夕層 上形成MOS電晶體者，較之上述晝素轉接用卩〇丨^_§丨型τρ«丁 ，有充分快之驅動速度。因之，將當作畫素轉接用元件有 充分之性能之poly-si型TFT，與1C晶片組合在一起之實施 例2之基板，較非結晶型TFT陣列基板，可以獲得更為高 度精細之影像。 (實施例3) 實施例3係使用實施例1所製作之p〇iy-si型τρτ陣列基 本紙張尺度適用中國國家標隼（CNS〉A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
1T 邊· 經濟部智慧財產局員工消費合作社印製 1234673 A7 _ B7 五、發明説明（23 ) 板，製成第5圖所示之液晶顯示裝置。 第5圖係貫施例3之液晶顯示裝置之截面模式圖，圖中 (請先聞讀背面之注意事項再填寫本頁) ，501係使用實施例1所製作之p〇ly_sif TFT陣列基板製成 之第1基板。此第1基板5 01上形成有，以實施例1說明之方 法製成之矩陣狀之晝素電極群502，及驅動此等晝素電極 之TFT群503，並且在晝素電極群5〇2上形成有液晶排向膜 504 〇 另一方面，505係面向第1基板5〇1之第2基板，在第2 基板505在另行準備之透明玻璃基板上形成有，由G(Green) 、B(Blue)、R(Red)所成之彩色濾色器群5〇6，對面電極（ 共同電極）507及液晶排向膜5〇8。 上述第1基板與第2基板係令各該液晶排向膜成面對面 ,液晶之排向方向扭轉90。，而基板間夾裝間隔片51〇與 接合劑5 11，而以大約5微米（micron)之空隙重疊在一起。 而在上述空隙内封裝有扭轉向列液晶（ZLI 4792 ;〆小夕 公司製）509，兩基板之外側配置有偏光板512#，513。 經濟部智慧財產局員工消費合作社印製 對這種構造之實施例3之液晶顯示裝置，使用視頻信 號令其顯示動態影像的結果，較使用非結晶矽之傳統之液 晶顯示裝置，獲得更為明瞭且精細之影像。再者，第5圖 之箭頭514係表示後照光之照射方向，箭頭A係表示影像 被顯示的方向。 (實施例4) 除了貫％例1之畫素電極採由第i梳形電極與第2梳形 電極構成之-對梳形畫素電極(參照第6圖)以外，其他均 26 1234673 五、發明説明（24 ) 與實施例1相同之製法，製成IPS(inplane_switching)型之 p〇iy-s_tft陣列基板。並在此基板之表面形成習知之液 晶排向膜。此基板當作第1基板。 另一方面，在另行準備之透明玻璃基板上形成與上述 同樣之液晶排向膜，以此當作第2基板。 以液晶排向膜為内側，分開任意之空隙重疊上述第1 基板與第2基板，在空隙内封裝向列的液晶，製成IPS型液 曰曰顯不裝置0 使用視頻信號驅動此液晶顯示裝置的結果，確認可以 獲得精細且清晰之影像。 (實施例5) 除了使用第3圖所示薄膜形成裝置取代上述第2圖之裝 置以外，其餘均與上述實施例1 一樣，以製成液晶顯示裝 置用TFT陣列基板。 第3圖之裝置係與上述第2圖一樣，使用壓力斜度型電 漿鎗（住友重機株式會社製）之裝置，第3圖中' 323係真空 容益，324係堆積聚矽層之玻璃基板，325係設置玻璃基板 經 濟 部 智 慧 財 產 局 員 X 消 費 合 作 社 印 324之載置台，328係電壓施加構件，330係使玻璃基板324 與電漿領域部329成電氣上分離開之絕緣體。而326係聚矽 層之原料之矽蒸發源（在此係使用矽片），33丨係被激發而 離子化之矽粒子。 327係用以使蒸發源326蒸發，同時以電漿激發石夕粒子 之壓力斜度型電漿鎗。此壓力斜度型電漿鎗327備有蒸發 粒子產生部332及電漿領域部329，實施例5之裝置係由蒸
五、發明説明（25 ) 經濟部智慧財產局員工消費合作社印製 1234673 备粒子產生部3 3 2使直流電弧放電之熱能作用在蒸發源3 2 6 ，使矽粒子療發，在電漿領域部329則激發Ar氣體，形成 高密度之電漿環境。 在此第3圖之裝置，蒸發粒子產生部332係配置在電漿 項域。卩329與基板324之中間。亦即，玻璃基板324設置在 跟石夕粒子之蒸發方向（電漿領域部側）不相同之方向（下方） 。因之，在此構造之裝置，蒸發粒子產生部332所產生之 矽粒子係先在基板324之相反方向蒸發而進入電漿領域329 ，在此被激發而離子化後，因電壓施加構件328施加之電 場之作用，而照射在基板324上。 亦即’如果是這種構造，在電漿領域部329激發之粒 子中，可以僅將離子化之矽粒子選擇性照射在玻璃基板324 上。因此，較之中性粒子等也照射之上述第2圖之裝置時 ,可以形成質地更好之聚矽層。因為，離子化之粒子之能 置位準很高，可在堆積中充分地移動（遷移）。 再者，已確認，使用本實施例所製造之‘列基板製造 液晶顯示裝置（含IPS型液晶顯示裝置）時，可以實現更高 精細之顯示。 (實施例6) 實施例6係除了附加，在基板上形成聚矽層後，僅對 此聚矽層之特定領域選擇性加熱處理，使其再結晶化之製 程以外，其餘均與上述實施例！同樣，以製成p〇1广"型丁{^ 陣列基板。 詳情是’先在透明玻璃基板上形成聚石夕層，然後，在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之法意事續真填寫冬fs
28 1234673 A7 五、發明説明（261 '一~一 ~--~- T疋形成週邊驅動電路部之聚矽領域照射激元雷射光(退 、^里）’僅使該領域再結晶化。再結晶用之淚元雷射光 之知射條件為，350 mJ/cm2之激元雷射光。再者，選擇性 加熱處理（較領域加熱步驟）以外之各項與上述實施例i 相同，其說明從略。 、糟上述製造方法製成，未經過加熱處理之領域（畫素 領域）之電場效果移動度為5 em2/Vs，經過加熱處理之領 域（驅動電路部）之電場效果移動速度為25〇 cm2/vs之tft 障列基板。
接著，在上述製成之聚矽層上形成閘極絕緣膜，形成 擴散P或η型雜質之源極，汲極領域後，蒸著金屬膜以形成 閘電極及閘極匯流線，再形成層間絕緣膜後，再一次蒸著 金屬膜，形成源電極及源極匯流線。如此，在基板上形成 晝素轉接用TFT群，及驅動晝素轉接用TFT之驅動用TFT 群Π時幵y成透明畫素電極群，使成為液晶顯示裝置用TFT 陣列基板。 _ 並且，在此液晶顯示裝置用TFT陣列基板之晝素電極 群之表面形成習知之液晶排向膜，以此作為第i基板。另 一方面，在另行準備之透明玻璃基板上形成對面電極，在 其上形成液晶排向膜，作為第2基板。 而以液晶排向膜為内側，分開一定空隙重疊上述第j 基板與第2基板，在空隙内封裝液晶，藉此方法完成實施 例3之液晶顯示裝置。 使用視頻信號’令此液晶顯示裝置顯示動態影像的結 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂- 線 經濟部智慧財產局員工消費合作社印製 29 1234673
果’獲得精緻且清晰之影像。 再者’上述週邊驅動電路部係指，控制驅動畫素轉接 用TFT之電路，具體上是指， 、 疋相弟4圖（a)所示之閘極驅動電 路部414或源極驅動電路部415等。 、 寻 而對週邊驅動電路部之 預定領域之加熱處理，通常傕用 吊便用300〜450 mj/cm2之激元 雷射光即可’本發明人已㈣，藉照射這個範圍之激元雷 射光’便可以將週邊驅動電路部分之電場效果移動度提高 至 100〜500 cm2/v.s。 (實施例7) 除了上述實施例6之第i基板之透明晝素電極，改用第 6圖所示之第i、第2之一對梳形畫素電極，面向約基板之 第2基板未形成對面電極以外，其他均與上述實施_ 一樣 ，製作成以面内方向之橫向電場使液晶分子轉動之isp方 式（inplane switching)之液晶顯示裝置。再者，梳形畫素 電極係在形成晝素轉接用TFT及驅動電路後，分別個別形 成第1透明梳形晝f電極及第2透明梳形晝素泰極，然後形 成液晶排向膜。 對此液晶顯示裝置也使用視頻信號，令其顯示動態影 像，結果獲得精細且清晰之影像。 (實施例8) 實施例8之特徵是，不僅是聚矽層，閘極絕緣層也是 使用設有壓力斜度型電漿鎗之薄膜形成裝置製成，其他各 項則與上述貫施例1相同。亦即，實施例8之薄膜電晶體之 製造方法之第1圖（a)、（c)、（d)之各製程，均與上述實施 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） (請先閱讀背面之注意事項再填寫本頁) 訂· 線 經濟部智慧財產局員工消費合作社印製 30 1234673 A7 五、發明説明（28 ) — ·- 例1相同，僅第1圖（b)之製程不相同。 關於第1圖⑻之製程，係在形成問極絕緣層1〇5時， 使用具有與第2圖相同構造之薄膜形成裝置，在蒸發源219 配置與閘極絕緣層同一材料之固體狀之啊或吨， 其他條件則與實施m之薄膜形成條件相同，而在基板上 形成石夕氧化膜層。 如上述使用薄膜形成裝置形成閘極絕緣層之方法，其 意義如下。 首先將與閘極絕緣層之構成物質完全相同之物質當 作蒸發源，對此物質予以激發，堆積在聚石夕層上，因此， 可以形成雜質很少之閘極絕緣層，例如，Si02膜時，可以 使Nss(界面準位密度）為1〇12/cm2以下。因之，依據本實 %例時，便不需要以去除雜質為其目的之脫氫處理。 以住在形成閘極絕緣層之叫時，係使用石夕烧系列之 氣體或使用TEOS(tetracthoxysilane)系列之材料，但使 用矽烷系列之氣體作成之Si〇4〇H基，冗士系列之材料 3有石厌。②些雜質成為對抓有不良影響之原ϋ，本來是 不需要的。 右使用上述薄獏形成裝置，則與形成聚矽層時一樣， 可在大面積内有效蒸發δΐΝ4或Si02，因此可以形成緻密 之閘極絕緣層。 而且’由於採用負載閉銷方式，可以避免使TFT之活 ft層之來碎層曝露在大氣中，而在聚石夕層上連續形成問極 、”巴緣層。因之，能夠防止聚石夕層與閘極絕緣層之界面受到 本紙張尺度顧巾_ 297公董y (請先閣讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 31 1234673 五、發明説明（29) /可木。其結果是，可以顯著減低各加之％特性之參差不 —— 〇 再者，上述係表示使用帛2圖之裝置之例+，當铁也 可以使用第3圖之裝置。 曰曰 訂 如X上所述，依據在基板上堆積矽粒子之階段形成聚 矽之本發明時，不實施雷射退火時，仍可形成具有較非結 晶矽高2〜50倍之電場效果移動度之聚矽層。而且，以這 種方：形成之聚矽層之面内均一性很高，大面積時亦可維 持很高之均一性。因此，使用這種聚矽層之本發明之液 顯示裝置用P〇ly-si型TFT陣列基板時，可以有高精細度之 顯不，而且，因為在面内有均一之電場效果移動度，因此 可以獲得，大面積化時也不會有顯示不均之良質之影像。 因之，本發明對設法達成液晶顯示裝置之大晝面化，高精 緻化時，是極有用之技術，本發明之產業上之意義彳艮大二 圖式之簡單說明 第1圖係表示本發明之…卜七型打丁之叙造程序之 面圖。 第2圖係說明，使用壓力斜度型雷射鎗之薄膜形成穿 置之構造之概念圖。 第3圖係說明，使用壓力斜度型雷射鎗之另一薄膜带 成裝置之構造之概念圖。 第4圖係表示TFT陣列基板之概要之平面圖。 第5圖係表示本發明之液晶顯示裝置之概要之戴面圖 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐）
I 1234673 A7 B7 五、發明説明（3〇 ) 第6圖係表示梳形畫素電極之概要之截面圖。 第7圖係表示傳統技術之低溫處理poly-si型TFT之製 造程序之戴面圖。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 3 3 本紙張尺度適用中國國家標準（CNS ) A4規格（210'乂 297公釐） 1234673 a7 B7 經濟部智慧財產局員工消費合作社印製 發明説明（31 ) 元件標號對照 101，217…玻璃基板 328…電壓施加構件 102，702…緩衝層 330…絕緣體 104，704…聚矽層 412…玻璃基板 105，705…閘極絕緣層 413…晝素部 106，706…閘電極 414…閘極驅動電路部 107，707…源極領域 415…源極驅動電路部 108，708···汲極領域 501…第1基板 109，709…接觸孔 502…畫素電極群 110，710…源電極 503 ."TFT 群 111，711···汲電極 504，508…液晶排向膜 216，323…真空容器 505…第2基板 218，325…載置台 506…彩色濾色器群 219，326…蒸發源 507…對面電極 220，327…壓力斜度型電漿鎗 509…扭轉向列液晶 221，329…電漿領域部 510…間隔片 222，331…矽粒子 511…接合劑 223，332…蒸發粒子產生部 512，513…偏光板 324，70l···玻璃基板 703…非結晶石夕層 (請先閱讀背面之注意事項再· •裝-
4T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 34

Claims (1)

  1. &8 &8 經濟部智慧財產局員工消費合作社印製 1234673 ^ 92 1114 一__^9； jjr-Λ_— ___ — 六、申請專利範圍1今 第88105119號專利申請案申請專利範圍修正本 曰期·· 92年11月Μ日 1. 一種液晶顯示裝置用TFT陣列基板之製造方法，其含有 在基板上形成一以聚矽半導體層形成通道領域之 ptfly-Si型丁FT的製造程序，其特徵在於， 專 上述製造程序係使用具有下列構件的薄膜形成裝 置： & 蒸發粒子產生部，係使電弧放電之熱能作用在 由固體矽所形成之蒸發源中以產生矽蒸發粒子者， 電漿領域部，係一由激發氬氣之Ar電漿所構 成之領域，用以激發在上述蒸發粒子產生部所產生 之矽蒸發粒子， 基板保持部，係配置在上述電漿領域部外且以 上述祭發粒子產生部位在中間，而與上述電漿領域 部相對向之位置上者， 電壓施加構件，係在上述電漿領域部與上述基 板保持部之間施加電場，藉由上述電場將在上述電 漿領域部激發而離子化之激發矽粒子引出並照射 在上述基板面上者，以及 絕緣體’係設置在上述電漿領域及上述基板保 持部之間，以使兩者電氣上分離者， ” 又’上述製造程序具有聚秒層形成步驟，即： 在將基板載置於上述基板保持部後，-面將在 上述電衆領域部予以附加能量之激發石夕粒子昭射 至上述基板面上，以形成由激發石夕粒子群所形成的 堆積層’-面利用激發㈣子中所具有的能量使堆 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公^7 . ^--------^---------. (請先閱讀背面之注意事項再填寫本頁) 1234673
    經濟部智慧財產局員工消費合作社印製
    洛發粒子產生部，係藉著高頻率電能以分解氣 體狀矽化合物而產生矽蒸發粒子者， 電漿領域部，係一由激發氬氣之Ar電漿所構 成之領域，用以激發在上述蒸發粒子產生部所產生 之矽蒸發粒子， 基板保持部，係配置在上述電漿領域部外且以 上述洛發粒子產生部位在中間，而與上述電漿領域 部相對向之位置上者， 電壓施加構件，係在上述電漿領域部與上述基 板保持部之間施加電場，藉由上述電場將在上述$ 漿領域部激發而離子化之激發矽粒子引出^並照射 在上述基板面上者，以及 絕緣體，·係設置在上述電漿領域及上述基板保 持部之間，以使兩者電氣上分離者， 又，上述製造程序具有聚矽層形成步驟，即： 、、在將基板《於上述基㈣持部後，—面將在 上述電漿領域部予以附加能量之激發矽粒子照射 至上述基板面上，以形成由激發矽粒子群所形成的 堆積層’-面利用激發石夕粒子中所具有的能量使堆 積層中的矽粒子群成長成為聚石夕。 (請先閱讀背面之注意事項再填寫本頁) 裝 • n n n II--^---------
    本紙張尺度適用中國國家標準（CNS)A4規格（2】〇 X 297公发） 1234673 、申請專利範圍 3.如申請專利範圍第！或2項之液晶顯示裝置用灯 板之製造方法， 其中上述製造方法進一步具備有，在上述聚矽層形 成步驟之後，為了提高結晶性，對在上述聚⑦層形成步 驟中加熱所开> 成之聚石夕層的加熱處理步驟。 女申明專利範圍第3項之液晶顯示裝置用TF丁陣列基板 之製造方法， 其中上述加熱處理拳驟中之加熱處理係在含有氫氣 之環境中進行。 ~ 5·如申請專利範圍第i或2項之液晶顯示裝置用tft陣列基 板之製造方法， 其中上述製造方法進一步具備有，在上述聚矽層形 成步驟之後，製作轉接晝素之畫素轉接用p〇ly_Si型tft 的步驟，及製作驅動上述晝素轉接用1}〇1广^型丁17丁之驅 動用poly-Si型TFT的步驟。 6·如申請專利範圍第5項之液晶顯示裝置用TFT陣列基板 之製造方法， 其具備有’车形成上述驅動用P〇ly_g[i型TFT的步驟 别，僅選擇性對形成驅動用P〇ly-Si型TFT之特定領域進 行加熱處理，以提高該領域之聚矽層之結晶性的特定領 域加熱處理步驟。 7.如申請專利範圍第6項之液晶顯示裝置用丁FT陣列基板 之製造方法， 其中上述特定領域加熱處理步驟中之加熱處理係 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公复） 請 先 閱 讀 背 面 之 注 意 事 項A t · ί袭 頁I tr 37 1234673 濟 部 智 慧 員 申請專利範圍 在含有氫氣之環境中進行。 8·如申請專利範圍第6項之液晶顯示裝置用TFT陣列基板 之製造方法， 其中上述特定領域加熱處理步驟中之加熱構件係 使用激元雷射。 9·如申明專利範圍第6項之液晶顯示裝置用tft陣列基板 之製造方法， 其中上述特定領域加熱處理步驟中之加熱構件係 使用紅外線燈。 10·如申凊專利範圍第3項之液晶顯示裝置用陣列基板 之製造方法， 其中上述製造方法·進一步具備有，在加熱處理步驟 之後，製作轉接晝素之晝素轉接用”以 -Si型TFT之步驟 ，以及 將内部設有驅動以上述製造方法製作之晝素轉接 用之p〇ly-Si型TFT之回路的單結晶矽IC晶片，裝配至上 述基板之1C晶片裝配步驟。 11. 一種在矽半導體層上形成閘極絕緣層之液晶顯示裝置 用TFT陣列基板的製造方法， 上述製造方法係使用具有下列構件之薄膜形成裝 置：熱能作用在固體狀蒸發源而產生蒸發粒子的蒸發粒 子產生部、激發在上述蒸發粒子產生部所產生之矽蒸發 粒子的電漿領域部、配置在上述電漿領域部外及上述蒸 叙源中間，且與上述電裝領域部相對向之位置上的基板 保持部、以及在上述電漿領域部與上述基板保持部間施 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χϋ公H
    <請先閱讀背面之注意事項再填寫本頁) >裝 φ ϋ n n - -----訂--------- 1234673 申凊專利範圍 電昜藉由上述電場將在上述電漿領域部激發離子化 =❹粒子引出，照射在上述基板面上的電壓施加構 该方法之特徵在於具備有： 、、將與構成閘極絕緣層之物質相同的物質配置在上 述口體狀洛發源上，同時將在表面之料導體層所形成 ^基板配置在上述基板保持部上，藉由將在上述電裝領 域中激發之閘極絕緣層形成用激發粒子照射在上述石夕 半導體層面上，而切半導體層上形成閘極絕緣層之問 極絕緣層形成步驟。 種在夕半導體層上形成閘極絕緣層之液晶顯示裝置 用TFTP車列基板的製造方法，其特徵在於， 上述製造方法係具備有··使用高頻電能分解含有在 元素粒子生成部中與構成閘極絕緣層之元素相同之元 素的氣體狀化合物，使其生成元素粒子的元素粒子生成 步驟， 引導在激發氬氣所形成之電漿領域中以上述元素 粒子生成步驟所生成之元素粒子，賦與能量生成激發元 素粒子之激發元素粒子生成步驟，以及 藉由將基板配置在配置於上述電漿領域部外及上 述元素粒子生成部中間，且與上述電漿領域部相對向之 位置上的基板保持部，而誘導上述激發元素粒子照射在 上述基板上，而在石夕半導體層上形成閘極絕緣層之問極 絕緣層形成步驟。 13·-種在梦半導體層上形成閘極絕緣層之液晶顯示裝置 本紙k尺度適用中國國豕標準（CNS)A4規格（2]0 χ 297公发 ir A 1234673 六、申請專利範圍 用m陣列基板的製造方法，其特徵在於， 、j述製造方法具備有：藉由熱能作 用在由固體矽形 成之蒸發源’而蒸發残切粒子，而在電漿領域中將 此石夕粒子激發離子化，照射在上述基板上，而在基板上 形成聚石夕層的聚矽層形成步驟；以及 精由高密度電漿熱能作用在與構成問極絕緣層之 物f相同的㈣所構成之固體狀蒸發源激發氬氣，使上 ^条發«發餘子，並在電_域巾激發絲子使其 離子化後，照射在上述基板而堆積下來，形成閘極絕緣 層的閘極絕緣層形成步驟。 士申叫專利範圍第13項之液晶顯示裝置用τρτ陣列基 板的製造方法， 其中作為用於實行上述聚石夕層形成步驟以及問極 絕緣層形成步驟的裝置，係使用具有下列構件之薄㈣ 成裝置··熱能作用在固體狀蒸發源而產生蒸發粒子的蒸 發粒子產生部、附加能量激發在上述蒸發粒子產生部所 產生之蒸發粒子的電漿領域部、配置在上述電漿領域部 外及上述蒸發粒子產生部巾間，且與上述謂領域部相 對向之位置上的基板保持部、以及在上述電裝領域部與 上述基板保持部間施加電場，藉由上述電場將在上述電 漿領域部激發離子化之激發矽粒子引出，照射在上述基 板面上的電壓施加構件。 15.—種液晶顯示裝置用TFT陣列基板，其係形成在與用於 驅動至少透明畫素電極、轉接上述透明晝素電極之晝 1234673 申請專利範圍 轉接用TFT，以及上述晝素轉接用TFT之驅動元件相同的 透明基板上，其特徵在於， 上述晝素轉接用TFT係使用電場效果移動度為j〜 25 cm /V · s之聚石夕層的卩吻心型τρ丁， 上述驅動元件係使用電場效果移動度為1〇〇 em2/v • s以上之聚石夕層的p〇iy_gji型tft， 上述旦素轉接用TFT以及驅動元件之聚石夕層係使 用具有下列構件之薄膜形成裝置而製作者：熱能作用在 固體狀蒸發源而產生蒸發粒子的蒸發粒子產生部、賦予 能量在上述蒸發粒子產生部所產生之蒸發粒子而生成 激發粒子的電漿領域部、配置在上述電漿領域部外及上 述蒸發粒子產生部中間，且與上述電漿領域部相對向之 位置上的基板保持部、以及在上述電漿領域部與上述基 板保持部間施加電場，藉由上述電場將在上述電漿領域 部激發離子化之激發粒子引出，照射在上述基板面上的 電壓施加構件。 16>種液晶顯示裝置用TFT陣列基板，其係配置在用於驅 動至少透明晝素f極、轉接上述透明晝素電極之晝素轉 接用TFT，以及上述畫素轉接用TFT之驅動元件的透明基 板上，其特徵在於， 上述畫素轉接用TFT係使用電場效果移動度為1〜 25 cm2/V · s之聚矽層的 p〇iy_si型 TFT， 上述驅動元件係為電場效果移動度為1〇() cm2/v· s以上之MOS電晶體，該m〇S電晶體係事後附加在上述 χ 297公釐） 旙 (cns)a4 (210 經濟部智慧財產局員工消費合作社印製
    本紙張尺度適用中國國家標準（CNS)A4規格（210 1234673 、申請專利範圍 透明基板上， ·-. 上述畫素轉接用TFT之聚矽層係使用具有下列構 件之薄膜形成裝置而製作者··熱能作用在固體狀蒸發源 而產生蒸發粒子的蒸發粒子產生部、賦予能量在上述蒸 發粒子產生部所產生之蒸發粒子而生成激發粒子的電 漿領域部、配置在上述電漿領域部外及上述蒸發粒子產 .生部中間，且與上述電漿領域部相對向之位置上的基板 保持部、以及在上述電漿領域部與上述基板保持部間施 加電％，藉由上述電場將在上述電漿領域部激發離子化 之激發粒子引出，照射在上述基板面上的電壓施加構 π· —種面内（in-plane)形液晶顯示元件用TFT陣列基板，其 係.形成在用於驅動至少第！梳形晝素電極、轉接上述第i 梳形晝素電極之晝素轉接用TFT、上述晝素轉接用TFT 之驅動元件，以及與配置在與上述第〗梳形晝素電極相對 向之第2梳形畫素電極相同的基板上，其特徵在於， 上述晝素轉接用TFT係使用電場效果移動度為j〜 25 cm /V · s之聚石夕層的p〇iy_si型TFT， 上述驅動元件係使用電場效果移動度為1〇〇 cm2/v • S以上之聚石夕層的p〇ly_§i型TFT， 上述晝素轉接用TFT及驅動元件之聚矽層係使用 具有下列構件之薄膜形成裝置而製作者：熱能作用在固 體狀蒸發源而產生蒸發粒子的蒸發粒子產生部、賦予能 量在上述蒸發粒子產生部所產生之蒸發粒子而生成激 297公釐）
    • n n n ----^------ n I I (請先閱讀背面之注意事項再填寫本頁) _裝 1234673 A8 B8 C8
    六、申請專利範圍 1234673 /粒+引出’照、射在上述基板面上的電壓施加構件。 19·如申請專利範圍第15、16、17或18項之液晶顯示元件用 TFT陣列基板， 其中上述晝素轉接用之poly-SiTFT係為η通道型， 電場效果移動度為5〜25 cm2/V · s。 搴 20·—種在基板上形成聚矽薄膜之聚矽薄膜形成方法，其特 徵在於， 上述聚石夕薄膜形成方法係使用具有下列構件之薄 膜形成裝置··產生矽蒸發粒子之蒸發粒子產生部、激發 在上述蒸發粒子產生部所產生之矽蒸發粒子的電漿領 域部、配置在上述電漿領域部外及上述蒸發粒子產生部 中間，且與上述電漿領域部相對向之位置上的基板保持 部’以及在上述電漿領域部與上述基板保持部間施加電 場，藉由上述電場將在上述電漿領域部激發離子化之激 發矽粒子引出，照射在上述基板面上的電壓施加構件， 且在將基板載置於上述基板保持部後，在秒粒子堆積在 上述基板上的階段，在上述基板上形成聚矽層，並將在 上述電漿領.域部.激發所得之激發矽粒子照射在上述基 板上的聚矽層形成步驟。 21·如申請專利範圍第20項之聚矽薄膜形成方法， 其中上述電漿領域部係由激發氬氣之Ar電漿所構 成。 22·如申請專利範圍第21項之聚矽薄膜形成方法， 其中在上述電漿領域與上述基板保持部間設置使 兩者電氣分離的絕緣體。 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） I--------t------ (請先閱讀背面之注意事項再填寫本頁) n n I 華 經濟部智慧財產局員工消費合作社印絮 1234673
    23·如申請專利範圍第21項之聚矽薄膜形成方法， 其中上述製造方法進一步具備有，在上述聚矽層形 成步驟之後，為了提高結晶性，對在上述聚矽層形 驟中加熱所形成之聚石夕層的加熱處理步驟。 24·如申請專利範圍第23項之聚矽薄膜形成方法， 其中上述加熱處理步驟中之加熱處理係在含有氯氣 之環境中進行。 、 25.如申請專利範圍第21項之聚矽薄膜形成方法， 其中上述製造方法進一步具備有，在上述聚矽層形 成步驟之後，使聚矽層中含有磷之磷插入步驟。 ------------裝.-------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(〇is)A4規格（210 X 297公发） 45 1234673 2002年5月31曰 第88105 1 19號專利申請案圖式修正頁 第7圖 激元雷射 办办办 703 702 ‘老- (a) έ >^701 磷•離子
    5 2 1 ο ο Ό 707、 激π雷射 ^^°6,7〇S k 70R
TW088105119A 1998-03-31 1999-03-31 TFT array substrate for liquid crystal display device and manufacturing method thereof and liquid crystal display device utilizing the same and manufacturing method thereof TWI234673B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8572698A JP3288968B2 (ja) 1998-03-31 1998-03-31 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置の製造方法
JP8569998A JPH11282013A (ja) 1998-03-31 1998-03-31 液晶表示装置用ｔｆｔアレイとその製造方法およびそれを用いた液晶表示装置とその製造方法

Publications (1)

Publication Number Publication Date
TWI234673B true TWI234673B (en) 2005-06-21

Family

ID=26426706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088105119A TWI234673B (en) 1998-03-31 1999-03-31 TFT array substrate for liquid crystal display device and manufacturing method thereof and liquid crystal display device utilizing the same and manufacturing method thereof

Country Status (6)

Country Link
US (1) US6472297B1 (zh)
EP (1) EP1069465A1 (zh)
KR (1) KR20010071123A (zh)
CN (1) CN1294701A (zh)
TW (1) TWI234673B (zh)
WO (1) WO1999052013A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393942B (zh) * 2008-10-01 2013-04-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3872363B2 (ja) * 2002-03-12 2007-01-24 京セラ株式会社 Ｃａｔ−ＰＥＣＶＤ法
TWI302625B (en) 2003-06-26 2008-11-01 Au Optronics Corp Polysilicon thin film transistor liquid crystal display having a plurality of common voltage drivers
CN100395589C (zh) * 2003-07-14 2008-06-18 友达光电股份有限公司 具有多个公共电压驱动电路的液晶显示器
US7184106B2 (en) * 2004-02-26 2007-02-27 Au Optronics Corporation Dielectric reflector for amorphous silicon crystallization
CN103700665B (zh) * 2013-12-13 2016-03-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584180A (ja) 1981-06-30 1983-01-11 セイコーエプソン株式会社 アクテイブマトリクス基板
JPS60208823A (ja) 1984-04-02 1985-10-21 Matsushita Electric Ind Co Ltd 薄膜の製造方法
JPS63219123A (ja) 1987-03-09 1988-09-12 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
JPH04318973A (ja) 1991-04-17 1992-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JP2808503B2 (ja) * 1991-09-25 1998-10-08 三菱電機ホーム機器株式会社 電気掃除機用床ブラシ
JPH06175103A (ja) 1992-12-10 1994-06-24 Sharp Corp アクティブマトリクス表示装置
JPH07147245A (ja) * 1993-11-24 1995-06-06 Asahi Glass Co Ltd 結晶質シリコン薄膜の形成方法
JP2908692B2 (ja) 1994-03-07 1999-06-21 株式会社日立製作所 伝票受付端末システム
JP3468848B2 (ja) * 1994-06-09 2003-11-17 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法、並びに液晶表示装置およびその作製方法
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3715996B2 (ja) * 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
JPH0864824A (ja) * 1994-08-24 1996-03-08 Toshiba Corp 薄膜トランジスタおよびその製造方法
US5618758A (en) * 1995-02-17 1997-04-08 Sharp Kabushiki Kaisha Method for forming a thin semiconductor film and a plasma CVD apparatus to be used in the method
US5980999A (en) * 1995-08-24 1999-11-09 Nagoya University Method of manufacturing thin film and method for performing precise working by radical control and apparatus for carrying out such methods
JPH09105908A (ja) 1995-10-09 1997-04-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3007579B2 (ja) 1995-12-28 2000-02-07 スタンレー電気株式会社 シリコン薄膜の製造方法
KR100381865B1 (ko) * 1995-12-29 2003-07-18 삼성전자주식회사 액정표시장치용박막트랜지스터기판의제조방법
JP2697730B2 (ja) * 1996-09-10 1998-01-14 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US5950078A (en) * 1997-09-19 1999-09-07 Sharp Laboratories Of America, Inc. Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393942B (zh) * 2008-10-01 2013-04-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板

Also Published As

Publication number Publication date
CN1294701A (zh) 2001-05-09
US6472297B1 (en) 2002-10-29
KR20010071123A (ko) 2001-07-28
WO1999052013A1 (fr) 1999-10-14
EP1069465A1 (en) 2001-01-17

Similar Documents

Publication Publication Date Title
TW278220B (zh)
TW510983B (en) Display device and semiconductor device having laser annealed semiconductor elements
CN100587968C (zh) 半导体器件以及其制造方法
TWI294648B (en) Method for manufacturing polysilicon film
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
KR20140043021A (ko) 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
JP2000353666A (ja) 半導体薄膜およびその製造方法
TWI234673B (en) TFT array substrate for liquid crystal display device and manufacturing method thereof and liquid crystal display device utilizing the same and manufacturing method thereof
WO2003009351A1 (fr) Dispositif semi-conducteur a film mince et son procede de production
TWI364613B (en) Display
WO2012120563A1 (ja) 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
JP2003007719A (ja) 薄膜トランジスタおよびそれを用いた表示装置
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR20100032224A (ko) 박막 트랜지스터의 제조방법
JPH11354444A (ja) 多結晶半導体膜の製造方法
CN106783532A (zh) 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板
TW495995B (en) Method and apparatus for producing thin film, and thin film transistor and method of producing same
TW200814163A (en) Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
US8840720B2 (en) Method for manufacturing a polycrystalline silicon thin film by joule-heating induced crystallization
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
CN106910749A (zh) 低温多晶硅层及制备方法、显示基板和显示装置
JP2003197630A (ja) 薄膜トランジスタと表示装置およびその製造方法
JP3288968B2 (ja) 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置の製造方法
KR101031882B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
JP2006245326A (ja) 単結晶シリコン薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees