TWI232422B - Current driving device and driving method thereof, and display device using the same - Google Patents

Description

1232422 玖、發明說明： 一、 【發明之技術領域】 本發明係有關於電流驅動裝置及該電流驅動裝置之驅 動方法、以及使用該電流驅動裝置之顯示裝置，特別是有 關於具備有對複數個負荷施加所定之電流使其動作之構成 之電流驅動裝置及該電流驅動裝置之驅動方法、以及使用 有該電流驅動裝置將所希望之影像顯示在顯示面板上之顯 示裝置。 二、 【先前技術】 在以往，存在有具備有將複數個有機電致發光元件（以 下簡稱爲「有機EL元件」）、無機電致發光元件（以下簡 稱爲「無機EL元件」）、或者是發光二極體（LED)等之自 我發光型之發光元件（光學元件）以矩陣方式加以配置之顯 示面板之發光元件型顯示器。 前述類型之發光元件之顯示器，與近年來明顯進步之 液晶顯示裝置（LCD)比較之下，具有其顯示反應速度較快， 亦不存在有視野角度依賴性，又，亦可達到高亮度、高對 比、顯不畫質之高精細化、以及低消耗電力化等的同時， 並不如液晶顯示裝置之場合般需要背光光源而能夠更進一 步地輕量薄型化之優良特徵，作爲下一世代之顯示器廣爲 進行硏究開發。 前述顯不器，係具備有在約略配置於行方向之掃描線 與配置於列方向之資料線之各交點附近配置有含有發光元 件之顯示像素之顯示面板、根據顯示資料產生所定之驅動 電流’經由資料線供給到各顯不像素之資料驅動器、以戶斤 1232422 定之時序施加掃描信號成爲選擇所定之行之顯示像素狀態 之掃描驅動器，透過供給到各顯示像素之前述驅動電流， 使各發光元件以顯示資料所對應之所定之亮度位準進行發 光動作之方式，將所希望之影像資訊顯示於顯示面板。又， 針對發光元件型之顯示器之具體例，在後述之本發明之實 施形態中詳加說明。 在此，在前述之顯示器之顯示驅動動作方面，係有對 於複數個顯示像素，根據顯示資料產生具有個別電流値之 驅動電流，同時供給到特定行之顯示像素，將令各顯示像 素之發光元件以所定之亮度位準加以發光之動作，針對一 個畫面之各fr依序重複之電流指定型之驅動方式，又或者 是對於複數個顯示像素，根據顯示資料將具有個別時間寬 度（信號寬度）之固定電流値之驅動電流，在同一顯示期間 內供給給特定行之顯示像素，令各發光元件以所定之亮度 位準加以發光之動作，一個畫面依序重複之脈衝變頻（PWM) 型之驅動方式等爲人所知。 在前述之顯示驅動動作中，各行之複數個顯示像素上， 必須要同時有或者是在同一個顯示期間內供給具有對應於 顯示資料之所定電流値又或者是一定電流値之驅動電流， 又，爲了對應隨著在近年來的薄形顯示裝置的高精細化與 大畫面化所帶來的顯示面板之連接端子數的增加，作爲前 述資料驅動器，得知適用於準備複數個具有所定個數之輸 出端子之驅動晶片（半導體晶片），在各驅動晶片上個別產 生前述驅動電流，經由資料線一起供給到各發光元件之電 路構成。 1232422 但是，在適用前述具備複數個驅動晶片之資料驅動器 之顯示器上，存在有以下所述之問題。 也就是說，在習知之由複數個驅動晶片所構成之資料 驅動器中，每一個驅動晶片個別具備有產生驅動電流用之 電路，具有由各驅動晶片經由各輸出端子一起對各發光元 件供給驅動電流之構成，所以由複數個驅動晶片所輸出之 驅動電流之電流値會產生誤差，在各顯示像素中之發光狀 態（發光元件之亮度位準）會產生誤差，存在有產生顯示不 均之問題。 因此，在各驅動晶片與各輸出端子之間，必須要極力 地抑制驅動電流之誤差。 但是，在半導體製造技術之領域上，既已得知形成於 同一半導體晶片之電晶體元件與電阻元件、電容元件等功 能要素之元件特性一定會產生誤差。在此類元件特性之誤 差，可透過製造過程之最佳化等，進行某種程度之抑制， 但是無法完全消除。又，隨著使用於電晶體元件之設計上 其最小尺寸的細微化，管道內之混合物原子個數之誤差會 相對地明顯化，因此在臨界値或是遷移率等方面會產生誤 差之結果亦有提出報告。 因此，將前述之元件特性之誤差所導致之驅動晶片與 輸出端子間之驅動電流之誤差，僅透過製造過程之最佳化 而想要更進一步之改善，係相當困難之問題。 此外，一個半導體晶片尙可設置之輸出端子數，因配 線長度的增加所導致之信號延遲增加，或是一個晶片內之 元件數增加時，存在有在製造上之良率會降低等之問題而 1232422 具有所限制，所以如以上所述般，必然地必須要有透過複 數個驅動晶片構成資料驅動器。與半導體晶片不同，輸出 端子間之驅動電流的誤差更進一步地大，存在有持續抑制 同一個驅動晶片內之驅動電流之誤差，亦必須抑制驅動晶 片間之誤差係非常困難之問題。 又，作爲將驅動晶片中之驅動電流之誤差加以修正之 技術中，在各驅動晶片之輸出端子設置電流設定電阻，將 該電流設定電阻之電阻値個別地加以調整之手法係爲人所 知，在設置於同一驅動晶片之輸出端子變多之場合時，各 電流設定電阻之調整會變得繁雜，在調整上會花費較多之 時間以及成本之外，由於在電路構成上之電阻設置面積亦 增大之故，存在有不適合作爲抑制各輸出端子間之驅動電 流的偏差之手法。 因此，爲了持續抑制同一之驅動晶片之輸出端子間其 驅動電流之誤差，同時亦抑制驅動晶片間之誤差，所以在 各輸出端子間以及各驅動晶片間，必須附加複雜且大規模 之電路構成，具備有驅動晶片之資料驅動器，甚至於顯示 器之裝置規模亦隨之大型化的同時，存在有導致製品成本 提局之問題。 再加上，如前述般，在近年來之顯示器上，隨著顯示 畫質之高精細化，位準顯示其更進一層之鮮明化係受到要 求，在現在開發之發光元件型之顯示器中，由變成顯示信 號之數位輸入信號，透過數位類比變換產生聚亦具有類比 信號成分之驅動電流之際，存在有產生可實現完全之位準 顯示程度之類比輸出信號之技術的確立至今尙未達到之問 1232422 題。 三、【發明內容】 本發明係在將電流施加於複數個負荷上使其動作之電 流驅動裝置，其中，能夠抑制該驅動裝置之輸出端子間其 電流之誤差，又該驅動裝置係由複數個驅動晶片所構成之 場合時，具有可抑制在晶片間之誤差之效應，在具備有該 驅動裝置之顯示裝置上，具有能夠獲得顯示不均受到抑制 之良好顯示特性之效應。 爲了獲得前述效應，本發明所述之第1電流驅動裝置， 係對複數個負荷施加電流使其動作之電流驅動裝置，具備 有分別與各負荷相連接之複數個輸出端子、將具有所定電 流値之動作電流加以輸出之單一電流產生電路、以及設置 於前述各輸出端子上，依序將前述動作電流加以讀取並維 持，根據該動作電流將驅動電流同時輸出到前述各輸出端 子之複數個電流記憶電路。前述動作電流，係具有對應於 輸入信號之電流値，前述電流記憶電路，具有會讀取由前 述電流產生電路所輸出之前述動作電流，維持對應於該動 作電流之電流値之電壓成分之電壓成分維持部，該電壓成 分維持部，係具有寫入有對應於前述動作電流之電荷之電 容元件。又，前述各電流記憶電路中係具備有一對並列配 置，交互地進行讀取維持前述動作電流之動作，以及根據 所維持於之前述動作電流而輸出前述驅動電流之動作之一 對電流記億部，又或者是一對串聯配置，交互地進行讀取 維持前述動作電流，將所維持之動作電流供給到後段之電 流記憶部之動作，以及讀取維持前述所供給之電流，根據 -10- 1232422 所維持於之前述動作電流而輸出前述驅動電流之動作之前 段與後段電流記憶部。 又，前述電流驅動裝置，係在前述電流產生電路與前 述複數個電流記憶電路之間具備有會讀取前述動作電流， 根據所維持之電流將電流供給到前述複數個電流記憶電路 之單一之輸入電流記憶電路，前述驅動電流在各輸出端子 上，具有相同電流値般地將驅動電流之脈衝寬度根據輸入 信號加以控制之脈衝寬度控制電路。 又，前述電流驅動裝置中，至少前述複數個電流記憶 電路以及輸出端子係形成於至少一個半導體晶片，述電流 產生電路，係形成於與前述半導體晶片不同之半導體晶片 上，又或者是，形成於前述半導體晶片上。 爲了獲得前述效應，本發明所述之第2電流驅動裝置， 係對複數個負荷施加電流使其動作之電流驅動裝置，具備 有：分別與各負荷相連接之複數個輸出端子、產生電流値 不同之複數個基準電流加以輸出之單一電流產生電路、讀 取前述複數的基準電流加以維持，根據各基準電流輸出複 數個位準之基準電流之至少一個之基準電流記憶電路、根 據輸入信號，選擇前述各位準基準電流之任何一個產生位 準電流之至少一個之位準電流產生電路、以及依序·將前述 各位準電流加以讀取並維持，根據該位準電流將驅動電流 同時輸出到前述各輸出端子複數個電流記憶電路。然後， 前述位準電流產生電路，具備有複數個並列配置產生前述 各基準電流加以輸出之基準電流產生部，前述輸入信號係 具有複數個位元之數位信號，由前述各基準電流產生部所 -11- 1232422 輸出之前述各基準電流之電流値，係具有對應於該數位信 號之各位元之加權。又，前述基準電流記憶電路，係具備 有個別讀取由由前述各基準電流產生電路所輸出之前述各 基準電流，將對應於各基準電流之電壓成分加以維持，根 據各電壓成分輸出前述位準基準電流之複數個基準電流記 憶部，前述各電流產生電路，係根據輸入信號之位元値， 選擇前述各位準基準電流中之若干個，將所選擇之位元電 流相加產生前述位準電流。又，前述電流記憶電路，具有 會讀取由前述電流產生電路所輸出之前述位準電流，維持 對應於該位準電流之電流値之電壓成分之電壓成分維持 部、該電壓成分維持部，係具有寫入有對應於前述位準電 流之電荷之電容元件。 接著，本發明所述之顯示裝置，係具備有複數個顯示 像素之顯示面板之各顯示像素，根據顯示信號供給驅動電 流而將影像資訊加以顯示之顯示裝置，具備有含有設置於 行方向上之複數條掃描線，設置於列方向上之複數條信號 線，設置於各掃描線與信號線之交點附近具有光學元件之 複數個顯示像素之顯示面板、具有根據前述顯示信號產生 具有電流値之動作電流而輸出之單一電流產生電路、設置 於前述各信號線上，依序將前述電流產生電路所輸出之前 述動作電流加以讀取，根據該動作電流將驅動電流同時輸 出到前述各信號線之複數個電流記憶電路之前述第1電流 驅動裝置之構成；又或者是，具備有產生電流値不同之複 數個基準電流加以輸出之單一電流產生電路、讀取前述複 數的基準電流加以維持，根據各基準電流輸出複數個位準 -12- 1232422 之基準電流之至少一個之基準電流記憶電路、根據前述顯 示信號，選擇前述各位準基準電流之任何一個產生位準電 流之至少一個之位準電流產生電路、以及設置於每一信號 線上，依序將由前述電路產生電路所輸出之各位準電流加 以讀取並維持，根據該位準電流將驅動電流同時輸出到複 數條信號線之複數個電流記億電路之前述第2電流驅動裝 置之構成；具備有前述之任一構成之信號驅動電路、設置 於每一掃描線上，將爲了依序選擇連接於各掃描線之前述 顯示像素用之掃描信號輸出到前述複數條掃描線之掃描驅 動電路，前述顯示像素中之光學元件，係具有發光元件， 該光學元件係具有有機電致發光元件。 四、【實施方式】 以下，將針對本發明所述之電流驅動裝置及其驅動方 法，以及適用該電流驅動裝置之顯示裝置，根據圖面所示 之實施形態加以說明。 首先，將針對本發明所述之電流驅動裝置及其驅動方 法，參照圖面加以說明。 〈電流驅動裝置之第1實施形態〉 第1圖係本發明所述之電動驅動裝置其第1實施形態 之重要部位構成圖。 第1實施形態所述之電流驅動裝置，乃是具有將由單 一電流產生電路所供給之具有所定電流値之電流，依序維 持在設置於各輸出端子上之電流記億電路之後，一起經由 各輸出端子輸出到負荷（顯示元件）之構成。 本實施形態所述之電流驅動裝置，係如第1圖所示般， -13- 1232422 具備有產生爲了控制連接於複數個輸出端子Tout之各負 荷LD (顯示元件）之驅動狀態用之具有所定電流値之動作 電流I c而加以輸出之單一電流產生電路1 0 A、將由該單 一電流產生電路1 〇 A所供給之動作電流Ic在對後述之電 流記憶電路3 0供給之際，設定時序之移位暫存器2 0 A、 設置於每一輸出端子Tout上，將由該單一電流產生電路 1 0 A所供給之動作電流I c，根據移位暫存器2 0 A以所定之 時序依序加以讀取維持（記憶）之複數個電流記憶電路 30A、根據透過由移位暫存器20A以所定之時序所輸出之 開關切換信號（移位輸出）S R所加以設定之時序，控制由由 該單一電流產生電路1 0 A對於電流記憶電路3 0之動作電 流Ic之供給狀態加以控制之複數個開關電路40A之構成。 又，在第1圖中，作爲負荷LD (顯示元件），係針對適用 於單純矩陣型之顯示面板之場合加以說明，本發明並未限 制於此，例如當然亦可適用於具備第1 7圖所示之像素驅 動電路之主動矩陣型顯示面板。 以下，將針對各項構成具體地加以說明。 (電流產生電路） 第2圖係適用本發明之第1實施形態之電流產生電路 之一具體例之電路構成圖。 電流產生電路1 0 A，槪略而言，係產生將複數個負荷 在個別所定之驅動狀態下使其驅動用之具有必要電流値之 各個動作電流Ic，然後輸出到對應於前述複數個負荷所設 置之各個電流記憶電路3 0 A般地加以構成。在此，電流產 生電路1 〇 A，例如如2所示般，可適用由前段之控制電流 1232422 產生電路1 1以及後段之輸出電流產生電路1 2所構成 路構成。 又，由電流產生電路10A所產生之動作電流Ic， 對應各負荷之驅動狀態具有個別不同之電流値爲佳， 以對於所有之負荷具有相同之電流値。會在後面詳 明。 又，本實施形態所述之電流產生電路，不過是可適 於本發明所述之電流驅動裝置之一賓施例，並未限定 電路構成。又，在本實施形態中，電流產生電路，係 備有控制電流產生電路以及電流鏡電路之構成加以說 並未限定於此，例如可使用僅有控制電流產生電路之 構成。 控制電流產生電路1 1，如第2圖所示般備有，一 接於高電位電源Vdd之電阻R1 1、射極連接於該電阻 的另一端，連接器連接於後段之輸出電流產生電路之 電流產生電路1 1之輸出接點Nl 1之pnp型雙極電晶f 下簡稱爲pnp電晶體）Q1 1、源極端連接於pnp型電晶體 之基極，汲極端連接於可輸入設定信號SET之設定 Tset，閘極端連接於可輸入數位輸入信號IN1之輸入 Tin之P 通道場效型電晶體（以下，簡稱爲PMOS 體）Μ 1 1之電路構成作爲單位電路（位元電流產 路）CT1，單位電路CT1會並列連接有數位輸入信號 元個數（在本實施形態中，係針對具有對應於6位元 位輸入信號ΙΝ1〜ΙΝ6之單位電路CT1〜CT6之場合加 明）。也就是說，具有各單位電路CT1〜CT6之pnp型 之電 以會 亦可 細說 丨用 於此 以具 明， 電路 端連 Rl 1 控制 澧（以 Ql 1 端子 端子 電晶 生電 之位 之數 以說 電晶 1232422 體 Q11〜Q16之射極係共通地連接於輸出接點Nil，又， 源極端連接於各pnp型電晶體Ql 1〜Q16之基極，汲極端 連接於設定端子Tset，閘極端連接於輸入有數位輸入信號 IN1〜IN6之輸入端子Tin之PMOS電晶體Mil〜M16。 在此，輸入信號IN 1〜IN6，乃是爲了由控制負荷之驅動 狀態用之複數個位元所構成之數位信號（電壓成分），又， 設定信號S ET乃是由省略圖示之控制部，以對應於前述負 荷之驅動循環等時序所供給之信號電壓。在如此之控制電 流產生電路11中，將設定信號SET設定在所定之電壓位 準的同時，透過將各位元之輸入信號IN 1〜IN 6設定爲高位 準又或者是低位準之方式，產生具有對應於輸入信號 IN 1〜IN 6之電流値之控制電流，經由輸出接點N 1 1輸出到 後段之輸出電流產生電路1 2。 輸出電流產生電路1 2，係如第2圖所示般，由電流鏡 電路所構成，具備有連接器與基極連接於前述控制電流產 生電路1 1之輸出接點Nl 1之npn型雙極電晶體（以下簡稱 爲npn電晶體）Q21、連接於該npn型電晶體Q21之射極與 低電位電源Vss之間之電阻R21、連接器連接於輸出具有 所定電流成分之輸出電流（動作電流）Ic之輸出端子Tcs， 基極連接於前述控制電流產生電路1 1之輸出接點N 1 1之 npn型雙極電晶體Q22、連接於該npn型電晶體Q22之射 極與低電位電源Vss之間之電阻R22之構成。 在此，輸出電流Ic，係由前述控制電流產生電路i i所 產生，對於經由輸出接點N 1 1加以輸入之控制電流之電流 値而言，係具有對應於由電流鏡電路構成所規定之所定電 1232422 流比率之電流値。在本實施形態中，透過對於電流記憶電 路3 Ο A將陰極性之輸出電流加以供給之方式（也就是說， 透過將輸出電流之流動方向設定爲由輸出端子Tcs端朝向 低電位電源 V s s方向之方式），電流成分會由電流記憶電 路端30A向電流產生電路10A方向加以牽引般流動。 又，在本時時形態所述之電流產生電路1 〇 A中，將由 控制電流產生電路1 1所產生之控制電流之電流値，設定 爲較由電流鏡電路1 2所產生之輸出電流之電流値爲大， 透過將由電流鏡電路1 2所產生之輸出電流之電流値以鎖 店之比例加以降低後將輸出電流之電流値加以規定之方式 (也就是說，將在控制信號產生部1 1內部所讀取之電流値， 設定爲較輸出電流Ic之電流値更爲大），能夠提高電流產 生電路10A其控制信號產生部11中由輸入信號IN 1〜IN6 到輸出電流Ic之變換、產生之處理速度。 此外，在第2圖所示之電路構成中，將電流鏡電路部1 2 連接於構成npn型電晶體Q21、Q22之射極，替換電流鏡 電路中規定電流比率之電阻R21、R22，也就是透過適用 於取消電阻R21、R22，僅以；αρη電晶體Q21、Q22之面 積比規定前述電流比率之電路構成，將由電阻R21、R2 2 爲起因之電路內部其電流成分之誤差的產生加以抑制，能 夠大幅抑制對輸出電流Ic之影響。 (移位暫存器） 移位暫存器20A係根據由省略圖示之控制部所供給之 控制信號（移位開始信號以及移位時刻信號等），將依序向 一方向持續移位所產生之輸出，作爲開關切換信號SR(開 1232422 啓信號）依序分別施加到每一個對應於各負荷之開關電路 40A。 (開關電路） 開關電路40A，係根據由移位暫存器20A所依序輸出 之開關切換信號S R，分別以不同之時序進行開啓動作， 經由前述電流產生電路1 〇A所輸出之動作電流Ic，設定 爲供給到設置於各負荷上之電流記億電路3 Ο A之寫入狀 態，輸出電流Ic會被讀入到電流記憶電路3 Ο A內受到維 持般加以控制。在此，例如場效型電晶體可適用作爲開關 電路40A，在此場合中，利用與適用於後述之電流記憶電 路 3 Ο A之電路元件相同之製造過程，能夠形成同一基板 上。其詳細將在第3圖中加以說明。 (電流記憶電路） 第3圖係由適用本發明之第1實施形態之電流產生電 路以及開關電路所構成之一具體例之電路構成圖，第4A 圖、第4B圖係適用本發明之第1實施形態之電流產生電 路之基本動作之示意圖。 電流記憶電路3 0 A，槪略而言，乃是將由前述電流產 生電路1 Ο A所輸出之動作電流Ic，以根據前述移位暫存 器2 0A之所定時序依序讀取，維持對應於該電流之電壓成 分，將根據所維持之電壓成分之驅動電流，經由輸出端子 Tout義氣輸出到各負荷地加以構成。電流記憶電路30A， 如第3圖所示般，可適用於具備有前段之電壓成分維持部 3 1(包含開關電路4〇A)、以及後段之由電流鏡電路部所構 成之驅動電流產生部3 2。 -18 - 1232422 又，本發明所述之電流記憶電路，不過是可適用於本 發明所述之電流驅動裝置之一實施例，該電路構成並未受 到限制。又，在本實施形態中，雖然係具備有電壓維持部 以及由電流鏡電路所構成之驅動電流產生部之構成，作爲 驅動電流記憶電路，但並未限定於此，例如，僅由電壓成 分維持部所構成之電路構成亦可。 電壓成分維持部3 1，例如第3圖所示般，具備有源極 端以及汲極端連接於接點N3 1以及前述電流產生電路1 〇A 之輸出端子Tcs間，閘極連接於移位暫存器之移位輸出端 子Tsr之PMOS電晶體M3 1、源極端以及汲極端連接於高 電位電源Vdd以及接點N32間，閘極連接於接點N31之 PMOS電晶體M31、源極端以及汲極端連接於接點N31以 及電流產生電路10A之輸出端子Tcs間，閘極連接於移位 暫存器20A之移位輸出端子Tsr之PMOS電晶體M33、連 接於高電位電源Vdd以及接點N31間之累積電容C31、源 極端以及汲極端連接於接點N32與對後段之驅動電流產生 部32之輸出接點N33間，閘極連接於由省略圖示之控制 部所供給，控制對後段之驅動電流產生部3 2之控制電流 其輸出狀態之可輸出信號EN受到輸入之輸出控制端子Ten 之PMOS電晶體M34之構成。 在此，根據由移位暫存器20A所輸出之開關切換信號 SR，進行開啓/關閉動作之PMOS電晶體M31、M33，構 成前述之開關電路40A。 又，設置於高電位電源Vdd以及接點N3 1間之累積電 容C31，以可是形成於PMOS電晶體M32之閘及與源極間 1232422 之寄生電容。 驅動電流產生部3 2，係如第3圖所示般，由電流鏡電 路所構成，具備有連接器與基極連接於前述電壓成分維持 部31之輸出接點N33，射極連接於接點N34之npn電晶 體Q3 1、Q32、連接於接電N34與低電位電源Vss間之電 阻R31、連接器連接於輸出電流（驅動電流Idv)受到輸出 之輸出端子Tout，基極連接於前述前述電壓成分維持部31 之輸出接點N33之npn電晶體Q33、以及連接於npn電 晶體Q33之射極與電位電源Vss間之電阻R32之構成。 在此，輸出電流（驅動電流Id v)係由前述電壓成分維持 部3 1所輸出，對於經由接點N3 3所輸入之控制電流之電 流値，具有對應於透過電流鏡電路構成所規定之所定電流 比率之電流値。在本實施形態中，透過對於輸出端子 Tout(負荷DL)供給陰極性之輸出電流之方式（也就是說， 透過將驅動電流Idv之流動方向設定爲由輸出端子Tout 端朝向低電位電源 Vss方向之方式），電流成分會由負荷 D L向電流記憶電路3 0 A方向加以牽引般流動。 又，本實施形態所述之電流記憶電路3 0 A中，將由電 壓成分維持部3 1所輸出之控制電流之電流値，設定爲較 驅動電流產生部3 2之電流鏡電路所產生之輸出電流之電 流値爲大，將控制電流之電流値以透過電流鏡電路之所定 比率加以降低，規定輸出電流之電流値，也就是說，透過 將在電壓成分維持部3 1內部所處理之電流値，設定爲較 驅動電流Idv之電流値爲大之方式，能夠提高電流記憶電 路3 0 A其電壓成分維持部3 1中之動作電流Ic之讀取維持 -20- 1232422 (記憶）以及輸出動作之處理速度。 此外，在第3圖所示之電路構成中，將構成驅動電流 產生部32之電流鏡電路連接於npn電晶體Q31〜Q33之射 極，替換電流鏡電路中規定電流比率之電阻R31、R32， 也就是透過適用於取消電阻R31、R32，僅以npn電晶體 Q31〜QM之面積1：匕規定前電流j：匕率之®足各_成，將由電 阻R31、R32爲起因之電路內部其電流成分之誤差的產生 加以抑制，能夠大幅抑制對輸出電流（驅動電流Idv)之影 響。 在具有前述構成之電流記憶電路（包含開關電路）之基本 動作，乃是對於負荷之驅動循環，以互相不產生時間性重 疊之所定時序執行電流記憶動作以及電流輸出動作。針對 各動作，將由以下加以說明。 (電流記憶動作） 在電流記憶動作中，係如圖4所示般，首先，由控制 部經由輸出控制端子Ten，透過施加高位準之可輸出信號 EN之方式，作爲輸出控制電路之PMOS電晶體M34會進 行關閉動作。在此狀態中，將對應於爲了控制由電流產生 電路10A之負荷之驅動狀態用之輸入信號IN1〜IN6之具 有陰極性電流成分之動作電流Ic經由輸入端子Tcs(電流 產生電路10A之輸出端子Tcs)加以供給的同時，透過由 移位暫存器20A經由移位輸出端子Tsr，以所定之時序施 加低位準之開關切換信號SR之方式，作爲輸入控制電路 (開關電路40A)之PMOS電晶體M31、M32會進行開啓動 作。 -21- 1232422 由此，接點N 3 1 (也就是，Ρ Μ 0 S電晶體Μ 3 2之閘極端 子與累積電容C3 1之一端）施加有對應於具有陰極性動作 電流Ic之低位準之電壓，透過在高電位電源Vdd與接點 N3 1間（PMOS電晶體M32之閘極-源極間）產生電位差之方 式，PMOS電晶體M32會進行開啓動作，由高電位電源經 由PMOS電晶體M32、M33向輸入端子Tcs方向，與動作 電流Ic相同之寫入電流Iw會受到牽引般流動。 此時，累積電容C31處，累積有對應於高電位電源Vdd 與接點N 3 1間，也就是Ρ Μ Ο S電晶體Μ 3 2之閘極-源極間 所產生之電位差之電荷，此電荷會作爲對於動作電流Ic 之電壓成分受到維持。在此，累積於累積電容C31之電荷 (電壓成分），會因電流記憶動作之結束，高位準之開關信 號SR由移位暫存器20A經由移位輸出端子Tsr受到施加， PMOS電晶體M3 1、M33會進行開啓動作，前述寫入電流 Iw之牽引在停止之後亦受到維持。 (電流輸出動作） 接著，在電流記憶動握結束後之負荷之驅動動作中， 係如第4圖所示般，透過將低位準之可輸出信號EN由控 制部經由輸出控制端子Ten加以施加之方式，PMOS電晶 體Μ 3 4會進行開啓動作。此時，透過累積於累積電容c 3 1 之電壓成分，PMOS電晶體Μ32之閘極-源極間會產生與 電流記憶動作時相同之電位差，在由高電位電源經由Ρ Μ 0 S 電晶體Μ32、Μ34向接點Ν33(電流鏡電路部32)方向上， 會有與前述寫入電流Iw(動作電流Ic)相同電流値之驅動控 制電流lac流動。 -22- 1232422 由此，流入電流鏡電路部3 2之驅動控制電流I a c，乃 是透過電流鏡電路構成變換成具有對應於所規定之所定電 流比率之電流値之驅動電流Idv，經由各輸出端子Tout供 給到負荷。在此，由電流記憶電路3 0 A對負荷LD所供給 之驅動電流Idv，因電流輸出動作之結束，高電位位準之 可輸出信號EN會由控制部經由輸出控制端子Ten受到施 加，透過PMOS電晶體M34進行關閉動作而停止供給。 (電流驅動裝置之驅動方法） 在具有以上所述構成之電流驅動裝置中，在電流寫入 期間，透過單一電流產生電路1 0 A依序產生具有對應於各 負荷之驅動狀態之所定電流値之動作電流Ic加以輸出的 同時，與該動作電流Ic之時序同步，由移位暫存器20A 依序所輸出之開關切換信號S R會依序施加於設置在每一 輸出端子Tout上之開關電路40A。由此，各開關電路40A 會以與動作電流Ic之輸出時序同步之不同之時序依序進 行開啓動作，對應於由前述電流產生電路1 0A所輸出之動 作電流Ic之寫入電流Iw會依序流入各電流記憶電路30A 而受到寫入，作爲電壓成分加以維持（上述電流記憶動 作）。接著，在電流輸出期間，前述電流寫入期間其由移 位暫存器20A所輸出之開關切換信號SR之輸出會結束， 所有的開關電路40A會進行關閉動作，對應於各負荷之驅 動狀態之動作電流Ic會被維持於所有之電流記憶電路3 0 A 之後，由控制部輸出之可輸出信號ΕΝ，會以相同之時序 施加到各電流記憶電路3 0 Α。由此，對應於維持在電流記 憶電路30A之電壓成分之電流，會作爲驅動電流Idv經由 1232422 輸出端子Tout —起供應給負荷（前述電流輸出動作）。 然後，將前述電流寫入期間以及電流輸出期間，透過 重複設定爲每一所定之動作週期之方式，能夠使負荷一所 定之驅動循環加以動作。 因此，本實施形態所述之電流驅動裝置來看，對於單 一電流產生電路，個別地設置分別對應複數個輸出端子之 電流記憶電路，根據前述一連串之動作，透過由電流產生 電路產生具有對應於負荷之驅動狀態之所定電流値之電 流’將此電流依所定之時序依序記憶到各電流記憶電路之 後’由各電流記憶電路經由各輸出端子一起輸出到各負荷 之方式，經由單一電流產生電路所供給之動作電流維持於 各輸出端子’由於能夠根據該電流設定各輸出端子之驅動 電流’所以能夠供給在各輸出端子間其誤差受到抑制之驅 動電流各負荷能夠以均一之動作特性加以驅動。 又’針對適用於本實施形態所述之電流驅動裝置之雙 極電晶體與MOS電晶體之元件構成，並無特別限定之物 件’當然是可根據元件特性、製造技術以及製品成本等進 行適當設計變更。 具體而言’例如，對於設置於構成如後述般之顯示元 件（參照第15圖）之顯示像素上之發光元件（負荷）而言，透 過對每一行依序重複由個別之電流記憶電路將具有均一之 電流特性，且對應於各顯示資料之發光驅動電流（驅動電 流）以所定之時序一起供給之動作之方式，能夠將顯示面 板〜個畫面之顯示資料寫入各顯示像素以所定之亮度位準 使其發光，所以能夠將所希望之影像資訊亦其顯示不均之 -24- 1232422 發生良好地加以顯示。 在此，構成本實施形態之電流記憶電路之雙極電晶體 與Μ 0 S電晶體之元件構成’並無特別限定之物件，當然 是可根據元件特性、製造技術以及製品成本等進行適當設 計變更，特別是在構成電壓成分維持部之Μ 0 S電晶體方 面，爲了獲得所必須之動作速度，最好是如以下所示般， MOS電晶體之遷移率// e，大約爲20 Ocm2/Vs之程度，以 具有較此爲大之數値之電晶體爲佳。 第5 A圖係說明電荷累積於電晶體之閘極、源極間之電 容之際之構成之等效電路圖，圖5 B係說明電荷累積於電 晶體之閘極、源極間之電容之際其電容之電壓之時間變化 之圖表。 也就是說，圖5中，在前述圖3所示之電流記憶電路 之電壓成分維持部31方面，累積電容C31中所定之電荷 會對應於受累積之際之等效電路，對應到PMOS電晶體 M32、M33爲開啓下成爲導電狀態，PMOS電晶體M34爲 關閉下成爲開放狀態之場合。在此，電晶體Μ係對應於 PMOS電晶體Μ32,電容C係對應於累積電容C31之物件， 爲配線電容、累積電容、電晶體Μ之閘極電容之總合。 又，爲了簡化說明，電晶體Μ之資源S以及電容C之~ 端係被設定爲接地電位。又，第5Β圖係對應於電晶體M3 2 之汲極電壓V(t)，也就是對應於對於電容C3 1之電壓其時 間t之變化。 在此，如第5A圖所示般，透過固定電流源將電流Iin 供給到電晶體m之汲極D之場合，將汲極電流射爲V(t)， 1232422 電晶體Μ之汲極電流設定爲Id之場合時，汲極電流id可 由以下方程式（1)加以表示。

Id = A*V(t)2 …（1) 在此， A = (l/2)*Cin* // e*(W/L)， C i η爲電晶體Μ之單位面積之閘極電容，# e爲電晶體 之遷移率，W爲電晶體Μ之頻率寬度，L爲頻率長度。由 此，可成立下列方程式（2)。 C*dV(t)/dt + AV(t)2 = Iin …（2) 在此，電容C前述配線電容、累積電容、電晶體μ之 閘極電容之總合。截開方程式後所獲得之電晶體之汲極電 壓V(t)，也就是對應於對於電容C3之電壓其時間t之變 化，會約略如第5 B圖所示般。在此，r爲時間常數，在 電容C中之閘極電容降其他電容爲大之場合時，以方程式 (3)加以表示。然後，時間t = 3 r時，電壓V(t)會達到飽和 電壓 V(s)之 99.5%。 7： = C /，A * I i η …（3 ) 也就是說，時間常數r係與電容C成正比，與遷移率 // e之1/2次方成反比。 在此，係使用聚矽TFT作爲電晶體M，在電容C爲6pF， W/L爲100//m/30//m，遷移率//e爲70m2/Vs，閘極絕緣 模厚度爲1 .〇5nm，施加電流Iin爲1 0 // A之場合時，時間 常數r爲1.42// sec。因此，在將驅動之顯示面板之掃描 線數量設定爲1 2 0條之場合時，每一條掃描線之選擇期間 約爲1 3 9 // sec，在此時間內可寫入之資料線之條數約爲3 2 -26- 1232422 鬌 條。 對此，在前述條件下，電晶體Μ之遷移率# e爲245m2/Vs 之場合時，時間常數r會成爲〇.〇96//sec，由此，前述顯 示面板之每一條掃描線之選擇期間可寫入之資料線之條數 約爲4 8 2條，能夠驅動掃描線爲〗2 〇條，資料線個數爲 160(xRGB)條之 1/4VGA 面板。 又或者是’即使遷移率//e不變仍然爲70m2/Vs，電容 C爲0.15pF之場合時，時間常數r會成爲0.096"sec，與 前述同樣地，能夠驅動1/4VGA面板。 也就是說，爲了驅動1/4VGA面板，至少電晶體M之 遷移率//e應約爲200m2/Vs，或較此數値爲大，又或者是， 電容C必須爲較〇 . 1 5 P f爲小之數値。 又，如以上所述般，由於時間常數r係與電容C成正 比，與遷移率//e之1/2次方成反比，如果將電容C更加 縮小’又或者是將遷移率// e更加增大的話，更能夠將時 間常數7：縮小，更能夠驅動高精細之顯示面板。 作爲實現前述遷移率與電容値之電晶體之構成，並無 特別限定，例如，形成於絕緣基板上之具有連續結晶粒場 之二氧化矽MOS電晶體、或是形成於單結晶二氧化矽基 板之MOS電晶體等，只要是能夠滿足前述條件，即可適 用。 〈電流驅動裝置之第2實施形態〉 第6圖係本發明所述之電動驅動裝置其第2實施形態 之重要部位構成圖。在此，針對與第1實施形態相同之構 成，乃是附加上相同或是相等之符號，簡化又或者是省略 -27- 1232422 ,. 其說明。 第2實施形態所述之電流驅動裝置，乃是以每一連接 ^ 於負荷之輸出端子上備有一對電流記憶部，將由一方之電 流記憶部依序讀取由單一電流產生電路所供給之具有所定 電流値之電流，維持所對應之電壓成分之動作，以及將根 據已經維持於另一方電流記憶部之電壓成分將電流經由輸 出端子一起輸出之動作，同時進行執行般地加以構成。 本實施形態所述之電流驅動裝置，係如第6圖所示般， 以具備有依序產生而輸出對應於負荷之驅動狀態之具有所 φ 定電流値之動作電流Ic之單一電流產生電路1 0B、並列 地設置於每一輸出端子Tout上，將由電流產生電路10B 所供給之動作電流Ic，以個別之時序交互地（選擇性）讀 取，將所對應之電壓成分加以維持之一對電流記憶部3 1 a、 3 1 b所構成之複數個電流記憶電路3 0B、對應於構成電流 記憶電路3 Ob之電流記憶部3 1 a、3 1 b而設置有2組，設 定將由電流產生電路1 0B所供給之動作電流Ic分別供給 到電流記憶部31a、31b之際之時序之移位暫存器20B(移 _ 位暫存器部21a、21b)、對應於構成電流記憶電路30b之 電流記憶部3 1 a、3 1 b而設置有2組，根據由移位暫存器 部21a、21b所設定之時序，控制由電流產生電路10B供 給到電流記憶電路3 0 B之動作電流I c之供給狀態之複數 個輸入端開關電路40B(開關41a、41b)、設置於每一輸出 端子Tout上，根據所定之輸出信號SEL，選擇電流記憶 部3 1 a、3 1 b之任何一個，將維持於該電流記憶部3 1 a、3 1 b 之電流其對於輸出端子Tout之輸出狀態加以控制之複數 -28- 1232422 個輸出端開關電路50B般地加以構成。 又，使用於本實施形態之電流產生電路1 Ο B、移位暫存 器20B(移位暫存器部21a、21b)、電流記憶電路30B(電流 記憶部31a、3 lb)以及輸入端開關電路40B (開關41a、41b)， 例如在具有與第1實施形態相同構成之場合，省略其詳細 說明。 在此，移位暫存器部2 0 a會對於設置在每一輸出端子 Tout上之電流記憶電路3 0B中對應於電流記憶部3 1 a之 開關41a，以所定之時序將移位輸出作爲開關切換信號SR1 依序輸出。另一方面，移位暫存器部21b會對於設置在每 —輸出端子T 〇 u t上之電流記憶電路3 0 B中對應於電流記 憶部3 1 b之開關4 1 b，以與前述移位暫存器部2 1 a之輸出 時序在時間上不重疊且不同之時序，以所定之時序將移位 輸出作爲開關切換信號SR2依序輸出。 又，輸出端開關電路5 0 B，係根據由省略圖示之控制部 所輸出之輸出選擇信號SEL，與前述移位暫存器部21a、21b 之開關切換信號SRI、SR2之輸出時序同步，在前述輸入 端開關電路4 0 B中，選擇未進行開啓動作之開關端之電流 記憶部（未受到選擇之電流記憶部端）般進行動作。 在具有前述構成之電流驅動裝置中，在第1動作期間 內（電流記憶部3 1 a端爲電流寫入期間/電流記憶部3〗b端 爲電流輸出期間），透過由移位暫存器部2 1 a輸出之開關 切換信號S R 1，會被依序輸出到對應於電流記憶電路3 〇 b 之電流記憶部3 1 a而加以設置之各開關4 1 a之方式，各開 關4 1 a會僅在所定期間依序進行開啓動作，對應於由電流 -29- 1232422 產生電路1 OB所供給之動作電流Ic之電荷會作爲電壓成 分依序寫入各電流記憶部3 1 a。此時，移位暫存器部2 1 b 不會輸出開關切換信號S R2，所有之開關4 1 b會成爲關閉 狀態。 又，此時，透過由控制部，將對應於各輸出端子Tout 所設置之輸出端開關5 0B與切換設定到電流記憶部3 1 b之 輸出選擇信號 SEL共通地加以輸出的同時，以所定之時 序，對於所有的電流記憶部3 1 b，共通地輸出可輸出信號 EN2之方式，根據已經維持於各電流記憶部3 lb之電荷， 電流會作爲驅動電流Idv，經由各輸出端子Tout以相同之 時序一起輸出到各負荷。 接著，在前述第1動作期間結束後所設定之第2動作 期間內（電流記憶部3 1 a端爲電流輸出期間/電流記億部3 1 b 端爲電流寫入期間），透過由移位暫存器部2 1 b輸出之開 關切換信號SR2,會被依序輸出到對應於電流記憶電路30B 之電流記憶部3 1 b而加以設置之各開關4 1 b之方式，各開 關4 1 b會僅在所定期間依序進行開啓動作，對應於由電流 產生電路10B所供給之動作電流Ic之電荷會作爲電壓成 分依序寫入各電流記憶部3 1 b。此時，移位暫存器部2 1 a 不會輸出開關切換信號S R 1，所有之開關4 1 a會成爲關閉 狀態。 此時，透過由控制部，將對應於各輸出端子Tout所設 置之輸出端開關5 0B與切換設定到電流記憶部3 1 a之輸出 選擇信號SEL共通地加以輸出的同時，以所定之時序，對 於所有的電流記憶部31a，共通地輸出可輸出信號EN1之 -30- 1232422 方式，根據已經維持於各電流記憶部3 1 a之電荷=，電流會 作爲驅動電流I d v，經由各輸出端子T 〇 u t以相同之時序— 起輸出到各負荷。 透過將前述第1動作期間與第2動作期間重複所定之 動作週期般地加以控制之方式，將對應於由電流產生電路 1 0B所供給之動作電流Ic之電荷，維持於電流記憶部3〗a、 3 1 b內之一方之動作，以及根據維持於另一方之電荷將電 流作爲驅動電流Idv之動作，交互地同時執行。 因此，由本實施形態所述之電流驅動裝置來看，與前 述第1實施形態同樣地，透過依序將由單一電流產生電路 所輸出之動作電流讀入到各電流記憶電路（電流記憶部）加！ 以維持，以所定之時序一起輸出之方式，能夠將由單一電 流產生電路所供給之具有均一性電流特性之動作電流維持 在各輸出端子上，可抑制各輸出端子間之驅動電流之誤差 的同時，透過各輸出端子上設置有一對電流記憶部，進行 將對應於由電路產生電路所輸出之電流之電荷依序寫入一 方之電路記憶部之動作，以及進行根據維持於另一方之電 流記憶部之電荷將電流一起輸出之動作，同時執行之方 式，可將對於電流記憶部之電流寫入動作用之等待時間加 以縮短，甚至於消除，經由輸出端子，可延長對各負荷之 驅動電流之供給時間，能夠精細地控制各負荷之驅動狀 態。又，能夠延長將動作電流讀取到各電流記憶部加以維 持用之時間，能夠使電流記憶部中維持動作安定地進行。 〈電流驅動裝置之第3實施形態〉 第7圖係本發明所述之電動驅動裝置其第3實施形態 -31 - 1232422 之重要部位構成圖。在此，針對與與第1實施形態以及第 2實施形態相同之構成，乃是附加上相同或是相等之符號， 簡化又或者是省略其說明。 第3實施形態所述之電流驅動裝置，係在連接有負荷 之輸出端子上，串聯地設置兩段電流記憶部，以透過前段 電流記憶部依序維持由單一電流產生電路所供給之具有所 定電流値之電流之動作、以及透過後段電流記憶部依序維 持由前段電流記億部所供給之電流之動作之後，經由輸出 牺子一起輸出之動作’问時執行般加以構成。 本實施形態所述之電流驅動裝置，係如圖7所示般， 以具備有依序產生而輸出對應於負荷之驅動狀態之具有所 定電流値之動作電流I c之單一電流產生電路1 〇 C、串聯 地設置於每一輸出端子Tout上，由前段電流記憶部32a 與後段電流記憶部3 2b所構成之複數個電流記憶電路 3 0C、設定將由電流產生電路10C所供給之動作電流Ic供 給到電流記憶部3 2 a之際之時序之移位暫存器2 0 C、根據 由移位暫存器部20C所設定之時序，控制由電流產生電路 10C供給到各電流記憶電路30C之動作電流Ic之供給狀 態之複數個輸入端開關電路40C般地加以構成。又，使用 於本實施形態之電流產生電路10C、移位暫存器20C、電 流記憶電路30C(電流記憶部32a、32b)以及輸入端開關電 路40C，例如在具有與第1實施形態相同構成之場合，省 略其詳細說明。 然後，在各電流記憶電路30C中，以所定之時序將由 電流產生電路1 0C所供給之動作電流Ic讀取到前段之電 1232422 流記憶部3 2 a，維持所對應之電壓成分，根據由省略圖示 之控制部所供給之第1可輸出信號ΕΝ 1，以所定之時序根 據所維持之電壓成分將電流供給到後段之電流記憶部 3 2b，後段之電流記憶部3 2b，會讀取由前段之電流記憶 部3 2a所供給之電流，維持所對應之電壓成分，根據由省 略圖示之控制部所供給之第2可輸出信號EN2，以所定之 時序根據所維持之電壓成分將電流經由輸出端子Tout加 以輸出。 在具有前述構成之電流驅動裝置中，在第1動作期間 內’透過由移位暫存器部20C輸出之開關切換信號SR1， 會被依序輸出到對應於電流記憶電路3 0C而加以設置之各 開關40C之方式，開關40C會僅在所定期間依序進行開 啓動作，對應於由電流產生電路1 0C所供給之動作電流Ic 之電荷（電壓成分）依序寫入前段之電流記憶部3 2 a。 又，此時，透過由控制部，以所定之時序，對於所有 的電流記憶部32b，共通地輸出第2可輸出信號EN2之方 式’根據已經維持於各電流記憶部3 2b之電荷，電流會作 爲驅動電流Idv，經由各輸出端子Tout以相同之時序一起 輸出到各負荷。 接著’透過以在前述第1動作期間結束後之時序，由 控制部對於所有之電流記憶部32a，共通地輸出第1可輸 出信號ΕΝ 1之方式，在前述第1動作期間所維持於各電 流記憶部32a之電流，會一起供給到後段之電流記憶部32b 受到維持（供給動作期間）。 接著’在設定於前述電流記憶電路3 〇C之電流對於後 -33- 1232422 段之供給動作結束之後之第2動作期間中，係與前述第i 動作期間同樣地，再次，透過由移位暫存器部2 0 C輸出之 開關切換信號S R 1，會被依序輸出到對應於電流記憶電路 3 0C而加以設置之各開關4〇c之方式，此時，由電流產生 電路1 〇 C所供給之動作電流Ic會依序寫入到前段之電流 記憶部3 2 a的同時，此時，透過對於後段電流記憶部3 2b， 共通地輸出第2可輸出信號E N 2之方式，由各電流記憶 部3 2b所供給維持之電流會作爲驅動電流Idv，經由各輸 出端子Tout以相同之時序一起輸出到各負荷。 · 透過將前述一連串之動作以所定之動作週期加以重複 般加以控制之方式，將對應於由電流產生電路1 0C所供給 之動作電流Ic之電荷，將維持於前段之電流記憶部3 2 a 之動作，以及根據維持於前段之電流記憶部32a之電荷將 電流作爲驅動電流Idv由後段之電流記憶部32b輸出之動 作，交互地同時執行。 因此，由本實施形態所述之電流驅動裝置來看，與前 述第1實施形態同樣地，由於根據由單一電流產生電路所 g 供給之動作電流，設定各輸出端子之驅動電流，所以可抑 制各輸出端子間之驅動電流之誤差的同時，與前述第2實 施形態同樣地，可延長對各負荷之驅動電流之供給時間， 能夠精細地控制各負荷之驅動狀態。又，能夠延長將動作 電流讀取到各電流記憶部加以維持用之時間，能夠使電流 記憶部中維持動作安定地進行。 〈電流驅動裝置之第4實施形態〉 第8圖係本發明所述之電動驅動裝置其第4實施形態 -34- 1232422 之重要部位構成圖。在此，針對與與第1實施形態到第3 實施形態相同之構成，乃是附加上相同或是相等之符號， 簡化又或者是省略其說明。 第4實施形態所述之電流驅動裝置，在前述第1〜地3 實施形態所述之構成中，係具有將包含所定數量之輸出端 子、以及對應於該輸出端子所設置之電流記憶電路、移位 暫存器、開關電路之構成作一群組化，每一群組形成於個 別之半導體晶片上的同時，對於各群組（半導體晶片）設置 單一電流產生電路，將具有所定電流値之電流共通地加以 供給之構成。又，在以下所述之具體例中，係針對適用於 前述第2實施形態所述之構成之場合加以說明，就其他實 施形態而言亦可同樣地適用。 本實施形態所述之電流驅動裝置，係如第8圖所示般， 具備有第2實施形態（參照第6圖）所述之構成同樣之所定 數量之輸出端子Tout、對應於該輸出端子Tout所設置之 電流記憶電路 30D(電流記憶部 33a、33b)、移位暫存器 20D(移位暫存器部 23 a、23b)、複數個輸入端開關電路 40 D (開關4 3a、43 b)、以及複數個輸出端開關電路50D所 構成之電路構成分別形成於複數個半導體晶片 CP 1、 CP2、…CPn、以及對於半導體晶片CPI、CP2、…CPn依 序產生而輸出對應於連接於輸出端子Tout之負荷之驅動 狀態之具有所定電流値之動作電流Ic之單一電流產生電 路10D。在此，單一電流產生電路10D、移位暫存器20D(移 位暫存器部 23a、23b)、電流記憶電路30D(電流記憶部 33a、33b)、複數個輸入端開關電路40D(開關43a、43b)、 1232422 以及輸出端開關電路5 OD，例如在具有與第2實施形態相 同構成之場合’省略其詳細說明。 在此，電流產生電路1 0D，可以是形成在形成有包含 則述電流記憶電路3 0 D之電路構成之複數個半導體晶片 CPI、CP2、…CPn中特定之半導體晶片上，各半導體晶片

C P 1、C P 2、…C Ρ η分別形成有相同之電路，利用其中之任 何一個’而其他並未動作，又或者是形成雙極般加以設定。 此外’亦可以是形成於與複數個半導體晶片CPl、CP2、… CPn不同半導體晶片上。 又，本發明所適用之複數個半導體晶片CP1、CP2、… CPn ’例如是由單結晶二氧化矽等半導體材料所構成之物 件，並無特別限定其材質。 在具有前述構成之電流驅動裝置中，係透過執行與前 述第2實施形態相同動作之方式，將由電流產生電路丨〇 c 所輸出之動作電流Ic共通地供給到半導體晶片CP i、

CP2、…CPn，設置於各半導體晶片cpi、CP2、…CPn之 電流記憶電路30D其一對電流記憶部33a、33b中，一方 會依序讀取將所對應之電壓成分加以維持的同時，另一方 會根據已經維持之電壓成分將電流作爲驅動電流Idv，經 由各半導體晶片CPI、CP2、…CPn之輸出端子Tout，~ 起輸出到各負荷之動作會交互且連續地執行。 因此，由本實施形態所述之電流驅動裝置來看，由於 對於各半導體晶片僅備有單一電流產生電路，而各半導體 晶片上並未具有個別之電流產生電路之構成，所以能夠達 到形成於各半導體晶片上之電路構成之簡單化以及端子個 -36- 1232422 數之削減，進而達到裝置規模的小型化以及製品成本之削 減。又，使其對應於連接於負何之輸出端子數，即使在設 置有複數個半導體之場合中，由於各半導體晶片上之電流 記億電路能夠維持單一電流源所供給之具有均一動作特性 之電流，所以能夠抑制各輸出端子間以及各半導體晶片間 驅動電壓之誤差，使負荷以均依之動作特形加以驅動。 具體而言，在後述之顯示面板中（參照第15圖），即使 在爲了顯示畫質的高精細化或是顯市面板的大畫面化而使 顯示像素增加，而將資料驅動器由複數個驅動晶片（半導 馨 體晶片）加以構成之場合中，將由單一電流產生電路所輸 出之對應於顯示資料之所定電流，依序供給到形成於各驅 動晶片上之電流記憶電路，將由各輸出端子將發光驅動電 流（驅動電流）以所定之時序一起對於發光元件加以供給之 動作’透過在各行上依序重複之方式，能夠將顯示面板一 個畫面份量之顯示資料寫入各顯示像素，以所定之亮度位 準使其發光，所以能夠將高精細或是大畫面尺寸之影像資 訊’抑制其顯示不均之發生，良好地加以顯示。 _ 〈電流驅動裝置之第5實施形態〉 第9圖係本發明所述之電動驅動裝置其第5實施形態 之重要部位構成圖。在此，針對與與第1實施形態到第4 實施形態相同之構成，乃是附加上相同或是相等之符號， 簡化又或者是省略其說明。 本實施形態所述之電流驅動裝置，係例如可適用於單 純矩陣型之顯示面板（參照第2〇圖）之驅動上，由各輸出 端子對於顯示元件（負荷），具有一定之電流’透過供給根 •37- 1232422 據顯示資料加以設定其供給時間（脈衝寬度）之電流之方 式，進行脈衝寬度（P W Μ )變調驅動方式，能夠適用於使所 希望之影像加以顯示之驅動方式。 本實施形態所述之電流驅動裝置，係由複數個半導體 晶片所構成，在半導體晶片中，例如，具備包含有第4實 施形態所述之所定數量之輸出端子、以及對應於該輸出端 子所設置之電流記憶電路、移位暫存器、開關電路之一群 組化相同之電路構成，同時，該電路構成之輸出部具有分 別設置單一輸入電流記憶電路之構成。由此，將一定之電 流讀取到半導體晶片之各輸出端子之每一電流記憶電路之 動作，可在各半導體晶片中同時地加以實施。又，在以下 所述之具體例中，係針對適用於前述第4實施形態所述之 構成之場合加以說明，就其他實施形態而言亦可同樣地適 用。 本實施形態所述之電流驅動裝置，係如第9圖所示般， 具備有第4實施形態（參照第8圖）所述之構成同樣之所定 數量之輸出端子Tout、對應於該輸出端子Tout所設置之 電流記憶電路 30E(電流記憶部 34a、34b)、移位暫存器 20E(移位暫存器部24a、24b)、複數個輸入端開關電路 40E(開關44a、44b)、以及複數個輸出端開關電路50E所 構成之電路構成，同時，在這些電路構成之前段，具備有 由電流產生電路1 0E所輸出之動作電流Ic受到供給之輸 入部處具備有省略圖示之移位暫存器又或者是控制部所輸 出之移位輸出（開關切換信號）而進行關閉/開啓動作之輸入 開關電路60E、形成有將由電流產生電路10E所輸出之動 -38- 1232422 · · • 作電流Ic加以讀取並維持之輸入電流記憶電路70E之複 _ 數個半導體晶片CPI、CP2、…CPU、對於複數個半導體晶 片CPI、CP2、…CPn，將所定動作電流Ic共通地供給之 單一電流產生電路1 0E。 在此，適用於本實施形態之單一電流產生電路1 Ο E、移 位暫存器 20E(移位暫存器部24a、24b)、電流記憶電路 3〇E(電流記憶部34a、34b)、複數個輸入端開關電路40E(開 關44a、44b)、以及輸出端開關電路50E，例如在具有與 第4實施形態相同構成之場合，省略其詳細說明。 φ 在此，設置於各半導體晶片CPI、CP2、…CPn之輸入 開關電路60E，係根據由省略圖示之移位暫存器（又或者 :¾控制部）依序輸出之移位輸出（開關切換信號）而進行開啓 動作，設定爲將由電流產生電路10E所輸出之動作電流Ic 供給到各半導體晶片CP 1、CP2 '…CPn之寫入狀態，動 作電流Ic會讀入並維持於輸入電流記憶電路70E般加以 控制。 輸入電流記憶電路70E，例如，具有與前述第1實施形 φ 態中之電流記憶電路相同之構成，將由電流產生電路1 0E 所輸出之動作電流Ic，以前述輸入開關電路60E成爲開啓 狀態之時序，將所對應之電壓成分加以維持，將根據所維 持之電壓成分之動作電流Ic，根據由省略圖示之控制部所 輸出之可輸出信號，經由各半導體晶片內之輸入端開關電 路40E(開關44a、44b)，輸出到電流記憶電路30E(電流記 憶部3 4 a、3 4 b之任何一個）。 在具有前述構成之電流驅動裝置中，首先，由電流產 -39- 1232422 生電路1 0E所輸出之具有所定電流値之動作電流Ic，共通 地供給到各半導體晶片CPI、CP2、…CPn，以所定之時序 經由設置於各半導體晶片CPI、CP2、…CPn中之輸入開 關電路60E，依序讀取到輸入電流記憶電路70E，所對應 之電壓成分會受到維持。 接著，在第1動作期間內，根據維持於輸入電流記憶 電路70E之電壓成分之電流，在各半導體晶片CPI、CP2、… CPn中會同時進行，經由輸入端開關電路40E(例如，開關 44a)，供給到電流記憶電路30E之一方（例如，電流記憶 部3 4a)，所對應之電壓成分會受到維持。此時，根據已經 維持於電流記憶電路30E之另一方（例如，電流記憶部34b) 之電壓成分之電流會作爲驅動電流Idv —起輸出到各輸出 端子T 〇 u t。 接著，再以前述第1動作期間結束後之所定時序，再 次，將由電流產生電路10E所輸出之動作電流Ic，經由設 置於各半導體晶片CPI、CP2、…CPn中之輸入開關電路 60E，依序讀取到輸入電流記憶電路70E並加以維持。 然後，在前述第1動作期間結束後，在對於輸入電流 記憶電路70E之動作電流Ic之讀取動作結束後所設定之 第2動作期間中，與前述第1實施形態同樣地，根據維持 於輸入電流記憶電路70E之電壓成分之電流，在各半導體 晶片 CPI、CP2、…CPn中，會經由經由輸入端開關電路 4〇E之另一方（例如，開關44b)，供給到電流記憶電路30E 之另一方（例如，電流記憶部34b)，所對應之電壓成分會 受到維持。此時，根據已經維持於電流記憶電路3 0E之一 1232422 方（例如，電流記憶部34a)之電壓成分之電流會作爲驅動 _ 電流Idv ~起輸出到各輸出端子Tout。 透過將前述一連串之動作以所定之動作週期加以重複 般加以控制之方式，將對應於由電流產生電路1 0E所供給 之動作電流Ic，依序維持於輸入部之輸入電流記憶電路70E 供給到後段之電流記憶電路30E，讀取到電流記憶電路30E 之一方之動作，以及將維持於另一方之電流作爲驅動電流 Idv —起輸出到各輸出端子Tout之動作，交互且連續地執 行。 _ 因此’由本實施形態所述之電流驅動裝置來看，透過 將由單一電流產生電路所供給之動作電流，依序讀取到設 置於各半導體晶片之輸入電流記憶電路，之後，在各半導 體晶片中同時進行，供給並維持於對應於各輸出端子所設 置之後段之電流記憶電路，以所定之時序一起輸出之方 式，能夠抑制各輸出端子間之驅動電流之誤差，同時，能 夠將電流讀取到對應於各輸出端子所設置之電流記憶電路 之動作，在各半導體晶片間同時進行，所以能夠延長將動 g 作電流讀取到各電流記億部加以維持用之時間，能夠使電 流記憶部中維持動作安定地進行。 在此’在本實施形態中，具有透過設置於各半導體晶 片CPI、CP2、…CPn中之輸入電流記憶電路70E之動作 電流Ic，會依序讀取定維持於設置於各半導體晶片cpi、 CP2、…CPn中之電流記憶電路30E，以所定之時序一起 輸出到各輸出端子Tout之構成，經由各輸出端子Tout供 給到各負荷之驅動電流Idv，會成爲在各個時序下均爲相 -41 - 1232422 同電流値之固定電流。然後，爲了使用本實施形態所述之 . 電流驅動裝置進行脈衝寬度變調（PWM)之驅動，如第9圖 所示般，在各輸出端子Tout與顯示元件（負荷）之間，顯 示資料會受到供給，根據該顯示資料而供給到各負荷之電 流之施加時間會受到控制，透過附加PWM控制電路65 E 之方式，能夠將各負荷透過脈衝寬度變調（PWM)使其動 作。PWM控制電路65E，可以是一體形成於各半導體晶片 CPI、CP2、…CPn中之物件，亦可以是形成與各半導體晶 片不同之其他半導體晶片上，與各半導體晶片CP1、CP2、··· φ C Ρ η相連接之物件。 也就是說，在後述單純矩陣型之顯示面板（參照第20 圖）上，對於發光元件（負荷），構成資料驅動器之各驅動晶 片（半導體晶片）其各輸出端子全部具有均一之電流特性， 並且透過將對應於各顯示資料之供給時間（脈衝寬度）所設 定之固定電流所構成之發光驅動電流（驅動電流）在所定之 顯示期間中加以供給之動作，在各行依序重複進行之方 式’能夠將顯示面板一個畫面份量之顯示資料寫入各顯示 g 像素’以所定之亮度位準使其發光，所以能夠將所希望之 影像資訊，抑制其顯示不均之發生，良好地加以顯示。 〈電流驅動裝置之第6實施形態〉 第1 〇圖係本發明所述之電動驅動裝置其第6實施形態 之重要部位構成圖。在此，針對與與第1實施形態到第5 實施形態相同之構成，乃是附加上相同或是相等之符號， 簡化又或者是省略其說明。 第6實施形態所述之電流驅動裝置，在前述第5實施 -42- 1232422 形態所述之構成中，設置於各半導體晶片之輸入電流記憶 電路，係具有將一對之電流記憶部加以並列設置之構成。 又，在以下所述之具體例中，係針對適用於前述第5實施 形態所述之構成之場合加以說明，就其他實施形態而言亦 可同樣地適用。 本實施形態所述之電流驅動裝置，具體而言，係如第1 〇 圖所示般，在前述第5實施形態（參照第9圖）所述之構成 中，設置於各半導體晶片 CPI、CP2、…CPn之輸入部之 輸入電流記憶電路70F，具備有一對相互並列設置之電流 記憶部 71a、71b，並且在該輸入電流記憶電路70F之輸 入端與輸出端，分別設置有可選擇性地與前述電流記憶部 71a、71b之任何一方連接之開關電路60F、80F，又，使 用於本實施形態之其他構成，由於具有與前述第5實施形 態相同之構成，故省略其相係說明。 在具有前述之電流驅動裝置中，將由電流產生電路10F 所輸出之動作電流Ic，共通地供給到各半導體晶片CP 1、 CP2、…CPn，由省略圖示之控制器所\輸出之開關切換 信號會以所定之時序，透過施加於設置於各半導體晶片 CPI、CP2、…CPn之開關電路60F、80F之方式，將前述 動作電流Ic讀取到輸入電流記憶電路70F之一對電流記 憶部 7 1 a、7 1 b中之一方而維持所對應電壓成分之動作， 以及根據已經維持於另一方之電壓成分之動作電流Ic，供 給到後段之複數個電流記憶電路3 OF之動作，同時交互且 連續地執行。 又，在後段之複數個電流記憶電路3 OF中，將由前述 -43- 1232422 輸入電流記憶電路70F所供給之動作電流Ic，以所定之時 序讀取到電流記憶部3 5 a、3 5 b之一方在將所對應之電壓 成分加以維持之動作，以及將根據已經維持於另一方之電 壓成分之電流，經由輸出端子Tout —起輸出之動作會同 時交互且連續地執行。 因此，由本實施形態所述之電流驅動裝置來看，在將 由單一電流產生電路所輸出之電流，進行依序寫入設置於 各半導體晶片之電流記憶電路其一方輸入電流記憶部之狀 態下，透過將維持於另一方之輸入電流記憶部之電流，供 給到設置於各輸出端子之電流記憶部加以讀取維持之方 式，可加長將電流讀取維持於各輸入電流記憶部用之時 間，使輸入電流記憶部之維持動作可安定進行。又，能夠 縮短對各半導體晶片之電流寫入作時之等待時間，甚至於 消除，可延長對各負荷之驅動電流之供給時間，能夠精細 地控制各負荷之驅動狀態。 又，在本實施形態中，與前述第5實施形態同樣地， 經由各輸出端子Tout供給到各負荷之驅動電流Idv，會成 爲在各個時序下均爲相同電流値之固定電流。然後，與前 述第5實施形態同樣地，具備有PWM控制電路65E，適 用脈衝寬度變調（PWM)驅動方式，透過將對於各負荷之固 定電流之供給時間（脈衝寬度）加以調整之方式，能夠使各 負荷以所希望之驅動狀態加以動作。 〈電流驅動裝置之第7實施形態〉 第1 1圖係本發明所述之電動驅動裝置其第7實施形態 之重要部位構成圖。在此，針對與與第1實施形態到第6 -44- 1232422 ^ 實施形態相同之構成，乃是附加上相同或是相等之符號， 簡化又或者是省略其說明。 第7實施形態所述之電流驅動裝置，係具有將電流値 具有各種不同之加權般產生所設定之基準電流後加以輸出 之複數個基準電流產生部之單一基準電流產生電路所供給 之複數個基準電流，分別維持於對應該準電流所設置之複 數個基準電流記億部，根據所定數量之數位輸入信號，依 序產生對應負荷之驅動狀態之所定電流之構成。 本實施形態所述之電流驅動裝置，係如1 1圖所示般， 具備有例如，在電流値上，由分別產生以1 : 2 : 4 : 8之 加權所設定之基準電流II、12、14、18加以輸出之4組基 準電流產生部所構成之基準電流產生電路10G、將由該基 準電流產生電路10G所供給之各基準電流II、12、14、18 並列地一起供給到後述之基準電流記億電路90G之際之時 序加以設定之移位暫存器SFR、由將由該基準電流產生電 路10G所供給之各基準電流II、12、14、18個別讀取並 維持之複數個基準電流記憶部9 1 a〜9 1 d所構成之基準電流 記憶電路90G、根據透過由移位暫存器SFR以所定之時序 所輸出之開關切換信號（移位輸出）SRs所設定之時序，由 基準電流產生電路10G(基準電流產生部11a〜lid)對基準 電流記憶電路90G(基準電流記億部91 a〜9 Id)之基準電流 II、12、14、18之供給狀態加以控制之輸入端開關電路 SWA、根據共製負荷之驅動狀態用之數位輸入信號 IN 1〜IN 4，在構成基準電流記憶電路9 0 G之基準電流記憶 部91a〜91d中，選擇任意之基準電流記憶部，將維持於所 -45- 1232422 選擇之基準電流記憶部之基準電流加以合成（加算），產生 對應於負荷之驅動狀態之具有所定電流値之電流Is之輸 出端開關電路SWB (位準電流產生電路）、設置於輸出端 子Tout，經由輸出端開關電路SWB所產生之電流Is，以 個別之時序加以讀取並維持之複數個電流記憶電路30G、 根據由設置於省略圖示移位暫存器（其詳細，係與第1圖 所示之移位暫存器相同）所設定之時序，將由輸出端開關 電路SWB對各電流記憶電路30G之電流Is之供給狀態加 以控制之複數個開關電路40G之構成。 也就是說，在本實施形態中，由基準電流產生電路10G、 基準電流記憶電路9 0 G、輸入端開關電路S W A、以及輸出 端開關電路S WB所形成之構成，係具有根據所定數量之 數位輸入信號IN 1〜IN4，產生對應於負荷之驅動狀態之具 有所定電流値之電流I s並加以輸出之電流產生電路之功 能，由電流記憶電路3 0 G開關電路4 0 G所形成之構成， 係具有前述各實施形態所述之電流記憶電路之功能。 在此，本實施形態所述之電流驅動裝置中，將包含有 所定數量之輸出端子Tout、以及對應於該輸出端子Tout 所設置之電流記憶電路3 0 G、輸入端開關電路4 0 G、產生 供給到電流記憶電路3 0 G具有所定電流値之電流〗s之基 準電流記憶電路9 0 G、輸入端開關電路s W A、以及輸出端 開關電路S W加以一群組化，形成於各半導體晶片c P 1、 CP2、…CPn上的同時，對於各群組（半導體晶片）設置單 一基準電流產生電路10G，將由該基準電流產生電路i〇G 所輸出之各基準電流11、12、14、I 8共通地加以供給般加 -46- 1232422 以構成。 施 ， 流 成 器 % 項 生 生 之 暫 入 不 電 18 成 輸 關 由 加 加 又，基準電流產生電路11 a〜lid，係具有與前述各實 形態所述之電流產生電路相同之電路構成（參照第2圖） 由各基準電流產生電路11a〜lid所產生之基準電流之電 値的比，例如成爲1 : 2 : 4 : 8般地，可使用將電路構 適當設計之物件。又，使用於本實施形態之移位暫存 SFR、基準電流記憶電路90G(基準電流記憶部91a〜91d) 輸入端開關電路SWA係具有與前述實施形態所述之各 構成相同之構成，故省略其詳細說明。 在具有前述構成之電流驅動裝置中，在基準電流產 期間，透過構成基準電流產生電路1 0 G之各基準電流產 部1 1 a〜1 1 d產生設定有具1 : 2 ·· 4 : 8之加權般電流値 基準電流II、12、14、18加以輸出的同時，依序由移位 存器SFR所輸出之開關切換信號SRs會依序施加於輸 端開關電路SWA。由此，各輸入端開關電路S WA會以 同之時序僅在所定期間依序進行開啓動作，由前述基準 流產生電路 10G所輸出之一群基準電流II、12、14、 會同時供給到基準電流記憶部9 1 a〜9 1 d，所對應之電壓 分會個別維持於各基準電流記憶部。 接著，在電流輸出期間，由前述移位暫存器SFR所 出之開關切換信號SRs之輸出結束後，所有之輸入端開 電路SWA會成進行關閉動作，所對應於基準電流Π、12 14、18之電壓成分維持於基準電流記憶電路90G之後， 省略圖式之控制部共通地對基準電流記億部9 1 a〜9 1 d施 可輸出信號Ens，同時，數位輸入信號IN1〜IN4會被施 1232422 到個別設置於基準電流記憶部9 1 a〜9 1 d之輸出端開關電路 SWB。由此，例如，僅有施加有高位準之數位輸入信號 IN1〜IN4之輸出端開關電路SWB會進行開啓動作，根據 所維持之電壓成分之基準電流會選擇性地受到輸出，透過 將該基準電流加以加算之方式，產生具有對應於數位輸入 信號IN 1〜IN4之信號位準之電流値之電流is。 接著，在電流寫入期間，透過由省略圖式之移位暫存 器所輸出之開關切換信號S R，依序輸出到開關電路4 〇 G 之方式，各開關電路4 0 G僅在所定期間依序進行開啓動 · 作’由基準電流記憶電路9 0 G經由輸出端開關電路S W B 所供給之電流Is，會依序被供給並讀取到各電流記憶電路 3 〇G，所對應之電壓成分會受到維持。 接著，在驅動電流輸出期間，透過對於所有的電流記 憶電路3 0 G，由省略圖式之控制部所輸出之可輸出信號EN 會以所定之時序共通地加以輸出之方式，根據維持於各電 流記憶電路30G之電壓成分之電流會作爲驅動電流Idv， 經由各輸出端子Tout以相同之時序一起輸出到各負荷。 φ 然後，將前述基準電流產生期間、電流輸出期間、電 流寫入期間、以及驅動電流輸出期間，透過以所定之動作 週期加以重複設定之方式，能夠使負荷以所定之驅動循環 加以動作。 因此，由本實施形態所述之電流驅動裝置來看，將維 持有設定爲具有不同加權般之電流値之基準電流之基準電 流記憶部，根據所定之數位輸入信號任意地選擇，透過將 維持在所選擇之基準電流記憶部內之基準電流加以合成之 -48- 1232422 方式，產生由對應於負荷之驅動狀態之類壁信號所構成之 所定電流，維持於設置在各輸出端子之電流記憶電路之動 作會依序受到執行，以所定之時序將受維持之電流作爲驅 動電流一起供給到各負荷，所以能夠透過比較簡單之裝置 構成，使各負載能夠以良好地對應於輸入信號之驅動狀態 加以動作。又，由單一電流產生電路所輸出之具均一性電 流特性之基準電流，共通地供給到設置於各半導體晶片之 基準電流記憶電路，根據該基準電流產生驅動電流，所以 能夠良好地抑制在各半導體晶片間，以及在設置於同一半 導體晶片之輸出端子間之驅動電流的誤差。 又，在本實施形態中，電流記憶電路係針對適用於前 述第1實施形態之構成之場合加以說明，亦可使用具備複 數個其他實施形態所述之電流記憶部，將由前述基準電流 產生電路所供給之電流Is依序讀取並加以維持之動作， 以及將所維持之電流作爲驅動電流經由輸出端子一起輸出 之動作，交互地執行之構成。 具體而言，在後述之顯示面板（參照第15圖）中，在爲 了顯示畫質之高精細化或是顯示面板之大畫面化而使顯示 像素（發光元件；負荷）數量增加，適用由複數個驅動晶片（半 導體晶片）所構成之資料驅動器之場合中，將由單一基準 電流產生電路所輸出之基準電流依序供給到各驅動晶片， 根據該基準電流依序產生具有對顯示資料（數位輸入信號） 良好對應之電流値之發光驅動電流（類比信號），能夠以所 定之時序一起供給到各發光元件，所以能夠良好地抑制各 輸出端子間以及各驅動晶片間之發光驅動電流之誤差，持 -49- 1232422 續抑制顯示不均之產生，能夠實現可進行對於顯示資料有 良好對應之多位準顯示之顯示裝置。 | 〈電流驅動裝置之第8實施形態〉 第1 2圖係本發明所述之電動驅動裝置其第8實施形態 之重要部位構成圖。在此，針對與第7實施形態相同之構 成，乃是附加上相同或是相等之符號，簡化又或者是省略 其說明。 第8實施形態所述之電流驅動裝置，係在前述第7實 施形態所述之構成上’在各半導體晶片上具有具備將由基 φ 準電流產生電路所輸出之複數個基準電流以所定之時序加 以讀取維持之複數個基準電流記憶部之一對基準電流記憶 電路部，將透過一方之基準電流記憶電路部將由單一基準 電流產生電路所供給之基準電流加以讀取維持之動作，以 及將根據透過另一方之基準電流記憶電路部將已經受到維 持之基準電流，產生對應負荷之驅動狀態之所定電流，依 序輸出到電流記億電路之動作，交互地同時執行般加以構 成。 · 本實施形態所述之電流驅動裝置，係如第1 1圖所示般， 在前述第7實施形態（參照圖1 1)所述之構成中，設置於各 半導體晶片CPI、CP2、…CPn之基準電流記憶電路90H， 具備有一對相互並列設置之4位元基準電流記憶電路部 9 2a、9 2b(各基準電流記憶電路部，相當於第1 1圖所示之 準電流記憶部9 1 a〜9 1 d)，並且在該輸入基準電流記億電路 9 0H之輸入端與輸出端，分別設置有可選擇性地與前述具 有4位元基準電流記憶電路部92a、92b之任何一方連接 -50- 1232422 之開關電路SWA、SWB。在此，4位元基準電流產生電路 10H，係具有與前述圖11所示之基準電流產生部11 a〜lid 相同之構成，具有使電流値具有各種不同之加權般產生所 設定之基準電流II、12、14、18後加以輸出之4組基準電 流產生部之構成。又，使用於本實施形態之其他構成，由 於具有與前述第7實施形態相同之構成，故省略其相係說 明。 在具有前述構成之電流驅動裝置中，透過具有將電流 値具有各種不同之加權般產生所設定之基準電流II、12、 14、18會由4位元基準電流產生電路1 0H共通地供給到各 半導體晶片 CP1、CP2、…CPn，依序由移位暫存器 SFR 所輸出之開關切換信號SRs會依序施加到輸入端開關電路 SWA之方式，基準電流記憶電路90H之一對4位元基準 電流記憶電路部 92a、92b中，前述基準電流會依序讀取 到各跌加以維持於其中一方。此時，在另一方，由省略圖 式之控制器所輸出之可輸出信號ENa、Enb會共通地施加 於另一方之4位元基準電流記憶電路部的同時，透過數位 信號IN1〜IN4會施加於輸出端開關電路SWB之方式，已 經受到維持之基準電流Π、12、14、18會被選擇性地受到 輸出，將這些電流成分加以合成（加算）產生具有對應於數 位信號IN 1〜IN4之信號位準之電流値之電流Is之動作， 會交互且連續地執行。 因此，由本實施形態所述之電流驅動裝置來看，在進 行將由單一基準電流產生電路所輸出之具有不同電流値之 基準電流，依序寫入設置於各半導體晶片之基準電流記憶 -51- 1232422 電路其一方之4位元基準電流記憶電路部之狀態下，根據 維持於另一方之4位元基準電流記憶電路部之基準電流， 產生對應於數位輸入信號之電流，透過依序對後段之電流 記憶部加以輸出之方式，能夠加長將電流讀取並維持於各 基準電流記憶電路部用之時間，能夠使基準電流記憶電路 部之維持動作安定地進行。又，能夠縮短對各半導體晶片 其基準電流寫入動作時之等待時間，甚至於將其解除，所 以能夠加長對負荷之驅動電流的供給時間，可精細地控制 驅動狀態。 Φ 〈電流驅動裝置之第9實施形態〉 第1 3圖係本發明所述之電動驅動裝置其第9實施形態 之重要部位構成圖。在此，針對前述實施形態相同之構成， 乃是附加上相同或是相等之符號，簡化又或者是省略其說 明。 第8實施形態所述之電流驅動裝置，係使用於前述實 施形態所述之電流驅動裝置，將形成於半導體之構成互相 位準化，具有將設置於上方之半導體晶片上之複數個輸出 φ 端子與在下方之半導體晶片之輸入部相連接之構成。又， 在以下所述之具體例中，係針對適用於前述第8實施形態 所述之構成之場合加以說明，針對其他實施形態亦同樣地 適用。 本實施形態所述之電流驅動裝置，係如第1 3圖所示般， 在前述第8實施形態（參照第12圖）所述之構成中，具備 有由4位元基準電流產生電路10 J將具有使電流値具有各 種不同之加權般所設定之基準電流II、12、14、18共通地 -52· 1232422 供給之上方之半導體晶片CPI 1、CP12、…CPy、以及連接 有輸入端子T2 in，且複數的負荷個別連接於輸出端子T2out 之連接於上方之半導體晶片 CP11、CP12、…CPy上之複 數個輸出端子Tlont之下方之半導體晶片CP21、CP22、… CPz 〇 在此’上方之半導體晶片 CPll、CP12、."CPy，係具 備有一對4位元基準電流記憶電路部9 3 a、9 3 b之輸入基 準電流記憶電路9 0 J、以及可選擇性地與前述4位元基準 電流記憶電路部 9 3 a、9 3 b之任何一方連接之開關電路 SWA、SWB，根據由移位暫存器SFR所輸出之開關切換信 號SRa(開關切換信號）以所定之時序，將由4位元基準電 流產生電路1 (U所供給之基準電流II、12、14、18讀取並 維持於一方之4位元基準電流記億電路部（例如，93 a)之 動作、以及將維持於另一方之4位元基準電流記憶電路部 (例如，93b)之基準電流II、12、14、18供給到下方之半 導體晶片 CP21、CP22、…CPz之動作加以選擇性地重複 執行之動作，交互地同時進行。也就是說，半導體晶片 CPU、CP12、…CPy上，如第12圖所示般，並不具備有 根據輸入信號而產生具有所定電流値之電流用之電流產生 電路與後段之電流記憶電路，而將所維持之基準電流11、 12' 14、18直接輸出，經由輸出端子T1 out與輸入端子T2 in， 供給到下方之半導體晶片CP21、CP22、…CPz地加以構 成。 又，下方之半導體晶片CP21、CP22、…CPz。係如前 述第8實施形態同樣地，具備有由根據由省略個示之移位 -53- 1232422 暫存器所輸出之移位輸出（開關切換信號）S Rb以所定之時 序，將上方之半導體晶片C P 1 1、c P 1 2、…C P y所供給之 基準電流II、12、14、18加以讀取維持之4位元基準電流 記憶電路部9 4 a、9 4b、與前述4位元基準電流記憶電路 部93a、93b之任何一方作選擇性連接用之輸入端開關電 路SWC、根據數位輸入信號IN1〜IN4，選擇維持於4位元 基準電流記憶電路部9 3 a ' 9 3 b之任意之基準電流，產生 具有所定電流値之輸出端開關電路 SWD、將根據數位信 號IN 1〜IN4所產生之所定電流，依序加以讀取維持，以所 定之時序一起經由輸出端子T2out對各負荷供給驅動電流 之電流記憶電路30J以及開關電路40J之構成。 在具有前述構成之電流驅動裝置中，由4位元基準電 流產生電路1 所供給之各種電流値之加權不同之基準電 流I卜12、14、18會共通地供給到上方之半導體晶片CPI 1、 CP12、…CPy，根據由移位暫存器所輸出之移位輸出SRa， 透過輸入端開關電路SWA會切換到構成之輸入基準電流 記憶電路90J之一對4位元基準電流記憶電路部93a、93b 之一方之方式，該4位元基準電流記憶電路部上會分別讀 取並維持基準電流II、12、14、18的同時，根據由省略圖 示之控制部所輸出之可輸出信號ENa、ENb以及選擇控制 信號 SEL，透過輸出端開關電路SWB會切換到構成之輸 入基準電流記憶電路9 0J之另一方之方式，將已經維持於 另一方之基準電流II、12、14、18直接經由輸出端子Tlout， 供給到下方之半導體晶片 CP21、CP22、…CPz之輸入端 子 T2in。 -54- 1232422 然後，供給到下方之半導體晶片 CP21、CP22、…CPz . 之基準電流II、12、14、18，乃是透過根據由省略圖示之 移位暫存器依序輸出之移位輸出S Rb，輸入端開關電路 SWC會切換到構成之輸入基準電流記憶電路90K之一對4 位元基準電流記憶電路部9 3 a、9 3 b之一方之方式，該4 位元基準電流記憶電路部上會分別讀取並維持基準電流 II、12、14、18的同時，根據由控制部所輸出之可輸出信 號ENc、ENd以及數位輸入信號IN1〜IN4，透過輸出端開 關電路SWD會切換到構成之輸入基準電流記憶電路90K φ 之另一方之方式，將已經維持於另一方之基準電流Π、12、 14、I 8任意地選擇並加以合成，產生對應於負荷之驅動狀 態之具有所定電流値之電流Is，供給到後段之電流記憶電 路 30J。 供給到電流記憶電路3 0 J之電流I s，乃是透過根據由 省略圖示之控制部所輸出之移位輸出SR，開關電路40J 會僅在所定期間內依序進行開啓動作，由輸入基準電流記 憶電路9 0 K經由輸出端開關電路S W B所供給之電流I s會 φ 依序寫述並維持於各電流記憶電路3 OJ，以驅動負荷之所 定時序由控制部施加可輸出信號EN之方式，維持於各電 流記憶電路3 0 J之電流會作爲驅動電流I d v，經由輸出端 子T2out以相同之時序一起輸出到各負荷。 因此’由本實施形態所述之電流驅動裝置來看，透過 將具有具備將所定之電流加以讀取並維持，以所定之時序 一起輸出之功能之電流記憶電路之半導體晶片，使其具有 位準構造般地加以連接之方式，僅將所定電流又或者是基 -55- 1232422 準電流供給到少數之上方之半導體晶片，該電流又或者是 _ 基準電流會依序供給到複數個下方之半導體晶片，所定之 驅動電流會經由各輸出端子，一起對更多之負荷進行供 給’所以能夠將在半導體晶片間以及設置於同一個半導體 晶片上之輸出端子間之驅動電流之誤差變小地加以抑制。 又，能夠加長將所定電流讀取並維持於各基準電流記憶電 路部用之時間，所以能夠使基準電流記憶電路部中之維持 動簪定地進行。又，能夠更加縮短對各半導體晶片之基準 電流之寫入動作時之等待時間，甚至於實質上地消除，所 φ 以能夠加長對負荷之驅動電流之供給時間，能夠精細地控 制驅動狀態。 又，在本實施形態中，係爲了將位準構造使用於前述 第 8實施形態之場合，形成於上方之半導體晶片CP 1 1、 CP12、…Cpy之電路構成與下方之半導體晶片 CP21、 CP22、…CPz之電路構成不同，例如，在適用於第1實施 形態有或者是第4實施形態之場合中，能夠使用具有相同 電路構成之半導體晶片。 $ 〈顯示裝置之實施形態〉 接著，針對適用於顯示裝置之顯示驅動電路之前述電 流驅動裝置之場合，參照圖面加以說明。 圖14係說明本發明所述之顯示裝置其全體構成之一例 之槪略區塊圖，第1 5圖係說明適用於本發明所述之顯示 裝置之資料驅動器、掃描驅動器以及顯示面板其重要部位 之構成之區塊圖，第16圖係說明適用於本發明所述之顯 示裝置之掃描驅動器之其他實施例之槪略構成圖。 -56- 1232422 如第1 4圖所示般，本實施形態所述之顯示裝置1 〇 〇， 如第1 5圖所示般，具備有相互平行所加以設置之複數條 掃描線S L與電源線V L以及複數個資料線D l之各交點附 近，由後述之像素驅動電路以及發光元件（光學元件：例 如，有機EL元件OEL)所構成之呈矩陣狀排列之顯示面板 (像素矩陣）1 1 0、連接於顯示面板1 1 〇之掃描線SL，透過 以所定之時序依序將高位準之掃描信號Vsel施加於各掃 描線S L之方式，將每一行之顯示像素群控制在選擇狀態 之掃描驅動器（掃動驅動電路）1 2 0、連接於顯示面板1 1 〇 φ 之資料線D L，將對應於資料線D L之顯示資料之信號電流 (位準電流Ipix)的供給狀態加以控制之資料驅動器（信號驅 動電路）1 30、連接於與顯示面板1 1〇之掃描線SL平行加 以設置電源線VL，透過一所定之時序依序將高位準又或 者是低位準之電源電壓Vsc施加於各電源線VL之方式， 將對應於顯示資料之所定信號電流流入顯示像素群之電源 驅動器（電源驅動電路）1 4 0、根據由後述顯示信號產生電 路1 〇 6所供給之時序信號，至少將控制掃描驅動器1 2 〇與 φ 資料驅動器130以及電源驅動器140之動作狀態之掃描控 制信號與資料控制信號以及電源控制信號加以產生輸出之 系統控制器150、根據由顯示裝置100之外部所供給之影 像信號，產生顯示資料供給到資料驅動器1 3 0同時，產生 將該顯示資料在顯示面板上進行影像顯示用之時序信號， 又或者將其抽出供給到系統控制器i 5 〇之顯示信號產生電 路16〇地加以構成。 以下，將針對前述各構成具體地加以說明。 •57- 1232422 (顯示面板） 顯示面板上作矩陣狀排列之顯示像素，係如圖1 5所示 般’係具有根據由掃描驅動器丨2 0施加於掃描線S l之掃 描信號Vsel、由信號驅動器130供給到資料線DL之信號 電流、以及由電源驅動器1 4 0施加於電源線VL之電源電 壓V s c，將對於後述之顯示像素之寫入動作以及發光元件 之發光動作加以控制之像素驅動電路DC、根據所供給之 驅動電流之電流値控制其發光亮度之發光元件（有機EL元 件OEL)之構成。 在此，像素驅動電路DC，係具有根據掃描信號控制該 顯示像素之選擇/非選擇狀態，在選擇狀態下讀取對應於 顯示資料之位準電流作爲電壓位準加以維持，在非選擇狀 態下使對應於前述所維持之電壓位準之驅動電流流動使發 光元件發光之動作在所定期間進行維持之功能。 又，針對像素驅動電路之具體電路例或是電路動作， 係在後面加以敘述。又，本發明所述之顯示裝置中，作爲 透過像素驅動電路而受到發光控制之發光元件，並不限定 於有機EL元件，可良好地使用無機EL元件或是發光二 極體等之自我發光型發光元件（光學元件）。 (掃描驅動器） 掃描驅動器1 2 0係根據由系統控制器〗5 〇所供給之掃 描控制信號，透過依序將高位準之掃描信號Vsel施加到 各掃描線S L之方式，使每一行之顯示像素呈現選狀態， 由資料驅動器1 3 0經由資料線Dl根據所供給之顯示資料 將位準電流I p i X寫入顯示像素般加以控制。 -58- 1232422 掃描驅動器1 2 Ο，具體而言，係如第1 5圖所示般，將 由移位暫存器與緩衝所構成之複數段移位區塊 S Β 1、 SB2、…SBn對應於各掃描線SL而準備，根據由系統控制 器所供給之掃描控制信號（掃描開始信號S S TR、掃描時鐘 fg號SCLK等），透過移位暫存器由顯示面板11〇之上方 向下方依序持續移位所產生之移位輸出，會經由緩衝將具 有所定電壓.位準（高位準）之掃描信號Vs el施加於各掃描線 SL 〇 (資料驅動器） φ 資料驅動器1 3 0會根據由系統控制器1 5 0所供給之各 種資料控制信號（可輸出信號OE、資料鎖上信號STB、取 樣開始信號STR、移位時鐘信號CLK等），將由顯示信號 產生電路1 6 0所供給之顯示資料一所定之時序加以讀取並 維持，將對應於該顯示資料之位準電壓（數位輸入信號）變 換成電流成分，以所定之時序將位準電流Ip ix(類比輸出 信號）供給到資料線D L。 在此，資料驅動器130，具體而言，可適用於前述第1〜 φ 第4實施形態，又或者是第7〜第9之實施形態所述之電 流驅動裝置之任何一個構成。 具體來說，在適用於第1〜第4實施形態所述之電流驅 動裝置之場合中，根據影像信號由顯示信號產生信號加以 產生之’例如由數位信號所構成之顯示資料，將該電流依 序讀取並維持於設置在各驅動晶片之複數個輸出端子所對 應之各電流記憶電路上，之後，以所定之時序將該受到維 持之電流作爲位準電流（驅動電流），經由各輸出端子一起 -59- 1232422 輸出到排列於顯示面板之各資料線。 又，在適用於第7〜第9實施形態所述之電流驅動裝置 之場合中，透過單一基準電流產生電路，將預先產生電流 値受到加權之複數個基準電流，分別讀取並維持於設置在 各驅動晶片之基準電流記憶電路，根據由數位信號所構成 之顯示資料，將所選擇之任意之基準電流加以合成之電 流，作爲對應於發光元件之亮度位準之位準電流（驅動電 流）經由各輸出端子，一起輸出到排列於顯示面板之各資 料線。 在此，在前述各實施形態所述之電流驅動裝置中，由 於會產生具陰極性之電流成分而作爲位準電流供給到資料 線，相當於前述位準電流之電流，會由資料線端（顯示面 板）經由輸出端子向資料驅動器（電流驅動裝置）方向，受到 牽引般地流動。因此，在本實施形態所述之電流驅動裝置 中，設置有發光元件之各顯示像素，可適用於具有設置後 述之電流寫入型之像素驅動電路之構成之顯示面板。 (系統控制器） 系統控制器150，係透過分別對於掃描驅動器120、信 號驅動器130、以及由電源驅動器140，輸出控制動作狀 態之掃描控制信號、資料控制信號（前述掃描取樣開始信 號SSTR、掃描移位時鐘信號SCLK、取樣開始信號STR、 移位時鐘信號CLK、鎖上信號STB、可輸出信號OE等）、 以及電源控制信號（後述之電源開始信號VSTR、電源時鐘 信號 VCLK等）之方式，使各驅動器以所定之時序進行動 作產生掃描信號Vs el、位準電流Ip ix、以及電源電壓Vsc -60- 1232422 加以輸出，令後述之像素驅動電路中之驅動控制動作加以 . 執行，進行根據所定之影像信號使影像資訊顯示於顯示面 板1 1 〇之控制。又，系統控制器1 5 0，係構成在前述各實 施形態所述之電流驅動裝置中之控制部。 (電源驅動器） 電源驅動器1 40，係根據由系統控制器1 5 0所供給之電 源控制信號，透過由前述掃描驅動器1 20將每行之顯示像 素群設定爲選擇狀態之時序加以同步，將低位準之電源電 壓Vscl(例如，接地電位以下之電壓位準）施加於電源線VL φ 之方式，由電源線 VL經由顯示像素（像素驅動電路）向資 料驅動器1 3 0方向，將根據顯示資料將對應於驅動電流Ipix 之寫入電流（同步電流）加以牽引，另一方面，透過由掃描 驅動器1 20將每行之顯示像素群設定爲非選擇狀態之時序 加以同步，將高位準之電源電壓 Vsch施加於電源線 VL 之方式，由電源線 VL經由顯示像素（像素驅動電路）向有 機EL元件OEL方向，使根據顯示資料將對應於驅動電流 Ipix之驅動電流（同步電流）流動般加以控制。 φ 電源驅動器1 4 0，係如圖1 5所示般，與前述掃描驅動 器120之移位區塊SB1、SB2、…SBn同樣地，將由移位 暫存器與緩衝所構成之複數段電壓移位區塊 VSB1、 VSB2、···VSBn對應於各電源線VL而準備，根據由系統 控制器所供給之掃描控制信號（電源開始信號VSTR、電源 時鐘信號VCLK等），透過移位暫存器由顯示面板11〇之 上方向下方依序持續移位所產生之移位輸出，會經由緩衝 將具有所定電壓位準（掃描驅動器在選擇下爲低位準，在 -61- 1232422 非選擇狀態下爲高位準）之掃描信號Vscl、Vsch施加於各 電源線VL。 (顯示信號產生電路） 顯示信號產生電路1 60，乃是將由顯示裝置之外部所供 給之影像信號將亮度位準信號加以抽出，顯示面板Η 〇之 每一行之份量作爲顯示資料供給到資料驅動器1 3 0。在此， 前述影像信號，係如電視撥放信號（合成影像信號）般，在 包含將有影像資訊之顯示時序加以規定之時序信號之場合 中，顯示信號產生電路1 60，以除了具有將前述亮度位準 信號成分加以抽出之功能之外，更具有將時序信號成分抽 出供給到系統控制器1 5 0之功#爲佳。在此場合中^則述 系統控制器1 5 0，係根據由顯示信號產生電路1 60所供給 之時序信號，對於掃描驅動器120、信號驅動器130、以 及由電源驅動器1 4〇，產生掃描控制信號、資料控制信號、 以及電源控制信號。 又，在本實施形態中，設置於顯示面板周圔之驅動器， 係如第1 4圖與第1 5圖所示般，針對將掃描驅動器1 2 0、 信號驅動器130、以及由電源驅動器140加以個別設置之 構成加以說明，本發明並未限定於此，如以上所述般，掃 描驅動器120以及由電源驅動器140，係根據時序同步之 相同控制信號（掃描控制信號以及電源控制信號）加以動 作，亦可如第1 6圖所示般，具有將掃描信號之產生、輸 出時序加以同步將電源電壓Vsc供給到掃描驅動器120 A 上之功能般加以構成。由前述構成來看，可將周圍電路之 構成簡單化。 -62- 1232422 (顯示像素：像素驅動電路） 接著，針對前述適用於顯示像素之像素驅動電路之具 體例，參照圖面加以說明。 首先，針對可適用於本實施形態所述之顯示裝置之像 素驅動電路之基本構成以及其動作加以說明。 第1 7圖係說明可適用於本發明所述之顯示裝置之像素驅 動電路之基本構成之一例之電路構成圖。第18A圖、第18B 圖係說明可適用於本實施形態之像素驅動電路之基本動作 之槪念圖。第1 9圖係說明本實施形態中顯示裝置其影像 資訊之顯示時序之時序流程圖。 基本構成中之像素驅動電路DCx，係如第17圖所示般，

在顯示面板1 1 0上互相垂直香蕉般加以排列之掃描線S L 與資料線之各交點附近，具備有閘極端連接於掃描線S L、

源極端連接於電源線V L、汲極端連接於接點N 1之N Μ 0 S 薄膜電晶體T r 1、閘極端連接於掃描線s L、源極端與汲極 端分別連接於資料線DL與接點N2之NMOS薄膜電晶體

Tr2、閘極端連接於接點n 1、源極端與汲極端分別連接於 電源線VL與接點Ν2之NMOS薄膜電晶體Tr3以及連接 於接點N1與接點N2間之電容Cs之構成，發光元件（有 機EL元件OEL)之陽極端子連接於接點N2，陰極端子則 連接於接地電位。在此，電容C s，可以是形成於薄膜電 晶體Tr3其源極閘極間之寄生電容。又，在此索然使用有 機EL元件OEL作爲發光元件，如以上所述般，並未限定 於此。

在具有前述構成之像素驅動電路中之發光元件（有機EL -63- 1232422 元件）之發光驅動控制，係如第1 9圖所示般，透過將一掃 描期間Tsc作爲1個循環，在該一掃描期間Tsc內，選擇 連接於特定掃描線之顯示像素群後寫入對應於顯示資料之 信號電流，作爲信號電壓加爲以維持之寫入動作期間（又 或者是，顯示像素之選擇期間）Tse、根據該寫入動作期間 Tse所寫入並維持之信號電壓，將對應於前述顯示資料之 驅動電流供給到有機E L元件〇 E L，以所定之亮度位準使 其發光之發光動作期間（又或者是，顯示像素之非選擇期 間）Tnse進行設定之方式加以實施（Tsc = Tse + Tnse)。在此， 每一行上所設定之寫入動作T s e，係以互相不產生時間上 之重疊般加以設定。 (寫入動作期間：選擇期間） 也就是說，在對顯示像素之寫入動作中（選擇期間 Tse)，如第19圖所示般，首先，由掃描驅動器12〇對於 特定之掃描線S L，施加高位準之掃描信號v s e 1 (V s 1 h)的 同時’由電源驅動器1 4 〇對於該行（第I行）之電源線V L， 施加低位準之電源電壓Vscl。又，與此時序同步，對應於 由資料驅動器1 3 0所讀取之該行（第I行）之顯示資料之具 陰極性位準電流（-1P i X )會被供給到各資料線D L。 由此，構成像素驅動電路DCx之薄膜電晶體Trl與薄 膜電晶體Tr2會進行開啓動作，低位準之電源電壓Vscl 會施加於接點Nl(也就是’薄膜電晶體Tr3之閘極端與電 容C s之一端）的同時’透過進行經由資料線〇 L將陰極性 位準電流（-Ipix)加以牽引之動作，較低位準之電源電壓 Vscl更爲低電位之電壓位準會施加於接點N2(也就是，薄 1232422 膜電晶體Tr3之源極端與電容Cs之另一端）。 · 如此’透過在接點N1與N2之間（薄膜電晶體Tr3之閘 極端與源極端之間）產生電位差之方式，薄膜電晶體Tr3 會進行開啓動作，如第18A圖所示般，對應於位準電流Ipix 之寫入電流la，會由電源線VL經由薄膜電晶體Tr3、接 點N2、薄膜電晶體Tr 2、資料線D L，流到資料驅動器1 3 0。 此時’電容Cs上，會累積對應於在接點N1與N2之間 (薄膜電晶體Tr3之閘極端與源極端之間）所產生之電位差 之電荷，作爲電壓成分而受到維持（受到充電）。又，電源 鲁 線VL上，施加有具有接地電位以下之電壓位準之電源電 壓Vscl，此外，由於寫入電流Ia會向資料線方向流動般 地受到控制，施加於有機EL元件OEL之陽極端子（接點 N2)之電位，會變成較陰極端子之電位（接地電位）爲低， 而成爲逆向偏壓電流會施加於有機E L元件〇 E L，所以驅 動電流並未流到有機EL元件OEL，不會進行發光動作。 (發光動作期間：非選擇期間） 接著，在寫入動作期間（選擇期間Tse)結束後之有機EL φ 元件OEL之發光動作（非選擇期間：Tnse)中，如第19圖 所示般’由掃描驅動器120對於特定之掃描線SL，施加 低位準之掃描信號VSel(Vsll)的同時，由電源驅動器140 對於該行（第i行）之電源線V L，施加高位準之電源電壓 Vsch。又，與此時序同步，對應於由資料驅動器13〇所進 行之位準電流之牽引動作會停止。 由此，構成像素驅動電路DCx之薄膜電晶體Trl與薄 膜電晶體Tr2會進行關閉動作，對於接點Ν1(也就是，薄 -65- 1232422 膜電晶體Tr3之閘極端與電容Cs之一端）之電源電壓Vs c 的施加會受到切斷的同時，對於接點N2(也就是，薄膜電 晶體Tr3之源極端與電容Cs之另一端）之由資料驅動器130 所進行之位準電流之牽引動作爲起因之電壓位準之施加會 受到切斷，電容Cs會維持在前述寫入動作中所累積之電 荷。 如此，透過電容C s將寫入動作時之充電電壓加以維持 之方式，在接點N1與N2之間（薄膜電晶體Tr3之閘極端 與源極端之間）所產生之電位差會受到維持，薄膜電晶體 Tr3會維持在開啓狀態。又，由於具有較接地電壓更爲高 電壓位準之電壓電源Vs ch施加於電源線VL上，所以施 加於有機EL元件OEL之陽極端子（接點N2)之電位，會變 成較陰極端子之電位（接地電位）爲高。 因此，如第1 8圖所示般，所定之驅動電流lb會由電 源線VL經由薄膜電晶體Tr3、接點N2，以順向偏壓方向 流到有機EL元件OEL，有機EL元件OEL會進行發光。 在此，由電容Cs所維持之電位差（充電電壓），相當於在 薄膜電晶體Tr3中其對應於位準電流Ipix之寫入電流Ia 流動之場合時之電位差，所以流向有機EL元件〇EL之驅 動電流lb，會成爲具有與前述寫入電流la相同之電流値。 由此，在選擇期間Tse後之非選擇期間Tnse中，根據對 應於寫入期間所寫入之顯示資料之電壓成分，電流會經由 薄膜電晶體Tr3持續地供給，有機EL元件OEL會繼續以 對應於顯示資料之亮度位準進行發光之動作。 然後，前述一連串之動作，如第19圖所示般，透過針 -66- 1232422 對將構成顯示面板之所有行之顯示像素群依序重複 方式，顯示面板一個畫面份之顯示資料會被寫入， 之亮度位準發光，所希望之像素資訊會受到顯示。 在此，針對適用於本實施形態所述之像素驅動 薄膜電晶體Trl〜Tr3，並無特別限定，由於薄膜 Τι: 1〜Tr3可全部由η通道型電晶體加以構成，所以 地適用於η通道型非結晶砂TFT。在該場合中，使 確定之製造技術，能夠比較低成本地製造出動作特 之像素驅動電路。 又，由具由前述構成之像素驅動電路來看，即 設薄膜電晶體Tr3與發光元件之特性因時間變化而 場合，由電容Cs所維持之電位差（充電電壓），會 應於位準電流Ipix之寫入電流la流入薄膜電晶體 之必要電位差，所以即使薄膜電晶體Tr3的特性惡 入有機EL元件OEL之驅動電流lb，會形成維持有 寫入電流la相同之電流値。因此，可抑制因時間 導致之顯示不均之發生等之顯示狀態之惡化，而能 良好之顯示狀態。 第20圖係本發明所述之顯示裝置之其他例之重 之構成之區塊圖。 在前述實施形態中，係以在顯示面板之各顯示 採用具有像素驅動電路之主動矩陣型驅動方式之顯 (顯示面板）加以說明，本發明並未限定於此，如第 所示般’在由資料驅動器130B延伸之資料線DL 描驅動器延伸之掃描線S L之交點上，將A與K分 執行之 以所定 電路之 電晶體 可良好 用已經 性安定 使在假 惡化之 成爲對 Tr3用 化，流 與前述 變化所 夠維持 要部位 像素上 示裝置 2 0 圖 與由掃 別連接 1232422 於掃描線與資料線上之、採用配置有有機EL元件OEL或 . 是發光二極體LED等發光元件之單純矩陣（被動矩陣）型之 顯示面板之顯示裝置，當然能夠適用。又，第20圖中， 係以使用發光二極體LED作爲發光元件之場合加以說明， 在此場合中，對於各發光元件，係透過個別供給將對應於 顯示資料之具有所定電流値之發光驅動電流之方式，能夠 進行位準控制，所以能夠逐漸達成像素資訊其顯示速度之 高速化，實現良好之多位準顯示。 又，在第20圖所示之採用單純矩陣型顯示面板之顯示 · 裝置中，前述第1〜第9實施形態所述之電流驅動裝置之 構成的任何一個均適用於作爲資料驅動器130B。 具體而言，在單一之電流產生電路中，產生具有所定 電流値之電流，將該電流依序讀入對應於各驅動晶片之複 數個輸出端子而設置之各電流記憶電路加以維持，使用習 知之脈衝寬度變調（PWM)驅動方式，在所定之期間內，以 根據數位信號所構成之顯示資料之個別供給時間，將所維 持之電流經由各輸出端子一起出到設置於顯示面板之各資 f 料線。由此，能夠使各發光元件以對應於顯示資料之所定 亮度位準進行發光，所以能夠將影像資訊良好地多位準顯 示。 又，在前述顯示裝置之實施形態中，係以具備 3個薄 膜電晶體之電路構成作爲設置於顯示面板之各顯示像素之 像素驅動電路加以說明，本發明並未限定於此實施形態， 例如亦可是具有具備4個薄膜電晶體之電路構成之物件。 此外，在前述各實施形態中，並未限定於由資料線將 -68- 1232422 位準電流引述之形態之電流指定方式，只要是包含由資料 線施加位準電流之形態’具備有適用電流指定方式之像素 驅動電路之顯示裝置，具有控制對發光元件之驅動電流之 供給之發光控制電晶體、以及控制位準電流之寫入動作之 寫入控制電晶體，在維持對應於顯示資料之寫入電流之 後，根據該寫入電流，使前述發光控制電晶體進行開啓動 作供給驅動電流，使發光元件以所定之亮度位準發光的物 件，亦可具有其他電路構成。 又，在以上所述中，係針對將本發明所述之電流驅動 春 裝置適用於顯不裝置之顯不電路之場合加以說明，本發明 所述之電流驅動裝置並未限定於前述顯示驅動裝置，例如 可適用於將發光二極體LED多數排列所形成之印表機磁 頭之驅動電路鄧，或者是具備有多數個透過施加電流加以 驅動之元件之裝置之驅動電路。 如以上所述般，由本發明所述之電流驅動裝置及其驅 動方法來看，在分別對於排列有複數個發光元件等之複數 個負荷，供給所定之驅動電流，使各負荷在所定之驅動狀 _ 態下加以動作之電流驅動裝置中，透過單一電流產生電 路，產生並輸出具有所定之電流値之電流，共通地供給到 分別形成於複數個半導體晶片之複數個電流記憶電路，然 後依序讀取之後，將其對應之電壓成分加以維持，各半導 體晶片之各電流記憶電路內，會維持有由單一電流源所供 給之具有均一之電流特性之電流。因此，透過比較簡易之 裝置構成，能夠抑制各半導體晶片間、以及設置於同一半 導體晶片上之輸出端子間之驅動電流之誤差。 -69- 1232422 又’由於本發明所述之電流驅動裝置適用於顯示裝置 · 之信號驅動電路（資料驅動器），所以能夠將各驅動晶片（半 導體晶片間）、以及設置於同一驅動晶片上之輸出端子間 之驅動電流之誤差縮小地加以抑制’抑制顯示不均的發 生，達到顯示畫質的提高。 五、【圖式之簡單說明】 第1圖係本發明所述之電動驅動裝置其第1實施形態之 重要部位構成圖。 第2圖係適用本發明之第1實施形態之電流產生電路之 鲁 一具體例之電路構成圖。 第3圖係由適用本發明之第1實施形態之電流產生電 路以及開關電路所構成之一具體例之電路構成圖。 第4A，4B圖係適用本發明之第1實施形態之電流產生 電路之基本動作之示意圖。 第5 A圖係說明電荷累積於電晶體之閘極、源極間之電 容之際之構成之等效電路圖。 第5 B圖係說明電荷累積於電晶體之閘極、源極間之電 _ 容之際其電容之電壓之時間變化之圖表。 第6圖係本發明所述之電動驅動裝置其第2實施形態之 重要部位構成圖。 第7圖係本發明所述之電動驅動裝置其第3實施形態之 重要部位構成圖。 第8圖係本發明所述之電動驅動裝置其第4實施形態之 重要部位構成圖。 第9圖係本發明所述之電動驅動裝置其第5實施形態之 -70- 1232422 重要部位構成圖。 · 第1 〇圖係本發明所述之電動驅動裝置其第6實施形態 之重要部位構成圖。 第1 1圖係本發明所述之電動驅動裝置其第7實施形態 之重要部位構成圖。 第1 2圖係本發明所述之電動驅動裝置其第8實施形態 之重要部位構成圖。 第1 3圖係本發明所述之電動驅動裝置其第9實施形態 之重要部位構成圖。 Φ 第14圖係說明本發明所述之顯示裝置其全體構成之一 例之槪略區塊圖。 第15圖係說明適用於本發明所述之顯示裝置之資料驅 動器、掃描驅動器以及顯示面板其重要部位之構成之區塊 圖。 第16圖係說明適用於本發明所述之顯示裝置之掃描驅 動器之其他實施例之槪略構成圖。 第17圖係說明可適用於本發明所述之顯示裝置之像素 _ 驅動電路之基本構成之一例之電路構成圖。 第18A,18B圖係說明可適用於本實施形態之像素驅動電 路之基本動作之槪念圖。 第1 9圖係說明本實施形態中顯示裝置其影像資訊之時 序之時序流程圖。 第20圖係本發明所述之顯示裝置之其他例之重要部位 之構成之區塊圖。 符號說明： -71- 1232422 10A，10B，10C，10D，10E510F···電流產生電路 10G，1 la，l lb，l lc，l Id…基準電流產生電路 10H，10L··· 4位元基準電流產生電路 1 1…前段之控制電流產生電路 1 2…後段之輸出電流產生電路 20A,20B，20C，20D，20E，20F···移位暫存器 21a，21b，23a，23b，2 4a，24b，25a，25b…移位暫存器部 30A，30B，30C，30D，30E，30F，30G，30H，30J···電流言己憶電路

3 1…前段電壓維持部 31a，31b，32a，32b，33a，33b，34a，34b，35a，35b···電流記憶電路部 32…後段電壓維持部 40A，40C，40G,40H，40J···開關電路 40B，40D，40E，40F…輸入端開關電路 41a，41b，43a，43b，44a，44b···開關 50B，50D，50E，50F…輸出端開關電路 60E…輸入開關電路

60F，80F···開關電路 65E，65F··· PWM 控制電路 7 0E，7 OF…輸入電流記憶電路 7 1 a，7 1 b…電流記億部 90G，90H，90J，90K，90a，91b，90c，90d …基準電流記憶電路 91a，91b，91c，91d···基準電流記憶電路 92&，921^，93&，931)，94&，941^"4位元基準電流記憶電路部 100···顯示裝置 1 1 〇···顯示面板 -72· 瓤 1232422 12 0，120A，120B…掃描驅動器 13 0,130···資料驅動器 140···電源驅動器 150···系統控制器 1 6 0…顯不信號產生電路

-73-

Claims (1)

1232422 拾、申請專利範圍： 第9211 7S22號「電流驅動裝置及其驅動方法、以及使用有該裝 置之顯示裝置」專利案 (93年10月21日修正） 1· 一種電流驅動裝置，係對複數個負荷施加電流使其動 作，其中具備有：複數個輸出端子（Tout)，分別與各負 荷相連接；單一電流產生電路（10)，將具有所定電流値 之動作電流加以輸出；複數個電流記億電路（3 0)，設置 於前述各輸出端子上，依序將前述動作電流加以讀取並 維持，根據該動作電流將驅動電流同時輸出到前述各輸 出端子。 2.如申請專利範圍第1項所述之電流驅動裝置，其中前述 動作電流具有對應於輸入信號之電流値。 3·如申請專利範圍第2項所述之電流驅動裝置，其中前述 電流產生電路具備有根據前述輸入信號而產生控制電流 之控制電流產生電路（1 1 )、以及對於前述控制電流產生 具有所定電流比率之輸出電流之後將其加以輸出之輸出 電流產生電路（1 2)。 4·如申請專利範圍第3項所述之電流驅動裝置，其中前述 控制電流之電流値，係設定爲較前述輸出電流之電流値 爲大。 5·如申請專利範圍第3項所述之電流驅動裝置，其中前述 輸入信號具有複數個位元之數位信號；前述控制電流產 生電路（11)具備有複數個位元電流產生電路（CTn)，其 電流値具有對應於前述數位信號中各位元之加權，可產 1232422 生複數個位之電流；根據前述輸入信號之位元値，選擇 前述各位元電流中之若千個，將所選擇之位元電流相加 產生前述控制電流。 6. 如申請專利範圍第3項所述之電流驅動裝置，其中前述 輸出電流產生電路（12)具備有具有前述所定電流比率之 電流鏡電路。 7. 如申請專利範圍第1項所述之電流驅動裝置，其中前述 電流記憶電路（3 0 )具有會讀取由前述電流產生電路所輸 出之前述動作電流，維持對應於該動作電流之電流値之 電壓成分之電壓成分維持部（3 1)。 8. 如申請專利範圍第7項所述之電流驅動裝置，其中前述 電壓成分維持部（31)具有寫入有對應於前述動作電流之 電荷之電容元件（C31)。 9. 如申請專利範圍第8項所述之電流驅動裝置，其中前述 電壓成分維持部（3 1)具有將前述動作電流流入源極汲極 間之場效型電晶體（M3 2)，前述電容元件（C 3 1)至少由場 效型電晶體（M3 2)其源極閘極間之寄生電容所構成，對 應於前述動作電流之源極閘極間之電壓會被寫入前述電 容元件（C31)中。 10. 如申請專利範圍第9項所述之電流驅動裝置，其中前述 場效型電晶體（M32)之遷移率，至少200cm2/Vs之程度， 或具有較此大之數値。 11·如申請專利範圍第7項所述之電流驅動裝置，其中前述 各電流記憶電路根據維持於前述電壓成分維持部之前述 電壓成分，產生對前述動作電流具有所定電流比率之驅 1232422 動電流之後加以輸出之驅動電流產生部（32)。 工2·如申請專利範圍第丨〗項所述之電流驅動裝置，其中前 述驅動電流產生部（3 2)具備具有前述所定電流比率之電 流鏡電路。 13. 如申請專利範圍第1項所述之電流驅動裝置，其中前述 各電流記憶電路中具備有一對並列配置之電流記憶部 (3 1 a，b);亦具備有控制部交互地進行在一方之電流記憶 部中，讀取由前述電流產生電路所輸出之前述動作電 流’維持對應於該動作電流之電流値之電壓成分之動 φ 作’及在另一方之電流記憶部中，根據維持於另一方之 電流記憶部內之電壓成分而輸出前述驅動電流之動作。 14. 如申請專利範圍第1項所述之電流驅動裝置，其中前述 各電流記憶電路具備有串聯配置之前段與後段電流記憶 部（3 2a，b);亦具備有控制部，交互地進行在前段之電流 記憶部中讀取由前述電流產生電路所輸出之前述動作電 流，維持對應於該動作電流之電流値之電壓成分，及根 據電壓成分將電流供給到後段之電流記憶部之動作時， | 在後段之電流記憶部中讀取由前段之電流記憶部所供給 之電流，維持對應於該動作電流之電流値之電壓成分， 根據該電壓成分而輸出前述驅動電流之動作。 15. 如申請專利範圍第1項所述之電流驅動裝置，其中前述 驅動電流，在各輸出端子上，係具有相同之電流値。 16. 如申請專利範圍第1 5項所述之電流驅動裝置，其中前 述電流驅動裝置在前述電流產生電路與前述複數個電流 記憶電路之間備有單一之輸入電流記憶電路（70)，該輸 1232422 入電流記憶電路會讀取由前述電流產生電路所輸出之前 述動作電流，維持對應於該動作電流之電流値之電壓成 分，根據該電壓成分將電流供給到前述複數個電流記億 電路。 17. 如申請專利範圍第1 6項所述之電流驅動裝置，其中前 述輸入電流記憶電路具有將對應於前述動作電流之電荷 作爲前述電壓成分加以寫入之電容元件。 18. 如申請專利範圍第1 7項所述之電流驅動裝置，其中前 述輸入電流記憶電路具有將前述動作電流流入源極汲極 間之場效型電晶體，前述電容元件至少由場效型電晶體 (M3 2)其源極閘極間之寄生電容所構成。 19. 如申請專利範圍第1 6項所述之電流驅動裝置，其中前 述各電流記憶電路中具備有一對並列配置之電流記憶部 (7 1 a，b);亦具備有控制部交互地進行在一方之電流記憶 部中，讀取由前述電流產生電路所輸出之前述動作電 流，維持對應於該動作電流之電流値之電壓成分之動作 時，及在另一方之電流記憶部中，根據維持於另一方之 電流記憶部內之電壓成分而將電流供給到前述複數個電 流記憶電路之動作。 20. 如申請專利範圍第1 5項所述之電流驅動裝置，其中前 述電流驅動裝置又具備有設置於前述複數個輸出端子與 前述負荷之間，控制由前述輸出端子所輸出之前述驅動 電流之脈衝寬度之脈衝寬度控制電路（65)。 21. 如申請專利範圍第20項所述之電流驅動裝置，其中前 述脈衝寬度控制電路根據輸入信號控制前述驅動電流之 1232422 脈衝寬度。 22.如申請專利範圍第1項所述之電流驅動裝置，其中前述 電流驅動裝置中，至少前述複數個電流記憶電路以及輸 出端子係形成於至少一個半導體晶片（C P)上。 23·如申請專利範圍第2 2項所述之電流驅動裝置，其中前 述電流產生電路形成於與前述半導體晶片不同之半導體 晶片上。 24. 如申請專利範圍第22項所述之電流驅動裝置，其中前 述電流產生電路形成於前述半導體晶片上。 25. —種電流驅動裝置，其係對複數個負荷施加電流使其動 作，其具備有：複數個輸出端子（Tout)，分別與各負荷 相連接；單一電流產生電路（10)，產生電流値不同之複 數個基準電流加以輸出；至少一個之基準電流記憶電路 (9 0)，讀取前述複數的基準電流加以維持，根據各基準 電流輸出複數個位準之基準電流；至少一個之位準電流 產生電路（SWB)，根據輸入信號，選擇前述各位準基準 電流之任何一個而產生位準電流；複數個電流記憶電路 (3 〇)，依序將前述各位準電流加以讀取並維持，根據該 位準電流將驅動電流同時輸出到前述各輸出端子。 26如申請專利範圍第25項所述之電流驅動裝置，其中前 述位準電流產生電路具備有複數個並列配置產生前述各 基準電流加以輸出之基準電流產生部（1 1)。 27.如申請專利範圍第26項所述之電流驅動裝置，其中前 述輸入信號具有複數個位元之數位信號，由前述各基準 電流產生部（1 1)所輸出之前述各基準電流之電流値具有 1232422 對應於該數位信號之各位元之加權。 28. 如申請專利範圍第2 5項所述之電流驅動裝置，其中前 述基準電流記億電路具備有複數個基準電流記憶部（9 1) 個別讀取由前述各基準電流產生電路所輸出之前述各基 準電流，將對應於各基準電流之電壓成分加以維持，根 據各電壓成分輸出前述位準基準電流。 29. 如申請專利範圍第2 8項所述之電流驅動裝置，其中前 述基準電流記億電路（9 1)中具有將對應於前述基準電流 之電荷作爲前述電壓成分加以寫入之電容元件。 30. 如申請專利範圍第29項所述之電流驅動裝置，其中前 述基準電流記憶電路（9 1 )中具有將前述動作電流流入源 極汲極間之場效型電晶體，前述電容元件至少由場效型 電晶體其源極閘極間之寄生電容所構成。 31. 如申請專利範圍第2 5項所述之電流驅動裝置，其中前 具；路準動於述 別2)電基之持前 分(9憶述分維出 之部記前成據輸 置路流之壓根而 配電電出電，分 列憶準輸之中成 並記基所値部壓 對流之路流路電 一 電方電電電之 有準一生之憶內 備基在產流記部 具之行流電流路 係部進電準電電 中憶地準基準憶 。 路記互基該基記作 電流交述於之流動 億電部前應方電之 記準制由對 一 準流 流基控取持另基電 電個有讀維在之準 準數備，，及方基 基複具中流，一準 述有亦部電作另位 32如申請專利範圍第2 5項所述之電流驅動裝置，其中前 述輸入信號具有複數個位元之數位信號，前述位準電流 產生電路根據輸入信號之位元値，選擇前述各位準基準 1232422 電流中之若干個，將所選擇之位元電流相加產生前述位 準電流。 33.如申請專利範圍第2 5項所述之電流驅動裝置，其中前 述電流記憶電路具有電壓成分維持部會讀取由前述電流 產生電路所輸出之前述位準電流，維持對應於該位準電 流之電流値之電壓成分。 34如申請專利範圍第3 3項所述之電流驅動裝置，其中前 述電壓成分維持部具有對應於前述位準電流之電荷作爲 電壓成分而寫入之電容元件。 φ 35如申請專利範圍第3 4項所述之電流驅動裝置，其中前 述電壓成分維持部具有將前述位準電流流入源極汲極間 之場效型電晶體，前述電容元件，至少由場效型電晶體 其源極閘極間之寄生電容所構成，對應於前述位準電流 之源極閘極間之電壓會被寫入前述電容元件中。 36. 如申請專利範圍第3 5項所述之電流驅動裝置，其中前 述場效型電晶體（M32)之遷移率，至少200cm2/Vs之程 度，或具有較此爲大之數値。 37. 如申請專利範圍第25項所述之電流驅動裝置，其中前 ® 述電流驅動裝置中，至少前述基準電流記億電路、前述 電流產生電路、前述電流記憶電路以及輸出端子係形成 於至少一個半導體晶片上。 38如申請專利範圍第3 7項所述之電流驅動裝置，其中前 述電流驅動裝置之基準電流產生電路形成於與前述半導 體晶片不同之半導體晶片上。 39.如申請專利範圍第3 7項所述之電流驅動裝置，其中前 1232422 述電流驅動裝置之基準電流產生電路形成於與前述半導 體晶片上。 4Q —種電流驅動裝置之驅動方法，係將電流施加在連接於 複數個輸出端子上之複數個負荷使電流驅動裝置動作， 其包含有以下步驟：透過單一之電流產生電路，產生具 有所定電流値之動作電流，進而輸出到複數個電流記憶 電路；依序將前述動作電流加以讀取到前述電流記憶電 路並維持；根據維持於前述電流記憶電路之動作電流將 驅動電流同時輸出到前述各輸出端子。 41.如申請專利範圍第40項所述之電流驅動裝置之驅動方 法，其中將前述動作電流維持於前述電流記憶電路之步 驟，與將驅動電流輸出到前述各輸出端子之步驟係同時 進行。 42如申請專利範圍第4 0項所述之電流驅動裝置之驅動方 法，其中將前述動作電流輸出到前述複數個電流記憶電 路之步驟，係包含有將對應於由前述電流產生電路所輸 出之前述動作電流之電流値之電壓成分加以讀取到單一 之輸入電流記憶電路並加以維持之步驟，以及根據維持 於前述輸入電流記憶電路之電壓成分將電流供給到前述 複數個電流記憶電路之步驟。 43. —種電流驅動裝置之驅動方法，係將連接於複數個輸出 端子上之複數個負荷以所定的驅動狀態使電流驅動裝置 動作，其包含有以下步驟：透過單一之基準電流產生電 路，產生其電流値具有各種不同加權般加以設定之複數 個基準電流並加以供給；透過基準電流記憶電路，讀取 1232422 前述各基準電流並加以維持，然後根據各基準電流輸出 複數個位準基準電流；根據輸入信號，選擇前述各位準 基準電流之任何一個，產生位準電流；讀取前述位準電 流加以維持，根據該位準電流將驅動電流一起輸出到各 輸出端子。 44.如申請專利範圍第43項所述之電流驅動裝置之驅動方 法，其中前述基準電流記憶電路中具備有一對並列配置 之基準電流記憶電路部；前述將位準基準電流加以輸出 之步驟，包含有在一方之基準電流記憶電路部中，讀取 由前述基準電流產生電路所輸出之前述基準電流，維持 對應於該基準電流之電流値之電壓成分之步驟，以及在 另一方之基準電流記憶電路部中，根據維持於以另一方 之基準電流記憶電路部之電壓成分而輸出前述位準基準 電流之步驟；將前述電壓成分加以維持之步驟，與輸出 前述位準基準電流之步驟係同時進行。 45 —種顯示裝置，係對具備有複數個顯示像素之顯示面板 之各顯示像素，根據顯示信號供給驅動電流而將影像資 訊加以顯示，其具備有：一顯示面板（1 10)具備有設置 於行方向上之複數條掃描線（S L)、設置於列方向上之複 數條信號線（DL)、設置於各掃描線與信號線之交點附近 具有光學元件（OEL)之複數個顯示像素（DC，OEL); — 信號驅動電路（130)，具備有根據前述顯示信號產生具 有電流値之動作電流而輸出之單一電流產生電路（1 0)、 設置於前述各信號線上，依序將前述電流產生電路所輸 出之前述動作電流加以讀取，根據該動作電流將驅動電 1232422 流同時輸出到前述各信號線之複數個電流記憶電路 (3 0); —掃描驅動電路（1 20)，將爲了依序選擇連接於各 掃描線之前述顯示像素用之掃描信號輸出到前述複數條 掃描線。 46如申請專利範圍第4 5項所述之顯示裝置，其中前述電 流記憶電路具備有讀取由前述電流產生電路所輸出之前 述動作電流’維持對應於該動作電流之電流値之電壓成 分之電壓成分維持部（3 1 )。 47如申請專利範圍第46項所述之顯示裝置，其中前述電 壓成分維持部（3 1 )具有對應於前述動作電流的電荷作爲 前述電壓成分並寫入電容元件（C31)。 48如申請專利範圍第46項所述之顯示裝置，其中前述電 壓成分維持部（3 1 )具有將前述動作電流流入源極汲極間 之場效型電晶體（M3 2)，前述電容元件（C31)，係至少由 場效型電晶體（M3 2)其源極閘極間之寄生電容所構成， 對應於前述動作電流之源極閘極間之電壓被寫入前述電 容元件（C31)中。 49如申請專利範圍第48項所述之顯示裝置，其中前述場 效型電晶體之遷移率，至少200cm2/Vs之程度，或具有 較此大之數値。 5Q如申請專利範圍第45項所述之顯示裝置，其中前述信 號驅動電路之各電流記憶電路中具備有一對並列配置之 電流記億部（31 a，b);亦具備有控制部交互地進行，在一 方之電流記憶部中，讀取由前述電流產生電路所輸出之 前述動作電流，維持對應於該動作電流之電流値之電壓 -10- 1232422 成分之動作，及在另一方之電流記憶部中，根據維持於 另一方之電流記憶部內之電壓成分而輸出前述驅動電流 之動作。 51如申請專利範圍第4 5項所述之顯示裝置，其中前述信 號驅動電路之各電流記憶電路具備有串聯配置之前段與 後段電流記憶部（32 a，b);亦具備有交互地進行之控制部 在前段之電流記憶部中，讀取由前述電流產生電路所輸 出之前述動作電流，維持對應於該動作電流之電流値之 電壓成分，根據電壓成分將電流供給到後段之電流記憶 部之動作，及在後段之電流記憶部中，讀取由前段之電 流記憶部所供給之電流，維持對應於該動作電流之電流 値之電壓成分，根據該電壓成分而輸出前述驅動電流之 動作。 52如申請專利範圍第45項所述之顯示裝置，其中前述信 號驅動電路在前述電流產生電路與前述複數個電流記憶 電路之間備有單一之輸入電流記憶電路（70)，該輸入電 流記憶電路讀取由前述電流產生電路所輸出之前述動作 電流，維持對應於該動作電流之電流値之電壓成分，根 據該電壓成分將電流供給到前述複數個電流記憶電路。 53.如申請專利範圍第5 2項所述之顯示裝置，其中前述輸 入電流記憶電路（7 0)中具有將對應於前述動作電流之電 荷作爲前述電壓成分而寫入之電容元件。 54如申請專利範圍第5 2項所述之顯示裝置，其中前述信 號驅動電路，更具備有設置於前述複數個輸出端子與前 述負荷之間且控制前述驅動電流之脈衝寬度之脈衝寬度 -11 - 1232422 控制電路（6 5 )。 55.如申請專利範圍第5 4項所述之顯示裝置，其中前述脈 衝寬度控制電路（6 5 )，根據輸入信號控制前述驅動電流 之脈衝寬度。 56如申請專利範圍第4 5項所述之顯示裝置，其中前述信 號驅動電路中，至少前述複數個電流記憶電路以及輸出 端子係形成於至少一個半導體晶片（CP)上。 57. 如申請專利範圍第5 6項所述之顯示裝置，其中前述信 號驅動電路之電流產生電路形成於與前述半導體晶片不 同之半導體晶片上。 58. 如申請專利範圍第5 6項所述之顯示裝置，其中前述信 號驅動電路之電流產生電路形成於前述半導體晶片上。 59. 如申請專利範圍第45項所述之顯示裝置，其中前述信 號驅動電路具有複數個半導體晶片而構成，該半導體晶 片中至少具備有前述電流記憶電路以及前述輸出端子； 前述信號驅動電路，具有前述半導體晶片之輸出端子依 序連接於下一位準之前述複數個半導體晶片之輸入端子 般加以位準化之構成。 6Q如申請專利範圍第45項所述之顯示裝置，其中前述顯 示像素中之光學元件具有發光元件。 61.如申請專利範圍第60項所述之顯示裝置，其中前述光 學元件係具有有機電致發光元件（OEL)。 62 —種顯示裝置，係對具備有複數個顯示像素之顯示面板 之各顯示像素，根據顯示信號供給驅動電流而將影像資 訊加以顯示，其具備有：一顯示面板（1 1 0)，具備有設 -12- 1232422 置於行方向上之複數條掃描線（S L)、設置於列方向上之 複數條信號線（DL)、設置於各掃描線與信號線之交點附 近具有光學元件之複數個顯示像素；一信號驅動電路 (13〇)，具備有電流値產生各個不同的複數基準電流而 輸出之單一基準電流產生電路（i 0)、讀取前述基準電流 加以維持’根據各基準電流輸出複數個位準之基準電流 之至少一個基準電流記憶電路（90)、對應於顯示信號， 選擇前述各位準基準電流之任何一個產生位準電流而輸 出的至少一個之位準電流產生電路（SWB)、以及設於每 一信號線；依序讀取自前述各位準電流產生電路（S W B) 輸出的前述位準電流並維持之，且根據該位準電流將驅 動電流同時輸出到前述複數信號線之複數個電流記憶電 路（30)—掃描驅動電路（120)，將爲了依序選擇連接於各 掃描線之前述顯示像素用之掃描信號輸出到前述複數條 掃描線。 63.如申請專利範圍第62項所述之顯示裝置，其中前述位 準電流產生電路（10)，具備有複數個並列配置之基準電 流產生部（1 1)用以產生前述各基準電流加以輸出。 64如申請專利範圍第6 3項所述之顯示裝置，其中前述顯 示信號具有複數個位元之數位信號，由前述各基準電流 產生部（1 1)所輸出之前述各基準電流之電流値，係具有 對應於該數位信號之各位元之加權。 65.如申請專利範圍第6 2項所述之顯示裝置，其中前述顯 示信號具有複數個位元之數位信號，前述位準電流產生 電路（SWB)，會根據顯示信號之位元値，選擇前述位準 -13- 1232422 基準電流中之任何一個，將所選擇之位準基準電流相加 而產生前述位準電流。 66.如申請專利範圍第6 2項所述之顯示裝置，其中前述基 準電流記憶電路（90)中具備有一對並列配置，分別具有 複數個基準電流記憶部之基準電流記億電路部（92);亦 具備有交互地進行控制部，在一方之基準電流記憶電路 部中，讀取由前述基準電流產生電路所輸出之前述基準 電流，維持對應於該基準電流之電流値之電壓成分之動 作，在另一方之基準電流記憶電路部中，進行根據維持 於另一方之基準電流記憶電路部內之電壓成分而輸出前 述位準基準電流之動作。 67·如申請專利範圍第62項所述之顯示裝置，其中前述電 流記憶電路具有電壓成分維持部，讀取由前述電流產生 電路所輸出之前述位準電流，維持對應於該位準電流之 電流値之電壓成分。 6S如申請專利範圍第6 5項所述之顯示裝置，其中前述電 壓成分維持部具有寫入對應於前述位準電流之電荷的電 容元件。 69. 如申請專利範圍第6 8項所述之顯示裝置，其中前述電 壓成分維持部具有將前述動作電流流入源極汲極間之場 效型電晶體，前述電容元件至少由場效型電晶體其源極 閘極間之寄生電容所構成，對應於前述位準電流之源極 閘極間之電壓會被寫入前述電容元件中。 70. 如申請專利範圍第69項所述之顯示裝置，其中前述場 效型電晶體（M3 2)之遷移率，至少200cm2/Vs之程度， -14- 1232422 或具有較此爲大之數値。 71. 如申請專利範圍第6 2項所述之顯示裝置，其中前述信 號驅動電路中’至少前述基準電流記憶電路、前述電流 產生電路、前述複數個電流記憶電路以及輸出端子形成 於至少一個半導體晶片上。 72. 如申請專利範圍第7 1項所述之顯示裝置，其中前述信 號驅動電路之基準電流產生電路形成於與前述半導體晶 片不同之半導體晶片上。 73. 如申請專利範圍第7 2項所述之顯示裝置，其中前述信 號驅動電路之基準電流產生電路形成於前述半導體晶片 上0

74. 如申請專利範圍第6 2項所述之顯示裝置，其中前述信 號驅動電路具有複數個半導體晶片之構成，該半導體晶 片中至少具備有前述電流記憶電路以及前述輸出端子； 前述信號驅動電路具有前述半導體晶片之輸出端子依序 連接於下一位準之前述複數個半導體晶片之輸入端子般 加以位準化之構成。 75. 如申請專利範圍第62項所述之顯示裝置，其中前述顯 示像素中之光學元件具有發光元件。 76. 如申請專利範圍第7 5項所述之顯示裝置，其中前述光 學元件係具有有機電致發光元件。 -15-