TWI225306B - Method of forming double junction region and method of forming transfer transistor using the same - Google Patents
Method of forming double junction region and method of forming transfer transistor using the same Download PDFInfo
- Publication number
- TWI225306B TWI225306B TW091136438A TW91136438A TWI225306B TW I225306 B TWI225306 B TW I225306B TW 091136438 A TW091136438 A TW 091136438A TW 91136438 A TW91136438 A TW 91136438A TW I225306 B TWI225306 B TW I225306B
- Authority
- TW
- Taiwan
- Prior art keywords
- concentration
- low
- mode
- surface area
- item
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000012546 transfer Methods 0.000 title claims abstract description 24
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052693 Europium Inorganic materials 0.000 claims 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 claims 1
- 244000046052 Phaseolus vulgaris Species 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000010899 nucleation Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 10
- 230000009977 dual effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 phosphorus ion Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1225306 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明普遍係關於一種形成雙接合面區域之方法及使用 該雙接合面區域以形成一移轉電晶體之方法，及更特別地 關於，一種穩定操作在一高偏壓的NAND型式快閃記憶體 裝置的一雙接合面區域，及使用該雙接合面區域以形成一 移轉電晶體之方法。 先前技術 在一高偏壓的NAND型式快閃記憶體裝置中，程式及清 除操作是經由注入電子到一浮動閘極及接著該注入電子利 用FN(F〇wler/Nordheim)穿隧移出的方法實施。實施快閃記憶 體裝置程式及清除操作是利用一選擇的記憶體晶元的兩電 極間，即一控制閘極與一基板，使用一超過2〇v的高偏壓。 如上描述，為了應用高偏壓至選擇的記憶體晶元，需要 一移轉高偏壓的電晶體（在此之後，稱為，移轉電晶體，）。 換句話說，為了平滑地實施選擇記憶體晶元的程式及清除 操作，要求從外供給的高偏壓移轉至選擇的記憶體晶元之 字元線沒有損失。為此，需要移轉電晶體。 該移轉電晶體’至今已知的，具有_雙接合面區域其中 一低濃度掺雜接合面區域（在此之後，稱為，低濃度接合面 區域|)與一高濃度摻雜接合面區域（在此之後，稱為，高濃 度接合面區域，)形成在已形成井的基板内。一種製造移轉 電晶體雙接合面區域之方法將參考圖i至圖3加以說明。 現在參考圖i，井（未表示）經—井製程形成在半導體基板 1225306 1田02中。接著，具有一閉極氧化物膜104與-多晶梦層106堆 疊在結構上的-間極電極1()8利用f知的沉積製程與蚀刻 製程形成在半導體基㈣2上…低濃度接合面區域110利 用一低濃度摻雜佈植形成在半導體基板102中，露出在相 鄰閘極電極108之間。 參考圖2,間隔物112形成在閘極電極1〇8的兩侧邊。接著， 一高濃度接合面區域114利用一高濃度摻雜佈植製程使用 間隔物U2做一離子佈植遮罩形成在低濃度接合面區域ιι〇 内。因此，由低濃度接合面區域11〇與高濃度接合面區域 組成的雙接合面區域！丨6形成在半導體基板i 中。 現在參考圖3，通過一層間介電膜118露出一部份高濃度 接合面區域114形成在半導體基板1〇2上。接著，一栓塞接 合面區域120(即連接至一金屬導線的區域）利用一栓塞雜質 佈植製程使用層間介電膜118做一離子佈植遮罩形成在高 濃度接合面區域114露出的部份。因此，完成包括雙接合 面區域116與閘極電極1 〇 §的移轉電晶體。 如說明，在具有雙接合面區域結構的移轉電晶體中，假 如移轉超過20V的高偏壓，在半導體基板1〇2與雙接合面區 域116内的井之間容易產生崩潰現象。由於如此，要移轉 的高偏壓不能被正常的移轉。通常，已報導雙接合面區域 結構的移轉電晶體可以移轉的最大高偏壓為17V。然而， 在該電壓下’選擇的記憶體晶元的程式及清除操作有不能 足夠有效地實施與裝置特性衰減的問題。 如上說明，雙接合面區域的移轉電晶體之井與雙接合面
1225306 區域之間的崩潰現象當區域中摻雜濃度的差異具有大的摻 雜物差異時更容易產生。而且，當在雙接合面區域的井與 高濃度接合面區域間的距離（見圖3的’D’）是接近的，容易 產生雪崩的崩潰現象。因此，高偏壓不能被正常的移轉。 這是因為雙接合面區域與井之間的崩潰電壓不能忍受20V 的高偏壓，因此當作用高偏壓時井與高濃度接合面區域間 的距離是接近的，井區擴散進入高濃度接合面區域，如圖 4中’A*部份所示。而且，閘極氧化物膜厚度（見圖4中的’Τ’） 通常形成的厚度150至200Α，其也不能忍受20V的高偏壓。 因此，產生崩潰現象。 發明内容 本發明企圖解決以上問題及本發明一個目的是形成一移 轉電晶體其穩定操作在一高偏壓。 本發明另一個目的是提供一移轉電晶體能夠增進一記憶 體晶元的程式及清除操作。 為了完成以上目的，根據本發明形成雙接合面區域的方 法，具有的特徵為對其中形成數層結構層的半導體基板實 施一低濃度摻雜佈植製程的步驟，因此於露出在結構層間 的半導體基板中形成一低濃度接合面區域，沉積一絕緣膜 在整體結構上及接著蝕刻該絕緣膜以致露出該低濃度接合 面區域之一部份，因此形成一接觸孔，及實施一高濃度佈 植製程以於通過該接觸孔所露出之該低濃度接合面區域部 份中形成一高濃度接合面區域。 為了完成另一目的，根據本發明形成移轉電晶體的方 1225306
法， 半導 一低 體結 域之 植製 形成 复 本 明， 圖 面圖 晶體 現 半導 較佳 的低 導體 KeV 接 整體 (Si02 膜在 的厚 具有的特徵為包括形成一閘極電極在其中已形成井的 體基板上的步驟，實施一低濃度掺雜佈植製程以形成 濃度接合面區域在半導體基板中，沉積一絕緣膜在整 構上及接著蝕刻該絕緣膜以致露出該低濃度接合面區 一部份，因此形成一接觸孔，及實施一高濃度離子佈 程以於通過該接觸孔所露出之該低濃度接合面區域中 一高濃度接合面區域。 jfe方式f 發明將利用一較佳具體實施例參考附圖做詳細的說 其中相似參考數字用來指明相同或相似的部份。 5至圖1〇是NAND型式快閃記憶體中移轉電晶體的橫截 示用來說明根據本發明一較佳具體實施例形成移轉電 的方法。 在參考圖5 ’ 一 'η-’雜質的磷離子被注入一習知的p型 體基板202的邵份，因此形成一 n-井（未表示）。同時， 的貫施形成N-井的離子佈植製程以致N_井的濃度大大 。同時’利用使用硼離子的離子佈植製程形成p型半 基板202 ’劑量是1χ ι〇ιι離子/cm2及離子佈植能量是15〇 〇 著，一閘極氧化物膜2〇4及一多晶矽層2〇6依序沉積在 結構上。同時’閘極氧化物膜2〇4具有一氧化矽膜 )，一氮化矽膜（SiN)，堆疊的一氧化矽膜與一氮化矽 其上的結構。而且，其較佳的閘極氧化物膜204形成 度至少300A，較佳地超過3〇〇至5〇〇入以致可以忍受超
1225306 過20V的高偏壓。 之後，一光阻（未表示）塗佈在整體結構上。接著利用一 曝光製程及使用一光罩（未表示）顯影製程形成一光阻圖紋 (未表示）。 接著，多晶矽層206.與閘極氧化物膜204利用一蝕刻製程 使用光阻圖紋依序形成圖紋，因此形成一堆疊結構的閘極 電極208。接著，利用一習知剥離製程移除該光阻圖紋。 現在參考圖6，一低濃度接合面區域210利用一低濃度摻 雜佈植製程形成於露出在閘極電極208之間的半導體基板 202中。同時’較佳的使用磷（P)或坤（As)離子的劑量低於 1x1013離子 /cm2,較佳地 lxl01G至 ΙχΙΟ13離子 /cm2,例如，5χ1〇12 離子/Cm ’ 5x 1〇U離子/cm2，1x10丨丨離子/cm2,或1χ1〇π離子/cm2 實她低/辰度摻雜佈植製程。而且，較佳的實施低濃度摻雜 佈植製程在低於9〇KeV，較佳地50至90KeV，例如，50KeV， 60 KcV j 7π /U KeV，80 KeV或90 KeV的離子佈植能量。 、見在 > 考圖7，為了活化/擴散離子注入低濃度接合面區 域 2 1 〇，音 、》 貝她一退火製程（此後，稱’第一退火製程，）在整個 上:同時，在氧（〇2)，氮（^)，或氧與氮以一定比例 此二：：罜下使用一爐子模式或一快速溫度製程(RTP)模 ^ 第退火製程。第一退火製程的製程條件表示在表 -10- 1225306 發明k哪續頁 【表1】 爐子模式 RTP模式 0, n2 o2+n2 〇2 n2 02+ N2 目標(A) 50 50 50 50 50 50 溫度(°C) 750至950 600至950 600至950 850至 600至 850至950 950 950 製程時間 lOmin lOmin lOmin 5sec 5sec 5sec 至8hr 至8hr 至8hr 至 lOmin 至 lOmin 至 lOmin 混合比 10SLM 0.05SLM 10SLM(O2)， 10SLM 0.05SLM 10SLM(O2) 0.5SLM(N2) 0.5SLM(N,) 升溫速率 10 至 50 10 至 50 10 至 50 (°C/min) 現在參考圖8，由SOG(旋轉塗佈玻璃），USG(未摻雜矽酸 鹽玻璃），BPSG(硼磷矽酸鹽玻璃），PSG(磷矽酸鹽玻璃）， PETEOS(電漿輔助四乙基正矽酸鹽玻璃），IPO(中間層多晶 氧化物）製造的一層間介電（ILD)膜212形成在整體結構上。 接著，一光阻（未表示）塗佈在整體結構上。一光阻圖紋（未 表示），其定義一區域該處將形成一接續的接觸栓塞（即電 性上栓塞連接一金屬線及一接合面區域），以一曝光製程 及一顯影製程使用一光罩（未表示）加以形成。 接著，利用一蝕刻製程使用該光阻圖紋蝕刻層間介電膜 212。因此，形成露出的一接觸孔214通過一低濃度接合面 區域210的部份。 現在參考圖9，使用一高濃度離子佈植製程，一高濃度 -11 - 1225306 果明說明績頁 接合面區域2 16形成在露出通過接觸孔2丨4的低濃度接合面 區域210的部份中。同時，較佳的使用磷（p)或坤（As)離子 的劑量低於5xl015離子/cm2，較佳地1><1〇12至1χι〇15離子 /cm2,例如，lxl〇u 離子/cm2, 5χ1〇12 離子 /cm2, ΐχΐ〇ΐ3 離子 /cm2， 5χ1013 離子/cm2，1χ1〇14 離子/cm2，5χ1〇14 離子 _2, lx 1015離子/cm2，或5x 10^離子/cm2實施高濃度摻雜佈植製 私。而且’較佳的貫施鬲濃度摻雜佈植製程在低於KeV， 較佳地 5至 40 KeV，例如，5 KeV，1〇 KeV，15 KeV ’ 20 KeV， 25 KeV ’ 30 KeV，35 KeV或40 KeV的離子佈植能量。 如果足夠保持高濃度接合面區域216與井區間的距離 D ’可以彳于到高濃度接合面區域216與井區間足夠的崩潰 私壓據此，當使用高偏壓，在該部份的崩潰現象大大被 防止。 — >考圖1 〇，為了活化離子注入高濃度接合面區域216， :施=火製程（此後，稱，第二退火製程，）在整個結構上。 同=第—退火製程包括在氧（〇2),氮（N2)，或氧與氮以 ^ 、】叱合的氣室下實施—爐製程，一快速溫度製程 ()或退火製程。第二退火製程的製程條件表示在表2。 -12 - 1225306 發明說明績頁 【表2】 爐子模式 RTP模式 0, N, 02+ N2 N, 〇2+ N2 目標(A) 50 50 50 50 50 50 溫度(°C) 750至950 600至950 600至950 850至 600至 850至950 950 950 製程時間 lOmin lOmin lOmin 5sec 5sec 5sec 至8hr 至8hr 至8hr 至 lOmin 至 lOmin 至 lOmin 混合比 10SLM 0.05SLM 10SLM(O2)， 10SLM 0.05SLM 10SLM(O2) 0.5SLM(N2) 0.5SLM(N2) 升溫速率 10 至 50 10 至 50 10 至 50 (°C/min) 如上所述，根據本發明，當一井形成在一半導體基板中， 形成該井以致該井濃度大大降低。因此，本發明有一有利 的結果其可以形成一移轉電晶體穩定操作在一高偏壓，因 此該井與高濃度接合面區域間得到最大的崩潰電壓。 進一步，閘極氧化物膜形成厚度至少300A。因此，本發 明有一優越的效果其可以形成一移轉電晶體穩定操作防止 閘極氧化物膜在應用一高偏壓時的崩潰。 並且，根據本發明，形成一低濃度接合面區域及形成用 來形成一後續接觸栓塞的一層間介電膜。接著，利用一高 濃度離子佈植製程使用一離子佈植遮罩形成一高濃度接合 面區域。因此，本發明有一有益的效果其使用形成在層間 介電膜的接觸孔寬度利用控制高濃度接合面區域與井間的 -13- 1225306
乂崔保同 >辰度接合面區域與 而且，本發明；r 女, g足夠的距離。 不毛明有一有益的效果其可 穩定操作在一高偏壓，經由以 ：成-移轉電晶體 合面區域與井間的距離。 夠確保高濃度接 進一步，當高濃 傳統的高濃度離子 用做一遮罩的間隔 以簡化整個製程。 度接合面區域經由以 佈植製程不需形成的 物。因此，本發明有 上製程形成，在一 一閘極電極兩邊被 一有益的效果其可 而且’經由以上製程形成穩定 保1卞在向偏壓的移轉電 晶體。因此，發明右_古 、 X月有有利的效果其可以增進記憶體晶元 程式及清除操作的效率。 本1月已參# 4寺別具體實施例結合一特別的應用加以 說明。對那些熟知此項技藝的人士及接取本發明的教導將 瞭解增加的修正與應用皆在其範圍内。 因此期望附錄的申睛專利範圍涵蓋任何及所有該應用， 修正’及具體實施例都在本發明的範圍内。 我」Q的文獻號碼_(先前文I號碼）：p〇〇2f)?33HD (2〇〇2_42173) 列舉的主要元件及相對參考數字 202 :半導體基板 204 :閘極氧化物膜 206 ··多晶矽層 208 :閘極電極 210 :低濃度接合面區域 212 :層間介電膜 -14- 1225306 凳明說明續頁 214 :接觸孔 圖式簡單說明 本發明前述方面及其他特徵已說明在上面的描述，同時 結合附圖，其中 圖1至圖3是NAND型·式快閃記憶體中移轉電晶體的橫截 面圖式用來說明形成該移轉電晶體的傳統方法； 圖4是移轉電晶體的橫截面圖式用來說明傳統移轉電晶 體形成的問題；及 圖5至圖10是NAND型式快閃記憶體中移轉電晶體的橫截 面圖式用來說明根據本發明一較佳具體實施例形成移轉電 晶體的方法。 圖式代表符號說明 102 半 導 體 基 板 104,204 閘 極 氧 化 物 膜 106,206 多 晶 矽 層 108,208 閘 極 電 極 110,210 低 濃 度 接 合 面 區 域 112 間 隔 物 114,216 高 濃 度 接 合 面 區 域 116 雙 接 合 面 區 域 118,212 層 間 介 電 層 120 栓 塞 接 合 面 區 域 A 井 區 擴 散 進 入 高 濃 度 接 合 面 區域 D 井 與 高 濃 度 接 合 面 區 域 間 的 距離 -15- 1225306 發明說明績頁 τ 閘極氧化物膜厚度 202 P型半導體基板 214 接觸孔 -16-
Claims (1)
- 尨申靖專爾範疆 I —種f】π 、 灰％成一雙接合面區域的方法，包括下列步驟·· (a) 對一其中形成數層結構層的半導體基板實施一很 \ >雉佈植製程，因此在露出在結構層間的半導體基 板中开；4 「〜成~低濃度接合面區域； (b) 沉積一絕緣膜在整體結構上，及接著蝕刻該絕緣 月莫以至合兩 路出6亥低▲度接合面區域之.部份’因此形成一 接觸孔；及 (e)實施一高濃度佈植製程以於通過該接觸孔所露出 之成低濃度接合面區域部份中形成一高濃度接合面區 域。 2·如申請專利範圍第1項的方法，其中使用劑量為1χ1〇1〇至 lx 1〇13離子/cm2的磷（P)或珅（As)離子及50至9〇KeV的離子 怖植能量實施低濃度摻雜佈植製程。 3·如申請專利範圍第！項的方法，在步驟（&)後，進一步包 括使用爐子模式或一快速溫度製程模式對該低濃度接 合面區域實施一退火製程的步驟。 4. 如申請專利範圍第3項的方法，其中爐予模式或快速溫 度製程模式係在〇2、&或〇2與N2混合的氣室下實施。 5. 如申請專利範圍第3項的方法，其中爐子模式係在溫度 750至95〇cC的〇2氣室下實施，製程時間為1〇分鐘至8小 時。 6. 如申請專利範圍第3項的方法，其中爐予模式係在溫度 600至950。(：的&氣室下實施，製程時間為1〇分鐘至8小 1225306 中請專利範圍續頁 時。 7.如申請專利範圍第3項的方法，其中爐子模式係在溫度 600至950°C之以0.05至10SLM混合之〇2及N2的氣室下實 施，製程時間為10分鐘至8小時。 8·如申請專利範圍第3項的方法，其中快速溫度製程模式 係在02氣室下實施，條件為升溫速率10至50°C/分，最 後溫度550至950°C及製程時間5秒至10分鐘。 9·如申請專利範圍第3項的方法，其中快速溫度製程模式 係在A氣室下實施，條件為升溫速率10至50。(：/分，最 後溫度600至950°C及製程時間1〇分鐘至8小時。 10·如申請專利範圍第3項的方法，其中爐子模式在以〇 〇5 至10SLM混合之〇2及比的氣室下實施，條件為升溫速率 10至50。(：/分，最後溫度6〇〇至95〇()c及製程時間1〇分鐘至 8小時。 11.如甲4寻 八I K川叫里竭i X 1()“爯 子/⑽2至5X 1〇15離子/Cm2的磷（P)或坤（As)離子及5至4〇Ke 的離子佈植把量實施高濃度摻雜佈植製程。 12·〆種製形成一移轉雷日触 得包0日1豆的万法，包括下列步驟： (a) 形成一間極電極 板上； ，、甲已形成一井的半導體J (b) 實施-低濃度摻雜佈植 形成一低濃度接合面區域； 丨令也基板寸 ⑷沉積-絕緣膜在整體結 膜以致露出該低濃度接合一及接耆蚀刻該絕轉 一邵份，因此形成一 1225306 f請專利輊®績頁: 接觸孔；及 (d) 實施一高濃度佈植製程以於通過該接觸孔所露出 之該低濃度接合面區域中形成一高濃度接合面區域。 13. 如申請專利範圍第12項的方法，其中該閘極電極具有一 閘極氧化物膜與一多晶矽層堆疊在其上的結構。 14. 如申請專利範圍第13項的方法，其中該閘極氧化物膜具 有一氧化矽膜、一氮化矽膜、一氧化矽膜及一氮化矽膜 的堆疊結構，或一氧化梦膜與一氮化碎膜的堆疊結構。 15. 如申請專利範圍第13項的方法，其中考慮到在施加一後 續高電壓偏壓時可能會破壞該閘極氧化物膜，該閘極氧 化物膜形成的厚度為300至500A。 16. 如申請專利範圍第12項的方法，其中該高濃度接合面區 域的寬度由該接觸孔的寬度決定。 17. 如申請專利範圍第12項的方法，其中該接觸孔具有一接 觸栓塞，用來電連接一後續的上金屬線及該高濃度接合 面區域。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0042173A KR100447433B1 (ko) | 2002-07-18 | 2002-07-18 | 이중 접합영역 형성방법 및 이를 이용한 전송 트랜지스터형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200402147A TW200402147A (en) | 2004-02-01 |
| TWI225306B true TWI225306B (en) | 2004-12-11 |
Family
ID=29707773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091136438A TWI225306B (en) | 2002-07-18 | 2002-12-17 | Method of forming double junction region and method of forming transfer transistor using the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6660604B1 (zh) |
| JP (1) | JP2004056066A (zh) |
| KR (1) | KR100447433B1 (zh) |
| TW (1) | TWI225306B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542395B1 (ko) * | 2003-11-13 | 2006-01-11 | 주식회사 하이닉스반도체 | 낸드 플래시 소자의 제조 방법 |
| US7009903B2 (en) * | 2004-05-27 | 2006-03-07 | Hewlett-Packard Development Company, L.P. | Sense amplifying magnetic tunnel device |
| KR100583731B1 (ko) | 2004-08-03 | 2006-05-26 | 삼성전자주식회사 | 노어형 플래시 메모리 소자 및 그 제조방법 |
| US7811892B2 (en) * | 2005-10-11 | 2010-10-12 | United Microelectronics Corp. | Multi-step annealing process |
| KR20080016197A (ko) * | 2006-08-18 | 2008-02-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 고전압 트랜지스터 형성방법 |
| CN113178391B (zh) * | 2021-06-30 | 2021-09-17 | 绍兴中芯集成电路制造股份有限公司 | 沟槽型场效应晶体管及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6162668A (en) * | 1996-03-07 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a lightly doped contact impurity region surrounding a highly doped contact impurity region |
| JPH1117035A (ja) * | 1997-06-24 | 1999-01-22 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6245608B1 (en) * | 1999-06-14 | 2001-06-12 | Mosel Vitelic Inc. | Ion implantation process for forming contact regions in semiconductor materials |
| US6245625B1 (en) * | 1999-06-19 | 2001-06-12 | United Microelectronics Corp. | Fabrication method of a self-aligned contact window |
| US6417081B1 (en) * | 2000-05-16 | 2002-07-09 | Advanced Micro Devices, Inc. | Process for reduction of capacitance of a bitline for a non-volatile memory cell |
| US6562683B1 (en) * | 2000-08-31 | 2003-05-13 | Advanced Micro Devices, Inc. | Bit-line oxidation by removing ONO oxide prior to bit-line implant |
| JP2002141420A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-07-18 KR KR10-2002-0042173A patent/KR100447433B1/ko active IP Right Grant
- 2002-12-09 US US10/314,442 patent/US6660604B1/en not_active Expired - Lifetime
- 2002-12-11 JP JP2002359508A patent/JP2004056066A/ja active Pending
- 2002-12-17 TW TW091136438A patent/TWI225306B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6660604B1 (en) | 2003-12-09 |
| TW200402147A (en) | 2004-02-01 |
| KR100447433B1 (ko) | 2004-09-07 |
| KR20040008534A (ko) | 2004-01-31 |
| JP2004056066A (ja) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7312138B2 (en) | Semiconductor device and method of manufacture thereof | |
| TW508765B (en) | Method of forming a system on chip | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0624226B2 (ja) | スタック形ｃｍｏｓ装置の製造方法 | |
| TW200428602A (en) | Method of manufacturing flash memory device | |
| JP2002539637A (ja) | フローティングゲート電界効果型トランジスタの製造方法 | |
| TWI225306B (en) | Method of forming double junction region and method of forming transfer transistor using the same | |
| KR20040026332A (ko) | 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법 | |
| TW586191B (en) | Method of forming a system on chip | |
| JPWO2008117430A1 (ja) | 半導体装置の製造方法、半導体装置 | |
| JP2000252366A (ja) | Ｃｍｏｓデバイスのデュアル・ゲート構造を製造するプロセス | |
| TWI241022B (en) | Method for manufacturing semiconductor device | |
| TW495883B (en) | Method of fabricating an insulating layer | |
| KR100603512B1 (ko) | 폴리사이드막 형성 방법 및 이를 이용한 반도체 장치 제조방법 | |
| KR100933812B1 (ko) | 반도체 소자의 제조방법 | |
| JP2011040422A (ja) | 半導体基板、半導体装置及び半導体装置の製造方法 | |
| JP4508397B2 (ja) | 半導体素子の製造方法 | |
| JP3489232B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2004260203A (ja) | 半導体装置の製造方法 | |
| KR100607316B1 (ko) | 플래시 소자의 제조 방법 | |
| KR100691937B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101017743B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101039143B1 (ko) | ｐ형 폴리게이트 형성방법 및 이를 이용한 듀얼 폴리게이트 형성방법 | |
| KR100762226B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100624963B1 (ko) | 고전압 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |