TWI224839B - Semiconductor chip package and method of manufacturing lead frame therefor - Google Patents
Semiconductor chip package and method of manufacturing lead frame therefor Download PDFInfo
- Publication number
- TWI224839B TWI224839B TW92119599A TW92119599A TWI224839B TW I224839 B TWI224839 B TW I224839B TW 92119599 A TW92119599 A TW 92119599A TW 92119599 A TW92119599 A TW 92119599A TW I224839 B TWI224839 B TW I224839B
- Authority
- TW
- Taiwan
- Prior art keywords
- groove
- wafer
- lead frame
- precious metal
- trench
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
1224839 五、發明說明（l) 【發明所屬之技術領域】 本發明係有關於一種半導許曰壯 製造方法。 日日片封衣構造及其導線架的 【先前技術】 第1圖所不為習用之半導體封裝構造，里 (Uad frame)用以承載一半導體晶片1〇〇二$ t二f 禝數條導線具有外腳部丨〇 6以及内腳部丨〇Γ? 藉由一晶片粘膠（di e attach 該導線架包含 . 該晶片1 0 0係 ί丨丨用遠接飧f k Η . ^路4日日片1 0 0具有復數個晶片銲墊 幻用連接線（bonding wire )1 15電性連接至導線之内腳部 107，以及利用連接線116電性連接至該晶片承座ni之預 先設定區域。該晶片100、晶片承座^1、導線架之内腳部 1 0 7、以及複數條連接線丨丨5、n 6係包覆於一封膠體丨丨7。 在鈾述之習用封裝構造中，該複數條導線之内腳部係用 以連接至半導體晶片之輸入或輸出墊（i nput or output p a d s )，而該晶片承座之預先設定區域則是用以提供電壓 源（source voltage)以及接地電位（ground potential)。 在這類封裝構造中，由於電壓源以及接地電位可以經由該 晶片承座而在任何位置提供，所以可以縮短電壓源以及接 地電位之供應路線，因而壓制電源雜訊（η 〇 i s e )並且提高 晶片之運作速度。 一般而言，導線架係以銅合金為材料，經由蝕刻或衝壓
00713.Ptd 第7頁 1224839 五、發明說明（2) 成型。導線架一般鍍有至少一種貴金屬，以利後續之打線 製程。詳細言之，如第2圖所示，該導線之内腳部1 〇 7以及 晶片承座外圍區域1 1 1 a係鍍有銀、鎳/鈀或鎳/鈀/金，藉 以獲致穩定之金線接合（gold wire bonding)。一般而 言，當這種封裝構造遇到溫度變化時，應力會產生於晶片 承座與封膠體之介面。一般而言，晶片承座之外圍區域是 應力最大的地方。然而由於前述鑛在該晶片承座上的的貴 重金屬與封膠體的附著力較差，當該封裝構造進行壓力鍋 測試（pres sure cooker t e s t ( PC T ))、溫度循環測試 (temperature cycling)或預試驗（preconditioning)例如 紅外線回銲（I R R e f 1 o w )時，在封膠體與晶片承座外圍之 電鍍區域間常常會有層裂（delamination)的現象。 【發明内容】 本發明之主要目的係提供一種用於半導體封裝構造之導 線架以克服並改善前述先前技術之問題。 根據本發明之半導體晶片封裝構造，其包含一導線架、 一半導體晶片藉由複數條連接線電性連接至該導線架以及 一封膠體。 該導線架包含複數條引腳以及一晶片承座（d i e p a d )設 於由該引腳的内腳部（inner portion)界定之一中央區域 (cent ra 1 r eg i on )中。該晶片承座的一表面具有一晶片設 置區域（ch i p mount i ng regi on )、一第一溝槽圍繞該晶片 設置區域、一第二溝槽圍繞該第一溝槽以及一外圍區域圍 繞該第二溝槽。
00713.ptd 第8頁 1224839 五、發明說明（3) 本發明之特徵在於至少一貴重金屬係鍍於該晶片承座的 表面並且使該晶片設置區域以及該外圍區域未被鍍上該貴 重金屬’以形成一貴重金屬圖案於該第一溝槽以及第二溝 槽之間。該半導體晶片係設於該晶片承座的晶片設置區域 上。 此外，該複數條連接線係包含複數條第一連接線用以電 性連接該引腳的内腳部以及該半導體晶片，以及複數條弟 二連接線用以電性連接該晶片承座的該貴重金屬圖案以及 該半導體晶片。而該封膠體（package body)，包覆該引腳 之内腳部、該半導體晶片以及該連接線。 根據本發明提供之半導體封裝構造，該導線架的晶片承 座具有一貴重金屬圖案，藉由該第二連接線與該半導體晶 片電性連接。如此一來，該貴重金屬圖案可用以提供電磨 源（source voltage)或是接地電位（ground potential) ° 由於電壓源以及接地電位可以經由該晶片承座上的貴重金 屬圖案提供，所以可以縮短電壓源以及接地電位之供應路 線，因而壓制電源雜訊（noise)並且提南晶片之運作速 度。並且應注意的是，該晶片銲墊的該表面上有一外園部 分圍繞該貴重金屬圖案且該外圍部分未鑛有貴重金屬。# 發明提供之該晶片承座的外圍部分與先前技術之晶片承座 鑛有貴重金屬的外圍部分相比’本發明提供之該晶片承座 的外圍部分與封膠體能有較良好的附著力。因此在當該封 裝構造進行壓力锅測試（pressure cooker test (PCT))、 溫度循環測試（te m P e r a tu r e c y c 1 i n g )或預試驗
00713.ptd 第9頁 1224839 五、發明說明（4) (p r e c ο n d i t i ο n i n g)例如紅夕卜線回銲（I R Reflow) ，本發 明的半導體晶片封裝構造的晶片承座的外圍部分與封膠體 之良好附著力可對抗因溫度變化而產生的應力，藉此克服 或至少改善先前技術之該半導體封裝構造中封膠體與晶片 承座之間的層裂問題。 本發明之另一特徵在於該晶片承座的該表面上具有一第 一溝槽設於該晶片設置區域與該貴重金屬圖案之間，一第 二溝槽設於該貴重金屬圖案與該外圍部分之間。由於該半 導體晶片一般係藉由例如銀膠等膠黏劑，貼上該晶片承 座。然而，若塗佈過量的膠黏劑於該晶片設置區域中時， 過量的膠黏劑容易溢流至該貴重金屬圖案，影響該半導體 晶片與接地端或是電源端的電性連接之可靠性。由於本發 明所提供的第一溝槽係介於該晶片設置區域與該貴重金屬 圖案之間，多餘的膠黏劑會被導入該第一凹槽而不至於溢 流至該貴重金屬圖案，藉此可確保該半導體晶片與該貴重 金屬圖案電性連接之可靠性。 再者，當形成該貴重金屬圖案時，可能會發生貴重金屬 電鍍液溢出預定形成該貴重金屬圖案之區域的情形，而使 得該晶片設置區域或是該外圍區域鍍上該貴重金屬。因 此，本發明所提供的分別設在該晶片設置區域與該貴重金 屬圖案之間的第一溝槽以及設於該貴重金屬圖案與該外圍 部分之間的第二溝槽係有助於將該貴重金屬電鍍液限制於 該第一溝槽以及該第二溝槽之間。更具體地說，當貴重金 屬鍍上該晶片承座時，多餘的貴重金屬將被導入該第一溝
00713.ptd 第10頁 1224839 五、發明說明（5) 槽或是第二溝槽，而不至於鍍到該晶片設置區域或是該外 圍區域。 本發明另提供一該半導體晶片封裝構造之導線架的製造 方法。首先，將一遮罩（mask)覆蓋於一導線架。該導線架 具有複數條引腳以及一晶片承座（d i e p a d )設於由該引腳 的内腳部（inner portion)界定之一中央區域（central region)中，其中該晶片承座的一表面具有一晶片設置區 域（chip m〇unting region)、一第一溝槽圍繞該晶片5又置 區域、一第二溝槽圍繞該第一溝槽以及一外圍區域圍繞該 第二溝槽。 該遮罩具有一開口對應於該晶片承座的該表面上之一區 域，該區域係介於該第一溝槽以及該第二溝槽之間。 然後，將一貴重金屬透過該遮罩之開口鍍於該晶片承座 表面上介於該第一溝槽以及該第二溝槽之間的區域。 最後，移去該遮罩藉此得到一具有一晶片承座之導線 架’該晶片承座具有一貴重金屬圖案介於該第一溝槽以及 該第二溝槽之間。 【實施方式】 第3圖係為根據本發明一實施例之半導體晶片封裝構造 330 ’其主要包含一導線架300、一半導體晶片310以及〆 封膠體3 2 0。 茶照第4圖、，該導線架3 0 0包含複數條引腳3 0 2、一晶片 承座3 0 4以及複數個連接肋條3 〇 6。該些引腳3 〇 2具有内腳 部3 0 2 8以及外腳部3〇21)(見於第3圖）。該導線架3〇()之内腳
1224839 五、發明說明（6) 部3 0 2 a界定一中央區域3 0 3，而該外腳部3 0 2 b係用以電性 連接至一外部電路。該晶片承座3 〇 4係設於該中央區域3 0 3 中，用以容納該半導體晶片3 1 0。該連接肋條3 0 6係用以連 接該晶片承座3 04以及該導線架3 0 0。 爹知弟3圖’該半導體晶片3 1 0係以其背面藉一黏著劑 3 1 2黏著固定於該導線架3 0 0之晶片承座3 0 4上，較佳地， 該黏著劑3 1 2係為銀膠。該半導體晶片3 1 0之正面具有複數 個晶片銲墊3 1 4利用複數條連接線（b ο n d i n g w i r e ) 3 1 6電性 連接該導線架3 0 0之内腳部3 0 2 a。 該半導體晶片3 1 0、晶片承座3 0 4、導線架3 0 0之内腳部 3 0 2 a、以及複數條連接線3 1 6係包覆於該封膠體3 2 0中。該 封膠體3 2 0係由絕緣材料例如環氧樹脂（e p 0 x y )製成。 參照弟4圖’該晶片承座304的一表面具有一晶片設置區 域（chip mounting region)304a、一第一溝槽304b 圍繞該 晶片設置區域3 04a、一第二溝槽3 0 4d圍繞該第一溝槽30 4b 以及一外圍區域304e圍繞該第二溝槽304d。 本發明之特徵在於將至少一層貴重金屬（例如銀）或兩層 以上的貴重金屬（例如鎳/把或鎳/ I巴/金））鍵於該晶片 承座3 04的表面並且使該晶片設置區域3 〇4a以及該外圍區 域304e未被鍍上該貴重金屬，以形成一貴重金屬圖案304c 於該第一溝槽3 04b以及第二溝槽3 0 4d之間。該半導體晶片 3 1 0係設於該晶片承座3 0 4的晶片設置區域3 〇 4 a上。 此外，該複數條連接線3 1 6係包含複數條第一連接線 3 1 6 a用以電性連接該弓1腳3 0 2的内腳部3 0 2 a以及該半導體
00713.ptd 第12頁 1224839 五、發明說明（7) 晶片3 1 0 ’以及複數條第二連接線3丨6 b用以電性連接該晶 片承座304的該貴重金屬圖304c以及該半導體晶片310。 根據本發明提供之半導體封裝構造3 3 〇，該導線架3 〇 〇的 晶片承座304具有一貴重金屬圖案304c，藉由該第二連接 線3 1 6 b與該半導體晶片3 1 0電性連接。如此一來，該貴重 金屬圖案304c可用以提供電壓源（source v〇itage)或是接 地電位（ground potent ial )。由於電壓源以及接地電位可 以經由該晶片承座3 0 4上的貴重金屬圖案3 0 4 c提供，所以 可以縮短電壓源以及接地電位之供應路線，因而壓制電源 雜訊（no i s e )並且提高晶片之運作速度。 此外，應注意的是，該晶片銲墊3 0 4的該表面上有一外 圍部分3 0 4e圍繞該貴重金屬圖案3 04c且該外圍部分3 04e未 鍍有貴重金屬。本發明提供之該晶片承座的外圍部分3 0 4 e 與先前技術之晶片承座鍍有貴重金屬的外圍部分相比，本 發明提供之該晶片承座3 0 4的外圍部分3 0 4 e與封膠體能有 較良好的附著力。因此在當該封裝構造進行壓力鍋測試 (pressure cooker test (PCT))、溫度循環測試 (temperature cycling)或預試驗（preconditioning)例如 紅外線回銲（I R R e f 1 o w )時，本發明的半導體晶片封裝構 造330的晶片承座304的外圍部分304e與封膠體320之良好 附著力可對抗因溫度變化而產生的應力，藉此克服或至少 改善先前技術之該半導體封裝構造中封膠體與晶片承座之 間的層裂問題。 本發明之另一特徵在於該晶片承座3 0 4的該表面上具有
00713.ptd 第13頁 1224839 五、發明說明（8) 一第一溝槽3 0 4b設於該晶片設置區域3 〇4a與該貴重金屬圖 案304c之間，一第二構槽304d設於該貴重金屬圖案304c與 該外圍部分3 0 4 e之間。由於該半導體晶片3 1 〇 一般係藉由 例如銀膠等膠黏劑，貼上該晶片承座3 0 4。然而，若塗佈 過量的膠黏劑於該晶片設置區域3 0 4 a時，多餘的膠黏劑會 漫佈到該貴重金屬圖案，而影響該半導體晶片3 1 0與電源 端或是接地端的電性連接之可罪性。本發明所挺供的弟一 構槽3 0 4 b係介於該晶片設置區域3 0 4 a與該貴重金屬圖案 3 〇 4 c之間，多餘的膠黏劑會被導入該第一凹槽3 0 4 b而不至 於溢流至該貴重金屬圖案3 〇 4 c ’藉此可確保該半導體晶片 3 1 〇與接地端或是電源端的電性連接之可靠性。 再者，當形成該貴重金屬圖案時’可能會發生貴重 金屬電鑛液溢出預先設定之區域的情形’而使得該晶片設 置區域304a或是該外圍區域30“鍍上該貴重金屬。因此， 本發明所提供的分別設在該晶片設置區域3 〇 4 a與該貴重金 屬圖案304c之間的第〆溝槽304b以及設於該貴重金屬圖案 3 〇 4 c與該外圍部分3 0 4 e之間的第二構槽3 0 4 d係有助於將該 責重金屬圖案304c限制於該第一溝槽304b以及該第二溝槽 3 〇4d之間。更具體地說’當貴重金屬鍍上該晶片承座3〇 4 時，多餘的貴重金屬電鍵液將被導入該第一溝槽3〇4b或是 第二溝槽304d，而不至於溢流至該晶片設置區域或是 该外圍區域3 0 4 e。 本發明另提供一該半導體晶片封裝構造之導線架3 0 0的 製造方法。首先，參照第5圖’將一遮罩（mask)500覆蓋於
°07l3.ptd 第 14 頁 1224839 五、發明說明（9) 一導線架300之上表面。該遮罩5〇〇具有一開口 5〇2對應於 該晶片承座3 0 4上介於該第一溝槽3〇4b以及該第二溝槽 3 0 4 d之間的區域。 然後’參照第6圖，將一貴重金屬層6 0 〇鍍於該遮罩5 〇 〇 上以及透過該遮罩500之開口502鍍於該晶片承座304表面 上介於該第一溝槽3 0 4 b以及該第二溝槽3 〇 4 c之間的區域。 最後，簽照第7圖，移去該遮罩藉此製得該導線架3 〇 〇， 其晶片承座304具有一貴重金屬圖案304c介於該第一溝槽 3 0 4b以及該第二溝槽3 0 4c之間。 曰
本發明所提供之新穎導線架可適用於薄小輪廓封裝構造 (thin small outline package ，TS0P)、四邊扁平封裝構 造（quad flat package，QFP)、具有散熱片之四邊扁平封 裝構造（quad flat package with heatsink，HSQFP)、小 輪廓封裝構造（small outline package，SOP)、小輪廓J 形腳封裝構造（small outline J-leaded package，S0J) 或是塑膠塑膠雙排列封裝構造（plastic dual inline package ， P-DIP)等 。 雖然本發明已以前述較佳實施例揭示，然其並非用以限 定本發明，任何熟習此技藝者，在不脫離本發明之精神和 範圍内，當可作各種之更動與修改。因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。
00713.ptd 第15頁 1224839 圖式簡單說明 【圖式簡單說明】 為了讓本發明之上述和其他目的、特徵、和優點能更明 顯特徵，下文特舉本發明較佳實施例，並配合所附圖示， 作詳細說明如下。 第1圖：習用半導體晶片封裝構造之剖視圖； 第2圖：習用導線架之上視圖； 第3圖：根據本發明一實施例之半導體晶片封裝構造之 剖視圖， 第4圖：根據本發明一實施例之導線架之上視圖；以及 第5 - 7圖：以剖視圖圖示本發明一實施例之導線架的製 造方法之主要步驟。 圖號1 說明： 100 半 導 體 晶 片 106 外 腳 部 1 07 内 腳 部 111 晶 片 承 座 111a 外 圍 區 域 112 支 撐 肋 條 1 14 銀 膠 115 連 接 線 1 16 連 接 線 117 封 膠 體 300 導 線 架 302 引 腳 3 0 2 a 内 腳 部 3 0 2 b 外 腳 部 303 中 央 區 域 304 晶 片 承 座 3 0 4a 晶 片 設 置 區 域 3 04b 第 _義 溝 槽 3 0 4c 貴 重 金 屬 圖 案 3 04d 第 二 溝 槽
00713.ptd 第16頁 1224839 圖式簡單說明 3 0 4e 外 圍 區 域 306 連 接 肋 條 310 半 導 體 晶 片 3 12 黏 著 劑 314 晶 片 鲜 墊 3 16 連 接 線 316a 連 接 線 3 16b 連 接 線 320 封 膠 體 330 半 導 體 晶 片封裝構造 500 遮 罩 5 02 開 σ
00713.ptd 第17頁
Claims (1)
1224839 六、申請專利範圍 1、一種半導體晶片封裝構造， 一導線架，其具有複數引腳 設於由該引腳的内腳部（inner 域（central region)中， 該晶片承座的一表面具有 mounting region)、—第一溝 第二溝槽圍繞該第一溝槽以及 槽’其中至少一貴重金屬係鑛 貴重金屬圖案於該第一溝槽以 片設置區域以及該外圍區域係 一半導體晶片設於該晶片承 複數條第一連接線用以電 半導體晶片； 複數條第二連接線用以電性 屬圖案以及該半導體晶片；以 一封膠體（package body)， 導體晶片以及該連接線。 其包含、承座（die Pad) 以及一晶片" 〆中央區 portion)界疋 一晶片設置區f 域、〆 槽圍繞該晶片T J二溝 一外圍區域圍繞該弟二^ 於該晶片承座的表面形t曰 及第二溝槽之間，並且該曰曰 未被鍍上該貴重金屬； 座的晶片設置區域上； 連接該引腳的内腳部以及該 連接該晶片承座的該貴重金 及 包覆該引腳之内腳部、該半 2、 如申請專利範圍第丨項所述 中該貴重金屬圖案係作為一接體晶片封裝構造， 、用以提供-接地i壓其 3、 一種用於一半導體晶片封裝構 。 法，其包含以下步驟： 之導線架的 條弓丨腳以及 提供一導線架，該導線架具有複數 製造 方 晶片 承
1224839 六、申請專利範圍 座（die pad)設於由該引腳的内腳部（inner portion)界定 之一中央區域（central region)中，其中該晶片承座的一 表面具有一晶片設置區域（chip mounting region)、一第 一溝槽圍繞該晶片設置區域、一第二溝槽圍繞該第一溝槽 以及一外圍區域圍繞該第二溝槽； 形成一遮罩（mask)覆蓋該導線架，其中該遮罩具有一開 口對應於該晶片承座表面上介於該第一溝槽以及該第二溝 槽之間的區域； 將一貴重金屬透過該遮罩之開口鍍於該晶片承座之該表 面上介於該第一溝槽以及該第二溝槽之間的該區域；以及 移去該遮罩藉此得到之導線架，其晶片承座具有一貴重 金屬圖案介於該第一溝槽以及該第二溝槽之間。 4、 如申請專利範圍第3項所述之用於一半導體晶片封裝構 造之導線架的製造方法，其中該遮罩係由一光阻形成。 5、 如申請專利範圍第3項所述之用於一半導體晶片封裝構 造之導線架的製造方法，其中該遮罩係由一膠帶形成。 6、 一種用於一半導體晶片封裝之導線架，其包含： 複數個引腳，每一引腳具有一内腳部（i η n e r portion)，該複數個引腳的内腳部界定一中央區域 (central region)； 一晶片承座（d i e p a d )設於由該引腳的内腳部所界定之
00713.ptd 第19頁 1224839 六、申請專利範圍 該中央區域中，該晶片承座的一表面具有一晶片設置區域 (chip mounting region)、一第一溝槽圍繞該晶片設置區 域、一第二溝槽圍繞該第一溝槽以及一外圍區域圍繞該第 二溝槽，其中至少一貴重金屬係鍍於該晶片承座的表面形 成一貴重金屬圖案於該第一溝槽以及第二溝槽之間，並且 該晶片設置區域以及該外圍區域係未被鍍上該貴重金屬。 7、如申請專利範圍第6項所述之用於一半導體晶片封裝之 導線架，其中該貴重金屬圖案係作為一接地端用以提供一 接地電壓。
00713.ptd 第20頁
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92119599A TWI224839B (en) | 2003-07-17 | 2003-07-17 | Semiconductor chip package and method of manufacturing lead frame therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92119599A TWI224839B (en) | 2003-07-17 | 2003-07-17 | Semiconductor chip package and method of manufacturing lead frame therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI224839B true TWI224839B (en) | 2004-12-01 |
| TW200504957A TW200504957A (en) | 2005-02-01 |
Family
ID=34568433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW92119599A TWI224839B (en) | 2003-07-17 | 2003-07-17 | Semiconductor chip package and method of manufacturing lead frame therefor |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI224839B (zh) |
-
2003
- 2003-07-17 TW TW92119599A patent/TWI224839B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200504957A (en) | 2005-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US7834433B2 (en) | Semiconductor power device | |
| JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11195742A (ja) | 半導体装置及びその製造方法とそれに用いるリードフレーム | |
| JP2005317998A5 (zh) | ||
| JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
| JP4822038B2 (ja) | ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| TWI224839B (en) | Semiconductor chip package and method of manufacturing lead frame therefor | |
| JP2000243880A (ja) | 半導体装置とその製造方法 | |
| JP3153197B2 (ja) | 半導体装置 | |
| JP4137981B2 (ja) | 半導体装置の製造方法 | |
| JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH0846100A (ja) | 半導体集積回路装置 | |
| JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP2003007933A (ja) | 樹脂封止型半導体装置 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPH11354673A (ja) | 半導体装置 | |
| JP2002064174A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |