TWI220552B - A method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers ... - Google Patents

A method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers ... Download PDF

Info

Publication number
TWI220552B
TWI220552B TW092116073A TW92116073A TWI220552B TW I220552 B TWI220552 B TW I220552B TW 092116073 A TW092116073 A TW 092116073A TW 92116073 A TW92116073 A TW 92116073A TW I220552 B TWI220552 B TW I220552B
Authority
TW
Taiwan
Prior art keywords
source gas
layer
scope
item
patent application
Prior art date
Application number
TW092116073A
Other languages
English (en)
Other versions
TW200401397A (en
Inventor
Ja-Hum Ku
Chang-Won Lee
Seong-Jun Heo
Min-Chul Sun
Sun-Pil Youn
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200401397A publication Critical patent/TW200401397A/zh
Application granted granted Critical
Publication of TWI220552B publication Critical patent/TWI220552B/zh

Links

Classifications

    • H10P10/00
    • H10P14/6334
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H10P14/6548
    • H10P14/6336
    • H10P14/6682
    • H10P14/69215
    • H10P14/69433

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

1220552 五、發明說明(1) 發明所屬之技術領域 进方ΐ發:ί = 一種具有氧化石夕層的半導體元件之製 方法…包括-層氧化彻成於閘極 先前技術 在半導體記憶元件中,特別是在一個單元具有一個雷 晶體以及一個電容器的仰0中,用來作為導線以泸 與隱藏接觸窗之間的絕緣隔• 土 料來形成,比如氧切(SlG2) - 〗 ^m^缘材 材料可以改善絕缘吋要廿、/ ,、乳夕(SlA),这些絕緣 期間的退化。果亚減少可能發生在接續熱製程進行 形成ΐί = = ;料;’㈣極線圖案的侧壁 積一層閘極絕緣層、閘/ I依序在一個矽基底上沈 線圖案可以用光學微=絕=極”層;閘極 氮化矽層於矽美麻卜处^來形成接耆,全面沈積一層 到閘極罩幕厣^矽其^ μ後蝕刻閘極線圖案與氮化矽層直 閘極=案:來為止,結果會在 擇比之間的I ,石夕層,餘刻選擇比與石夕基底的鍅刻選 -仅、,在氮化矽層蝕刻時,矽基底的表面 麵 11591pif.ptd $ 8頁 lzzuDyj
可能會受到損害。另外, 電流往電容器的儲存電極 退化。 矽基底受損的部分可能會造成漏 ,結果會使更新(refresh)特性 ,比如動態 體(SRAM)的 變化會與留 氧化層厚度 程中產生的 或邏輯元 可能會受 的氟元素會 區域上形成 當金屬閘極 閘極是被一 金屬層可能 劑,像是 中’閘極絕 沈積在秒基 著依序在石夕 氮化矽層, 圖案的側壁 壁上形成由 隨機二:來:’當蝕刻氮化矽層在RAM元件内 閘極“案2===,機存取記憶 小時,靜4 =厚度有關,因此當留下的 損害而退::新的特性可以會因為在乾钕刻過 件中另件,比如SRA,RAM : 損。另外二:層形成間隙壁時,矽基底 盘# &I 0 l蝕刻的蝕刻的氣體中可能含有 二:ίί =結合,結果會在石夕基底的主動 ==程兩者都被使用時,即使金屬 合被、、晶、、主:二給覆蓋住時’金屬閘極的-層 -1或是Η卿== 卓中使用的繼 緣層在3 3 ί ^案上形成雙間隙壁的習知方法 底::t Ϊ層與絕緣閘極罩幕層會接續被 ίί二 =學微影製程形成間極線圖案"妄 ㈣氮“層:層氧化石夕層與-層 上會留有氮;匕;i]暴:=石夕層而在間極線 …果會在閘極線圖案的側
11591pif.ptd 第9頁 1220552 五、發明說明(3) 層氧化層- Mr #r 7» /、 曰鼠化石夕層組成的雙間隙辟 在這樣的雙間隙壁中, ,、J。 石夕層的蝕刻選擇比之間的J =蝕刻選擇比與氮化 以用來作為一層蝕刻阻擋屉,;、另外^ ^,因此氧化矽層可 清除步驟加以移除,且雙胃.辟矽層可以用接續的 損害。 3隙土的形成會降低對矽基底的 雖然閘極線可以用包括一 曰 物層組成的導電層來組成二二層金屬石夕化 作為導線也減少訊號延遲 =ς有低阻抗的材料來 線可以包括一層純金屬層槐為了減少阻抗,金屬閑極 代替金屬矽化物層,在—2 士 目、鈦、鈷、鎳減鉅來 石夕的堆疊結構來作為組成η 可以料/氮化嫣/多晶 但是當形成雙間隙ί = 份的金屬層。 時,在閘極線圖案(包括&方法用於金屬閘極線上 氧化石夕層日寺,金屬層像是叙層㉟的純金屬層)形成以後沈積 表面被氧化的問題可能备扒、鉬、鈦、鈷、鎳或鈕暴露的 造成導線有效的有限區^生’金屬層的氧化反應可能會 而閘極線圖案的垂直外犯細小,結果使得導線的阻抗增加 第1圖為-掃描式電'也會产到損害。 知的方法製作的半導體一〜、員Μ鏡(SEM )的圖片,說明用習 第1圖内的閘極線圖案7件中的氧化矽層之沈積外形。在 氧化層、一層多晶矽層、以利用依序沈積並定義一層閘極 層氮化石夕層來形成;气 層氮化嫣層、一層鎢層以及一 (比如Siη4)與氧源氣層可以利用同時通入石夕源氣體 ν比如叱〇)形成於閘極線圖案上。在
11591pif.ptd 第10頁 1220552 五、發明說明(4) 第1圖介紹的範例中,在氧化矽居彡 後,會在具有厚度約為2, 0 0 0埃二閘綠二極線圖案上以 表面上形成一層多晶矽層,並沿著番㈤案的基底整個 接著將切割的基底用HF處理以選擇姓你^ 向刀°】基底’ 於整個多晶石夕層或是閑極線圖案:石夕層— 極線圖案的黑色區域就是氧化矽層。、/、 料層,沿著閘 外如第1圖所示,當氧化矽層形成時,鎢層可能合被氧 化而使鎢層的區域減少,另外鎢厣 曰破乳 直分布狀態會變的很差。見度會減少且間極線圖案的垂 發明内容 本發明至少一實施例是提供一插 的半導體元件之製造方法。Ϊ岸—以:切(si〇2)層 體晶片的反應室中,以在反應導 ^然後將石夕源氣體與氧源氣體加入到反應室中以::底 ΐΐ;::氧Ύ源氣體的供應可以在氧源氣體的 ,應之則進灯’或是㈣氣體與氧源氣體在同—時間供 應々氧源氣體以後或是在供應氧源氣體的同 ^供ί 源氣體與氧源氣體之前,停止氮源氣體 電材底i形成—層導電金屬層,並在基底與導 石夕層,導電材料層可以是問極線 導電材料層可以包括暴露表面的-層金屬層:屬
H591pif.ptd
第11頁 1220552 五、發明說明(5) 表面之適當例子包括W、Ni、Co、TaN、Ru-Ta、TiN、 、Ti-Al-N、Zr、HF、Ti、Ta、Mo、MoN、WN、Ta-Pt 與Ta-Ti 。 氮源氣體會在低溫下溶解且其中不含氧,在本發明的 至少一個實施例中,氮源氣體為氨(NH3 )氣體,矽源氣體的 適當例子包括SiH4(矽甲烷)、Si2H6、二氯矽甲烷(DCS)、三 氯石夕甲烷(TCS)、與六氯二矽甲烷(HCD);氧源氣體的適當 例子包括%0、N0與〇2。 氧化石夕層的"u /丨只>1 /丨j /Μ 子 0.〇1至30〇了〇〇'與:溫度約為攝氏50〇 減少製程氣體的流速來降低沈積速 可以利用使用移動電漿的電漿誘導 (pECVD)來進行。 氣相沈積法在壓力約為 至850度下進行;當用 度時,氧化矽層的沈積 化學氣相沈積法 本發 上形成雙 案、位元 氮源氣體 產生並維 到反應室 應可以在 氣體在同 供應氧源 前,停止 利用 明至少一實施例是提供一 間隙壁的方法 線圖案、内連 ,此導電材 線圖案或是 到裝有一半導體晶片的反 ,然後將矽 持一氮 中以在 氡源氣 一時間 氣體的 氮源氣 進行一 氣環境 基底上 體的供 供應。 同時, 體的供 道化學 沈積一層氧 應之前進行 另外,在供 或是在供應 應。 氣相沈積法 種在導 料層可 導電墊 應室中 源氣體 化發層 ’或是 應氣源 矽源氣 電材料 以是閘 層圖案 ,以在 與氧源 ’矽源 矽源氣 氣體以 體與氧 層的側壁 極線圖 。供應一 反應室中 氣體加入 氣體的供 體與氧源 後或是在 源氣體之 可以在氧化矽層上形
11591pif.ptd 第12頁 1220552 五、發明說明(6) 一層氮化矽層,適當的化學氣相沈積法 氣相沈積法(PECVD)、高密度電衆化^括電浆誘導化學 (HDP-CVD)、熱化學氣相沈積法、雷射積法 以及熱絲化學氣相沈積法(HF—CVD)。 子X目,尤積法、 刻直到暴露出氧化矽層為止,因為_ ^"夕層會接著被蝕 間的刪擇比之差異,有部分::::匕=:之 材料層的側壁上,結果就會在側壁上形:=遠在V電 化矽層組成的雙間隙壁。 y 氧化石夕層與氮 導電材料層可以包括暴露表面的一層金 金屬表面之適當例子包括W、Ni、Co、TaN ,層’暴路的 Μ. τ. τ· Η M rj iaN、Ru - Ta ; TiN、 T HF、Ti …、M〇、_、WN、Ta —pt 與Ta-Ti。在本發明的至少一實施例中, t 閘極線圖案,係由閘極絕緣層、多晶石夕;、5 ^ ~ 層以及閘極罩幕層依序堆疊而成的結構。 θ 嫣 氮源氣體會在低温下溶解且其中不含☆ 6乳,在本發明的 至少一個實施例中,氮源氣體為氨(NH3)氣體,矽源 適當例子包括SiH〆矽甲烷)、Si^、二氯矽甲烧(DCS)的 氯石夕甲烧(TCS)、與六氯二石夕甲烧(HCD);氣源氣體的適: 例子包括%0、N0與02。 田 矽源氣體與氧源氣體可以在反應室維持於在氮氣環产 下供應,這可以減少反應室内矽塗佈的產生,因為石夕^ ^ 體會被供應到具有氮氣環境的反應室中,因為暴露在沈& 環境中的金屬層與矽源氣體之間的反應而產生金屬石夕^ = 層會被被減少。
X^U552 五、發明說明(7) 為讓本發明之上述和其他目的、特徵、和優點能 懂,下文特舉實施例,並配合所附圖式,作詳細說明 貫施方式: 例=下將參考隨附圖示更完整的說明本發明的各實施 明用很多不同的例子來說明’但並不是僅侷限在 = 用=的是用來作為範例,讓熟習此 屏:Ϊ 解本發明的構想。在圖示中,结構 以;的二度會被放大以清楚的表示,在不同圖中的相 u知唬表不同樣韵元件。 ^ 壁上種在金屬閘極線圖案的側 明。开/成雙間隙璧的方法會參考第2圖至第6圖作詳細說 導體實施㈣一種具有氧化層的半 本發明一實施ί的’第3圖至第6圖為根據 法的結構剖面圖。 θ扪牛蜍體兀件之製造方 參照第3圖’在步驟s 1 〇中,右其 f ’然後比如依序在石夕基底1。上形;二極圖 T=;:12、:層多晶如ϊ 比 導電声)18、曰以Ϊ如弟二導電層)16、-層鎢層(比如第: =盾)18、以及—層絕緣 弟― 層)20,接著利用 =層(比如閘極罩幕 …層在間極線圖案的多晶石夕層側邊上形成氧;t 11591pif.ptd 第14頁 1220552 五、發明說明(8) --- 物層。 雖然在此是使用與描述一種具有一層多晶石夕層、一芦 氮化鎢層、一層鎢層、與一層閘極罩幕層的閘極線圖案: 但是在本發明的實施例中也可以在基底的一層導電材料層 或是一層包括具有低阻抗的純金屬層之暴露的金屬居上^ 成一層氧化層,暴露的金屬層之適當例子包括但不限於y W、Ni、Co、TaN、Ru-Ta、TiN、Ni-Ti、Ti-Al-N、zr、、 HF、Ti、Ta、Mo、MoN、WN、Ta-Pt 與Ta-Ti。另外,這此 結構層的材料與厚度以及製程步驟,像是反應室的種1 員=與 使用的氣體等,都可以依照實施例的情況加以變動·。此” 外,金屬層的厚度會根據使用的金屬與材料變動,舉例來 說,金屬層的厚度可以由100至2000埃。 在步驟S 2 0中’將包括閘極線圖案的基底丨〇放置到反 應至中’在其中進行沈積步驟,比如化學氣相沈積(C v d ) 法,適當的化學氣相沈積法包括電漿誘導化學氣相沈積法 (PE-CVD)、高密度電漿化學氣相沈積法(jjdp —CVD)、熱化 學氣相沈積法、雷射化學氣相沈積法、以及熱絲化學氣相 沈積法(HF-CVD)。本發明的實施例可以應用於透過減少製 程氣體的流速或是用移動電漿源來降低沈積速度的電漿沈 積製程。 / 在本發明的實施例中用到的反應室可以是單晶圓式的 反應室或是一批次試的反應室,進行條件會根據使用的設 備變化,且熟習此技藝者可以很容易來決定這些實驗條 件。雖然在此是提到一種在單晶圓式的反應室中之CVD製
1220552 五、發明說明(9) 程’但是也可以使用具有大容量且可以控制壓力、溫度與 進入到其内部的氣體流速之熔爐。 在步驟S30中會在反應室中創造並維持一個氮氣環 境’ f 了維持反應室内的氮氣環境,像是含有氮的氣體之 氮源氣體可以用比如一固定流速被供應到反應室内達一段 時間’此氮氣環境氣體在低溫下可以被溶解且不含氧,沒 有氧可以減少金屬層的氧化反應。在本發明的至少一實施 例中,用氨(N H3 )氣來作為氮源氣體,熟習此技藝者會知道 可以用其他適當的氮源氣體來替代;、當氮源氣體的供θ應在 石夕源軋體與氧源:氣體的供應之前,金屬氧化物可以·由金屬 層的表面上移除,可以增加製程的裕度,並減少反應室内 被矽塗佈的產生,並可以減少反應室内顆粒的產生ν。 …,=S4()中,梦源氣體與/或氧源氣體會被供應到在 氮軋%坆内的反應室中,以在閘極線圖案上形成一層 石夕層22(見第4圖),石夕源氣體的適當例子包括但不限曰 4、Si2H6、二氯矽甲烷(dichl〇r〇sUane,仳幻、三 _ Η 烷(trichlorosilan,TCS)與六氣二矽甲烷 ’、7 ^ (hexaCh1〇r〇dlsllane,HCD);氧源氣體ς 但不限於Μ,NO與〇2。因為石夕源氣體會 田:且子包括 環境的反應室内,因為暴露在沈積環境中的:if鼠氣 氣體之間反應形成的金屬矽化物可以減少。屬9與矽源 另外’在多晶矽層的再氧化期 θ 植入罩幕的光阻層的拋光製程中,S疋移除作為離子 的金屬氧化物層會被氮源氣體移;^ t金屬層的表面上 除此外,因為金屬層的 11591pif.ptd 第16頁 1220552
五、發明說明(ίο) 氧化會被本發明的實施例之方法給還原,金屬層的阻抗不 會增加且閘極線圖案的垂直輪廓可以被維持住。 如第5圖所示,在步驟50中,用一般的CVD製程形成一 層氮化矽層24於氧化矽層22上,如上所述,適當的口1)势 程包括電漿誘導CVD(PE-CVD)、高密度電漿 衣 CVD(HDP-CVD)、熱CVD、雷射CVD 與熱絲CVD(HF-CVD)。
接著’如第6圖所示,全面蝕刻氮化矽層2 4直到暴露 出氧化石夕層2 2為止’因為氮化矽與氧化矽之間的蝕刻選擇 比之差異很大’氮i化矽間隙壁2 4 a會留在閘極線圖案的側 壁上,留在閘極錬圖案之間的氧化矽層22會被比如#濕蝕刻 的姓刻製程移除,結果會在閘極線圖案的側壁上形成由氧 化石夕層22與氮化矽層24組成的雙間隙壁。 之後’會分別說明在第2圖中的步驟3 〇與4 〇,在反應 ,内部維持氮氣環境的步驟以及利用供應矽源氣體與氧源 軋體,反應室内以在閘極圖案上形成氧化矽層上的步驟。
第7 A圖至第9B圖為根據本發明一實施例,說明製程氣 體比如氮源氣體、矽源氣體與氧源氣體被供應到反應室内 的各時間點。在第7A圖至第9B圖中,χ軸表示時間而y軸表 =製程氣體,舉例來說,製程氣體A表示氮源氣體(比如NHs 、製程氣體B表示矽源氣體(比如矽甲烷氣體),而製 私氣體C表不氧源氣體(比如%氣體);實線表示製程氣體開 始i、應到反應至、製耘氣體的供應期間以及製程氣體的供 舉例來說,在第7 A圖中,T丨表示氮源氣體開始供應到
1220552 五、發明說明(11) 反應室内的時間,T2表示矽 表示氧源氣體開始供應到反 應停止時的時間,而T5表示 止時的時間。在本發明的實 沈積於閘極線圖案上,也就 應室的時間;而氧化石夕層2 2 氧源氣體的供應被停止的時 在第7Α圖與第7Β圖中, 以維持反應室内部的氮氣環 源氣體供應到反應室内時停 源氣體供應的停止會與氧源 行。在第9Α圖與第9Β途中, 氣體被供應到反應室内之前 第9Α圖中,矽源氣體可以在 反應室;在第7Β圖、第8Β圖 氣體會在同時間被供應到反 易的應用其他方式把氣體供 當矽源氣體被供應到含 極線圖案上沈積一層薄的氮 供應期間與流速比較小,沈 控制所以氮化矽層不會被作 的供應在氧源氣體供應到反 9Β圖所示,為了在氮氣環境 到反應室内,氮源氣體的供 源氣體開始供應到反應室, 應室内’ Τ4表示氮源氣體的 石夕源氣體與氧源氣體的供應 施例中,氧化矽層22會在Τ3 是當氧源氣體第一被供應到 的沈積會在Τ5時停止,也就 間。 氮源氣體會被供應到反應室 境,而氮源氣體的供應會在 止。在第8Α圖與第8Β圖冲, 氣體供應的開始在同一時間 氮源氣體供應的停止會在氧 。另外,在第7Α圖、第8Α圖 氧源氣體的供應之前被供應 與第9Β圖中,矽源氣體與氧 應室,熟習此技藝者也可以 應到反應室。 有氮氣環境的反應室,會在 化矽層,但是因為氮源氣體 積的氮化矽層之厚度可以加 為阻障層。另外,當氮源氣 應室之前停止,如第9Α圖與 下將矽源氣體與氧源氣體供 應終點與氧源氣體的供應開 Τ3 供 停 時 反 是 内 氧 氮 進 源 與 到 源 輕 閘 的 以 體 第 應 始
H591pif .Ptd 第18頁 1220552 五、發明說明(12) 之間的間隔會被縮小。 根據本發明的實施例提供的方法之條件與參數會隨著 反應室的種類與大小,以及製程氣體的壓力與種類作變 動,舉例來說,當反應室是一種單晶圓式的反應室時,溫 度範圍約為攝氏500度至850度,壓力範圍約為100至300 丁 〇 r r,氮源氣體的流速範圍約為5 0至5 0 0 s c c m,石夕源氣體 的流速範圍約為1至1 〇 s c c m,而氧源氣體的流速範圍約為 500至5, 000 seem。在本發明的另一實施例中,溫度範圍 約為攝氏500度至850度,壓力範圍約為〇.1至3丁〇〇',氮 源氣體的流速範:圍約為50至1,0 0 0 seem,矽源氣體-的流速 範圍約為1至5 0 sccm,而氧源氣體的流速範圍約為5 〇至1, 000 seem 〇 當反應室是一種批次反應室時,溫度範圍約為攝氏 50 0度至850度,壓力範圍約為〇· 1至2 Torr,氮源氣體的 流速範圍約為5 0至1,0 0 〇 s c c m,石夕源氣體的流速範圍約為 5至20 0 seem,而氧源氣體的流速範圍約為50至1,〇〇〇 seem ° 第1 0圖為五種晶圓反射指標的圖表,可以用來決定根 據本發明各實施例的方法形成的金屬氧化物之除去效果, 其中X軸表示晶圓數而y軸表示反射指標。 包括在一層鎢層上形成一層氧化鎢層的晶圓1會透過 沈積一層氮化鎢層與一層鎢層於矽基底上並進行一道抛光 製程來形成。如第1 〇圖中所示,晶圓i的反射指標接近 50% ’晶圓2與3的反射指標接近85%,這兩個晶圓的形成是
11591pif.ptd 第19頁 五、發明說明(13) 利用在基 光製程以形成氧化層氮化鎢層與鎢層,且進行,道拋 應室中處理H θ晶圓1,並在具有氮氣環境的反 k至甲處理具有鎢層 ,丄。 ...θ 有-層氮化鎢層盘一 J J底’如本發明實施例所述…、 為85%。因為日圓2^目鹤層的參考晶圓4與5之反射指標約 射指標比如8;; 02Λ3;=^^ 3的鎢層被移除。 于j ',、口响就疋乳化鎢層會由晶圓2與 於明ί 1丨1圖ί 一掃描式電子顯微鏡(SEM)的圖>5,根據本 實施例的方法製作的半導體元件中氧化石夕層之 2外形。閘極鍊圖案係透過依序沈積與定義一層-間極氧 化:® 2夕曰曰矽層、一層氮化鎢層、一層鎢層與-層氮 層,透過供應NH3氣體作為氮源氣體到反應室中約五秒 “ Ξ極Ϊ圖案上形成—層氧化矽層;接著,將Μ氣體比 二,=體供應到反應室,NH3氣體的供應會在乂〇氣體供 w彳,應室的同時停止,矽曱烷氣體(siH4)會被用來作 矽源氣體並在%〇氣體開始供應前約兩秒被供應到反應室 内,多,矽層在基底的整個表面上之厚度約為2,〇〇〇‘埃。 接著將基底沿著垂直方向裁切,並用HF處理以選擇 的讓氧化矽層的蝕刻比多晶矽層或閘極線圖案的直他' 層為快。在第11圖中沿著閘極線圖案的黑色區域^示&枓 矽層,如第1 1圖所示,當氧化矽層形成時,鎢層^會二, 化’結果鎢層的區域不會縮小;另外鎢層被氧化的部八氣 會由閘極線圖案穿過,因此鎢層的寬度不會縮小且閘二= 圖案的垂直形狀可以得到改善。 甲°線
1220552 五、發明說明(14) 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍内,當可作些許之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。
11591pif.ptd 第21頁 1220552 圖式簡單說明 ----- 圖式簡單說明 第1圖為一掃描式電子顯微鏡(SEM)的圖片,說明用 知的方法製作的半導體元件中的氧化矽層之沈積外形; 第2圖為根據本發明一實施例的一種具有氧化層的半 導體元件之製造方法之步驟流程圖; 第3圖至第6圖為根據本發明一實施例的一種具有氧化 層的半導體元件之製造方法的結構剖面圖; 第7 A圖至第9 B圖為根據本發明一實施例,說明製程氣 體被供應到反應室内的各時間點; 弟1 0圖為晶周反射指標的圖表,可以用來決定根據本 發明各實施例的方法形成的金屬氧化物之除去效果;以及 第11圖為一掃描式電子顯微鏡(SEM)的圖片,根據本 發明至少一實施例的方法製作的半導體元件中氧化石夕層之 沈積外形。 9 圖式標示說明: 10 $夕基底 12 閘極絕緣層 14 多晶碎層 16 氮化鎢層 18 鎢層 2 0 氮化石夕層 22 氧化;ε夕層 2 4 氮化石夕層 2 4a 氮化矽間隙壁

Claims (1)

  1. 申晴專利範 圍 方法包括: 種具有 供應 一氮氣環 供應 半導體元 2·如 供應該矽 该半導體 3 ·如 料層係選 墊層圖案 4 ·如 料包括具 5 ·如 係選自W,Zr,Hf, 一氮源氣 境;以及 一矽源氣 件之一半 申請專利 源氣體與 基底上。 申請專:利 自閘極線 其中之一 申請專利 有一暴露 申請專利 Ni, Co, 丁 i,Ta, 氧化石夕層之 體到一反應爹内 半導體元件的製造方法,該 ,以在該反應室内產生 /碱到該反應室内’以在該 體與一氧源义氧化石夕層。 導體基底上a \方法,進一步包括在 範圍第1項戶斤 > ,形成一導電材料層於 、+.之方法,其中該導電材 範圍第2項戶斤4 ^ ^ ^ m ^ ^ ^ _ 圖案、位元線圖案 與導電 該氧源氣體 之方法,其中該導電材 範圍第2項所述 區域之一金屬廣 甘rb斗人® _ / 1之方法,其中該金屬層 範圍第4項所也 TaN, Ru-Ta Mo, MoN, WN iN, Ni-Ti, Ti-Al-N, Ta — Pt與Ta-Ti其中之 6·如申請專利範圍第1項所述之方法,其中該氮源氣 體不包括氧。 7 ·如申請專利範圍第β項所述之方法,其中該氮源氣 體為Ν Η3氣體。 、8 ·如申請專利範圍第7項所述之方法,其中ΝΗ3氣體之 流速約為50至1,〇〇〇3(:(:111,靜氟體之温度約為攝氏5〇〇至
    11591pif.ptd 1220552
    六、申請專利範圍 度,該矽源氣體之流速為1至20 0seem,以及該氧源氣體之 流速為50-1,〇〇〇 seem下進行。 3 6 ·如申請專利範圍第2 0項所述之方法,其中該氧化 矽層的沈積係用熱化學氣相沈積法進行。 3 7 ·如申請專利範圍第2 〇項所述之方法,其中沈積該 氧化層的步驟係以移動電漿的電衆誘導化學氣相沈積法進 行。 3 8 ·如申請專利範圍第2 〇項所述之方法,其中在形成 該氧化矽層之前會在該係基底上形成一氮化矽層。 3 9 ·如申請專-利範圍第1項所述之方法,其中該〜氮源氣 體在一低溫下是可溶的。 4 0 ·如申請專利範圍第1項所述之方法,進一步包括·· 將該半導體基底放置入該反應室内。 41 ·如申請專利範圍第2 〇項所述之方法,進一步包 括: 形成該些閘極圖案於該半導體基底上。 4 2 ·如申請專利範圍第4 1項所述之方法,進一步包 括: 將具有該些閘極圖案之該半導體基底放置到該反應室 内。 43· —種在一基底上形成一氧化石夕層的方法,包括: 在一反應室中維持一氮氣環境;以及 供應一矽源氣體與一氧源氣體以形成一氧化矽層於該 基底上。
    第27頁 1220552 六、申請專利範圍 4 4.如申請專利範圍第43項所述之方法,其中維持該 氮氣環境的步驟包括: 供應一氮源氣體到該反應室一段時間。 4 5 ,如申請專利範圍第4 4項所述之方法,其中該氮源 氣體不含氧。 4 6.如申請專利範圍第4 5項所述之方法,其中該氮源 氣體為NH3。 4 7.如申請專利範圍第4 3項所述之方法,其中該矽源 氣體係選自SiH4、Si2H6、二氯矽甲烷(DCS)、三氯矽曱烷 (TCS)與六氯二矽-甲烷(HCD)其中之一。 - 4 8.如申請專利範圍第43項所述之方法,其中該氧源 氣體係選自N20、N0與02其中之一。 4 9.如申請專利範圍第43項所述之方法,其中該矽源 氣體的供應是在供應該氧源氣體之前。 5 0.如申請專利範圍第43項所述之方法,其中該矽源 氣體與該氧化氣體係在同一時間供應。 5 1.如申請專利範圍第44項所述之方法,其中該氮源 氣體供應的停止會在該氧源氣體供應的開始以後進行。 5 2.如申請專利範圍第44項所述之方法,其中該氮源 氣體供應的停止會與該氧源氣體的供應在同一時間進行。 5 3.如申請專利範圍第4 4項所述之方法,其中該氮源 氣體供應的停止是在該矽源氣體與該氧源氣體的供應之前 進行。 5 4.如申請專利範圍第43項所述之方法,進一步包
    11591pif.ptd 第28頁 1220552 六、申請專利範圍 括: 在供應該矽源氣體與該氧源氟體之前形成一導電材料 層於該半導體基底上。 55. 如申請專利範圍第54項所述之方法’其中該導電 材料層係選自閘極線圖案、位元線圖案、内連線圖案與導 電墊層圖案其中之一。 56. 如申請專利範圍第55項所述之方法,其中該導電 材料層包括具有一暴露區域之一金屬層。 57. 如申請專利·範圍第56項所述之方法,其中該金屬 層係選自W、Ni、:C〇、TaN、Ru Ta、TiN 'NUi、· Ti-A 卜N、Zr·、HF、Ti、Ta、M。、M〇N、、Ta-Pt 與Ta-Ti 其中之一。 58. —種在一導電材料層上形成雙間隙壁的方法,包 括: 在一反應室内維持一氮氣環境; 、 利用供應一氮源氣體與一氧源氟體在该導電材料層上 形成一氧化矽層; 形成一氮化矽層於該氧化矽層上;以及 姓刻忒氮化;5夕層與該氧化石夕層以形成雙間隙壁於該導 電材料層上。 5 9 ·如申請專利範圍第5 8項所述之方法,其中維持該 氮氣環境的步驟包括:. 供應該氮源氣體到該反應室一段時間。 6 0 ·如申請專利範圍第5 8項所述之方法,其中形成該
    1220552 六、申請專利範圍 其中之一。 H·! 11591pif.ptd 第31頁
TW092116073A 2002-07-09 2003-06-13 A method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers ... TWI220552B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039834A KR100486248B1 (ko) 2002-07-09 2002-07-09 실리콘옥사이드층을 포함하는 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
TW200401397A TW200401397A (en) 2004-01-16
TWI220552B true TWI220552B (en) 2004-08-21

Family

ID=30439295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092116073A TWI220552B (en) 2002-07-09 2003-06-13 A method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers ...

Country Status (5)

Country Link
US (2) US7005367B2 (zh)
JP (1) JP4493295B2 (zh)
KR (1) KR100486248B1 (zh)
CN (1) CN1327496C (zh)
TW (1) TWI220552B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040171A1 (en) * 2001-08-22 2003-02-27 Weimer Ronald A. Method of composite gate formation
KR100486248B1 (ko) * 2002-07-09 2005-05-03 삼성전자주식회사 실리콘옥사이드층을 포함하는 반도체소자의 제조방법
US7030431B2 (en) * 2004-03-19 2006-04-18 Nanya Technology Corp. Metal gate with composite film stack
KR100586006B1 (ko) 2004-06-15 2006-06-01 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 형성 방법 및 이를수행하기 위한 장치
KR100784406B1 (ko) * 2005-09-21 2007-12-11 주식회사 유진테크 싱글챔버식 씨브이디장치를 이용한 열산화막 제조방법 및그 제조장치
JP2007194468A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置およびその製造方法
KR101311363B1 (ko) * 2007-02-09 2013-09-25 주식회사 원익아이피에스 반도체 소자간 갭-필 방법
KR101508920B1 (ko) * 2008-05-07 2015-04-06 삼성전자주식회사 반도체 소자의 패턴 형성 방법 및 이를 이용한 트랜지스터형성 방법
CN102376560A (zh) * 2010-08-12 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
KR102454894B1 (ko) * 2015-11-06 2022-10-14 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
CN109585267B (zh) * 2017-09-29 2023-12-01 住友电气工业株式会社 氮化硅膜的形成方法
JP6946989B2 (ja) 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
CN110391233B (zh) * 2018-04-17 2022-10-14 联华电子股份有限公司 半导体元件及其制作方法
US11456177B2 (en) * 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device
CN117334632A (zh) * 2022-06-24 2024-01-02 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624736B2 (ja) * 1988-01-14 1997-06-25 株式会社東芝 半導体装置の製造方法
JPH0748562B2 (ja) * 1988-06-03 1995-05-24 シャープ株式会社 半導体装置の製造方法
US5190792A (en) * 1989-09-27 1993-03-02 International Business Machines Corporation High-throughput, low-temperature process for depositing oxides
JPH03147328A (ja) * 1989-11-01 1991-06-24 Toshiba Corp 半導体装置の製造方法
JPH04349629A (ja) * 1991-05-28 1992-12-04 Hitachi Ltd 半導体装置及びその製造方法
JPH05109760A (ja) * 1991-10-18 1993-04-30 Seiko Epson Corp 半導体装置
JPH0726383A (ja) * 1993-07-07 1995-01-27 Toshiro Maruyama 酸化珪素膜の化学気相成長法
JPH10125669A (ja) * 1996-10-22 1998-05-15 Hitachi Electron Eng Co Ltd プラズマcvd装置及び酸化膜の成膜方法
US6077791A (en) * 1996-12-16 2000-06-20 Motorola Inc. Method of forming passivation layers using deuterium containing reaction gases
JPH1154504A (ja) * 1997-08-04 1999-02-26 Sony Corp 積層絶縁体膜の形成方法およびこれを用いた半導体装置
US6077749A (en) * 1998-03-03 2000-06-20 Advanced Micro Devices, Inc. Method of making dual channel gate oxide thickness for MOSFET transistor design
JP2000036479A (ja) * 1998-07-17 2000-02-02 Hitachi Ltd 半導体装置製造方法
JP3667535B2 (ja) * 1998-09-17 2005-07-06 東京エレクトロン株式会社 成膜方法
JP2000114522A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2000156497A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 半導体装置の製造方法
KR20000040109A (ko) * 1998-12-17 2000-07-05 김영환 반도체 소자의 제조방법
US6100163A (en) * 1999-01-07 2000-08-08 Taiwan Semiconductor Manufacturing Company Gap filling of shallow trench isolation by ozone-tetraethoxysilane
JP2000252259A (ja) * 1999-02-25 2000-09-14 Sony Corp ドライエッチング方法及び半導体装置の製造方法
US6218314B1 (en) * 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
JP2000294562A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 半導体装置及びその製造方法
JP2000353804A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4955848B2 (ja) * 2000-02-28 2012-06-20 エルジー ディスプレイ カンパニー リミテッド 電子素子用基板製造方法
JP4382265B2 (ja) * 2000-07-12 2009-12-09 日本電気株式会社 酸化シリコン膜の形成方法及びその形成装置
US20020127763A1 (en) * 2000-12-28 2002-09-12 Mohamed Arafa Sidewall spacers and methods of making same
US20030040171A1 (en) * 2001-08-22 2003-02-27 Weimer Ronald A. Method of composite gate formation
KR100486248B1 (ko) * 2002-07-09 2005-05-03 삼성전자주식회사 실리콘옥사이드층을 포함하는 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR100486248B1 (ko) 2005-05-03
CN1327496C (zh) 2007-07-18
JP4493295B2 (ja) 2010-06-30
CN1471144A (zh) 2004-01-28
TW200401397A (en) 2004-01-16
US20060057807A1 (en) 2006-03-16
US7005367B2 (en) 2006-02-28
KR20040005330A (ko) 2004-01-16
US7465617B2 (en) 2008-12-16
US20040014330A1 (en) 2004-01-22
JP2004080011A (ja) 2004-03-11

Similar Documents

Publication Publication Date Title
TWI220552B (en) A method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers ...
KR100390831B1 (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
TWI297947B (en) Semiconductor memory device with dielectric structure and method for fabricating the same
JP2020537351A (ja) 3D nandを拡張可能にするための多層積層体
US20110256727A1 (en) Method of forming semiconductor patterns
TW202146687A (zh) 積體電路製造中使用的氮氧化鈦沉積的製程
KR20020046431A (ko) 탄탈륨옥사이드 유전막 형성 방법
JP2012134511A (ja) ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法
TW201702417A (zh) 經由原子層沉積(ald)循環之選擇性沉積金屬矽化物的方法
JP2021531659A (ja) 3dnandエッチング
JP2008193078A (ja) 半導体素子の配線構造及びこれの形成方法
TWI881216B (zh) 提升dram字元線間之間隙填充性能
JP3746478B2 (ja) 半導体装置の製造方法
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100390938B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2005150228A (ja) 半導体装置の製造方法
US20040126983A1 (en) Method for forming capacitor in semiconductor device
JP2003100909A (ja) キャパシタ及びそれを有する半導体素子の製造方法
TWI271821B (en) Method for fabricating capacitor of semiconductor device
JP2006179860A (ja) 半導体装置のキャパシタ及びその製造方法
JP2007081265A (ja) 半導体装置及びその製造方法
JP2021520638A (ja) 3次元構造の共形ドーピングのための方法
TWI295492B (en) Method for fabricating a trench capacitor, method for fabricating a memory cell, trench capacitor and memory cell
KR100588888B1 (ko) 절연막으로서 산화 탄탈막을 갖는 커패시터의 제조방법
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees