TW595293B - Electrolyzing plating circuit board and devices for the same - Google Patents

Electrolyzing plating circuit board and devices for the same Download PDF

Info

Publication number
TW595293B
TW595293B TW089126000A TW89126000A TW595293B TW 595293 B TW595293 B TW 595293B TW 089126000 A TW089126000 A TW 089126000A TW 89126000 A TW89126000 A TW 89126000A TW 595293 B TW595293 B TW 595293B
Authority
TW
Taiwan
Prior art keywords
plating
wiring substrate
electrolytic plating
electrode
iron ions
Prior art date
Application number
TW089126000A
Other languages
English (en)
Inventor
Toshiki Inoue
Kyoko Kumagai
Original Assignee
Toyota Ind Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Ind Corp filed Critical Toyota Ind Corp
Application granted granted Critical
Publication of TW595293B publication Critical patent/TW595293B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • C25D21/14Controlled addition of electrolyte components
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S204/00Chemistry: electrical and wave energy
    • Y10S204/09Wave forms

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

595293 A7 —__ B7 五、發明説明(ί ) 1明所屬之技術領域 本發明係關於以金屬電鍍來埋設形成於配線基板之介層 洞之配線基板的電解電鍍方法及其電解電鍍裝置。 置知技術 於行動電話機、攝影機、筆記型電腦等之電子機器中,要 求高密度之元件封裝。作爲實現高密度封裝者,則提案依次 形成配線層及絕緣層的積木型(Bulid-up)基板或熱壓著形成 介層之配線基板之全層介層型之印刷基板等。 習知之積木型基板係於絕緣層形成微小孔洞(介層洞via hole),並以於其介層洞內側面及底面施行金屬電鍍來電氣 連接絕緣層之上下配電層。 然而,於該方法中,於介層洞上進一步形成介層洞則難以 確實地電氣通連接,而不能配置重複有介層洞之紋間表面於 介層洞上。由於如此之圖案設計上的限制,而不能進行完全 使用自動配置配線工具的圖案設計,而必須以人力來進行其 中一部份,因此,而有所謂印刷基板之設計時間延長的問 題。 發明所欲解決的課題 爲了解決該問題,目前有提案以電解電鍍介層洞之埋設技 術。例如,於特開平1 1 -8469號公報係揭示於形成非電解金 屬薄膜厚,以PR電解來進行金屬電鍍之介層洞埋設技術。 然而,於以記載以上述公報之PR電解來電鍍的方法中,由 於爲了埋設介層洞係必須進行長時間(例如,2小時以上)電 鍍,印刷基板之製造成本變高,難以量產階段地使用。又,雖 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再頁) 裝' 、11 經濟部智慧財產局員工消費合作社印製 595293 A7 B7 五、發明説明(2 ) 然爲了縮短電鍍時間而昃高電流、密度,但是在電鍍中產生空 隙,產生了所謂電鑛表面粗糙的不合適。 又,爲了解決在使用可溶性陽極之情況下所產生的問題, 目前提案有例如在特願平8-507 1 06號公報中,使用添加不 溶性陽極及氧化還原系化合物之電鍍溶液的金屬電鍍方 法。 上述之發明係以使用直流電源之電解電鍍爲前提,並無提 出爲了於短時間埋設配線基板之介層洞的電鍍方法。 本發明之課題係爲於短時間埋設|5線基板之介層洞。 解決課題之手段 如申請專利範圍第1項之發明,以配線基板爲一電極,而 不溶解電極爲另外一電極,使用包含鐵離子0.1公克/公升 以上之金屬電鍍溶液,進行流通正負電流之電解電鍍,以金 屬電鍍埋設形成於配線基板之介層洞。 根據本發明,以使用包含鐵離子0.1公克/公升以上之金屬 電鍍溶液,並進行流通正負電荷之電解電鍍,可於較習知爲 短的時間來埋設介層洞,同時可形成具有平滑表面特性之金 屬膜。因而由於可在短時間形成電通連絕緣層之上下配線 層的介層,可大幅地降低多層配線基板之製造成本。 經濟部智慧財產局員工消費合作社印製 作爲電解電鍍之方法者,例如可使用流通正負脈衝電流之 脈衝逆向電解方法。 又,亦可以如與形成配線基板之電鍍的面平行地流動電解 溶液來攪拌。此時,亦可針對介層洞之直徑、深度來控制電 解溶液之流量。 -4- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 595293 A7 B7 ___ 五、發明説明(3 ) 於如此之構成,可適當地控制配線基板表面之金屬電鍍之 析出速度,及介層洞內部之金屬電鍍之析出速度。因此,可 於內部不會生成空隙等地埋設直徑小同時深的介層洞。 [實例] 以下,參照圖式同時說明本發明之實施範例。最初開始, 參照說明關於多層配線基板之製造步驟之第1圖。 形成蝕刻積層於玻璃環氧樹脂等之模芯樹脂1 2的銅箔 (導體層)11之配線圖案(配線層)11’(第1圖,(1)、(2)之步 驟)。其次,於該圖案上形成絕緣層13 (第1圖、(3)之步驟)。 於該絕緣層13上以雷射等形成孔洞,而形成介層洞14(第1 圖,(4)之步驟)。其次,埋設以電解電鍍形成銅電鍍層1 5之 介層洞(第1圖,(5)之步驟)。‘於第1圖之(5)步驟的電鍍步 驟中,係於絕緣層13及介層洞14底面之配線圖案Π’上以 化學電鍍等形成薄的導體層之後,形成以脈衝逆向電解電鍍 埋設介層洞1 4之銅電鑛層1 5。之後,形成蝕刻銅電鍍層1 5 之配線圖案15’(第1圖,(6)之步驟)。因此,可電通導絕緣層 1 3上下之配線圖案1 Γ、1 5 ’。 還有,關於以脈衝道向電解電鍍來埋設介層洞之技術,係 記載於例如表面技術協會「第1〇〇回演講要旨集(1 999年10 月6〜7日召開」。 其次,參照第3圖來說明本實施之範例中的印刷基板之電 解電鍍方法。 電鍍槽2 1係由不溶解陽極22及印刷基板作爲陰極23、 以及用來流通於電極間之正負脈衝電流的電源24、以及包 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇><297公釐) I---------^ — (請先閲讀背面之注意事項再填頁) 訂 線 經濟部智慧財產局員工消費合作社印製 595293 A7 B7 五、發明説明(斗) 含鐵離子的銅電鍍溶液所構成。作爲不溶解陽極者,爲了使 電極的表面積變大,係使用多孔性電極,例如膨脹(expand)金 屬等。 其他方面,於電鍍槽21中設置供給銅離子的銅溶解槽25, 銅溶解槽25之溶液與電鍍槽2 1之電鍍溶液係以循環泵26 來循環著。 於本實施範例中,由於添加鐵離子「Fe2+」於電鍍溶液中, 於不溶解之陽極22的附近係如第2圖所示,由「Fe2+」生 成「Fe3 + + e」。 於銅溶解槽25中,係由於已被置入內部之銅材料,與以不 溶解陽極22所生成、轉移至銅溶解槽25之「Fe3+」之溶 解反應,生成「Cu2+」及「Fe2+」。 於陰極23中,係由從銅溶解層25轉移之「Cu2+」來析出 銅,並於印刷基板上形成銅電鍍層。在同時,由以不溶解陽 極22所生成之「Fe3 + + e」生成「Fe2+」。 即,從包含於以於不溶解陽極22中之電解反應的電鍍溶 液之鐵離子「Fe2+」生成「Fe3+」,由於在銅溶解槽中以「Fe3+」 與銅材料生成「Cu2+」及「Fe2+」,則變成要經常地由銅電 解槽補充銅離子^ Cn2+」及添加於電鍍溶液、以不溶解陽 極22之反應所消耗的鐵離子「Fe2+」。 第3圖係以模式表示本實施範例之電鍍槽2 1之電鍍溶液 流動圖。 於電鍍槽21之中央配置陰極(印刷基板)23,並以與該印刷 基板對向配置著網狀的2個不溶解陽極22。然後,以循環 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------裝-- (請先閲讀背面之注意事項再填頁) 訂 經濟部智慧財產局員工消費合作社印製 595293 A7 B7 五、發明説明u ) 電鍍溶液之循環泵26,以第3圖之右方向、也就是平行於 形成印刷基板23之電鍍層的面,以既定之流量流動來循 環。以平行於形成印刷基板23之電鍍層的面來使如此之 電鍍溶液流動,可完全地埋設介層洞,同時可形成適當膜厚 的電鍍層。其認爲以例如與印刷基板23之表面平行地使 電鑛溶液流動,可控制存在於印刷基板23表面的「Fe3+」 量,並可調整在印刷基板23表面的銅析出速度及介層洞內 部的銅析出速度。 其次,於本實施範例之電鍍方法中,說明關於埋設形成於 絕緣層之深50 // m的介層洞時之電鍍條件及電鍍層之評估 結果。 於本實施範例中所使用之電鍍溶液的基本組成係如以下 所述。 硫酸銅· 5水合物:2 3 5.7公克/公斤 硫酸:60公克/公斤 有機添加劑(界面活性劑,例如亞脫技術公司製因帕斯雷 佛洛(音譯):15毫升/公升 有機物添加劑(光澤劑,例如亞脫技術公司製因帕斯部來 銅那(音譯):40毫升/公升 氯離子:40毫克/公升 鐵離子:15公克/公升(或0.1公克/公升) 於本實施範例中,係進行於電極流通正負脈衝電流之脈衝 逆向電解電鍍。流通於兩電極間之電流係如第4圖所示之 正電流期間T1爲40毫秒、負電流期間T2爲2毫秒之正 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I---------裝-- (請先閱讀背面之注意事項再頁) 訂 線· 經濟部智慧財產局員工消費合作社印製 595293 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(έ ) 脈衝電流。又,陰極之平均電流密度係設定爲3安培/平方 公吋。 第5圖係表示施行脈衝逆向電解電鍍之印刷基板樣本1〜3 的電鍍條件,也就是包含於電鍍溶液之鐵離子量,及平均電 流密度,及電鍍時間圖。 樣本1係於不包含鐵離子之電鍍溶液中,以平均電流密度 3安培/平方公吋,進行3 3.3分鐘之電解電鍍者。 樣本2係於包含1 5公克/公升鐵離子之電鍍溶液中,以平 均電流密度3安培/平方公吋,進行33.3分鐘之電解電鍍 者。 樣本3係於包含0.1公克/公升鐵離子之電鍍溶液中,以平 均電流密度3安培/平方公吋,進行33.3分鐘之電解電鍍 者。 第6圖係表示以觸針式粗糙度計來測定各個樣本.1〜3之 電鍍表面粗糙度時之測定結果圖。 於第6圖中,相對於在不包含鐵離子之電鑛溶液中進行脈 衝逆向電解電鍍33.3分鐘樣本1之電鍍表面粗糙度平均値 爲3.496 // m,在包含0.1公克/公升鐵離子之電鍍溶液中進 行脈衝逆向電解電鍍3 3 · 3分鐘的樣本3之電鍍表面粗糙度 平均値爲2.830// m,可確認在包含鐵離子之電鍍溶液中進 行電鍍的樣本3方面得到平滑之電鍍面。 再者,在包含15公克/公升鐵離子之電鍍溶液中進行脈衝 逆向電解電鍍33.3分鐘的樣本2之電鍍表面粗糙度平均値 爲1.82 1 // m,得到此在包含0.1公克/公升鐵離子之電鍍溶 (請先閲讀背面之注意事項再填頁) -裝· 訂 線· 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 595293 A7 B7 五、發明説明(7 ) 液中電鑛之情況更爲平滑之電鍍面。 第7(A)圖係表示以使用包含15公克/公升鐵離子之電鍍 溶液之上述條件來進行脈衝逆向電解電鍍時之介層剖面攝 影圖,第7(B)圖係表示使用包含〇·ι公克/公升鐵離子之電 鍍溶液來進行脈衝逆向電解電鍍時之剖面攝影圖。又,第8 圖係表示在不包含鐵離子之電鍍溶液中進行脈衝逆向電解 電鍍時之介層剖面攝影圖。還有,介層洞係深層狀之形狀、 孔洞之開口部分直徑爲4 Ο ν m、底部直徑爲2 5 // m、深度 爲 5 Ο β m 〇 於使用包含15公克/公升鐵離子之電鍍溶液來進行脈衝 道向電解電鍍33.3分鐘的情況下,如第7(A)圖所示,知道介 層洞可完全地被埋設起來,且鍍銅表面亦變得平滑。由於介 層之中央部分的凹陷比介層深度(50 μ m)小,所以無實用上 的問題。 於使用包含〇 · 1公克/公斤鐵離子之電鍍溶液來進行脈衝 逆向電解電鍍33.3分鐘皂情況下,如第7(B)圖所示,介層洞 可完全地被埋設起來。鍍銅表面雖變得較第7(A)圖稍微粗 糙,但爲無實用上的問題之範圍。 第8圖係表示以與使用爲了比較之不包含鐵離子之電鍍 溶液之與上述相同條件來進行脈衝逆向電解電鍍之情況的 剖面攝影圖。該情況下,雖然介層洞被埋設起來,鍍銅之表 面變得比在第7(B)圖之於包含0.14公克/公升鐵離子之電 鑛溶液中進行電鍍皂情況較爲粗糙。於電鍍表面粗糙且進 行形成阻劑之圖案蝕刻時、阻劑下方之圖案被削減,由於圖 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I---------裝-- (請先閲讀背面之注意事項再頁} -訂 線- 經濟部智慧財產局員工消費合作社印製 595293 經濟部智慧財產局員工消費合作社印製 A7 _B7 _______五、發明説明($ ) 案寬度已變得不一致,可確認第7(A)、(B)圖之使用包含鐵 離子之電鍍溶液方面,得到較高品質之配線圖案。 由第6圖之電鍍面之表面粗糙度的比較結果,與第7(A)、 (B)圖及第8圖之介層剖面攝影,可確認以添加0.1公克/公 斤以上之鐵離子於電鍍溶液中來進行脈衝逆向電解電鍍,在 較習知爲短的時間(3 3.3分鐘)中可埋設介層,同時可形成平 滑的電鍍表面。又,由以相同條件之於不包含鐵離子之電鐵 溶液中電鍍情況下的結果來判斷,可確認以添加鐵離子之電 鍍面變成平滑的效果大。 根據上述之實施範例,以進行添加鐵離子於銅電鍍溶液中 的脈衝逆向電解電鍍,可於短時間中埋設介層洞,同時可使 該表面大致上變得平滑。 再者,以電鍍溶液與形成陰極23之印刷基板之電鍍層的 面(形成介層洞的面)平面來流動,更可改善電鍍層特性。又, 以控制電鍍溶液之流量於適當値,亦可使陰極23表面及介 層洞內部之銅的析出速度變成所希望的値。 於上述之實施範例中,雖然添加「Fe2+」於銅電鍍溶液中, 但並不限制於此,亦可使用其他氧化還原化合物。歸根究底 如果將電鍍溶液以平行流動於欲形成印刷基板之電鍍層的 面的話爲佳。本發明並不限於多層印刷基板,亦可適用於搭 載半導體元件之多層基板等。 [發明之效果] 根據本發明,可於短時間中埋設介層洞,同時可形成具有 平滑表面特性之金屬膜。由於可於短時間形成如此電通連 -10- (請先閲讀背面之注意事項再頁) .裝·
、1T
A -線 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ29?公釐) 595293 A7 B7五、發明説明(1 ) 絕緣層之上下配線層的介層,可中幅地降低多層配線基板之 製造成本。 [圖式之簡單說明] [第1圖]爲多層配線基板之製造步驟說明圖。 [第2圖]爲實施範例之電解電鍍方法之說明圖。 [第3圖]爲表示電鍍溶液之流動圖。 [第4圖]爲表示電鍍電流之電流波形圖。 [第5圖]爲表示樣本之電鍍條件圖。 [第6圖]爲表示樣本之表面粗糙度之測定結果圖。 [第7圖] 第7(A)、(B)圖爲表示實施範例之介層剖面圖。 [第8圖]爲表示於不包含鐵離子之電鍍溶液中電鍍情況之 介層剖面圖。 符號說明 21.. .電鍍槽 22.. .不溶解陽極 23·.·陰極(印刷基板) 24.. .電源 25.. .銅溶解槽 26.. .循環泵 (請先閱讀背面之注意事項再填頁) -裝- 、v$ 線_ 經濟部智慧財產局員工消費合作社印製 -11- 本紙張又度適用中國國家標準(CNS ) M規格(210x297公董)

Claims (1)

  1. 595293 六、申請專利範圍 第89 1 26000號「配線基板之電解電鍍方法及配線基板之 電解電鍍裝置」專利案 (9 3年2月20日修正) 六、申請專利範圍: 1 . 一種配線基板之電解電鍍方法,其特徵爲以配線基板 爲一電極,以不溶解電極爲另一電極,使用包含0.1 公克/公升以上鐵離子之金屬電鍍溶液,攪拌金屬電 鍍溶液使前述金屬電鍍溶液以平行於配線基板之形 成電鍍層的面上流動,進行一邊切換正負方向一邊 流通電流之電解電鍍,並以金屬電鍍層埋設於配線基 板上所形成之介層洞。 2 .如申請專利範圍第1項之配線基板之電解電鍍方法, 其中以多孔性之電極構成前述不溶解電極,並進行使 用中含0 . 1公克/公升以上鐵離子之銅電鍍溶液之脈 衝逆向電解電鍍。 3 . —種配線基板之電解電鍍裝置,其特徵爲具備成爲配 線基板之相對電極的不溶解電極,包含0 . 1公克/公 升以上鐵離子之金屬電鍍溶液,用於進行前述配線 基板與不溶解電極之間流通之正負電流之電解電鍍 的電源,及用以攪拌金屬電鑛溶液使前述金屬電鍍 溶液以平行於配線基板之形成電鍍層的面上流動的 攪拌裝置。 4 .如申請專利範圍第3項之配線基板之電解電鍍裝置, 其中前述不溶解電極係由多孔性電極所形成,及前述 -1 - 595293 六、申請專利範圍 電源係流通正負之脈衝電流於前述配線基板與不溶解 電極之間者。 -2-
TW089126000A 2000-03-22 2000-12-06 Electrolyzing plating circuit board and devices for the same TW595293B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000079709A JP2001267726A (ja) 2000-03-22 2000-03-22 配線基板の電解メッキ方法及び配線基板の電解メッキ装置

Publications (1)

Publication Number Publication Date
TW595293B true TW595293B (en) 2004-06-21

Family

ID=18596916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089126000A TW595293B (en) 2000-03-22 2000-12-06 Electrolyzing plating circuit board and devices for the same

Country Status (5)

Country Link
US (2) US6783654B2 (zh)
JP (1) JP2001267726A (zh)
KR (1) KR100386146B1 (zh)
DE (1) DE10113767A1 (zh)
TW (1) TW595293B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110512243A (zh) * 2019-08-14 2019-11-29 广德三生科技有限公司 一种高频线路反向电镀工艺
CN111593376A (zh) * 2020-06-15 2020-08-28 深圳市缤纷珠宝开发有限公司 电沉积光亮铜的方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
DE10259362A1 (de) * 2002-12-18 2004-07-08 Siemens Ag Verfahren zum Abscheiden einer Legierung auf ein Substrat
DE10325101A1 (de) * 2003-06-03 2004-12-30 Atotech Deutschland Gmbh Verfahren zum Auffüllen von µ-Blind-Vias (µ-BVs)
DE102004045451B4 (de) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
US7296398B2 (en) * 2004-10-29 2007-11-20 General Electric Company Counter-rotating turbine engine and method of assembling same
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
SE0403047D0 (sv) * 2004-12-14 2004-12-14 Polymer Kompositer I Goeteborg Pulse-plating method and apparatus
US7494920B2 (en) * 2005-10-14 2009-02-24 Honeywell International Inc. Method of fabricating a vertically mountable IC package
JP2007169700A (ja) * 2005-12-21 2007-07-05 Victor Co Of Japan Ltd 不溶性陽極を用いる電解銅めっき方法
KR100728754B1 (ko) * 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
JP4899816B2 (ja) * 2006-11-16 2012-03-21 住友金属鉱山株式会社 銅被覆ポリイミド基板とその製造方法
WO2008112068A1 (en) * 2007-02-20 2008-09-18 Dynamic Details, Inc. Multilayer printed wiring boards with copper filled through-holes
KR100843367B1 (ko) * 2007-03-06 2008-07-03 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20100132371A1 (en) * 2008-11-28 2010-06-03 Pratt & Whitney Canada Corp. Mid turbine frame system for gas turbine engine
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
EP2392694A1 (en) * 2010-06-02 2011-12-07 ATOTECH Deutschland GmbH Method for etching of copper and copper alloys
EP2518187A1 (en) * 2011-04-26 2012-10-31 Atotech Deutschland GmbH Aqueous acidic bath for electrolytic deposition of copper
CN103388172B (zh) * 2013-07-22 2016-06-22 苏州昕皓新材料科技有限公司 一种快速判断电镀添加剂性能的方法
US11716819B2 (en) * 2018-06-21 2023-08-01 Averatek Corporation Asymmetrical electrolytic plating for a conductive pattern
EP4018790A1 (en) * 2019-08-19 2022-06-29 Atotech Deutschland GmbH & Co. KG Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
CN114303447A (zh) * 2019-08-19 2022-04-08 德国艾托特克有限两合公司 制备含以铜填充的微通孔的高密度互连印刷电路板的方法
CN112738989A (zh) * 2019-10-14 2021-04-30 嘉联益科技(苏州)有限公司 软性电路板及其微型通孔的加工方法
CN113930819B (zh) * 2021-11-11 2022-07-22 江苏华旺新材料有限公司 一种表面镀铜的铝管及其生产工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2460348A1 (fr) * 1979-06-29 1981-01-23 Onera (Off Nat Aerospatiale) Procede et dispositif pour revetir des elements de petite dimension d'un depot metallique
DE4344387C2 (de) * 1993-12-24 1996-09-05 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupfer und Anordnung zur Durchführung des Verfahrens
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
US5683564A (en) * 1996-10-15 1997-11-04 Reynolds Tech Fabricators Inc. Plating cell and plating method with fluid wiper
DE19653681C2 (de) * 1996-12-13 2000-04-06 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften und Anwendung des Verfahrens
JPH118469A (ja) 1997-06-16 1999-01-12 Hideo Honma ビアフィリング方法
AU5142499A (en) * 1998-07-27 2000-02-21 Noram Engineering And Constructors Ltd. Method and apparatus for recovering a reaction product produced at a surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110512243A (zh) * 2019-08-14 2019-11-29 广德三生科技有限公司 一种高频线路反向电镀工艺
CN111593376A (zh) * 2020-06-15 2020-08-28 深圳市缤纷珠宝开发有限公司 电沉积光亮铜的方法

Also Published As

Publication number Publication date
KR20010092658A (ko) 2001-10-26
US6783654B2 (en) 2004-08-31
DE10113767A1 (de) 2001-10-11
KR100386146B1 (ko) 2003-06-02
US20050121314A1 (en) 2005-06-09
JP2001267726A (ja) 2001-09-28
US20010023830A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
TW595293B (en) Electrolyzing plating circuit board and devices for the same
US6309528B1 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
AU765242B2 (en) Electrodeposition of metals in small recesses using modulated electric fields
TWI239226B (en) Core substrate and multi-layered circuit substrate using the same
US6652727B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US12063751B2 (en) Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
KR20120095942A (ko) 금속 증착
KR20120095944A (ko) 금속 증착
JP2023501301A (ja) プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法
JP4132273B2 (ja) 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法
JP4457843B2 (ja) 回路基板の製造方法
CN105839151B (zh) 一种用于铜互连的hdi板电镀铜浴的均镀剂及电镀铜浴
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JP2007173683A (ja) プリント配線板の製造方法及びプリント配線板並びにめっき・エッチング・研磨処理装置
KR20080070433A (ko) 전해 에칭 장치
JPH118469A (ja) ビアフィリング方法
JP2013105980A (ja) 多層配線基板の製造方法および多層配線基板
TW200305661A (en) Electroplating method
Gugliotti et al. The Effects of Board Design on Electroplated Copper Filled Thermal Vias for Heat Management
JPS60133788A (ja) プリント基板のメツキ方法
JP2004128053A (ja) 多層プリント配線板の製造方法
JPH04287395A (ja) 多層プリント基板の電解メッキ方法
CN113873786A (zh) 一种电路板的加工方法及电路板
JP2013089779A (ja) 配線板の製造方法
JP2004281483A (ja) 配線回路基板およびその製造方法ならびに配線回路基板と電子部品との接続構造

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees