TW594850B - Chemical amplification type photoresist composition, method for producing a semiconductor device using the composition, and semiconductor substrate - Google Patents

Chemical amplification type photoresist composition, method for producing a semiconductor device using the composition, and semiconductor substrate Download PDF

Info

Publication number
TW594850B
TW594850B TW091135127A TW91135127A TW594850B TW 594850 B TW594850 B TW 594850B TW 091135127 A TW091135127 A TW 091135127A TW 91135127 A TW91135127 A TW 91135127A TW 594850 B TW594850 B TW 594850B
Authority
TW
Taiwan
Prior art keywords
film
substrate
photoresist
semiconductor device
weight
Prior art date
Application number
TW091135127A
Other languages
English (en)
Other versions
TW200301923A (en
Inventor
Seiji Nagahara
Toyohisa Sakurada
Takao Yoshihara
Original Assignee
Nec Electronics Corp
Shinetsu Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp, Shinetsu Chemical Co filed Critical Nec Electronics Corp
Publication of TW200301923A publication Critical patent/TW200301923A/zh
Application granted granted Critical
Publication of TW594850B publication Critical patent/TW594850B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

594850 五、發明說明（l) 一、 【發明所屬之技術頷域】 本發明係關於一種化學放大型光阻組 學放大型光阻組成物之半導體裝置的製造盥=用此化 板，尤有關於一種防止光阻圖案之解像不風導體基 光阻組成物與使用此組成物之半導體裝^ =玫大型 導體基板。 ]衣仏方法與半 二、 【先前技術】 …關於形成半導體積體電路裝置之多厣 人導線（鑲嵌式）技術為一種有效的方^二☆法，垣 膜形成已完成上層導線，以及連接該上 二於絕緣 (或基板）的介層、;同（或接觸孔)之後層導線 ί ΐ:線溝ΐ ί層洞中而將導線與介層洞形成一 i屬模埋 者減低製造成本的優點。 匕具有能夠顯 另外，低介電常數膜（Low_k膜）、 、泉間容量，減少連通導線信號之延遲。”、、错由縮小導 以下，顯示習知介層洞優先之 法的一例。 入式v線之形成方 + ^百先，於Cu底層底層導線8上，自基板侧起，& Ϊ弟1㈣阻障膜7、以層間絕緣膜6、第=ί J序長 ^層間絕緣膜4(低介電常數膜）'罩膜3(絕緣=5、 i光阻圖t (介/洞开Λ 於反射防止膜表面形成第 口斧"層洞形成用）’將此作為蝕刻遮罩，直：
第7頁 594850 五、發明說明（2) 露出第1蝕刻阻障膜7為止，選擇性地連續蝕刻反射防止 膜、罩膜3、第2層間絕緣膜4、第2敍刻阻障膜5及第i層間 絕緣膜6。藉此形成介層洞21 (參照圖9 (a ))。 接著，藉由灰化蝕刻或有機剝離液去除反射防止膜及 弟1光阻圖案之後（參照圖9(a))，於基板整面長成反 射防止(完全埋入介層洞21 )(參照圖9⑼）），再 :反射防止膜2表面塗布光阻1(參照圖9 (c))，將已塗 ::: =曝f而形成第2光阻圖案1 (導線溝形成用） ^ "、 ，將此作為兹刻遮罩，直到露出第2 # 1 :?早爲膜2為止’廷擇性地連續蝕刻反射防止膜2、罩膜3 線二22 、緣膜4 (參照圖9 (〇 (f ))。藉此形成導 第2光接mV安^ ^灰^刻或有機剝離液將反射防止膜2及 或去除之後，並藉由反蝕刻法，將 裸路的苐1 |虫刻阻障膜7 + 4 δ為止（參照圖9接著Λ到露出Cu底層導線層 部分的基板洗淨之後，直到接將者美拓將广出c u底層導線層8 一 ^r ^直到將基板上（粒狀膜，長成金屬 |早膜之後）之cu電鍍層9埋入介； 薄膜’之後，藉由進行CMP (Ch二：'、.泉溝為止成長 坦化（罩膜3被研磨至幾鑛膜9及罩膜3予以平 )。藉此，形成Cu底層導線又芦8组千）（參照圖9 (h) 線Θ (參昭日本公門直4丨層與廷性連接的雙鑲嵌式導 【發明内容】專利公報第2〇〇"職號卜
第8頁 594850 五、發明說明（3) 發明所欲解決之問題 根據發明人等之實驗，光阻使用習知之化學放大型光 阻組成物（正型）之情形下，一旦形成第2光阻圖案1，介 層洞2 1内（含其鄰近處）之光阻、即使曝光也不會被顯 影，以顯影液處理之後仍有光阻殘留之問題隨即產'生（參 照圖9 ( d ))。將其基板表面之模樣顯示於圖3 (比較例 )。若參照圖3比較例之各圖案，相當於原來介層洞的部 分係以其溝槽陰影而呈現黑色，但是，此比較例因溝槽所 造成的黑色陰影並不呈現，發生光阻埋入於介層洞内。 根據發明人等之見解，產生如此般問題的原因，係因 為未進行前處理（加熱處理、UV處理、氧電漿處理等）而 將反射防止膜及化學放大型光阻組成物予以塗布、曝光的 情形下，因為附著或滲入基板表面（層間絕緣膜之介層洞 壁面等）的鹼性化合物或水分等污染物質，於反射防止膜 及光阻熱烤（預烤：溶劑之去除）之際，貫穿反射防止膜 而滲入光阻中。 亦即，於介層洞優先之雙鑲嵌法，蝕刻形成介層洞之 後，為了去除介層洞形成用之光阻圖案，而使用鹼性之有 機剝離液。於此有機剝離液中所含之鹼性化合物（胺成分 )或空氣中之水分或浮游驗性物質等污染物質將附著或滲 入介層洞之壁面（層間絕緣膜）而增加濃度。之後，於含 有介層洞壁面的基板表面，一旦塗布並預烤導線溝用之反 射防止膜及光阻（化學放大型光阻組成物），於介層洞壁 面已增加濃度的污染物質將從介層洞壁面，貫穿反射防止
594850 五、發明說明（4) 膜，污染物質將滲入光阻中α於曝光之際，滲入的污染物 質（胺成分等）因光阻（化學放大型光阻組成物）中之酸 產生劑的光分解，而與產生的酸觸媒（Η +)起中和反應。 一旦發生此污染物質與酸觸媒之寸和反應，光阻中之酸觸 媒將因而失去活性（不足）（稱此為毒性物質）。'酸觸媒 失去活性區域的光阻，即使曝光，可溶於顯影液之物質便 無法起變化（極性變化）（例如，縮醛基等保護基將脫離 保護，變成羥基的連鎖反應變得難以發生）。於顯影液 中，可溶物質不發生變化之區域（介層洞内或其鄰近處） 的光阻，便不溶於顯影液中而被殘留。其結果，於介層洞 内或其鄰近處，將發生光阻圖案之解像不良。 另外，若根據發明人等之實驗，習知之化學放大型光 阻係於發生毒化之條件，進行3 0秒鐘顯影，雖然無介層洞 之情形下可以良好地將光阻圖案解像，但是於介層洞周 圍，毒化之程度嚴重，導致光阻圖案解像不良。另外，藉 由將顯影時間延長至6 0秒鐘，雖然可以提高對毒化的抵抗 性，但解像性仍為不足。 再者，若根據發明人等之實驗，得知如此般問題（解 像不良）係針對層間絕緣膜4、6而言，若從習知之矽氧化 膜轉而使用低介電常數膜（Low-k膜；比介電常數k < 4. 0 )，將變得更為顯著。亦即，使用低介電常數膜之情形 下，產生不溶於顯影液而殘留的區域（即使曝光也無法解 像之光阻）將擴大之類的問題。 若根據發明人等之見解，產生如此般問題的原因，往
第10頁 594850 五、發明說明（5) 往低介電常數膜（Low-k膜）於分子構造内具有間隔的多 孔質膜，由於隨著低介電率化之演進，於分子構造内間隔 (細孔）有增加之傾向，因為較一般之層間絕緣膜（S i 02 )便有更多的污染物質附著（吸附）或滲入。其結果，從 低介電常數膜滲入光阻中之污染物質的量，較矽氧化膜時 更為增加，發生光阻圖案解像不良的區域將擴大。 如此般殘留的光阻係覆蓋於罩膜3表面的介層洞周 圍，蝕刻形成導線溝2 2之際，殘留的光阻將於罩膜3上成 為傘狀，於介層洞外圍區域，造成由罩膜3至第2層間絕緣 膜4所形成的尖而細之圓筒狀突起物1 0 (參照圖9 ( g ) )。於層間絕緣膜使用低介電常數膜（L 〇 w - k膜）之情形 下，突起物1 0將變大。於殘留如此般突起物1 0的狀態，一 旦形成Cu雙鑲嵌式導線9，因突起物10將產生Cu雙鑲嵌式 導線9的介層部分與導線部分之分離或接觸不良，Cu雙鑲 嵌式導線9的介層部分與導線部分之電性連接便不完全 (參照圖9 ( h ))。其結果，導致半導體裝置之信賴性將 降低。 本發明之第1目的係提供一種半導體裝置之製造方 法，適用於表面具有高低差光阻圖案之基板的光阻圖案。 本發明之第2目的係提供一種半導體裝置之製造方 法，適用於具有低介電常數膜之基板的光阻圖案。 本發明之第3目的係提供一種半導體裝置之製造方 法，適用於製造步驟之簡略化及迅速化。 本發明之第4目的係提供一種良好地形成光阻圖案的
第11頁
V 594850 五、發明說明（6) 半導體基板。 制、土 之第5目的係提供一種適用於該半導體裝置之 衣k方法的化學放大型光阻組成物。 解決問顯主方法 ^ =之第1觀點，一種半導體裝置的製造方法，包 含如下步驟： · ° 於基板上，使用每100§基本樹脂中添加imn]〇i以上、 而Γ://範圍之驗性化合物的化學放大型光阻組成物 長成先阻膜，藉由將該光阻膜之既定 成光阻圖案。 匕3于以曝光而形 入如ΐ Ϊ明之第2觀點’ 一種半導體裝置的製造方法，包 含如下步驟： ^ 面已形成孔洞或溝槽之基板上，使用每10叶基本 =二二=加丨隨01以上、100mmol以下範圍之驗性化合物的 型光阻組成物而長成光阻膜’藉由將該光阻膜之 既疋區域予以曝光而形成光阻圖案。 本發明之第3觀點，一種半導體裝·置的製造 ， 含如下步驟： a) 剝離光阻圖案的步驟，由利用第1光阻圖案而被蝕 刻的基板，至少使用一種有機剝離液將該第丨光阻 以剝離；以及 八 b) 形成光阻圖案的步驟，於已剝離該第1光阻圖案之 基板上’使用每1 〇 〇g基本樹脂中添加以上、1 以下範揭之鹼性化合物的化學放大型光阻組成物而長成光
第12頁
随膜之既定區域予 以曝光而形成第2光 阻膜，藉由將該光 阻圖案。 本發明之第4觀點 含如下步驟： 一種半導體裝置的製造方法 包 a) 剝離光阻圖安 介層洞的基板，至二的步驟，由％用第1光阻圖案而形成 案予以剝離；以及夕使用一種有機剝離液將該第1光阻圖
)^成光阻圖案的步驟，於已形成介層洞之基板 士使用母1⑽g基本樹脂中添加1 mm ο 1以上、1 0 0 _ ◦丨以下 祀圍^驗性化合物的化學放大型光阻組成物而長成光阻 膜，藉由將该光阻膜之既定區域予以曝光而形成用於導線 溝形成之第2光阻圖案。 本發明之第5觀點，一種化學放大型光阻組成物，使 用每io〇g基本樹脂中添加lmm〇;l以上、i〇〇mm〇1以下範圍之 驗性化合物。 另外’最好該基板是一種：（1 )於表面或側壁面， 露出1或2種以上多孔質膜的基板。（2 )於表面或侧壁 面，露出1或2種以上層間絕緣膜的基板。（3 )於表面或
側壁面，露出比介電常數小於4之1或2種以上低介電常數 膜的基板。 另外’最好該化學放大型光阻組成物使用每丨〇 〇 g基本 樹脂中添加2 mmol以上、50mm〇i以下範圍之鹼性化合物的 化學放大型光阻組成物。 另外，最好該化學放大型光阻組成物對於每丨〇 〇重量
第13頁 594850 五、發明說明（8) 份數的基本樹脂中添加CL 2重量份數以上、2 0重量份數以 下範圍之酸產生劑的化學放大型光阻組成物，更理想的 話，對於每1 0 0重量份數的基本樹脂中添加0 . 5重量份數以 上、1 0重量份數以下範圍之酸產！劑的化學放大型光阻組 成物。 另外，該半導體裝置之製造方法上，最好該光阻圖案 或該第2光阻圖案包含於基板上高低差處之側壁面的區 域，具有開口部。 另外，該半導體裝置之製造方法上，最好將該光阻膜 之既定區域予以曝光之後，使用顯影液進行3 0秒鐘以上之 顯影，更理想的話，進行6 0秒鐘以上之顯影。 本發明之第6觀點，一種半導體基板，具備藉由該半 導體裝置的製造方法之所形成的光阻圖案。 四、【實施方式】 一種半導體裝置的製造方法，藉由包含：於表面具有 高低差（圖1 ( a )之21 )之基板（半導體基板）上，使用 每1 0 0 g基本樹脂中添加1 m m ο 1以上、1 0 0匪ο 1以下範圍之鹼 性化合物的化學放大型光阻組成物而長成光阻膜（圖1 ( c )之1 )，並藉由對該光阻膜之既定區域進行曝光而形成 光阻圖案（圖1 ( d )之.1 )的步驟；於高低差部分，因已 附著有機剝離液中之毒性成分，即使光阻受到毒化，利用 光阻中.之驗性化合物的緩衝作用，能防止酸觸媒之極度的 濃度下降，對於顯影液，因為可以改變曝光部分光阻之可 溶性（正型之情形下）或難溶性（負型之情形下），故可
第14頁 594850 五、發明說明（9) 以良好地形成光阻圖案。 實施例 茲將麥照附隨的圖示，以說明本發明之實施例1。圖1 係示意顯示有關於本發明實施例1之半導體裝置製造方法 的各步驟基板之部分剖面圖。 首先，於表面形成露出的Cu底層導線層8之基板表 面，藉由CVD (Chemical Vapor Deposition)法或塗布 法’從基板侧起，依序長成蝕刻阻障膜7 ( s i CN ;膜厚 run )、層間絕緣膜6 ( Si〇2 ;膜厚35〇〜4〇〇ηιη )、蝕刻阻 障膜5 (SiC ;膜厚5〇nm )、層間絕緣膜4 (矽氧化膜或 Low-k膜；膜厚 3〇〇nm)、罩膜 3 (Si〇2 ;膜厚 25〇nm)(步 驟A1、參照圖1 (a ))。 ;此貝施例’除了使用S i 02之外，罩膜3也可以使用 1 ' 、Sl0N、SiCN 等 CMP 擋膜。 i I層間絕緣膜4係使用矽氧化膜或Low-k膜 ^ ^ ./.^Sensilsesquioxane ) : ^Si -H^Si02 外，、^、 /為塗布法，比介電常數k < 3 · 〇 )，除此之 無機絕緣膜；含田甘 n · 夕孔貝石夕化寻 膜；聚四氟乙烯I 1〇2 ;聚醯亞胺系Μ ;杷曰靈系 碳膜等有機絕緣=ί，其他共聚合膜；及摻雜氟之非晶形 $碼寺之Low-k膜。
SiC、矛SiON、SiH》外，钱刻阻障膜5也可以使用SiN、 除了使用S 1 〇2之外，層間絕緣膜6也同樣可以使用
594850 五、發明說明（10) L〇w〜k膜 蝕刻阻障膜7，除了使用以⑶之外，SiC、SiN、Si〇N ’、可以適用於作為蝕刻阻障膜7。還有，蝕刻阻障膜7係 於利用蝕刻時的選擇比之情形下·，使用與蝕刻 同的材料。 丨早腺b不 >接著’於罩膜3表面塗布反射防止膜形成用組成物 (方疋轉塗布），於2QQC，預烤9Q秒鐘而調整並長成膜厚 5〇nm =反射防止膜（步驟A2)。之後，於長成薄膜之反射 防止膜表面，塗布（旋轉塗布）光阻組成物（化學放大型 光阻組成物），利用熱板於2 〇 〇。〇，預烤9 0秒鐘而調整並 長成膜厚6 0 0 nm的光阻膜（步驟A3 )。然後，將長成光阻 膜（化學放大型光阻）的基板，利用KrF準分子雷射掃瞄 式曝光機（Nikon公司製NSR —S2〇4B )，並以最佳的曝光量 與焦距進行曝光，曝光後立即於105 °C，進行90秒鐘之熱 烤’以顯影液2. 38%重量之四甲基銨氫氧化物水溶液進行 60秒鐘的顯影（步驟A4 )。藉此，可以得到介層洞形成 光阻圖案。 於此實施例，反射防止膜形成用組成物係使用含有聚 合”料、吸光劑（吸光部位）、酸觸媒、有機溶劑、水 之東京應化工業公司製的反射防止膜形成用組成物胪 曰本公開專利公報第2 0 0卜9 2 1 22號）或是CHent公司：： 反射防止膜形成用組成物（參照國際公開 _ 0 0 / 0 1 7 52號）。 卞」么视 於本實施例的光阻組成物係一種化學放大型光阻組成
594850 五、發明說明（π) - 物’含有基本樹脂、酸產生劑、鹼性化合物、溶劑。 於本貫施例的基本樹脂係羥基笨乙烯之一部分被酸 安定基（保護基；縮醛基）所保護（參照下述化學式/不 )，為一種具有以酸不安定基所保護之酸官能基=鹼不 性或難溶性樹脂，於該酸不安定基脫離時，成為可、溶性樹 脂。此基本樹脂之重量平均分子量（Mw )為1〇5〇〇。因此s 樹脂之酸不安定基所造成的置換比率（保護率）為3 〇莫耳 Z (盼性氫氧基為70莫耳％)。此基本樹脂之多分 '散度、 (Mw/Mn)為1·1 (Μη為基本樹脂之數目平均分子量）。除 了聚羥基笨乙烯之外，基本樹脂也可以為聚羥基笨乙稀衍 生物之驗性氫氧基的一部分被酸不安定基所保護。此情形 下，最好此基本樹脂之重量平均分子量設為5 〇 〇 〇〜 ^ 1 0 0 0 0 0。因為若低於5 〇 〇 〇，往往成膜性、解像性變差；若 超過1 0 0 0 0 0，往往解像性變差。除了縮醛基之外，最好基 本樹脂上的酸不安定基（保護基）以下述化學式2之一般 式（1)所示之官能基、下述化學式2之一般式（2)所示 之官能基、碳數4〜2 0之三級烷基、各烷基分別為碳數1〜 6的三烷基矽烷基、及碳數4〜2 0的羰氫化烷基之中的1種 或2種以上。最好基本樹脂上之酸不安定基所造成的置換 比率為0〜80莫耳％，更理想的話，為1 2〜70莫耳％。針對 基本樹脂之詳細情形，請參照日本公開專利公報第平 1 1 -846 3 9號之段落[0 046 ]〜[ 0 0 7 5 ]、日本公開專利公報第 20 0 1 - 1 94776號之段落[〇〇11]〜[〇〇17]。還有，基本樹脂 也可以使用羥基笨乙烯類與甲基丙烯酸酯類所形成的共聚
第17頁 594850 五、發明說明（12) 物，即所謂的ESCAP系聚合物（參照日本公開專利公報第 2 0 0 1 - 1 3 9 6 9 6號），相較於使用縮酸保護基之情形，容易 造成解像不良。但是，目的為了得到縮醛系聚合物的矩形 形狀等，於光阻解像性不劣化之範圍内，少量摻混ESCAP 系聚合物也是有效的。另外，關於基本樹脂（聚合物材料 )，認為不僅可以使用於如上所述之KrF準分子雷射掃瞄 式微影，即使選擇使用適合於ArF準分子雷射掃瞄式微 影、F2準分子雷射掃瞄式微影、電子線微影等微影光源之 聚合物材料，也可以得到同樣的效果。 【化學式1】
第18頁 594850 五、發明說明（13) 【化學式2】 R1 —-C—0—R2 (1) 〇 —fcH2^-C—0—R4 (2) 本實施例之酸產生劑係使用PAG 1〜5 (參照下述化學 式3 )，對於基本樹脂1 0 0重量份數而言，其使用量（合計 使用量）為1〜9. 6重量份數。還有，除了PAG1〜5之外， 酸產生劑也可以列舉··鏘鹽、二偶氮甲烷衍生物、乙二肟 衍生物、/5 - S同观衍生物、二颯衍生.物、頌基苯績酸鹽衍 生物、項酸酯衍生物、Si亞胺-L -績酸鹽衍生物等。另 外，對於基本樹脂1 0 0重量份數而言，·最好酸產生劑之使 用量為0 . 2〜2 0重量份數，更理想的話，為0 . 5〜1 0重量份 數。因為若不足0. 2重量份數，往往曝光時之酸產生量減 少，使得解像性變差；若超過20重量份數，往往光阻之光 透過率降低，使得解像性變差。針對酸產生劑之詳細情 形，請參照日本公開專利公報第平1 1 - 84 6 3 9號之段落 [0 0 7 6 ]〜[0 0 8 4 ]、日本公開專利公報第平2 0 0 1 - 1 9 4 7 7 6號 之段落[0 0 1 8 ]〜[0 0 2 8 ]。
第19頁 594850
第20頁 594850 五、發明說明（15) 本實施例之驗性化合物（抑制劑）係使用三乙醇胺、 三-η- 丁基胺、2 - 丁氧基外b咬之中的1種或2種，每i〇〇g基 本樹脂，本實施例之其添加量為1〜4 · 2 m m ο 1驗性化合物 (以下，單位設為mmol/poly-100g)。還有，除了此等之 外，驗性化合物（抑制劑）也可以為習用之第一級'第二 級、第三級之脂肪族胺類、混成胺類、芳香族胺類、雜環 胺類、具有叛基之含氮化合物、具有續酸基之含氮化合 物、具有經基之含氮化合物、具有經苯基之含氮化合物、 醇性含氮化合物、醯胺衍生物、醯亞胺衍生物等。另外， 最好鹼性化合物（抑制劑）之使用量為1〜 100mmol/poly-100g，更理想的話，為2 〜50 mmol/poly-100g。因為若不足1 mm〇l/p〇ly〜l〇〇g，往往曝 光時之酸便無法保持一定，使得解像性變差。另外，因為 若超過100 mmol/poly-l〇〇g，酸產生劑添加量之增加而延 長顯影時間，即使進行基本樹脂保護率之增加，感度之調 整將變得困難。視層間絕緣膜材料的種類而定，針對適合 之條件，因為若不足2 m m ο 1 / ρ 〇 - 1 0 0 g，·往往使得解像性 變差。另外，50 mmol/poly-100g以下之情形，考慮實用 之曝光ϊ ( 1 J / c m2以下）。針對驗性化合物之種類等之詳 細情形，請參照日本公開專利公報第平1 1 —846 3 9號之段落 [0027]〜[0043]、日本公開專利公報第平2〇〇1 — 194776號 之段落[0008]〜[009]及[0030]〜[0033]。 本實施例之有機溶劑係使用丙二醇單甲基醚醋酸酯 (PGMEA )、乳酸乙酯（El )之中的1種或2種，對於基本
594850 五、發明說明（16) 樹脂1:0重量份數而言，溶劑使用量為6〇 有，除了此等之外，最好右媸〜w, 紙 钱/合別也可以溶解基本樹脂、 酸產生劑專，例如，可列舉：酮類、醇類、_類、醋類， 可以早獨1種或混合此等之2種以上而加以使用，但是並不 限定於該等溶劑。另外，對於基本樹脂100重量份數而 言，最好有機溶劑之使用量為100〜5 0 0 0重量份數， 想的話:為3 0 0〜2 0 0 0重量份數。針對有機溶劑之詳細情 形，請芩照日本公開專利公報第平丨丨_84639號之段落 [ 0 044 ]〜[0 0 45 ]、日本公開專利公報 ；
之段落[0010]。 I ，藉由 從表 層間 藉 接著，將已形成介層洞形成用光阻圖案之基板 乾1虫刻（包^ 1虫刻）’直到露出飯刻障膜7為止， !起一依序4擇性地連續蝕刻反射防止膜、罩膜3、 絕緣膜4、#刻阻障膜5、層間絕緣膜6 (步驟A5 )。 此，^介層洞(/〇·“0(參照圖！（a))。 洞形成：光：以：：洞：：：，〇2電聚灰化飯刻 驟則。藉此，基拓；後：使用有機剝離液加以去除（步 士 土板〇|〗面成為圖1 ( a )之狀態。 或滲：：介：液中所含之胺成分將附* (吸附） 燥後）之附著於；;=間:邑緣膜4、6。將進行此時（乾 於圖2。圖2係顯；：、、、毫4、6之成分鑑定的結果’顯示 有實施例1步驟Α6後之L.k膜基板之成分；ί 結果的圖形與鏗定巳認定之有機剝離液之成分相比；
594850 五、發明說明（17) 然’有機剝離液之成分尚未被確定，若將關於有機剝離液 的成分之圖形與關於附著於基板的成分之圖形相比對，波 峰之出現位置幾乎一致。藉此，即使於剝離光阻、乾燥之 後’基板上仍可能附著有機剝離液。 一次洗淨並去除附著於層間絕緣膜4、6之胺成·.分便成 為困難之事。為了減低附著於層間絕緣膜4、6之胺成分， 住在進订一定程度之熱處理，但是要完全去除胺成分，因 ^對=其他導線層之溫度上的限制，技術上是有困難的。 ^ =貫施例，有機剝離液係市售的有機鹼性系混合液，認 有乙基二胺、I乙醇胺、？胺.、三乙基胺、曱基單乙 ^等胺成分，但其化學組成等則尚未明確。還有，針對 剝離液：所含的胺成分，冑示的文獻，請參照曰本 2^-利公報第平6 —33 1 54 1號、曰本公開專利公報第平 2 2 669 6 <日本公開專利公報第平號。 接著，於已去除介層洞形成用光阻圖案之基板表面， 射防止膜形成用組成物（旋轉塗布賴以， =秒鐘”周整並長成膜厚5〇 ) :反：…2(步驟A7)。藉此，於介層洞之側壁表 ’長成薄的反射防止膜2，於其 止 膝2般之形狀整個介層洞 r 一 一 (參照圖！（b))。 内未填的形狀）而長成薄膜 =時^預烤反射防止膜2之際，認為可能有些附著於 二二、’、巴緣膜4、6之妝成分被釋出至大氣，但是大部分之胺 成刀仍附著於層間絕緣膜4、6或是存在於反射防止膜2之
594850
中。於此實施例，反射防止膜2係與該介層 用之反射防止膜為相同的材料。 接著，於反射防止膜2表面，塗布（旋轉塗布）一 (化學放大型光阻組成物），利用熱板於95 t，^、光阻 鐘而調整並長成膜厚60〇nm (罩膜3表面的膜厚）的烤90 = (步驟A8 )。藉此，光阻填入介層洞的形狀忐，阻膜 (參照圖丨（c))。 長成缚膜 、 此呀，預烤光阻1之際，附著於層間絕緣膜4 / 射防止膜2中存在之胺成分將貫穿反射防止膜2而心或反 肀。於此實施例，光阻1之原液係與於介層洞 、兀1 所使用的光阻（化學放大之正型光阻組成物），^成之際 7料所構成的，包含：基本樹脂、酸產生劑、驗性=2的 〜4 · 2 mm ο 1 / ρο 1 y - 1 〇 〇 g )、溶劑。 B 物 4 、接著，將長成光阻膜1的基板，利用KrF準分兩 目田式曝光機（Nikon公司製NSR-S204B)，並以曰a田射掃 量與隹π、隹―退上 .τ ^ Μ取佳的曝光 、焦距進仃曝光，曝光後立即於1 05 t，進杆Qn i 尤 :以顯影液2.38%重量之四曱基銨氫氧化物水 C的顯影（步驟A9 )。藉此’ τ以得到導線溝形進 之光阻圖案（包含基板上高低差之侧壁面的區域，且j 句D部之光阻圖案）（參照圖1 (d ))。 ，、有 以μ此時，不同於使用未含鹼性化合物1 _〇l/P〇ly-100e 像不ί習知光阻之時，力介層洞内或是其鄰近處，成為解 随不良之光阻並不殘留’能夠以顯影液去除被曝光的光 將其基板表面之模樣顯示於圖3 (實施例丨）。若參照
第24頁 594850 五、發明說明（19) 圖3之實施例1的各圖案，相當於介層洞的部分係以其溝槽 陰影而呈現黑色，光阻之殘留物並未殘留於介層洞内。 於此實施例，藉由曝光而由酸產生劑所產生的酸觸媒 (Η +)部分與光阻中之鹼性物質抑制劑）起中和反應， 同時，與滲入光阻的胺成分（外來的）起中和反應。若此 胺成分起中和反應，雖然減少光阻中的酸觸媒（Η + )，起 中和反應之鹼性物質（質子及鹼性物質之鹽）的一部分將 解離成質子（Η +)與鹼性物質，可以抑制光阻中之酸觸媒 (Η + )的濃度降低。並藉由可以抑制光阻中之酸觸媒（Η + )的濃度降低，能夠使基本樹脂於顯影液中變成可溶的物 質（能夠將基本樹脂上的保護基變成羥基）。亦即，提高 對於光阻之毒性物質的抵抗性。鹼性物質與質子、及質子 與鹼性物質的鹽，係處於平衡狀態。 接著，將已形成導線溝形成用之光阻圖案的基板，藉 由乾蝕刻法，直到露出蝕刻阻障膜5為止，從表層起，依 序選擇性地連續蝕刻反射防止膜2、罩膜3、層間絕緣膜4 (步驟Α10 )。藉此，形成導線溝22 (參照圖1 ( c ) 、 ( f
第25頁 594850 五、發明說明（20) 狀態。 最後，洗淨露出Cu底層導線層8之一部分的基板之 後，藉由CVD，於基板表面長成Cu電鍍膜9 (埋入介層洞及 導線溝），並藉由CMP予以平坦彳匕（直到露出層間絕緣膜4 為止）（步驟A1 3 )。藉此，能夠作出與Cu底層導澡層8電 性連接的Cu雙鑲嵌式導線9 (參照圖1 (h ))。 根據本實施例，介層洞2 1内的光阻係經由曝光而被解 像，以顯影液處理後並不殘留（參照圖1 ( d ))。觀察圖 3實施例1之各圖案即可得知，相當於介層洞的部分係以其 溝槽陰影而呈現黑色，得知良好地形成光阻圖案。明顯與 比較例不同。 接著，針對實施例1之導線溝形成用光阻圖案形成後 (相當於圖1 ( d ))之介層洞堵塞與光阻組成之關係加以 說明。 於此實施例，調查因光阻之毒性物質所造成的介層洞 堵塞，與光阻組成有無何種之關係？ 基板之製造上，進行實施例1之步驟A1 (絕緣膜之成 膜步驟）〜A 9 (導線溝形成用光阻圖案之形成步驟）。於 下表1，顯示用於測試之基板1〜3的各構成膜之材料、膜 厚、處理及態樣之内容（參照圖1 ( d ))。於此實施例， HSQ為含S i — Η之S i 02膜。所謂前處理，係指於實施例1之步 驟A6 (介層洞形成用光阻之剝離步驟）與步驟A7 (導線溝 形成用之反射防止膜的成膜步驟）之間，進行之加熱溫度 3 5 0 °C、加熱時間3 0分鐘之熱處理。於熱處理，設定加熱
第26頁 594850 丨五、發明說明（21)
i溫度為3 5 0°C係因為實驗上所吸附的毒物成分（胺成分 :)，於3 0 0〜4 0 0°C之間，自層間絕緣膜4脫離的量為尖峰 :值（參照圖4)。另外，設定熱處理時間為3 0分鐘係因為 實驗上為了完全去除來自於層間絕緣膜4的毒物成分（胺 成分），必須以3 0 0〜4 0 0°C左右之高溫，加熱3 0分鐘以上 (參照圖5)。於此實施例，圖4係顯現徐徐昇溫時之昇溫 曲線，與自具有實施例1步驟A 6 (介層洞形成用光阻之剝 離步驟）後之L 〇 w - k膜的基板所脫離之毒物成份（胺成分A )之各時間的檢出強度曲線的複合圖。圖5係顯現急速昇 溫至4 0 0°C並維持定溫時之昇溫曲線·，與自具有實施例、1步 驟A 6 (介層洞形成用光阻之剝離步驟）後之L 〇 w - k膜的基 ;板所脫離之毒物成份（胺成分）之各時間的檢出強度曲線 的複合圖。 【表1】
基板1 基板2 基板3 光阻1 參照 表2、3/600nm 反射防止膜2 東京應化工業社製/50nm 層間絕緣膜3 SiO2/250nm 層間絕緣膜4 Si〇2/300nm HSQ/300nm HSQ/300nm 蝕刻阻障膜5 SiC/50nm 層間絕緣膜6 Si〇2/350 〜400nm 蝕刻阻障膜7 SiCN/70nm 前處理 無 無 無 介層洞直徑 φ0.2μηι
第27頁 594850 五、發明說明（22) 將使用於光阻1之化學放大型光阻組成物之組成（試 料）顯示於表2〜3。還有，基本樹脂之Ρ ο 1 y m e r A係顯示 於該化學式1之基本樹脂。酸產生劑之PAG 1〜5係顯示於該 化學式3的酸產生劑。鹽基（抑制劑）之單位為 [m m ο 1 / ρ ο 1 y - 1 0 0 g ](每1 0 0 g基本樹脂之驗性化合物的m m〇1 )。鹽基之「鹽基1」為三乙醇胺（分子量149.19)、 「鹽基2」為三_n- 丁基胺（分子量185. 36) 、 「鹽基3」 為2 - 丁氧基。比啶（分子量1 5 1 · 2 1 )。有機溶劑之 「PGMEA」為丙二醇單曱基醚醋酸酯、「EL」為乳酸乙 Sa °
第28頁 594850 五、發明說明（23) 【表2】 試料 基本樹脂 (重量份 數） 酸產生劑 ① (重量份 數） 酸產生劑 ② (重量份 數） 鹽基 (單位） 有機溶劑 (重量份 數） 試料1 Polymer A (100) PAG1 (2) PAG2 (0.6) 鹽基1 (0.3) PGMEA (600) 試料2 Polymer A (100) PAG1 (2) PAG2 (0.6) 鹽基1 (0.6) PGMEA (600) 試料3 Polymer A (100) PAG1 (2) PAG2 (0.6) 鹽基1 (1) PGMEA (600) 試料4 Polymer A (100) PAG1 (2) PAG2 (0.6) 鹽基1 (1.5) PGMEA (600) 試料5 Polymer A (100) PAG1 (2) PAG2 (0.6) 鹽基1 -(1.9) PGMEA (600) 試料6 Polymer A (100) PAG1 (2) PAG2 (0.6) -鹽基1 (3.1) PGMEA (600) 試料7 Polymer A (100) PAG1 (2) PAG2 (0.6) 鹽基1 (4.2)' PGMEA (600) 試料8 Polymer A (100) PAG1 (9) PAG2 (0.6) 鹽基1 (3.1) PGMEA (600) 594850 五、發明說明（24) 【表3】 試料 基本樹脂 (重量份數） 酸產生劑① (重量份數） 酸產k劑② (重量份數） 鹽基 (單位） 有機溶劑 (重量份數） 試料9 Polymer A (100) PAG3 (2) PAG4 (1) 鹽基2 (0.5) PGMEA/EL (600) 試料10 Polymer A (100) PAG3 ⑵ PAG4 (1) 鹽基2 (1.5) PGMEA/EL (600) 試料11 Polymer A (100) PAG3 (2) PAG4 (1) 鹽基2 (2) PGMEA/EL (600) 試料12 Polymer A (100) PAG5 ⑴ 鹽基3 (0.5) PGMEA/EL (600) 試料13 Polymer A (100) PAG5 (1) 鹽基3 (1) PGMEA/EL (600) 試料14 Polymer A (100) PAG5 (Ο 鹽基3 (2) PGMEA/EL (600) 於各基板（基板1〜3 ;參照表1)，因選用各試料 (試料1〜1 4 ;參照表2、3)情形下之毒物所造成的堵塞 不良之有無，將其結果顯示於表4。還有，於表4， 「有」 堵塞不良之情形為比較例，「無」堵塞不良之情形為實施 例。
第30頁 594850 五、發明說明（25) 【表4】
試料 因光阻之毒性物質造成介層洞 堵塞的不良現象 (光阻） 基板1 基板2 基板3 試料1 有 有 有 試料2 有 有 有 試料3 益 有 無 試料4 無 有 無 試料5 鉦 有 .無 試料6 鉦 η、、 無 試料7 益 #、'、 益 無 試料8 無 無 試料9 有 有 有 試料10 & #、、、 有 鉦 試料11 & 無 試料12 有 .有· 有 試料13 無 有 無 試料14 無 無 將基板1 (碎氧化膜）及基板2 (Low-k膜）選用各試 料1〜6 (化學放大型光阻組成物）之情形下的基板表面模 樣，顯示於圖6 (基板1 ; Si02 )及圖7 (基板2 ; HSQ )。
第31頁 594850 五、發明說明（26) 探討其結果，於圖1 ( d )之層間絕緣膜4，使用矽氧 化膜之基板1 ’係抑制劑》辰度為小於1 m m 0 1 / p 〇 1 y — 1 〇 〇 g之 試料1 (0.3 )、試料2 (0.6 )、試料9 (〇·5 )、試料12 (〇 · 5 )’產生介層洞之堵塞不良；抑制劑濃度為1 mmol/poly-1 〇〇g以上之試料3〜8、1 〇、；[】、13及14，不會 產生介層洞之堵塞不良。因此，圖1 ( d )之層間絕緣膜4 為石夕氧化膜之情形下，抑制劑濃度為i mm〇l/poly— 1〇〇g以 上’可以發揮對於光阻毒物的抵抗性。 再者，於圖1 (d )之層間絕緣膜4，使用L〇w-k膜 (HSQ )之未經前處理的基板2，抑制劑濃度為2 mmol/poly-l〇〇g以下之試料1〜5、9、10、”及13，產生 介層洞之堵塞不良；抑制劑濃度為2 mm〇1/p〇ly —1〇〇g以上 之試料6〜8、11及14，不會產生介層洞之堵塞不良。因 此’圖1 ( d )之層間絕緣膜4為未經前處理的L〇w —k膜 (HSQ)之情形下，抑制劑濃度為2mm〇1/p〇iy_1〇〇g以上， 可以發揮對於光阻毒物的抵抗性。 另外’於圖1 (d )之層間絕緣膜4，使用L〇w —k膜 (HSQ )之已經前處理的基板3，抑制劑濃度為1 mmol/poly-1 〇〇g以下之試料i、2、9及12，產生介層洞之 堵塞不良；抑制劑濃度為i mm〇1/p〇ly —1〇〇g以上之試料3 8 1 〇、1113及14 ’不會產生介層洞之堵塞不良。因 此’圖1 ( d )之層間絕緣膜4為已經前處理的L〇w —k膜 (HSQ )之情形下’抑制劑濃度為lmm〇丨/poiy — 〗〇〇g以上， 可以發揮對於光阻毒物的抵抗性。 i
第32頁 594850 五、發明說明（27) 、 藉由以上之探討，層間絕緣膜使用L〇w_k膜之有介層 洞之基板（基板2 )，係相較於層間絕緣膜使用矽氧化膜 之有介層洞之基板（基板1 )，更容易接受光阻之毒化。 因此，認為層間絕緣膜之低介電·率化越低，亦即，間隙越 增加，有必要提高抑制劑濃度。還有，為了參考起.，見，實 施例1之步驟A 6 (介層洞形成用光阻之剝離步驟）後之基 板，探討使基板昇溫至一定溫度時的有機剝離液成分A (胺A )及有機剝離液成分B (胺B )之脫離量，得到以下 之結果。以使其慢慢昇溫至3 5 0 °C之條件，從具有石夕氧化 膜之基板（相當於基板1 )之脫離量，胺A為6. 1 ng/cm2、胺 B為6 3 n g / c m2。以使其慢慢昇溫至4 0 0 °C之條件，從具有 Low-k膜之基板（相當於基板2)之脫離量，胺a為44ng/cm 2、胺B 為 220ng/cm2。 另外，因為一旦於基板上已成長層間絕緣膜的膜厚或 是介層洞直徑變大，認為介層洞之表面積將變大，將有很 多之有機剝離液等不純物成分附著，抑制劑濃度將提高。 另一方面，因為一旦介層洞直徑變小，認為介層洞之表面 積將變小’有機剝離液等不純物成分附著將減少，抑制劑 濃度將減低，但是。一旦介層洞直徑變得太小，認為因表 面張力之故’有機剝離液將容易殘留於介層洞内，而無法 將抑制劑濃度降得太低。 再者’只要化學放大型光阻組成物能確保為一定之抑 制劑濃度的話，即使不進行去除不純物成分之前處理，也 可以發揮對於毒物之抵抗性。因此，光阻剝離後之前處理
第33頁 594850 五、發明說明（28)
步驟之刪減或是刪除便成 另外，化學放大型光 的中和反應而導致酸觸媒 度，也可以使化學放大型 適度地增加（例如，參照 接著，茲將參照附隨 加以說明。圖8係示意顯j 裝置製造方法的各步驟基 首先，於表面已形成 面，從基板侧起，與實施 7、層間絕緣膜6、餘刻阻 (參照圖8 ( a ))。 為可能。 阻組成物，認為因為抑制劑產生 不足之時，因應於抑制劑之濃 光阻組成物之酸產生劑的外加量 表2之試料6與試料8 )。 的圖示，針對本發明之實施例2 、有關於本發明貫施例2之半導體 板之部分剖面圖。 露出的Cu底層導線層8之基板表 例1同樣地依序長成敍刻阻障膜 P早膜5、層間絕緣膜4、罩膜3 接著’於罩膜3表面，長成反射防止膜，於反射防止 膜表面，與實施例1同樣地形成介層洞形成用光阻圖案。
接著’將已形成介層洞形成用光阻圖案之基板°，’直到 露出蝕刻阻障膜7為止，從表層起，與實施例丨同樣地選擇 性，連續依序蝕刻反射防止膜、罩膜3、間絕緣膜刻 阻障膜5、層間絕緣膜6。藉此，形成介層洞2丨（參照圖/ 接著’從已形成介層洞之基板起，與實施例 电漿灰化蝕刻形成用光阻圖案，之後，使 液加以去除。藉此，基板剖面成為圖8 (a)之狀態f剝離 此時’於有機剝離液中所含之胺成分將附二 -V、、办 u考〔吸附、 & ^入於介層洞之已露出的間絕緣膜4、6。
59485〇 五、發明說明（29) 接著’於去除介層洞形成用光阻圖案之基板表面，塗 布（$疋轉塗布）反射防止膜2之原液使其完全填入介層洞 中’於20 0 °C，預烤9〇秒鐘而調整並長成膜厚150ηιη (於罩 膜3表面的膜厚）的反射防止膜（參照圖8 (b ))。 此時’預烤反射防止膜2之際，認為可能有些府著於 層間絕緣膜4、6之胺成分被釋出至大氣，但是大部分之胺 成分仍附著於層間絕緣膜4、6或是存在於反射防止膜2之 中。於此實施例’反射防止膜2係與實施例1所用之材料相 同。 接著’於反射防止膜2表面，塗布（旋轉塗布）光阻 i化學放大型光阻組成物），利用熱板於95 °C，預烤90秒 產里而调整並長成膜厚β〇〇ηιη (罩膜3上的膜厚）的光阻膜 \。藉此，光阻填入介層洞的形狀長成薄膜（參照圖8 ( c Μ此時，預烤光阻1之際，附著於層間絕緣膜4、6或反 1夕防击止膜2中存在之胺成分將貫穿反射防止膜2而溶入光阻 的實施例，光阻1之原液係與於實施例1所使用 材枓相同（鹼性化合物；1〜4·2 mm〇l/poly—100g)。 板，ϊϊκ’ΓΛ成/阻膜1 (化學放大之正型光阻）的基 二：Π 曝光機一司製 後立即於，進光量與焦哪^ ^ ^ A ^ ^ ^ 38% * * 以得到導線溝形成用光阻圖：6…里的顯影。藉此，可 圖案（參照圖8 (d ))。於此實
第35頁 594850 五、發明說明（30) 施例二與實：m同樣地提高對於 接者，错由乾蝕刻法，蝕刻毋物之抵抗性。 圖案的基板，直到露出罩膜3為 ^導線溝形成用光阻 後，並藉由乾蝕刻法，直到露出 / π圖8 ( e ))，之 層起，依序選擇性地連續蝕刻 、為止，從表 此，形成導線溝22 (參照圖8 ( f )、） /間絕緣膜4’。藉 接著，由已形成導線溝之基板，〇带 溝形成用光阻圖案，然後，使用有機剥化蝕刻導線 接著，將已去除導線溝形成用光：：：去除。 反蝕刻法，蝕刻露出的蝕刻阻障膜7， 木—的基板，藉由 線層8為止。藉此，基板剖面成為圖8 (呈^路出Cj底層導 最後，於去除導線溝形成用光阻圖安狀心 由CVD，於基板表面長成⑸電鍍膜9 (埋基板表面，藉 )，並藉由CMP，直到露出層間絕緣膜二層洞及導線溝 化。藉此，能夠作出與Cu底層導線層δ電而予以平坦 嵌式導線9 (參照圖8 (h ))。 庄連接的Cu雙鑲 根據本實施例，介層洞2丨内的光阻仔么一 像，以顯影液處理後，也與實施例丨同樣^、、至由曝光而被解 圖8 (d ))。 ’也不殘留（參照 接著，針對其他之實施例加以說明。 實施例3係將實施例丨或2所使用的基 於使用層間絕緣膜内之多孔質膜的基板。也可以適用 分（胺成分）滲入有機剝離液中之多孔質4很多毒物成 可以發揮對於光阻中毒物的抵抗性。、、的情形下，也
第36頁
594850 五、發明說明（31) 實施例4為實施例1或2之曝光後的化學放大型光阻的 顯影時間，但不受限於6 0秒鐘，3 0秒鐘以上的話也可以。 藉由於化學放大型光阻中，添加一定量以上之抑制劑，提 高對於光阻毒物之抵抗性的結果-，由於縮短顯影時間也可 能達成良好的光阻圖案。另外，最好此顯影時間延長至6 0 秒鐘以上。因為若延長顯影時間，可以減少為了形成圖案 之曝光量，同時，也可以藉由抑制劑之添加，彌補降低的 化學放大型光阻的感度。還有，藉由將顯影時間由3 0秒延 長至6 0秒，感度提高3〜2 0 % (約1 0 % )。 實施例5係也可以將化學放大之負型光阻組成物適用 於實施例1或2所使用的光阻。含有基本樹脂、架橋劑、酸 產生劑、溶劑之化學放大之負型光阻組成物，若未含一定 量之驗性化合物，也因酸產生劑之光分解所產生的酸觸媒 將被滲入層間絕緣膜中的毒物成分（胺成分）所毒化，因 此而無法架橋。 . 發明之效果 根據本發明，藉由使用已添加0 · 1 m m〇1 / ρ ο 1 y - 1 0 0 g以 上抑制劑之光阻，於具有附著或滲入有機剝離液（毒性物 質）之高低差的基板表面，能夠良好地形成光阻圖案。因 為具有對於附著於基板（層間絕緣膜）之有機剝離液的抵 抗性。 另外，可以減輕（處理時間之縮短等）、刪減於介層 洞形成步驟與導線溝形成步驟之間所進行的毒性物質之去 除的前處理（熱處理、U V處理、氧電漿處理等）步驟。再
第37頁 594850 五、發明說明（32) 者，即使不進行毒性物質（有機剝離液）之去除，也能夠 良好地形成光阻圖案。 再者，於導線溝形成步驟，不需要將長成的反射防止 膜完全填入之前步驟所形成的介層洞内，能夠期望反射防 止膜塗布時間之縮短、反射防止膜塗布量之刪減。、
第38頁 594850 圖式簡單說明 ----- 五、【圖式簡單說明】 圖1 ( a )〜（h )係示意顯示有關於本發明實施例1 導 體裝置製/造方_法的各步驟基板之部分剖面圖。 圖2係顯不藉由毛細管電泳法、鑑定附著於具 例1步驟A6後,Low —k膜基板等成分時之結果的圖、形。、 、圖3係比較有關於實施例1及比較例之半導體裝置製造 方法，其導線溝形成用之光阻圖案形成步驟後之基平面 狀態的放大照片。 、圖4係顯示自具有實施例1步驟a6後之Low-k膜基板所 脫離之毋物成份各時間的檢出強度曲線，與徐徐昇溫時之 昇溫曲線的複合圖。 、® 5係、顯示自具有實施例1步驟a 6後之L 〇 w - k膜的基板 所脫離之毒物成份各時間的檢出強度曲線，與急速昇温至 40 0 °C並維持定溫時之昇溫曲線的複合圖。 ，圖β係顯示有關於實施例1 (包含比較例）之半導體裝 置製造方法，其導線溝形成用之光阻圖案形成步驟後之基 板平面狀態的放大照片（基板1、試料1〜6 )。 I圖7係顯示有關於實施例1 (包含比較例）之半導體裝 置製造方法，其導線溝形成用之光阻圖案形成步驟後之基 板平面狀態的放大照片（基板2、試料1〜6 )。 圖8 (a)〜（h)係示意顯示有關於本發明實施例2之半導 體裝置製造方法的各步驟基板之部分剖面圖。 圖9 (a)〜（h)係示意顯示有關於比較例之半導體裝置製 造方法的各步驟基板之部分剖面圖。
第39頁 594850
第40頁

Claims (1)

  1. 594850 案號91135^ 六、申請專利範圍 修正 成介層洞的基板’至少使用一種有機剝離液將該第1光阻 圖案予以剝離；以及 b )形成第2光阻圖案的步驟，於已形成該介層洞之基 板上，使用每1 o〇g基本樹脂中添加lmm〇1以上、i00mmol以 下範圍之鹼性化合物的化學放大型光阻組成物而長成光阻 膜，藉由將該光阻膜之既定區域予以曝光而形成用於導線 溝的形成之第2光阻圖案。 5 ·如申請專利範圍第1至4項中任一項之半導體裝置的製 造方法，其中，該基板係一種於表面或高低差處之侧壁 面’露出1或2種以上多孔質膜的基板。 6·如申請專利範圍第1至4項中任一項之半導體裝置的製 造方法，其中，該基板係一種於表面或高低差處之侧壁 面’露出1或2種以上層間絕緣膜的基板。 7·如申請專利範圍第1至4項中任一項之半導體裝置的製 造方法，其中，該基板係一種於表面或高低差處之側壁 面，露出比介電常數小於4之1或2種以上之低介電常數膜 的基板。 如申請專利範圍第1至4項中任一項之半導體裝置的製 造方法，其中，該化學放大型光阻組成物係使用每1〇〇忌基 本樹脂中添加2mmol以上、50mmol以下範圍之驗性化合物
    594850 -911^197___年月日 樣 m_ 六、申請專利範圍 的化學放大型光阻組成物。 9 ·如申請專利範圍第1至4項中任一項之半導體裝置的製 造方法，其中，該化學放大型光阻組成物係對於每1〇()重 量份數的基本樹脂中添加〇· 2重量份數以上且20重量份數 以下範圍之酸產生劑的化學放大型光阻組成物。 10·如申請專利範圍第1至4項中任一項之半導體裝置的製 造方法，其中，該化學放大型光阻組成物係對於每丨〇〇重 量份數的基本樹脂中添加0 · 5重量份數以上且1 〇重量份數 以下範圍之酸產生劑的化學放大型光阻組成物。 11·如申請專利範圍第1至4項中任一項之半導體裝置的製 造方法，其中，該光阻圖案或該第2光阻圖案係在包含基 板上之高低差處側壁面的區域，設有開口部。 12·如申請專利範圍第1至4項中任一項之半導體裝置的製 ie方法，其中’將该光阻膜之既定區域予以曝光之後，使 用顯影液進行3 0秒鐘以上之顯影。 13· —種化學放大型光阻組成物，其中， 使用每100忌基本樹脂中添加2111111〇1以上、5〇111111〇1以下 範圍之鹼性化合物；而且 對於每100重量份數的基本樹脂中添加〇·2重量份數以
    第43頁 594850 _案號91135127_年月曰 六、申請專利範圍 上、2 0重量份數以下範圍之酸產生劑 修正 〇
TW091135127A 2001-12-03 2002-12-03 Chemical amplification type photoresist composition, method for producing a semiconductor device using the composition, and semiconductor substrate TW594850B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001369039A JP3810309B2 (ja) 2001-12-03 2001-12-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200301923A TW200301923A (en) 2003-07-16
TW594850B true TW594850B (en) 2004-06-21

Family

ID=19178512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091135127A TW594850B (en) 2001-12-03 2002-12-03 Chemical amplification type photoresist composition, method for producing a semiconductor device using the composition, and semiconductor substrate

Country Status (3)

Country Link
US (1) US6800551B2 (zh)
JP (1) JP3810309B2 (zh)
TW (1) TW594850B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774031B2 (en) * 2002-12-17 2004-08-10 Texas Instruments Incorporated Method of forming dual-damascene structure
CN1521565A (zh) * 2002-12-20 2004-08-18 ϣ 电子器件的制造
KR100487948B1 (ko) * 2003-03-06 2005-05-06 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
JP4346358B2 (ja) * 2003-06-20 2009-10-21 Ｎｅｃエレクトロニクス株式会社 化学増幅型レジスト組成物およびそれを用いた半導体装置の製造方法、パターン形成方法
US20050170638A1 (en) * 2004-01-30 2005-08-04 Bang-Ching Ho Method for forming dual damascene interconnect structure
KR100857297B1 (ko) * 2004-03-01 2008-09-05 도쿄엘렉트론가부시키가이샤 기판의 처리방법 및 상기 처리방법을 제어하기 위한 프로그램이 기록된 기록매체
US20060216929A1 (en) * 2005-03-28 2006-09-28 Hyun-Mog Park Etch stopless dual damascene structure and method of fabrication
US7927779B2 (en) 2005-06-30 2011-04-19 Taiwan Semiconductor Manufacturing Companym, Ltd. Water mark defect prevention for immersion lithography
US8383322B2 (en) 2005-08-05 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion lithography watermark reduction
US7651942B2 (en) * 2005-08-15 2010-01-26 Infineon Technologies Ag Metal interconnect structure and method
US7569478B2 (en) * 2005-08-25 2009-08-04 Tokyo Electron Limited Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
US7993808B2 (en) 2005-09-30 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. TARC material for immersion watermark reduction
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
JP2007220891A (ja) * 2006-02-16 2007-08-30 Toshiba Corp ポストｃｍｐ処理液、およびこれを用いた半導体装置の製造方法
JP4728153B2 (ja) * 2006-03-20 2011-07-20 富士通セミコンダクター株式会社 半導体装置の製造方法
EP2001414A4 (en) * 2006-03-23 2012-04-25 Exactech Inc REVERSE SHOULDER PROSTHESIS
US8518628B2 (en) 2006-09-22 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface switchable photoresist
US7732346B2 (en) * 2007-02-27 2010-06-08 United Mircoelectronics Corp. Wet cleaning process and method for fabricating semiconductor device using the same
US8247322B2 (en) * 2007-03-01 2012-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Via/contact and damascene structures and manufacturing methods thereof
US20090093114A1 (en) * 2007-10-09 2009-04-09 Sean David Burns Method of forming a dual-damascene structure using an underlayer
KR100965031B1 (ko) * 2007-10-10 2010-06-21 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법
JP5235829B2 (ja) * 2009-09-28 2013-07-10 株式会社東芝 半導体装置の製造方法、半導体装置
US8202803B2 (en) * 2009-12-11 2012-06-19 Tokyo Electron Limited Method to remove capping layer of insulation dielectric in interconnect structures
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP5799050B2 (ja) * 2013-03-29 2015-10-21 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、それを用いたレジスト膜、パターン形成方法、及び電子デバイスの製造方法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6015969B2 (ja) 2014-08-19 2016-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路基板の形成方法
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
JP6806721B2 (ja) * 2018-02-20 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理システムおよびプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215570B2 (ja) 1993-03-24 2001-10-09 倉敷紡績株式会社 有機剥離液の成分濃度測定方法およびその測定装置
JP3546927B2 (ja) 1997-06-26 2004-07-28 信越化学工業株式会社 レジスト材料
TW457403B (en) 1998-07-03 2001-10-01 Clariant Int Ltd Composition for forming a radiation absorbing coating containing blocked isocyanate compound and anti-reflective coating formed therefrom
JP2000089488A (ja) 1998-09-08 2000-03-31 Fuji Xerox Co Ltd 電子写真感光体および画像形成装置
JP4248098B2 (ja) 1999-09-20 2009-04-02 東京応化工業株式会社 反射防止膜形成用組成物及びレジストパターンの形成方法
JP3751518B2 (ja) 1999-10-29 2006-03-01 信越化学工業株式会社 化学増幅レジスト組成物
JP2001139696A (ja) 1999-11-16 2001-05-22 Nippon Steel Chem Co Ltd 導電性樹脂成形品の製造方法及び燃料電池用セパレータ
JP2001217242A (ja) 2000-02-03 2001-08-10 Seiko Epson Corp 半導体装置およびその製造方法
JP2001226696A (ja) 2000-02-10 2001-08-21 Asahi Denka Kogyo Kk 洗浄剤組成物
TWI272451B (en) * 2000-09-25 2007-02-01 Ciba Sc Holding Ag Chemically amplified photoresist composition, process for preparation of a photoresist, and use of said chemically amplified photoresist composition
JP2002170885A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US6800551B2 (en) 2004-10-05
JP2003167345A (ja) 2003-06-13
US20030157806A1 (en) 2003-08-21
JP3810309B2 (ja) 2006-08-16
TW200301923A (en) 2003-07-16

Similar Documents

Publication Publication Date Title
TW594850B (en) Chemical amplification type photoresist composition, method for producing a semiconductor device using the composition, and semiconductor substrate
TWI249788B (en) Dual-damascene semiconductor device
KR100577040B1 (ko) 배선형성용 하층막 형성재료, 매립재료 및 이들을 사용한배선형성방법
US9005875B2 (en) Pre-patterned hard mask for ultrafast lithographic imaging
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
KR100840138B1 (ko) 스핀-온 광패턴가능 층간 유전체 재료들의 사용 및 유전체재료들을 사용하는 중간 반도체 장치 구조
KR100861176B1 (ko) 무기계 하드마스크용 조성물 및 이를 이용한 반도체 소자의 제조방법
TW201118925A (en) Self-aligned spacer multiple patterning methods
US20090162986A1 (en) Copolymers, polymer resin composition for buffer layer method of forming a pattern using the same and method of manufacturing a capacitor using the same
TW201224681A (en) Pattern forming method, resist underlayer film, and composition for forming resist underlayer film
JP2014507795A (ja) 高度なパターン形成に必要な小型フィーチャのパターン形成プロセス
JP2003249437A (ja) パターン形成方法および半導体装置の製造方法
JP5425514B2 (ja) 微細パターン形成方法
TW497167B (en) Pattern forming method
US20060094204A1 (en) Planarization material, anti-reflection coating material, and method for manufacturing semiconductor device thereby
TWI220774B (en) Method for patterning low dielectric constant film and method for manufacturing dual damascene structure
TWI262575B (en) Patterning layers comprised of spin-on ceramic films
KR20230007391A (ko) 탄소 재료, 금속 유기 화합물 및 용매를 포함하는 스핀 코팅 조성물, 및 기판 위 금속 산화물 막의 제조 방법
US20020061453A1 (en) Method for forming pattern
US7387969B2 (en) Top patterned hardmask and method for patterning
KR20090001023A (ko) 반도체 소자의 미세 패턴 형성 방법
US20010055730A1 (en) Method of manufacturing a semiconductor devices, embedding material for use therewith, and semiconductor device
JP3710941B2 (ja) パターン形成方法
CN109427659A (zh) 半导体器件和制造方法
Owe-Yang et al. Development of high-performance tri-layer material

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent