TW587345B - Method and structure of diode - Google Patents
Method and structure of diode Download PDFInfo
- Publication number
- TW587345B TW587345B TW092103686A TW92103686A TW587345B TW 587345 B TW587345 B TW 587345B TW 092103686 A TW092103686 A TW 092103686A TW 92103686 A TW92103686 A TW 92103686A TW 587345 B TW587345 B TW 587345B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- carrier concentration
- semiconductor layer
- area
- patent application
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 2
- 229910052702 rhenium Inorganic materials 0.000 claims 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract 3
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 206010061218 Inflammation Diseases 0.000 description 1
- 240000005373 Panax quinquefolius Species 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 241000220317 Rosa Species 0.000 description 1
- 240000007313 Tilia cordata Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000004054 inflammatory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
587345 五、發明說明（1) 〜 --- 一、 【發明所屬之技術領域】 本發明係關於一種二極體之製程愈 y 供使用於採用薄膜電晶體製程之靜電=、、"構。此一極體係 月？寬玫電防護電路。 二、 【先前技術】 一般電子產品（例如顯示器面板 ..... 累積大量靜電荷。進而使產品受到大、運C過程中谷易 能，甚至損壞。因此須在產品中加入二机衝擊而降低性 滞電放電防護電路。 圖1所示為目前薄膜電晶體製程 護電路100。此防護電路100主要係利彳木用的靜電放電防 電阻106、108達成。但此種電路製作^，晶體102、104與 F罕父為複雜。 三、 【發明内容】 本發明之主要目的即在提供一種二 構。此二極體係供使用於採用薄膜電晶制^製程與結 防護電路。且此二極體耐壓較高，可以.乂秸之靜電放電 壓不高的影響。 々除先前技術中耐 本發明之精神在於此二極體係應用於 製程之靜電放電防護電路。此二極體可採:用薄膜電晶體 晶體製程，而毋需額外製程步驟及額外的光=有的薄膜電 針對二極體中的本質（intrinsic )區做株邮。且本發明 >辰度的調變，進一步加強二極體的耐壓度。 P g
第6頁 587345 五、發明說明（2) 圖2為應用本發明之靜電放電防護電路2 〇 〇示咅圖 根據本發明之二極體204、20 6、20 8、210位於内部“電路 2 02和VDD、VSS之間，以達到防護效果。 本發明所提供的二極體係供使用於採用薄膜電晶體制 程之靜電放電防護電路。其製程包含下列步驟。形=二 體層於基板上。於半導體層中形成具第一載子 ’ V (carrier )濃度之第一區域，此第一載子濃度為一 導電型。於半導體層中形成具第二载子濃度之第二 ―， 此第一載子濃度為一第二導電㉟。形成絕緣層 ： 上。蝕刻絕緣層以形成至少一接觸窗（contact 守粒層 window)。以及形成金屬層於絕緣層上。其中， 露出半導體層一部份的上表面，全属思枯λ 她领固暴 半導體層。 至屬層填入接觸窗以接觸 上述製程中，第一區域可 另外，若第一導電型為正型（ 型（N型）。若第一導電型為 型0 與第二區域鄰接或不鄰接。 p型），第二導電型則為負 負型’第二導電型則為正 上述製程在形成絕緣層之前，φ 形成-第三區域。Α第三區域=更可包含於半導體層中 -區域與第二區域之間。第：區：：本質區，1可位於第 力一^域亦可具一第三載子濃
五、發明說明（3) 度。此第三載子濃度可為第一带 濃度。此時第三區域可位於第〜=型，並可小於第一載子 可與第一區域鄰接。 區域與弟一區域之間’並 上述製程在形成絕緣層之於 形成-第四區域。&第四區域炎可再包含於半導體層中 三區域與第二區域之間。此第，一本質區，並可位於第 度。此第四載子濃度可為第4=亦可具-第：載子濃 濃度。此時第四區域可位於第一卩並可小於第一載子 可與第二區域鄰接。 二區域與第二區域之間，並 上述製程在形成絕緣層之前， 形成一筮了再包含於+導體層中 ^取 弟五區域。此第五區域可焱 ,^ ^ 二卩W^ 飞了為一本吳區，並可位於第 —Ue域與第四區域之問。此笙 不 匕从心间此弟五區域亦可且一第五«早澧 度。此時第五載子濃产可鼻策 ^ _ /、 戰亍/辰度Ί為弟一導電型，並可小於第三載 /辰又。此時第五區域可位於第三區域與第四區域之間。 四、【實施方式】 圖3為本發明第一實施例3〇〇剖面示意圖。本實施例 包合一半導體層304、一絕緣層310，以及一金屬層 3/4。^導體層304包含具第一載子濃度的第一區域3〇θ6 , 以及具第二載子濃度的第二區域3 0 8。絕緣層3 1 0位於半導 體層3 04上，包含至少一接觸窗312。金屬層314位於絕緣 層上。其中接觸窗312暴露出半導體層304之一部份上
587345 五、發明說明（4) 表面，金屬層314填入接觸窗312以接觸半導體層304。第 一載子濃度為一第一正型載子濃度，第二載子濃度為一第 二負型載子濃度。第一區域306與第二區域308鄰接。 圖4為本發明第二實施例4 0 0剖面示意圖。本實施例 4〇〇中半導體層304包含具第一載子濃度的第一區域4〇6， 以及具第二載子濃度的第二區域40 8。第一載子濃度為一 第一正型載子濃度，第二載子濃度為一第二負型載子濃 度。第一區域4 06與第二區域4 08不鄰接，中間夾有第三區 域416。本實施例400中，第三區域416為一本質區。 圖5為本發明第三實施例5 0 0剖面示意圖。本實施例 5〇〇中半導體層304包含具第一載子濃度的第一區域506， 具第二載子濃度的第二區域5〇8，以及具第三載子濃度之 第三區域516。第一載子濃度為一第一正型載子濃度，第 二載子濃度為一第二負型載子濃度。第三載子濃度為一第 三正型載子濃度，且小於第一正型載子濃度。第三區域 516位於第一區域506與第二區域50 8之間，並分別與第一 區域5 0 6及第二區域5 0 8鄰接。 圖6為本發明第四實施例6 〇 〇剖面示意圖。本實施例 600中半導體層304包含具第一載子濃度的第一區域606， 具第二載子濃度的第二區域608，以及具第三载子濃度之 第三區域616。第一載子濃度為一第一正型載子濃度，第
587345 五、發明說明（5) 二載子濃度為一第二負型載子濃度。第三載子濃度為一第 三負型載子濃度，且小於第二負型載子濃度。第三區域 616位於第一區域606與第二區域608之間，並分別與第一 區域606及第二區域608鄰接。 圖7為本發明第五實施例7 0 0剖面示意圖。本實施例 700中半導體層304包含具第一載子濃度的第一區域7〇6， 具第二載子濃度的第二區域708，具第三載子濃度之第三 區域71.6，以及具第四載子濃度之第四區域718。第一載子 濃度為一第一正型載子濃度，第二載子濃度為一第二負型 載子濃度。第三載子濃度為一第三正型載子濃度，且小於 第一正型載子濃度。第四載子濃度為一第四負型載子濃 度，且小於第二負型載子濃度。第三區域716與第四區域 718皆位於第一區域706與第二區域708之間。第三區域7 16 與第一區域70 6鄰接，第四區域718與第二區域708鄰接， 第三區域716與第四區域718鄰接。 圖8為本發明第六實施例8 0 0剖面示意圖。本實施例 800與圖7中第五實施例700相似，只是第四區域818為一 本質區。 圖9為本發明第七實施例9 0 0剖面示意圖。本實施例 9 0 0與圖7中第五實施例70 0相似，只是第三區域91 6為一 本質區。
第10頁 587345 五、發明說明（6) 圖1 0為本發明第八實施例1 0 0 0剖面示意圖。本實施 例1 00 0中半導體層304包含具第一載子濃度的第一區域 1006，具第二載子濃度的第二區域1008，具第三載子濃度 之第三區域1016，具第四載子濃度之第四區域1018，以及 一第五區域1020。第一載子濃度為一第一正型載子濃度， 第二載子濃度為一第二負型載子濃度。第三載子濃度為一 第三正型載子濃度，且小於第一正型載子濃度。第四載子 濃度為一第四負型載子濃度，且小於第二負型載子濃度。 第三區域1016與第四區域1〇18皆位於第一區域1〇〇6與第二 區域1008之間。第三區域1〇16與第一區域1〇〇6鄰接，第四
區域1018與第二區域1〇〇8鄰接，第三區域1〇16與第四區域 i〇u不鄰接，中間夾有第五區域1〇2〇。本實施例1〇〇〇中第 :Ϊ f1 0 20為一本質區。但第五區域1 0 2 0也可具一第五載 於= 1載子濃度可為一第五正型·子濃度，並小 載載子濃度。此第五載子濃度亦可為-第五負型 亚小於第二負型載子濃度。 上述說明並非對本發明 各種改變與均等性的安排皆 護的範缚内。 範缚的限制，且上述說明以及 於本發明申請專利範圍意欲保
587345 圖式簡單說明 五、【圖式簡早說明】 所附圖式係為配合說明書解釋本發明，圖3至圖8中類 似編號表示類似元件。 圖1為先前技術中靜電放電防護電路之示意圖； 圖2為應用本發明之靜電放電防護電路示意圖； 圖3為本發明第一實施例剖面示意圖； 圖4為本發明第二實施例剖面示意圖； 圖5為本發明第三實施例剖面示意圖； 圖6為本發明第四實施例剖面示意圖； 圖7為本發明第五實施例剖面示意圖； 圖8為本發明第六實施例剖面示意圖； 圖9為本發明第七實施例剖面示意圖；以及 圖1 0為本發明第八實施例剖面示意圖。 元件符號說明 1 0 0靜電放電防護電路 1 0 2， 1 0 4電晶體 1 0 6， 1 0 8 電阻 2 0 0靜電放電防護電路 202内部電路 204，206，208，210 二極體 300，400，500，600，700，800，900，1000 二極體 3 0 2基板 304半導體層
587345 圖式簡單說明 3 0 6， 4 0 6， 5 0 6， 6 0 6， 7 0 6， 1 0 0 6 第一區域 308， 408， 508， 608， 708， 1008 第二區域 3 1 0絕緣層 3 1 2接觸窗 314金屬層 1 0 2 0第五區域 416， 516， 616， 716， 916, 1016 第三區域 718， 818， 1018第四區域
第13頁
Claims (1)
- 587345 六、申請專利範圍 1. 一種在一基板上形成一二極體的方法，包含： 形成一半導體層於該基板上； 於該半導體層中形成具一第一載子（carrier)濃度 之一第一區域，該第一載子濃度為一第一導電型； 於該半導體層中形成具一第二載子濃度之一第二區 域，該第二載子濃度為一第二導電型； 形成一絕緣層於該半導體層上； 蝕刻該絕緣層以形成至少一接觸窗（contact window):以及 形成一金屬層於該絕緣層上； 其中’該接觸窗暴露出該半導體層之一部份的上表 面，該金屬層填入該接觸窗以接觸該半導體層。 2. 如申請專利範圍第1項所述之方法，其中該二極體係採 用一薄膜電晶體製程，並應用於電路上。 3. 如申請專利範圍第2項所述之方法，其中該第一區域與 該第二區域鄰接。 4. 如申請專利範圍第2項所述之方法，其中於形成該絕緣 層之前，更包含於該半導體層中形成一第三區域，該第三 區域為一本質區，且該第一區域與該第二區域不鄰接，該 第三區域位於該第一區域與該第二區域之間。587345 六、申請專利範圍 ，々^、土 ^ . 5 ·如申請專利範圍第2項所述 / 於形成泫絕緣 層之前，JI包含於該半導體層中形成具一第三載子濃度之 一第三區域。 6 ·如申請專利範圍第5項所述之方#法，其中該第三載子濃 度為該第一導電型，該第三載子\辰度小於该第一載子濃 度，該第一區域與該第二區域不鄰接’該第三區域位於該 第一區域與該第二區域之間，該第三區域與該第一區域鄰 接。 7·如申請專利範圍第6項所述之方法，其中於形成該絕緣 層之Θ ’更包含於該半導體層中形成一弟四區域，該第四 區域為一本質區，且該第三區域與該第二區域不鄰接，該 第四區域位於該第三區域與該第二區域之間。 8·如I請專利範圍第6項所述之方法，其中於形成該絕緣 層之4 ，更包含於該半導體層中形成具一第四載子濃度之 一第四區域。 9 ·如申請專；^ij絡_ 度為該第二導電^第8項所述之方法，其中該第四載子濃 度，該第三區域^’該第四載子濃度小於該第二載子濃 第三區域與讓第Γ 5亥第二區域不鄰接，該第四區域位於該 接。 〜區域之間’該第四區域與該第二區域鄰第15頁 587345 六、申請專利範圍 一半導體層，包含： 一第一區域，具一第一載子濃度，該第一載子濃 度為一第一導電型；以及 一第二區域，具一第二載子濃度，該第二載子濃 度為一第二導電型； 一絕緣層，位於該半導體層上，該絕緣層包含至少一 接觸窗；以及 一金屬層，位於該絕緣層上； 其中，該接觸窗暴露出該半導體層之一部份上表面， 該金屬層填入該接觸窗以接觸該半導體層。 1 6.如申請專利範圍第1 5項所述之二極體，其中該二極體 係採用一薄膜電晶體製程，並應用於電路上。 1 7.如申請專利範圍第1 6項所述之二極體，其中該第一區 域與該第二區域鄰接。 1 8.如申請專利範圍第1 6項所述之二極體，其中該半導體 層更包含一第三區域，該第三區域為一本質區，且該第一 區域與該第二區域不鄰接，該第三區域位於該第一區域與 該第二區域之間。 1 9.如申請專利範圍第1 6項所述之二極體，其中該半導體 層更包含一第三區域，該第三區域具一第三載子濃度。第17頁 587345 六 、申請專利範圍 2 0 ·如申請專利範圍第1 9項所述之二極體，其中該第三載 子濃度為該第一導電型，該第三載子濃度小於該第一載子 濃度，該第一區域與該第二區域不鄰接，該第三區域位於 遠第一區域與該第二區域之間，該第三區域與該第一區域 鄰接。 2 1 ·如申請專利範圍第2 〇項所述之二極體，其中該半導體 層更包含一第四區域，該第四區域為一本質區’且該第三 區域與該第二區域不鄰接，該第四區域位於該第三區域與 °亥第二區域之間。 22·如申請專利範圍第2〇項所述之二極體，其中該半導體 層更包含—第四區域，該第四區域具一第四載子濃度。 23·#如申請專利範圍第22項所述之二極體，其中該第四載 =濃度為該第二導電型，該第四載子濃度小於該第二載子 區域與該第二區域之間’ 5亥第四區域與該第一區域 礙度，該第三區域與該第二區域不鄰接，該第四區域位於 該第 —α σ 鄰接 4 ·如申請專利範圍第2 3項戶斤述之二極體’其中或半導體 層更包含一第五區域，該第五區域為一本質區，且該第三 區域與該第四區域不鄰接，該第五區域位於該第三區域與 第18頁
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092103686A TW587345B (en) | 2003-02-21 | 2003-02-21 | Method and structure of diode |
| JP2004044312A JP2004253806A (ja) | 2003-02-21 | 2004-02-20 | ダイオードの製造方法及び構造 |
| US10/781,879 US7064418B2 (en) | 2003-02-21 | 2004-02-20 | Method and structure of diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092103686A TW587345B (en) | 2003-02-21 | 2003-02-21 | Method and structure of diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW587345B true TW587345B (en) | 2004-05-11 |
| TW200417049A TW200417049A (en) | 2004-09-01 |
Family
ID=32867338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092103686A TW587345B (en) | 2003-02-21 | 2003-02-21 | Method and structure of diode |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7064418B2 (zh) |
| JP (1) | JP2004253806A (zh) |
| TW (1) | TW587345B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW584953B (en) * | 2003-04-25 | 2004-04-21 | Toppoly Optoelectronics Corp | ESD protection device with thick poly film, electronic device and method for forming the same |
| JP2006060191A (ja) * | 2004-07-23 | 2006-03-02 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、電子機器 |
| US20070069237A1 (en) * | 2005-09-29 | 2007-03-29 | Toppoly Optoelectronics Corp. | Systems for providing electrostatic discharge protection |
| JP5448584B2 (ja) * | 2008-06-25 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8174047B2 (en) | 2008-07-10 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8405123B2 (en) * | 2008-10-27 | 2013-03-26 | National Semiconductor Corporation | Split-gate ESD diodes with elevated voltage tolerance |
| CN104483796A (zh) * | 2015-01-04 | 2015-04-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板及显示装置 |
| CN108695312B (zh) * | 2017-04-10 | 2020-12-25 | 中芯国际集成电路制造(上海)有限公司 | Esd保护电路、esd保护结构及其形成方法 |
| US11387230B2 (en) * | 2018-05-16 | 2022-07-12 | Industrial Technology Research Institute | System in package structure for perform electrostatic discharge operation and electrostatic discharge protection structure thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610790A (en) * | 1995-01-20 | 1997-03-11 | Xilinx, Inc. | Method and structure for providing ESD protection for silicon on insulator integrated circuits |
| JP3717227B2 (ja) * | 1996-03-29 | 2005-11-16 | 株式会社ルネサステクノロジ | 入力／出力保護回路 |
| US6329691B1 (en) * | 1999-12-13 | 2001-12-11 | Tower Semiconductor Ltd. | Device for protection of sensitive gate dielectrics of advanced non-volatile memory devices from damage due to plasma charging |
| JP2001168351A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | 半導体装置 |
| TW519749B (en) * | 2002-01-23 | 2003-02-01 | United Microelectronics Corp | Gateless diode device of ESD protection circuit and its manufacturing method |
-
2003
- 2003-02-21 TW TW092103686A patent/TW587345B/zh not_active IP Right Cessation
-
2004
- 2004-02-20 US US10/781,879 patent/US7064418B2/en active Active
- 2004-02-20 JP JP2004044312A patent/JP2004253806A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20040164381A1 (en) | 2004-08-26 |
| TW200417049A (en) | 2004-09-01 |
| JP2004253806A (ja) | 2004-09-09 |
| US7064418B2 (en) | 2006-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI246096B (en) | Decoupling capacitor design | |
| JP2000022175A (ja) | 高耐圧半導体装置 | |
| TW587345B (en) | Method and structure of diode | |
| EP1976011A3 (en) | High breakdown voltage semiconductor circuit device and method of manufacturing the same | |
| KR20060050160A (ko) | 반도체 집적 회로 장치 | |
| US20110186928A1 (en) | Semiconductor device | |
| CN106356306A (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| JP2001044431A (ja) | 半導体装置 | |
| JP2011165860A (ja) | 保護素子及び半導体装置 | |
| TWI271854B (en) | Semiconductor device | |
| US11222887B2 (en) | Transient voltage suppression device | |
| JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
| TWI317551B (en) | Transistor layout for improving esd capability | |
| CN107768306A (zh) | 显示面板及其制造方法 | |
| JP2000294802A (ja) | 半導体装置 | |
| TWI538160B (zh) | 靜電放電保護裝置及其應用 | |
| JPH09500761A (ja) | 半導体素子に使用される寄生的ｍｏｓトランジスタを有するパッド構造 | |
| CN1157789C (zh) | 静电放电缓冲装置 | |
| JP3334027B2 (ja) | 高耐圧横型半導体装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| TWI743981B (zh) | 雙向靜電放電保護裝置 | |
| JP2007134421A (ja) | パワーｍｏｓｆｅｔ、ｉｇｂｔなどの縦型半導体装置とその製造方法 | |
| TW508786B (en) | Electro-static discharge protection apparatus and production method | |
| JPH0235778A (ja) | 半導体装置 | |
| JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |