TW587281B - Method for producing dual damascene structure - Google Patents

Description

587281 五、發明說明（l) 發明領域： 本發明是有關於一種半導體之製程技術，特 於雙鑲嵌結構（dual damascene)的製造方法，苴 疋義蝕刻溝槽期間發生光阻毒化、圍籬效應而污 及避免發生介層洞輪廓不佳及蝕穿而損害内連線。 相關技術說明： 在目前的内連線的製程中，已發展出一種鑲垆 (damascene)内連線結構，係在基板的介電層上y 製作出具有介層洞（via hole)與内連線圖案之溝槽’然 後再以-導電層填滿介層洞和内連線圖案溝槽， 觸插S (Plug)與内連線結構，達到簡化製程步驟的 為了進一步說明，以下將配合第“至“圖之 圖’說明習知雙鑲復結構的製造方法。首來:-圖，提供-半導體基底10，其上形成有金屬内連K1二合 :)，例如銅或紹，接著再依習知的： 刻終止層（Stop layer)12，用以隔離内連線 一介電層14及介電抗反射層（dielectric 八 anti-ref lection coating，DARC ) 16，豆 — 溝槽時，發生駐波效應。接著，_由& ，、 後，疋義 16上形成圖案化之光阻層18，其具有複數開口 18二在 疏離（is〇late)圖案區及密集（dense)圖案區之介 接下來，請參照第lb圖’以圖案化之光阻川作為罩 0503-6836TWF;TSMC2001 -0844;yc chen.p t d 第4頁 587281 五、發明說明（2) 幕，蝕刻開口18a下方的DARC 16及介電層14以形成複數介 層洞1 4 a。隨後，去除圖案化之光阻層1 8。 接下來，請參照第1 c圖，在介電層丨4上及介層洞丨4a 内塗覆用以定義溝槽之光阻層19。然而，如圖所標示八及 A’處，其分別表示出圖案疏離區及密集區之光阻層19高度 不一的情形，如此對於關鍵圖案尺寸（critical dimension， CD)的控制相當不易。另外，若介電層η的 材質為低介電材料時，也會經由介層洞丨4 a將雜質擴散至 光阻層1 9而造成毒化現象。 、、 接下來’請參照第1 d圖，藉由微影製程而形成具複數 開口 1 9a之圖案化光阻層1 9，用以定義溝槽。然而，如圖 所4示示之B及B ’其指示出在顯影之後，由於沒有光阻殘 留，所以在後續蝕刻時，容易損害介層洞丨4a之内壁輪廓 (profile)，甚至會蝕穿（punch-through)終止層12而 損及内連線（未繪示）。 最後，請參照第1 e圖，以圖案化之光阻層1 9作為罩幕 來蝕刻開口 19a下方之DARC 16及介電層14以形成複數溝槽 1 4 b。如上所述，發生輪廓不佳及蝕穿之問題。 為了改善上述之問題，另一做法係將有機底層抗反射 層（bottom ARC, BARC)填入介層洞以作為保護層。以下 配合第2a到2 f圖說明此習知雙鑲嵌結構之製造方法。此 處，與第1圖中相同之材質或結構，標示相同之標號。另 外第2 a到2 b圖之步驟與第1 a到1 b圖相同，此處省略其說 明。接著，請參照第2c圖，在DARC 16上及介層洞14内塗

0503-6836TWF;TSMC2001-0844;ycchen.ptd 第5頁 587281 五、發明說明（3) 覆一有機底層抗反射層（organic BARC) 17，其中介芦、、同 14a内之BARC 17並未填滿。如此可避免介層洞i4a輪廊不 佳及蝕穿終止層1 2等問題。 接下來，請參照第2d圖，在BARC 17上塗覆用以定義 溝槽之光阻層1 9。然而，此BARC 17並無法完全隔離介電 層1 4之雜質擴散所造成的光阻毒化，且如圖所標示之c及 C’處’其情形如第1 c圖之A及A’處，難以控制關鍵圖案尺 寸（CD )。 ” 接下來’請參照第2 e圖’藉由微影製程而形成具複數 開口 1 9a之圖案化光阻層1 9，用以定義溝槽。然而，如圖 所標示之D及D’ ，其分別繪示出形成於疏離圖案區及密集 圖案區之介層洞内壁iBARC 17,若其厚度過厚，將在後 續#刻溝槽期間發生圍籬效應。 最後，請參照第2 f圖，以圖案化之光阻層丨9作為罩幕 來#刻開口19a下方之BARC 17、DARC 16及介電層14以形 成複數溝槽14b。如上所述，由於BARC 17蝕刻速率慢於介 電層1 4而發生圍籬效應。亦即，在形成溝槽丨4b時，在介 層洞14a洞口周圍形成由BARC 17所構成之圍籬17&，其容 易在後續去除蝕刻終止層12時造成微粒（particle)污染 而影響元件之電特性。由於雙鑲嵌製程是目前半導體業= 當重要的技術之一，實有必要針對其問題加以改善解決。 有鑑於此，本發明提供一種雙鑲嵌結構之製造方法， 藉由採用新的填洞材料取代有機BARC以作為保護材料，並 在定義溝槽之前，將其形成於介電層上及填滿介層洞之方 0503-6836TWF;TSMC2001 -0844;ycchen.p t d 第6頁 五 發明說明（4) 式來解決習知技術所面臨之問題 發明概述： 冬發明 採用新的填 圍籬效應而 本發明 法，藉由在 線及介層洞 根據上 方法，包括 終止層及一 層表面，以 層及於介層 厚度；以及 方形成複數 介電層上形 驟。再者， 料或具水溶 <目的在於提供 洞材料作為保護 對元件造成污染 之另一目的在於 ^電層及介層洞 内壁及易於控制 述之目的，本發 下列步驟：在一 介電層；定義蝕 形成複數介層洞 洞内填滿填洞材 定義蝕刻填洞材 溝槽，藉以構成 成一介電抗反射 此填洞材料層係 性或驗溶性之阻 一種雙 層，藉 〇 提供一 内形成 關鍵圖 明提出 半導體 刻介電 ;在介 料，其 料層及 雙鑲嵌 層的步 咼钱刻 劑且厚 蛾耿結構之製造方法， 以避免發生光阻毒化及 種雙鑲嵌結 填洞材料， 案尺寸（CD 一種雙鑲嵌 基底上依序 層至露出上 電層上形成 中填洞材料 介電層，以 結構。其中 驟及去除填 速率之底層 度小於20 0 0 構之製造方 以保護内連)0 結構之製造 形成一餘刻 述钱刻終止 一填洞材料 層具一既定 在介層洞上 ’更包括在 洞材料之步 抗反射層材 埃。 又根據上述之目的，本發明提出一種雙鑲嵌結構之製 造方法’包括下列步驟：在一半導體基底上依序形成一蝕 刻終止層及一介電層；定義蝕刻介電層至露出蝕刻終止層 表面’以形成複數介層洞；在介層洞内填入第一填洞材料 以保護介層洞内壁及蝕刻終止層；在介電層上與第一填洞 材料上形成第二填洞材料層，其中第二填洞材料層具一既

0503-6836TWF;TSMC2001-0844;ycchen.ptd 第7頁 587281 義餘刻第一填洞材料層 數溝槽，藉以構成雙鑲 形成一介電抗反射層的 步驟。再者，第二填洞 於200 0埃。另外，第_ 料及TOK HEGF材料或具 明之上述目的、特徵、 較佳實施例，並配合所 五、發明說明（5) 定厚度；以及定 層洞上方形成複 包括在介電層上 第一填洞材料之 層材料且厚度小 Shipley viPR 材 阻劑。 圖式之簡單說明 為了讓本發 懂，下文特舉出 明如下： 第1 a到1 e圖 圖； 及介電層，以在介 嵌結構。其中，更 步驟及去除第一及 材料係底層抗反射 填洞材料係 水溶性或驗溶性之 和優點能更明顯易 附圖式，作詳細說 係繪示出習知雙鑲嵌結構之製造方法剖面 第2 a到2 f圖係緣示出另一 剖面圖； 習知雙鑲嵌結構之製造方法 一實施例之雙鑲嵌 二實施例雙鑲嵌結 第3a到3 f圖係繪示出根據本發明第 結構之製造方法剖面圖； 第4a到4f圖係繪示出根據本發明第 構之製造方法剖面圖。 [符號說明] 10、30〜半導體基底； 1 2、3 2〜敍刻終止層； 14、34〜介電層； 14a、34a〜介層洞；

587281

線（未繪示）而不產生光阻毒化 輪廓不佳及蝕穿等問題 _接=在==圖人’/填洞材細上塗覆光阻 ’因此不會發生習知形^填洞材料37 圖案尺寸f rn W“曰曰九同度而難以控制關鍵 ^ 2 )的問題。接下來，請參照第3e圖，藉由彳$ : = : =料37上形成具複數開〜圖案化光 1且層3 9，用以定義溝槽。 匕

來蝕：參照第3f圖，以圖案化之光阻層39作為罩幕 ^開口 39a下方之填洞材料37、DARC 36及介電層^ =、複數溝槽34b藉以構成雙鑲嵌結構。由 θ =為，刻速率之BARC或是具水溶性或==彳 ，此：會發生圍籬效應，，進行後續之製程（未繪

36 U 去除圖案化之光阻層39、填洞材料3?及DARC 36並填入金屬插塞（plug )。 第一實施例 以下配合第4a到4f圖說明本發明第二實施例之 ;構之製造：法。此處，與第3圖中相同之材質或結構， 二不相同之標號。另外第4a到4b圖之步驟與第la到“

同，此處省略其說明。接著，請參照第4c-1圖，在介声 内填入第一填洞材料47 ’以保護上述介層洞34a内‘ $刻終止層32。本實施例所使用之第一填洞材料47係純 脂材料，例如Shipley ViPR材料及TOK HEGF材料，或者 具水溶性或鹼溶性之阻劑，例如第一實施例所述。若使

587281 五、發明說明（ίο) 第一實施例之優點，因此亦不會發生圍籬效應。接著，進 行後續之製程（未繪示），亦即去除圖案化之光阻層3 9、 第二及第一填洞材料與〇，以及daRC 36。隨後，填入 金屬插塞（plug)。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明’任何熟習此項技藝者，在不脫離本發明之精 神和範圍内’當可作更動與潤飾，因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。

第13頁

Claims (1)

1. 5§^s修正 彳南>〇丨案號 90125934_年1月曰_修正分_ή 六、申請專利範圍 1 . 一種雙鑲嵌結構之製造方法，包括下列步驟： 在一半導體基底上依序形成一#刻終止層及一介電 層； 定義#刻上述介電層至露出上述餘刻終止層表面，以 形成複數疏/密之介層洞； 在上述介層洞内填入第一填洞材料，以保護上述介層 洞内壁及上述#刻終止層； 在上述介電層上與上述第一填洞材料上形成第二填洞 材料層，其中上述第二填洞材料層具一既定厚度；以及 定義蝕刻上述第二填洞材料層及上述介電層，以在上 述介層洞上方形成複數溝槽，藉以構成雙鑲嵌結構。 2. 如申請專利範圍第1項所述之雙鑲嵌結構之製造方 法，其中在上述介層洞内填入上述第一填洞材料包括下列 步驟： 全面性塗覆上述第一填洞材料於上述介電層上及上述 介層洞内；以及 回蝕刻上述第一填洞材料至露出上述介電層表面。 3. 如申請專利範圍第1項所述之雙鑲嵌結構之製造方 法，其中在上述介層洞内填入上述第一填洞材料包括下列 步驟： 全面性塗覆上述第一填洞材料於上述介電層上及上述 介層洞内； 回顯影上述第一填洞材料至露出上述介電層表面；以 及

   0503-6836TWF1;TSMC2001 -0844.p t c 第14頁 587281

   Ά_a 修正 Ά ^ 烘烤處理，藉以使上述填洞材料產生交鏈反應 而硬化。 4·如申請專利範圍第1項所述之雙鑲嵌結構之製造方 /、 更包括在上述介電層上形成一介電抗反射層的步 驟0 •如申請專利範圍第1項所述之雙鑲嵌結構之製造方 ' V、中更包括去除上述第一及第二填洞材料之步驟。 、6 ·如申請專利範圍第1項所述之雙鑲嵌結構之製造方 法"、中上述蝕刻終止層係氮化矽層。 、、，7·如申請專利範圍第1項所述之雙鑲嵌結構之製造方 法其中上述介電層係氧化層或低介電材料層。 法，1如申請專利範圍第1項所述之雙鑲嵌結構之製造方 ' 其中上述第二填洞材料之既定厚度小於2 0 0 0埃。 法，兑如申請專利範圍第1項所述之雙鑲嵌結構之製造方 中上述第二填洞材料係底層抗反射層材料。 、去，盆·如申請專利範圍第2項所述之雙鑲嵌結構之製造方 中上述第一填洞材料係Ship ley Vi PR材料及TOK HEGF材料。 法，1i·如申請專利範圍第3項所述之雙鑲嵌結構之製造方 ' 八中上述第一填洞材料係具水溶性或鹼溶性之阻劑。 方法如申請專利範圍第11項所述之雙镶傲結構之製造 ^ ’其中上述填洞材料係擇自於下列群族之一種：聚丙 、二酉日共聚甲基丙稀酸•共聚體、聚經基苯乙婦共 聚-、具氫氧根之聚亞胺及具氫氧根之聚醯亞胺。