TW582040B - Embedded type memory self-tester - Google Patents

Description

582040 Μ Β7 五、發明説明（/ ) (一） 發明技術領域·· 本發明内減記Μ自我戦祕彻與記 程方式所製作而成，並喊於記憶體中，加上^ ^ 的缺點，作不同方式的處理，以執行測試的動# *何 (二） 發明技術背景： 科技的進步，正以指數般快速的成長， 出現，其世代的更替，更可說明此種現象 電子產品的發明，其内部元件、電路的更新，都 = 科技產業進步成長的快速。 丹也祝月 由於積體電路的發明，帶給人類莫大的方便與生活 化，不僅在個人的生財，對於人黯财極大的影塑， 者息息相關的關係，為使人們生活能更加的便利，與企業團 體的成長，或國防科技的進步，致力於積體電路的發展便為 必需，而在此科技產業不斷的進步革新下，由積體電路所竿 構與延伸而出的消費性電子產品也不斷的以前所未有的速 度進展著。而在該種由積體電路所組構而成的電子產品中， ”内4元件中’除了其心臟—一般所稱之的中央處理單元 (CPU Central Processing Unit )為-重要的元件外， 3己憶體（Memory )也是其中不可或缺的元件之―，其主要 的，作乃是將所要處理的工作、資料等做儲存與處理，以提 供該項電子產品能執行其所需處理的工作。 ^如上述所提及的’由於由積體電路所組構而成的電子 產印日显重要，其組成元件中的記憶體（Memory )單元為 一請先聞讀背希之注意方 —装-- 力填寫本買) tr 經濟部中央標準局員工消費合作社印製

582040

主要的組成元件之一，因此，對記情 =重要，她輝触舞 本發明中，習用的偵測技術， 測，而非内嵌式記憶體，因此，在作内^對=且記憶體作偵 不僅受到測試機台腳數_，的=’ ，直接控制與觀察，僅能對低速的記憶體 _也 在目前南速的記憶體卫作下，難以達成所需要的_=. 加上由於的技術所使狀_方法皆由昂 測試機台加轉理，對膽體裝㈣μ將造成極高2 擔。 貝 習用技術中，在測試記憶體的測試機台上，於測試過程 中，不僅有上述的種種缺失，且由於測試機台乃由外 偵測記憶體的工作情形，因此需有許多的工作指令來控 試的正常運作與執行，造成測試手續的繁複與不便。工^ 在上述的偵測方式下，無法對記憶體測試作有效的管理 運用，因此，本發明乃針對記憶體測試提出另一有效的處理 解決方案。 ^ 处王 (三）發明簡要說明： 本發明一種内嵌式記憶體自我測試器係使用與記情體 製程相同方法製作而得的一結構，其中由於該自我測試器係 内建於記憶體結構中，因此將使記憶麗的體積有些微构增 加，但因其所做偵測的工作可使記憶體的考注I為可靠，且 因體積的增加僅有少許，但由於該自我測試器為—與記憶體 3 A7

經濟部中央標隼局員工消費合作社印裝

582〇40 製擇相同的-結構’並内建於記憶體中，在制的速度上將 <遠遠超過=於外部的昂貴測試機台，可達到與記憶體相 同速度的測試器’’因此對於記憶體體積的增加對於所獲得 的效益實微乎其微’而可加以忽略；而且彻此種測試器加 以偵測記憶體的工作狀況，也可大幅降低因購时置於外部 的昂貴的測試機台。 此内嵌式記憶體自我測試器，其主要目的為：將習用技 術所使㈣繼織_綠提出—有效解決的方法，使之 能更加有效地獲得記憶體工作的進行狀態。 其解決的方式係將習用的測試方法加簡人，以應付所 有不同形式的記憶體，麵合讀流程的處理，將記憶體作 最有效且最經濟的測試。該⑽式記憶體自我測試財係含 有-控制處理器、-序列器與—比較器，力經—介面單元將 控制訊號輸itj至職測試的記憶體，制所欲得知的記憶體 工作狀況，並經由該味器湘記憶體之卫作狀況的好壞。 為使 f審查委員對本發明有更進一步的認識^瞭 解’乃藉由下面關式朗與··及發明詳細說明加以 解說’希能使f審查委M能對本發财清楚的認識。 (四）發明圖示說明： 圖一係為本發明之自我測試器於内嵌記憶體的方塊圖； 圖二係為本發明中該自我測試器内部的邏輯方塊圖·， 圖二係為本發明中該自我測試器内部詳細的邏輯方塊圖； 圖四係為本發明之内部處理動作的方塊圖； 圖五係為本發明中該自我測試器中一序列處理電路的邏輯

裝_ 線 (請先閱讀背面之注意事填寫本頁)

I- -I - 1 · - -I

本紙張尺度適用中國國家標準（CNS ) A4現格（21〇χ297公釐 582040 A7 B7五、發明説明（ψ) 方塊圖； 圖六係為本發明一内嵌式記憶體自我測試器於工作時的動 作流程圖； 經濟部中央標準局員工消費合作社印製 圖號說明： 1 内嵌式記憶體 2 介面邏輯電路 3 記憶體 4 介面單元 5 測試器 10 控制處理器 12 掃描器 14 控制器 16 解碼器 18 運算器 30 序列器 32 序列處理電路 34 緩衝器 35 命令動作 41 命令訊號 42 測試模式選擇 43 診斷資訊 44 偵測命令/資料 45 預燒命令 46 才▼目苗命令 47 序列資料訊號 50 比較器 321 序列狀態處理器 323 記憶體控制分 325 控制記數器 327 位址記數器 329 背景資訊選擇器 (請先閱讀背面之注意事\^^寫本頁) •裝. 訂 -線 (五）發明詳細說明： 一種内嵌式記憶體自我測試器，係為測試目前因科技產 業的快速發展，而利用積體電路所組構而成的各種電子產品 5 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐) 582040 Α7 Β7

經濟部中央標準局員工消費合作社印製

中，其内部的主要元件-記憶體（Memory )，以協助完成所 需達成的工作。由於記憶體在工作時，其内部工作狀態需接 受監控，乃有測試記憶體工作機台的出現，而本發明則為改 進習用的測試機台所不足的地方。雖然，習用技術的裝置， 方法也能測試記憶體的工作狀態、性能，但由於其皆設置於 記憶體的外部，當進行測試工作時，其所造成的缺點，便是 本發明之所以出現的原因。 煩請參閱圖一，圖一為說明本發明内嵌式記憶體自我測 試器中測試器5在一内嵌式記憶體1中之方塊示意圖，其中 將一記憶體1内部大部劃分為三個部份——記憶體3與一介 面單元4及一測試器5，由此圖中可知，該測試器5為設^ 於一内嵌式記憶體1内部，並藉由一介面單元4與一記情妒 3相連，且此測試器5僅佔該内嵌式記憶體1之體積的一小 部份，因此，並不會使整個記憶體丨的體積、效能因之而有 所影響；由於該測試器5的製作方法與該内嵌式記憶體i的 製作方法相同，皆使用相同的製程方式，並將之結合於一内 肷式圮憶體1結構中，因此，該測試器5於運作時，其速产 可與内嵌式記憶體1運作的速度相同，而可達到即時控 功能；該内嵌式記憶體丨並與一介面邏輯電路2相連^，以 完成與該電子裝置中各部元件相聯絡，而達到完成所需完 的工作。 煩請參閱圖二’圖二為上述—賴器5的内部 ，’其中係包含有-控概理㈣、—剌㈣與—比較 器50 ’當在接收由外部的記憶體3所傳來的控制訊號資^

- I-_ - 11 ·...... 、清毛閲#背面之注意事 -私衣 寫本頁〕 訂 -線·

本紙張尺度適用中國國家標準（CNS ) Μ規格（21〇><297公 五、發明説明（G) 後’先由一介面單元4將之接收，再將值 由該測試器5内部的控 、、輪至該測試器5， 運算處理後，所得_ < 與序列裔30及比較器50 节介面里/控制訊號或資料再傳回至介面單元4 —面早心將接收到的資料 自早心， 進行所要處理的問題與工作。為使& 2體3 ’繼續 圖三為該測試iL杏煩請參閲圖三。 其中當外部的一時脈信=例^内部詳細邏輯區塊圖， 制信號與-輪出信號虎、—重置信號、-控 描訊號資料傳送至㈣哭= 域等六種輪出/入崞的掃 控制處理器1。内二5:=^^ 接收由外部傳來的控制訊掃描器以 中，經過此控制器！4内部的到一控制器Η 料與命令輪出至一解碼哭"路處理運异後，將所得的資 運算所得的結果後，將所接’此解瑪器16接收由控制器14 處理，輸出—經解石馬的信號至電路的 的運算動作，除利用挪舰+ 切，且此解碼器16 體程式的運算處理，對外，尚利用電腦軟 對應的測試模式進行記貝料加以分析，以選擇所 收到由解攝器16所傳輪^^ 器1δ接 各司其職，執行所要執號後其内部的各單元便 作選擇等將接下來作/作判斷’或作择插，或 將所得的控制訊號輪出至細部的劃分處理，並 {_^月中，外部的資料訊號傳輸至-控制處理器10 度適用 t 582040 A7 五、發明説明（ B7 經濟部中央檩準局員工消費合作衽印製

處理器，料：ΓΓ的—掃描器12所魏，此控制 器16及1管：广掃描器12、—控制器14與-解碼 至一序列器3；；Hr算器18運算所得的結果輪出 接收之’此序列處理^ ” 30中的一序列處理電路32 得的結果輪出至—緩^ 32 &成内補處理運算後，將所 處理輸出給一比較哭f’該緩衝器34將所得到的資料 夢由此介^ Γ 職115外部的介面私4，並 Γ的所編_剩，細咖3良；^ 圖三中尚有另—個偵測路徑，由該圖可看出 測試器5内部對自己各部單元的工作^ 欢、， °亥測5式吼號係由此掃入信號分別對此測試哭5 内各單元做檢測駐作，以_監控測試器5玉作狀離的°正 常與否，並確保測試器5的正常運作，而得-測試資料-掃 出信號^將此測試器5的工作情形輸出傳送到外部。 ，月ί閱圖四’圖四係為本發明一種内嵌式記憶體自我 測试為中内部各單摘運作狀況，當接收經由運算處理過的 資料-命令訊號41後’此測試器5中的控制處理器1〇將執 行下列各項命令動作40 : 一測試模式選擇42，係對所要執 行侧的記憶體做-選制試的模式，以劇_記憶體作 最有效的偵測；-診斷資訊43，係對該欲測試的記憶體先 行進行資料的獲得及判斷；一偵測命令/資料44，係對該 測试5己憶體進行測試的步驟方式做一指令與資料的處理；一 Q (請先閲讀背面之注意事寫本頁) .裳· 訂 582040 A7 -、發明説明（f ) 預燒命令45，觸__記憶魏行老化測試的指令， 以便進行接下麵要執行的程序；—掃鱗徑⑽，係 二測:器::Γ描的步驟、路徑作處理。在完成上述内部 口口早兀勺工乍後’將所得的序列資料訊號47輸出至該測試 盗5中的一序列器30，繼續進行測試的工作。 為使胃審查委員對本發明内欲式記憶體 器中該測試器5内的序列器3〇能有更深的認識，煩請^ 圖五，此圖五為本發明内嵌式記憶體自我測試該_ 5内的序列器3G之邏輯區塊圖，此序列器30内含有一序二 ，理=路32與-緩衝器34 ’而該序列處理電路 有3列狀態處理器321ι,μ_>_23: ^十數器325與-位址計數器奶及一背景資訊 f該測試器4中—控制處理器1G輸出-控制信號給一 序列益30時’先由該序列處理電路321接收 此: 線 處理電路321將所接收到的訊號作處理，絲所得 質，將適當的控制信號分別輸出給一控 、° 址計數器327及一背景資訊選擇_，此 ^別將所㈣的貧料加以處理運算；其 與位址計數器327兩單元彼此將所f的 ^數益325 =制計數器325輸出一訊號給記憶體控制= 二 運^處理，在該背景資訊選擇器卿與位 = 憶體控制分解器323完成其内部的工作 數-327及§己 號給該緩衝器34，進行工作的暫存 谈’各自輸出訊 L____ 9 本紙張尺度i用中家標^7Fns )罐格(210x2^> 加強所得結果信號的 介的 測試結果的八批〜 β比車乂态50中進行 煩請^圖i得結果隨後將被寫入該記憶體3中。 測試器的工作流_， =_敗式§己憶體自我 工作時係處於-彳_===切_我測試器未 動作時，當有訊號 況，對本身測試器進行模、組63的狀 機6】的狀況.^：：，的分析處理，如為否，則回到待 H彳θ 2Ϊ —選擇戦模組63的狀態分析 财田測试指令65的狀態，決定所 设 並進行序列的排定，如為否，則測試指令’ 在撕描測忒指令65決定採用何 ： 成序列的動作後，進行另一命令掃：狀二亚完 序列中的各測試動作，如亍 指令65的狀況，繼續進行序列動作 、…‘測4 的動作，直到接收到訊號的輸入；當執描如 的狀態中，進她㈣_作^=^=67 如未完成68 ’則持續進行職行測試動作67的狀能=、’ 即為本發明的工作流程圖。 〜、上述 綜上所述，本發明之結構特微 充分顯示出本發明索在目的及功效：富已實 =步 582040 A7 B7 五、發明説明（& b) 性，極具產業之利用價值，且為目前市面上 用 件 所所未見之運 ’依專利叙精摘述，本翻案完全符合㈣專利之 要 唯以上所述者，僅為本發明之較佳實施例而 已’當不能 -----.——"---裝—— (請先閲讀背面之注意事填寫本頁) -訂· -線· 經濟部中夬標隼局員工消費合作社印製 11 本紙張尺度適用中「ϋ 210Χ297>ϊ^

m Bn H

Claims (1)

1. 申請專利範圍,f賣頁 信號等六種輸出/人信號，藉由此六種輸出/入信號， 控制該測試器執行測試。 5·如申晴專利械第〗項所述之内嵌式記憶體自我測試器， 其中該控制處理器所執行的動作為·· -測試模式轉，係騎要執行伽的記憶體做—選擇測 試的模式； 一診斷資訊，係對該欲戦的記憶體先行進行資料的獲得 及判斷； 命令/資料，係對該測試記憶體進行測試的步驟方 式做一指令與資料的處理； -預燒命令’係對該測試的記憶體施行老化測試的指令； -掃描路徑，係對該自我職器職掃描的步驟、路徑 處理。 工 6·如申請專利範圍第4項所述之内嵌式記憶體自麵試器， 其中該控做理H為-有限狀態之機構，受輸人信號所控 制，依不同接收信號執行各種不同模式之測試的動作。上 7·如申請專娜圍第4酬述之内嵌式記鐘自我測气哭， 其中該控制處理器内各元件的工作之所需的測試，係由 掃入信號所傳輸，其測試所得的結果由—掃出信號 輸。 〜们寻 巧申請補翻第i销述之㈣式記憶體自 裔，其中該内嵌式記憶體自我測試器中更設有一解π 該解碼器為使用電腦程式加以處理的動作元件，且复:’ 多種控制指令模式，對應各種不同的記憶體模式/作3有 0續次頁（申請專利麵頁不敷使觸，請註記並使臓頁） 申5靑專利窜g_

   各種不同記憶體模式的測試程序。 9.=申請專利範_丨顿述之⑽式記 …、 盗，其中該序列器内更含有： ‘ _我測喊 一==;器，係對由控制處理器所輪出的控制 ~背景資料選擇ϋ，接收由序列狀態處理 —號’於峨理後，祕細的中訊 位址計數H，接㈣剌狀態處_所訊^ 經内部電路計算後； 就 —控制計數器，接收由序列狀態處理器所輪出的訊號， 經内部電路計算後； —記憶體控制分解H，雜收由控靖數科算所得的 結果，將之作分析的處理； -緩衝器 '’接收由背景資訊選擇器與位址記憶 體控制分解騎輸級絲，做暫存_作^加強 此結果訊號的強度； 1 了 4序列⑨完朗部的動倾，輸出信號予-比較 态舁一介面單元繼續測試工作。 10·=申料利翻第9項所述之⑽式記憶體自我測試 2 ’其中該序列器内部各單元工作所需的測試動作，係 =-掃入信號所傳輸，所得的狀態結果係由 信號 傳輪。 ut申請專概圍第9項·之⑽式記憶體自我測試 為’其中該序列器内部背景資料選擇器與位址計數器及 □續》(申請專利範圍頁不驗鱗，證記並使用續钔 3 582040

   控制計數器各自進行專責的工作，而該仇 制計數器各自輸出/入彼此所需的資料 頌控 計數器輸出位址訊號給該記憶體控制分解t且該控制 12.如申請專利範圍第9項所述之⑽式: 器’其，序列器所含之記憶體控制分解器“內:試 處理運算’連同背景資料選擇器與位址計二:的 資料 =-併輸出至記憶體介面，進行該記憶體= 的

   器’其中該比較器將自記憶體獲得的資料 斷是否正確。 J 14·如申請專利範圍第1項所述之内嵌式記憶體自我測試 器，其中該比較器其内部動作測試狀況，係由一掃入信 號偵測，其偵測所得的結果係由一掃出信號輸出。

   15·〆種内嵌式記憶體自我測試器，為一内含有一控制處理 窃與一序列态及一比較器，其中一控制處理器在接收外 部汛號後，經内部處理後，輸出至一序列器，此序列器 於元成工作後輸出訊號至一比較器，此比較器對該記憶 體偵測所得的結果做一比較分析的工作，對記憶體的測 試做最有效的監視與控制。 16如申請專利範圍第15項所述之内嵌式記憶體自我測試 為’其中該控制處理器所接收的外部訊號係包括有··一 時脈信號、一選擇信號、一重置信號、一控制信號與一 輪出信號及一備妥信號等八種輸出/入訊號。 17 ·如申請專利範圍第16項所述之内嵌式記憶體自我測試 Μ續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 4 申請專利範圍g頁; 二其中藉 18如㈣奎w 果決定所採用的測試模式。 器，15項所述之内嵌式記憶體自我測試 ”中4控制處理器所執行的動作為： 憶體做一選擇 一測試模式選擇，係對所要執行偵測的記 測試的模式； 行資料的獲得 一撕資訊，係對欲測試的記憶體先行進 及判斷； ^命令/f料，係對該測試記憶體進行測試的步驟 式做一指令與資料的處理； 一 f燒命令，係_職的記舰施行老化測試的指 令， 一掃描路徑 作處理。 係對忒自我測試器測試掃描的步驟、路徑 19.„如申，__15項·之内嵌式記憶體自我測試 中該序列器為内含有一序列器狀態處理器、一背 =資料選擇器、—位址計數器與—控制計數奴一記憶 體控制分解器。 ·=申請專概圍第19項所狀内嵌式記憶體自我測試 器’其中該序列器狀態處理器在接收外部由一控制處理 器所輸出的訊號後，依訊號内容輸出至一背景資料選擇 σσ位址计數器及一控制計數器，該三個動作單元各 自於其内部作處理運算。 21.如申請專概㈣㈣所示之内嵌式記憶體自我測試 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 582040 申請專利範圍續頁 器，其中該位址計數器與控制計數器各自處理專責的工 且彼此輸出/人所需較料訊號，並且該控制計數 f輸出訊號給該記憶體控制訊號分解器，經其處理運 异’連同背景資料選擇器與位址計數器的輸出一同傳輸 到緩衝器，執行測試動作的排序。 說如申請專利範圍第15項所述之内嵌式記憶體自我測試 為，其中触較器在接收由序列騎輸㈣訊號後，將 之做一結果的比較，得到測試的結果。 23. =申，專利範圍第15項所述之内歲式記憶體自我測試 H 域式記健自我職^設於—記體體結 2制ί無記紐製㈣方式_，因此其運作的速 又一衣作的方法也與記憶體相同。 24. :種内嵌式記憶體自我測試器，當未執行任何工作 ^待機敝H巾’進行命令彳倾的_，如 3^為否’則仍處於待機的狀態;當有掃描_ ^ ^入％，騎行到選擇戦模式的狀態，之後，仍 進仃传娜_作，如未有職的輸人 回到待機的狀態，·如掃描到有 馬否則 描測試訊號的狀態，之後，=的=則進行到掃 如未掃描到訊號的輸入，則仍處於婦^貝=^=狀 ，進行直到完成的訊號輸出為止。 狀况持 6