CN114579382A - 一种多核CPU的memory测试方法 - Google Patents

一种多核CPU的memory测试方法 Download PDF

Info

Publication number
CN114579382A
CN114579382A CN202210209398.4A CN202210209398A CN114579382A CN 114579382 A CN114579382 A CN 114579382A CN 202210209398 A CN202210209398 A CN 202210209398A CN 114579382 A CN114579382 A CN 114579382A
Authority
CN
China
Prior art keywords
test
memory
type
test vector
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210209398.4A
Other languages
English (en)
Inventor
李威
雷淑岚
郑烨雷
孙诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cetc Shentai Information Technology Co ltd
Original Assignee
Cetc Shentai Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cetc Shentai Information Technology Co ltd filed Critical Cetc Shentai Information Technology Co ltd
Priority to CN202210209398.4A priority Critical patent/CN114579382A/zh
Publication of CN114579382A publication Critical patent/CN114579382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开一种多核CPU的memory测试方法，属于memory测试领域。多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通每个内核中第一类memory，状态机FSM控制测试向量产生电路产生针对第一类memory的测试向量，连同对应该测试向量的Address和Control信号同步送到第一类memory，再同时读取写入第一类memory的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。本发明大大提高了MBIST的测试效率，解决了现有技术在测试memory时测试速度和CPU面积、功耗不能同时兼顾的问题。当CPU的内核越多这种优势越明显。

Description

一种多核CPU的memory测试方法
技术领域
本发明涉及memory测试技术领域，特别涉及一种多核CPU的memory测试方法。
背景技术
随着半导体工艺尺寸不断缩小，CPU设计的规模越来越大，高度复杂的CPU产品正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。一方面随着半导体工艺尺寸的缩小，CPU内部memory可能存在的缺陷类型越来越多；另一方面，随着CPU产品的复杂度的提高，memory在很多CPU中占的比重越来越大，甚至超过总面积的80％，如果用ATE设备从外部灌入memory的测试向量，测试成本会非常高。
虽然memory在CPU中占比较大，但结构规整，可以通过算法批量产生测试向量；它可以实现可测性设计的自动化，自动实现通用memory测试算法，达到高测试质量、低测试成本的目的；其次MBIST(Memory Build-In-Self Test，momory内建自测试)电路可以利用系统时钟进行“全速”测试，从而覆盖更多生成缺陷，减少测试时间；此外MBIST的初始化测试向量可以在很低成本的测试设备上进行。所以，从高测试质量、低测试成本的角度考虑，MBIST是目前嵌入式存储器测试设计的主流技术。
现有MBIST方案如图1所示，MBIST电路主要由向量生成电路、BIST控制电路，响应分析器三部分组成。当BIST控制电路接收到开始测试的指令后，首先会将需要测试memory的输入(Data、Address、Control)切换到测试模式，同时启动向量产生电路开始产生和给出测试激励，同时计算存储器的输出期待值。存储器接收到测试向量之后，会间隔执行读、写使能操作，遍历测试所有地址下每个bit单元的写/读功能，并将读出的数据送到响应分析器，与响应分析器计算的期待值进行比较，然后把是否正确的结果输出。当一个memory测试完后，BIST控制电路会切换到下一个memory继续测试。
向量产生电路可生成多种测试向量，不同的测试算法实现的电路所产生的测试向量内容也不同；BIST控制电路通常由状态机实现，控制memory的选通和读写操作；响应分析器既可以用比较器实现，也可以用多输入移位寄存器(MISR)电路实现，它对照已知正常的memory响应，比较实际memory模型响应并检测器件错误。
多核CPU中每个内核之间memory的数量和种类相同，没有利用多核CPU中memory的特点，而是将其作为普通的memory进行逐一测试，这样会大大降低测试速度，或者为了提高测试速度使用多个MBIST控制电路进行并行测试，这样会增加了芯片的面积和功耗并有可能影响芯片的时序特性。
发明内容
本发明的目的在于提供一种多核CPU的memory测试方法，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种多核CPU的memory测试方法，基于多核CPU及插入其中的MBIST电路，所述多核CPU包括若干个内核，所述MBIST电路包括测试向量产生电路、状态机FSM和比较器；
该memory测试方法包括：
多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通每个内核中第一类memory，
状态机FSM控制测试向量产生电路产生针对第一类memory的测试向量，连同对应该测试向量的Address和Control信号同步送到第一类memory，再同时读取写入第一类memory的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；
如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。
可选的，在所述状态机FSM的控制下，所述测试向量产生电路不断产生测试向量对第一类memory进行激励，再读取测试值和期望值进行对比，直到遍历完该第一类memory的所有地址；第一类memory测试结束后状态机FSM会断开第一类memory与测试向量产生电路的连接，然后同时选通每个内核中的第二类memory继续进行上述测试，直到将所有memory都测试完。
可选的，所述每个内核中memory种类相同，且每种memory的数量也相同。
可选的，所述测试向量产生电路产生测试向量的同时，产生一个期望值送至所述比较器。
在本发明提供的多核CPU的memory测试方法中，基于多核CPU及插入其中的MBIST电路，所述多核CPU包括若干个内核，所述MBIST电路包括测试向量产生电路、状态机FSM和比较器；多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通每个内核中第一类memory，状态机FSM控制测试向量产生电路产生针对第一类memory的测试向量，连同对应该测试向量的Address和Control信号同步送到第一类memory，再同时读取写入第一类memory的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。本发明大大提高了MBIST的测试效率，解决了现有技术在测试memory时测试速度和CPU面积、功耗不能同时兼顾的问题。当CPU的内核越多这种优势越明显。
附图说明
图1是现有MBIST电路结构示意图；
图2是本发明提供的多核CPU及插入其中的MBIST电路结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种多核CPU的memory测试方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种多核CPU的memory测试方法，基于多核CPU及插入其中的MBIST电路。如图1所示，所述多核CPU包括若干个内核，每个内核中memory种类相同，且每种memory的数量也相同；在本实施例一中，内核的数量为2个，分别为内核CORE1和CORE2。每个内核中分别包含Memory1和Memory2，内核CORE1中的Memory1和内核CORE2中的Memory1种类相同，内核CORE1中的Memory2和内核CORE2中的Memory2种类相同。
所述MBIST电路包括测试向量产生电路、状态机FSM和比较器；所述测试向量产生电路产生的测试向量和测试算法有关，产生测试向量的同时，产生一个期望值送至所述比较器。所述状态机FSM控制整个MBIST电路的运转。所述
该memory测试方法包括：
多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通内核CORE1和内核CORE2中的Memory1，
状态机FSM控制测试向量产生电路产生针对内核CORE1和内核CORE2中的Memory1的测试向量，连同对应该测试向量的Address和Control信号同步送到内核CORE1和内核CORE2中的Memory1，再同时读取写入内核CORE1和内核CORE2中的Memory1的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；
如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。
在所述状态机FSM的控制下，所述测试向量产生电路不断产生测试向量对内核CORE1和内核CORE2中的Memory1进行激励，再读取测试值和期望值进行对比，直到遍历完该内核CORE1和内核CORE2中的Memory1的所有地址；内核CORE1和内核CORE2中的Memory1测试结束后状态机FSM会断开内核CORE1和内核CORE2中的Memory1与测试向量产生电路的连接，然后同时选通内核CORE1和内核CORE2中的Memory2继续进行上述测试，直到将所有memory都测试完。
内核CORE1和内核CORE2中的Memory1为同一种memory，内核CORE1和内核CORE2中的Memory2为同一种memory。如果内核中有多个相同的memory则归为同一类，会同时测量。
本发明提供的多核CPU的memory测试方法，对多个相同的memory使用相同的测试向量，并且同时测量。大大提高了MBIST的测试效率，解决了现有技术在测试memory时测试速度和CPU面积、功耗不能同时兼顾的问题。当CPU的内核越多这种优势越明显。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (4)

1.一种多核CPU的memory测试方法，其特征在于，基于多核CPU及插入其中的MBIST电路，所述多核CPU包括若干个内核，所述MBIST电路包括测试向量产生电路、状态机FSM和比较器；
该memory测试方法包括：
多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通每个内核中第一类memory，
状态机FSM控制测试向量产生电路产生针对第一类memory的测试向量，连同对应该测试向量的Address和Control信号同步送到第一类memory，再同时读取写入第一类memory的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；
如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。
2.如权利要求1所述的多核CPU的memory测试方法，其特征在于，在所述状态机FSM的控制下，所述测试向量产生电路不断产生测试向量对第一类memory进行激励，再读取测试值和期望值进行对比，直到遍历完该第一类memory的所有地址；第一类memory测试结束后状态机FSM会断开第一类memory与测试向量产生电路的连接，然后同时选通每个内核中的第二类memory继续进行上述测试，直到将所有memory都测试完。
3.如权利要求2所述的多核CPU的memory测试方法，其特征在于，所述每个内核中memory种类相同，且每种memory的数量也相同。
4.如权利要求1所述的多核CPU的memory测试方法，其特征在于，所述测试向量产生电路产生测试向量的同时，产生一个期望值送至所述比较器。
CN202210209398.4A 2022-03-03 2022-03-03 一种多核CPU的memory测试方法 Pending CN114579382A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210209398.4A CN114579382A (zh) 2022-03-03 2022-03-03 一种多核CPU的memory测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210209398.4A CN114579382A (zh) 2022-03-03 2022-03-03 一种多核CPU的memory测试方法

Publications (1)

Publication Number Publication Date
CN114579382A true CN114579382A (zh) 2022-06-03

Family

ID=81772860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210209398.4A Pending CN114579382A (zh) 2022-03-03 2022-03-03 一种多核CPU的memory测试方法

Country Status (1)

Country Link
CN (1) CN114579382A (zh)

Similar Documents

Publication Publication Date Title
JP4571749B2 (ja) 既知の良品デバイスを使用して期待する応答を生成するための集積回路デバイスの効率的な同時テスト
US6415403B1 (en) Programmable built in self test for embedded DRAM
US7721174B2 (en) Full-speed BIST controller for testing embedded synchronous memories
EP0948793B1 (en) High-speed test system for a memory device
US6560740B1 (en) Apparatus and method for programmable built-in self-test and self-repair of embedded memory
KR100234504B1 (ko) 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치
US6643807B1 (en) Array-built-in-self-test (ABIST) for efficient, fast, bitmapping of large embedded arrays in manufacturing test
US7114113B2 (en) Test circuit provided with built-in self test function
US7340658B2 (en) Technique for combining scan test and memory built-in self test
JP3447638B2 (ja) 半導体装置のテスト方法及びシステム並びに記録媒体
US8156391B2 (en) Data controlling in the MBIST chain architecture
US6297997B1 (en) Semiconductor device capable of reducing cost of analysis for finding replacement address in memory array
Wang et al. A built-in self-test and self-diagnosis scheme for embedded SRAM
US7441166B2 (en) Testing apparatus and testing method
WO2007114373A1 (ja) テスト方法、テストシステムおよび補助基板
CN103617810A (zh) 嵌入式存储器的测试结构及方法
Manasa et al. Implementation of BIST technology using March-LR algorithm
US7149944B2 (en) Semiconductor integrated circuit device equipped with read sequencer and write sequencer
US6035431A (en) Semiconductor integrated circuit with test device
Cheng et al. Automatic generation of memory built-in self-test cores for system-on-chip
CN114579382A (zh) 一种多核CPU的memory测试方法
Cheng Comprehensive study on designing memory BIST: algorithms, implementations and trade-offs
Shirur et al. Performance analysis of low power microcode based asynchronous P-MBIST
JP2003503813A (ja) ランダムアクセスメモリ用の組込形自動試験回路機構および試験用アルゴリズム
Denq et al. A parallel built-in diagnostic scheme for multiple embedded memories

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination