TW580708B - Address counter for addressing synchronous high frequency digital circuit, especially memory units - Google Patents

Description

580708 五、發明説明（1 ) 本發明是有關於一種位址計數器與一種測試裝置組合， 用於定址測試同步式高頻數位電路，尤其是記憶體單元， 其產生具有數位電路操作頻率之行位址信號與列位址信 號。

在高頻數位電路的製造測試中須要位址計數器，其產生 此在測試中所須之行位址與列位址。爲了測試此待測試數 位電路的功能，並且將有錯誤的電路在製造期間排除，必 須提供數位電路具有高操作頻率之位址信號。例如可以在 每涸時脈週期中在同步式DRAM中存放一新位址。 遺憾的是在目前常用的測試裝置或測試系統之最大信號 頻率是位於最新的高頻數位電路尤其是記憶體單元之所允 許之最大時脈頻率之下。

本發明的目的是說明-種位址產生器，此迄今用於製造 測試所使用的測試裝置，其信號頻率在基本上小於此待測 試元件之操作頻率。此外，須使用用於高頻數位電路（尤 其是記憶體單元）之製造測試，以致可以以高頻率來實施 數位電路之定址。 在建議中的達成上述目的之位址計數器，藉由將可程式化 及/或固定之位移暫存器（Sh ! f t Reg 1 s t e r )之內容，加至 各自現有之列位址及/或行位址而實施位址之計算。此位 址計數器之輸入是由測試裝置以低頻控制。此位移暫存器’ 的選擇是進行一種選擇一與切換電路的選擇，其藉由高頻 控制信號而控制◦在位址計數器之輸入端是多工器 (multiplex)，其根據由測試裝置所提供之m個低頻輸入信 580708 五、發明説明（2 ) 號而產生η個高頻控制信號。此頻率多倍增加的因數 (f a c t 〇 r )由此比例而產生；輸入信號之總數m對用於位移 暫存器選擇所須控制信號之總數η之比。 借助於可自由地程式化之位移暫存器，可以非常彈性的 不但容易作位址替換（位址之遞增或遞減），而且還可以以 高的時脈頻率實現位址之跳變（」ump )。 此所建議之位址計數器較佳是作爲與測試裝置分開之半 導體電路而實現。其接通介於測試裝置與待測試之數位電 路（尤其是半導體記憶體單元）之間。因此可以以根據本發 明之位址計數器由測試裝置使用m個低頻輸入信號，以產 生高頻位址信號。 以此種方式，使得本身用於產生位址信號（其用於控制 高頻數位電路尤其是記憶體單元所必須），不使用高頻且 昂貴的測試系統，而使用低頻之測試系統或測試裝置，其 以低頻支配m個測試位址信號，而與高頻多工器串聯。 此根據本發明之位址計數器可以節省而避免購買新的昂 貴的高頻測試系統，並且避免在高頻數位電路的測試中， 尤其是以高時脈頻率操作之記憶體單元此危險，即錯誤未 發現而存留，因爲此數位電路或記憶體單元可以用與其規 格相對應之高頻率定址。 以下是根據本發明之位址計數器之實施例依據功能方塊 圖似的圖形，作進一步的說明。 圖式之簡單說明 本發明唯一的圖示顯示根據本發明位址計數器之實施 -4- 580708 五、發明説明（3 ) 例。 此在圖中顯示之位址計數器具有四個可以程式化 (P r 〇 g r a mm a b 1 e )之位移暫存器1 , 2 , 3與4，在其中例如設 置內容a，b , c與d。由測試裝置TE提供用於選擇此四個位 移暫存器l-4m之內容a-d之例如具有低頻之八個並聯輸入 信號1 5，其由各自一個4 : 1之多工器9，1 0轉換成高頻控 制信號1 2，1 3中，用以控制一個由多工器5 , 6 , 7所構成之 選擇電路，其接收位於暫存器1 , 2，3與4之輸出a , b，c與d 此由構成選擇電路之多工器5，6與7所選出之位址偏移値 a , b , c或d被提供給切換裝置8之輸入端，其例如是相加器 8。此相加器8在其第2輸入端上接收在位址暫存器1 1之 現行位址X，y , z，並且加至來自位移暫存器1 - 4之偏移値 a , b，c或d之一所構成之各自現行位址。此用於現行位址之 位址暫存器1 1的輸出。同時形成高頻位址輸出1 6用於待 測試之數位電路DUT，例如至待測試之同步DRAM。以此方 式此以位址計數器所產生的位址信號可以提供具有數位電 路尤其是記憶體單元之操作頻率，雖然此來自測試裝置TE 的低頻輸入端信號1 5具有4倍較小的頻率。 因爲位移暫存器1 - 4較佳是可自由地程式化 (programmable)，可以以其非常彈性地不但容易作位址替 換（連續增加値），而且以高的時脈頻率實現位址之跳變 (」ump )，一程式線路1 4通往此在位移暫存器1- 4中待（例 如由測試裝置TE )設定之資料。 須注意，此在圖中所說明之根據本發明之位址計數器之 580708 五、發明説明（4 )

貫施例僅僅典型地實現頻率之多倍數之增加與由四個位移 暫存器中作選擇。此種位址計數器可以以半導體電路的形 式實現’其例如是接通於測試裝置與記憶體單元之間而由 測試裝置分開之半導體電路之一部份，還稱爲"自身外所 建立之測試"（BOST : Build Outside Self Test) ◦它可以 具有此根據本發明之位址計數器所構成之測試裝置，其具 有不足的時間準確性，並且相較於此待測試之數位單元， 尤其是記憶體單元，只具有小的時脈頻率，因此"改善"， 使得以此達成非常彈性的並且以可程式化的方式，在任何 的順序中產生用於此待測試數位電路之位址。 根據以上的說明使得此根據本發明之位址計數器，可以 使用價格便宜已經存在之低頻測試裝置，藉由高頻數位電 路之定址而用於仍然可靠的測試。 符號之說明 1-4.....位移暫存器

5-7.....選擇電路 8 .......切換電路 9 , 1 0 ....多工器 11......現行位址暫存器 1 2 , 1 3 ...位移選擇用之控制線路 14 ......程式化線路 15 ......測試裝置T E之低頻輸入信號 16 ......待測試之數位電路DUT所用之高頻輸出位址

Claims (1)

1. ，式、申請專利範圍 第9 0 1 1 7 426號「同步式高頻數位電路（尤其是記憶體單元） 之定址所用之位址計數器」專利案 (92年8月修正） 申請專利範圍： 1. 一種與測試裝置（TE )組合之位址計數器，其用於同 步式高頻數位電路（尤其是記憶體單元）之定址與測 試，其行位址與列位址是以數位電路（DUT)之操作頻 率產生，其特徵爲，此位址計數器具有 -η個可程式化及/或固定之位移暫存器（Offset Register)l-4以用於儲存η個位址偏移値（a，b，c,d) ， -一個與位移暫存器（1 - 4 )之輸出連接之選擇-與切 換（s w i t c h i n g )電路（5 - 8 )，用於可控制地選擇該 儲存於位移暫存器（1- 4 )中之位址偏移値（a，b，c，d ) 且產生高頻輸出位址（1 6 )以用於此待測試之數位 電路（DUT)，以及 -一個控制該選擇-與切換電路（5 - 8 )所用之控制電 路（9，1 0 )，其接收該測試裝置（TE )之m個低頻輸 入信號（1 5 )且由此產生η個高頻控制信號（1 2，1 3 ) 以用於控制此選擇·與切換電路（5 - 8 )且選擇此位 移暫存器（1-4)之位址偏移値（a，b，c，d)。 2. 如申請專利範圍第1項之位址計數器，其中設有四 個位移暫存器（1 - 4 )與作爲控制電路用之兩個（4 : 1 ) 5807j〇8 六、申請專利範圍 多工器（9，1 0 )，以用於將頻率加倍且選取四個儲存 於位移暫存器（1 - 4 )中的位址偏移値（a，b，c，d )。 3. 如申請專利範圍第丨項之位址計數器，其中此m個 低頻輸入信號（1 5 )是由測試裝置（TE )以並聯方式提 供。 4. 如申請專利範圍第1至3項中任一項之位址計數器 ，其中該位址計數器製作成一種與測試裝置（TE)相 分開之半導體裝置，且此等位移暫存器（1 - 4 )可由測 試裝置（TE)將其程式化（programmable)或載入。 5. 如申請專利範圍第1至3項中任一項之位址計數器 ，其中該位址計數器是連接於此測試裝置（TE)與此 待測試之數位電路之間之半導體電路（B0ST) ’其在 空間上與功能上配屬於 該數位電路。 6. 如申請專利範圍第1至3項中任一項之位址計數器 ，其係用於平行地測試多個高頻同步式DRAM單元’ 每一個DRAM單元配置一個此種位址計數器且所有的 位址計數器由該測試裝置（TE )來控制。