JPH02146186A - ランダムアクセスメモリ装置 - Google Patents
ランダムアクセスメモリ装置Info
- Publication number
- JPH02146186A JPH02146186A JP63299958A JP29995888A JPH02146186A JP H02146186 A JPH02146186 A JP H02146186A JP 63299958 A JP63299958 A JP 63299958A JP 29995888 A JP29995888 A JP 29995888A JP H02146186 A JPH02146186 A JP H02146186A
- Authority
- JP
- Japan
- Prior art keywords
- access memory
- random access
- counter
- blocks
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001133 acceleration Effects 0.000 abstract description 5
- 238000012216 screening Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 2
- 238000012790 confirmation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はランダムアクセスメモリ装置、特に信頼性確認
のための周辺補助機能に関する。
のための周辺補助機能に関する。
［従来の技術］
従来、この種のランダムアクセスメモリ装置では高速化
、高集積度化及び大規模化が図られ、今までのような信
頼性確認試験、たとえば高音保管による試験、電源を接
続したバイアス試験及びその組合せ試験等だけでは信頼
性保証が不十分になってきた。
、高集積度化及び大規模化が図られ、今までのような信
頼性確認試験、たとえば高音保管による試験、電源を接
続したバイアス試験及びその組合せ試験等だけでは信頼
性保証が不十分になってきた。
［発明が解決しようとする問題点］
上述した従来の信頼性確認試験は、特にランダムアクセ
スメモリ装置に関し、電圧を与えた状態だけで、入力は
オーブンまたはあるレベルに固定されて実施されていた
。
スメモリ装置に関し、電圧を与えた状態だけで、入力は
オーブンまたはあるレベルに固定されて実施されていた
。
このため、メモリセルアレイのアドレスとしては、特定
アドレスのみ選択されており、他のアドレスの不良加速
試験は実施できないという欠点があった。
アドレスのみ選択されており、他のアドレスの不良加速
試験は実施できないという欠点があった。
［発明の従来技術に対する相違点コ
上述した従来の信頼性確認試験では、特定の選択された
アドレスについてのみ不良加速試験が実施されていたの
に対し、本発明は外部からの制御信号で動作する簡単な
回路を付加するだけで全アドレスを選択できるという相
違点を有する。
アドレスについてのみ不良加速試験が実施されていたの
に対し、本発明は外部からの制御信号で動作する簡単な
回路を付加するだけで全アドレスを選択できるという相
違点を有する。
［問題点を解決するための手段］
本発明の要旨は各々独立アドレスでアクセス可能な複数
のランダムアクセスメモリブロックと、該複数のランダ
ムアクセスメモリブロックにそれぞれ独立アドレスを供
給可能なアドレス供給部とを有するランダムアクセスメ
モリ装置において、各ランダムアクセスメモリブロック
の最大アドレスに対応した値を保持可能なカウンタと、
該カウンタから保持された値が供給される複数のレジス
タと、該各レジスタの値とアドレス供給部から供給され
る独立アドレスとのいずれかを各ランダムアクセスメモ
リブロックに供給する切換回路とを有することである。
のランダムアクセスメモリブロックと、該複数のランダ
ムアクセスメモリブロックにそれぞれ独立アドレスを供
給可能なアドレス供給部とを有するランダムアクセスメ
モリ装置において、各ランダムアクセスメモリブロック
の最大アドレスに対応した値を保持可能なカウンタと、
該カウンタから保持された値が供給される複数のレジス
タと、該各レジスタの値とアドレス供給部から供給され
る独立アドレスとのいずれかを各ランダムアクセスメモ
リブロックに供給する切換回路とを有することである。
［実施例］
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の第１実施例に係るランダムアクセスメ
モリ装置のブロック図である。本実施例では２つのメモ
リセルブロックを有する場合を示している。ＲＡＭブロ
ック３０１，３０２のアドレス入力には、通常動作時の
アドレスと、シフトレジスタ１０１，１０２からの出力
を切り換える切換回路２０１，２０２が設けられている
。
モリ装置のブロック図である。本実施例では２つのメモ
リセルブロックを有する場合を示している。ＲＡＭブロ
ック３０１，３０２のアドレス入力には、通常動作時の
アドレスと、シフトレジスタ１０１，１０２からの出力
を切り換える切換回路２０１，２０２が設けられている
。
制御信号人力５０１によりシフトレジスタ１０１．１０
２の出力が切換回路２０１，２０２で選択されると、Ｒ
ＡＭブロック３０１，３０２の中で最大アドレスビット
分のピットを用意したカウンタ４０１が動作し、その内
容は並列／直列シフト切換制御回路４０２へ送られる。
２の出力が切換回路２０１，２０２で選択されると、Ｒ
ＡＭブロック３０１，３０２の中で最大アドレスビット
分のピットを用意したカウンタ４０１が動作し、その内
容は並列／直列シフト切換制御回路４０２へ送られる。
並列／直列シフト切換制御回路４０２で直列データに変
換されたカウンタの内容は、シフトレジスタ１０１，１
０２及び切換回路２０１，２０２を通してＲＡＭブロッ
ク３０１，３０２へ送られる。
換されたカウンタの内容は、シフトレジスタ１０１，１
０２及び切換回路２０１，２０２を通してＲＡＭブロッ
ク３０１，３０２へ送られる。
第２図は本発明の第２実施例のＲＡＭＩＣのブロック図
である。本実施例ではＲＡＭＩＣ内に設置したクロック
発生回路６０１を内蔵しており、クロック発生回路６０
１で発生するクロックでシフトレジスタ１０１，１０２
の値を変更している。
である。本実施例ではＲＡＭＩＣ内に設置したクロック
発生回路６０１を内蔵しており、クロック発生回路６０
１で発生するクロックでシフトレジスタ１０１，１０２
の値を変更している。
その他は第１実施例の動作と同様である。
［発明の効果］
以上説明したように、本発明は外部からの制御信号で動
作するカウンタとシフトレジスタの簡単な回路を付加す
ることにより、信頼性上必要なスクリーニング試験等の
不良加速試験をメモリセルアレイ内の全アドレスについ
て実行することができるので、十分な信頼性試験実行可
能となる。
作するカウンタとシフトレジスタの簡単な回路を付加す
ることにより、信頼性上必要なスクリーニング試験等の
不良加速試験をメモリセルアレイ内の全アドレスについ
て実行することができるので、十分な信頼性試験実行可
能となる。
第１図は本発明の第１実施例を示すブロック図、第２図
は本発明の第２実施例を示すブロック図である。
は本発明の第２実施例を示すブロック図である。
１０１゜
２０１゜
３０１゜
４０１ ・
４０２ φ
１０２ ・
２０２ ・
３０２ ・
Claims (1)
- 【特許請求の範囲】 各々独立アドレスでアクセス可能な複数のランダムアク
セスメモリブロックと、該複数のランダムアクセスメモ
リブロックにそれぞれ独立アドレスを供給可能なアドレ
ス供給部とを有するランダムアクセスメモリ装置におい
て、 各ランダムアクセスメモリブロックの最大アドレスに対
応した値を保持可能なカウンタと、該カウンタから保持
された値が供給される複数のレジスタと、該各レジスタ
の値とアドレス供給部から供給される独立アドレスとの
いずれかを各ランダムアクセスメモリブロックに供給す
る切換回路とを有することを特徴とするランダムアクセ
スメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63299958A JPH02146186A (ja) | 1988-11-28 | 1988-11-28 | ランダムアクセスメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63299958A JPH02146186A (ja) | 1988-11-28 | 1988-11-28 | ランダムアクセスメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146186A true JPH02146186A (ja) | 1990-06-05 |
Family
ID=17879020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63299958A Pending JPH02146186A (ja) | 1988-11-28 | 1988-11-28 | ランダムアクセスメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146186A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH097394A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | ダイナミックｂｔ可能な半導体集積回路 |
| US6378975B1 (en) | 1999-04-30 | 2002-04-30 | Hewlett-Packard Company | Drop detection using a movable strip |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6177200A (ja) * | 1984-09-25 | 1986-04-19 | Mitsubishi Electric Corp | 半導体メモリ素子 |
-
1988
- 1988-11-28 JP JP63299958A patent/JPH02146186A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6177200A (ja) * | 1984-09-25 | 1986-04-19 | Mitsubishi Electric Corp | 半導体メモリ素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH097394A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | ダイナミックｂｔ可能な半導体集積回路 |
| US6378975B1 (en) | 1999-04-30 | 2002-04-30 | Hewlett-Packard Company | Drop detection using a movable strip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3652845B2 (ja) | 線形帰還シフトレジスタ，多重入力記号レジスタ及びこれらを用いた内蔵自己診断回路 | |
| US4733405A (en) | Digital integrated circuit | |
| KR960002370A (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| US6408414B1 (en) | Semiconductor device provided with a boundary-scan test circuit | |
| JPH0412854B2 (ja) | ||
| US7177385B2 (en) | Shift register for safely providing a configuration bit | |
| JPS63310046A (ja) | テスト補助回路 | |
| KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
| US5500810A (en) | Filter device with memory test circuit | |
| US20030115528A1 (en) | Semiconductor memory device capable of failure analysis with system in operation | |
| JPH02146186A (ja) | ランダムアクセスメモリ装置 | |
| EP0714170B1 (en) | Analog-to-digital converter with writable result register | |
| US6327683B1 (en) | Device scan testing | |
| US5341380A (en) | Large-scale integrated circuit device | |
| US5850509A (en) | Circuitry for propagating test mode signals associated with a memory array | |
| GB2345976A (en) | Linear feedback shift register formed from address latches for testing a memory | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPS63184989A (ja) | 半導体記憶装置 | |
| JP2588244B2 (ja) | 半導体装置 | |
| JPS6031641A (ja) | ワンチツプマイクロコンピユ−タ | |
| EP0655683B1 (en) | Circuit architecture and corresponding method for testing a programmable logic matrix | |
| JPS6144342B2 (ja) | ||
| SU1105944A1 (ru) | Запоминающее устройство с самоконтролем | |
| KR100258901B1 (ko) | 컬럼 리던던시 제어회로 | |
| JPH04171558A (ja) | 記憶装置 |