TW571397B - Method of making a self-aligned ferroelectric memory transistor - Google Patents

Method of making a self-aligned ferroelectric memory transistor Download PDF

Info

Publication number
TW571397B
TW571397B TW091123586A TW91123586A TW571397B TW 571397 B TW571397 B TW 571397B TW 091123586 A TW091123586 A TW 091123586A TW 91123586 A TW91123586 A TW 91123586A TW 571397 B TW571397 B TW 571397B
Authority
TW
Taiwan
Prior art keywords
layer
depositing
silicon
thickness
forming
Prior art date
Application number
TW091123586A
Other languages
English (en)
Inventor
Sheng Teng Hsu
Tingkai Li
Fengyan Zhang
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW571397B publication Critical patent/TW571397B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

571397 A7 __—__ _B7 五、發明説明（1 ) 【發明所屬之技術領域】 本發明是有關於製造高密度積體不揮發式記憶體裝置 ’且尤其是關於製造自動校準鐵電記憶體電晶體。 (請先閲讀背面之注意事項再填寫本頁) 【先前技術】 MFMOS鐵電裝置具有作爲記憶體電晶體之令人期望之 特性。然而，在MFMOS鐵電記憶體電晶體製造中最困難製 程之一爲鈾刻底部電極之步驟。必須將底部電極選擇性地 蝕刻而不屬蝕刻穿過典型位於底部電極下之薄氧化物層而 進入矽基板中。此位於底部電極下之氧化物層可以爲二氧 化矽、或適當的高-k絕緣體。如果不留意蝕刻到位於其下 之基板，則不可能形成具有至電晶體導電通道足夠連接之 良好源極/汲極接合。 【發明內容】 經濟部智慧財產局員工消費合作社印製 本發明是有關於一種製造自動校準鐵電記憶電晶體之 方法，包括：製備一基板包括，形成P-井，在p-井上沈 積第一介電層，且在此第一介電層上形成n+多晶砂層， 形成使用於淺溝渠隔離製程中之淺溝渠，其中此淺溝渠經 由多晶砂，第一介電層、以及大約500nm之基板延伸；在 此淺溝渠中沈積二氧化矽；將主動區以外之多晶矽移除； 於多晶矽上沈積底部電極；形成閘極堆疊包括沈積一層矽 氮化物；選擇性地鈾刻此矽氮化物，底部電極與多晶矽； 將此多晶矽選擇性地蝕刻至第一介電層之位準；將離子植 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4 - "" 571397 A7 ___B7_ 五、發明説明（2 ) (請先閱讀背面之注意事項再填寫本頁) 入且活化以形成源極區與汲極區；沈積一層二氧化砂，其 中二氧化矽層之厚度爲閘極堆疊厚度之大約1 · 5至2倍之間 ;將二氧化矽層整平至矽氮化物之位準；將矽氮化物移除； 箱由沈積一層厚度在大約5 n m至3 0 n m之間之阻障金屬而形 成側壁阻障層；在鐵電材料上沈積一層鐵電材料以形成頂 部電極結構；以及完成此結構包括：鈍化、氧化物沈積以 及金屬化。 本發明之目的爲提供一種方法，以製造自動校準式 MFMOS鐵電記憶電晶體。 本發明之另一目的爲建構鐵電堆疊與有關電極，而沒 有污染位於下面之結構。 在此所提供本發明之槪要與目的使得能夠迅速暸解本 發明之本質，而可藉由以下較佳實施例詳細說明並參考所 附圖式而獲得對本發明更徹底之暸解。 【實施方式】 經濟部智慧財產局員工消費合作社印製 本發明的方法揭示如何製造自動校準MFMOS閘極堆疊 。本發明之方法可使用於製造非常小幾何形狀且非常高密 度之記憶體裝置。在本發明之方法中，沒有必須作高度選 擇性之蝕刻，且電極蝕刻製程可以藉由傳統目前的技術達 成。 此製造過程如下所示，請參考第1圖：選擇P -型砂晶 圓作爲基板1 0。將硼植入於晶圓之P-井區域中，且將其 擴散以形成P-井12。然後成長第一介電層，其在此實施 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） - 571397 A7 ____ B7 五、發明説明（3 ) (請先閲讀背面之注意事項再填寫本頁) 例中形成爲閘極氧化物14之薄層。可以用高介電係數（κ) 之介電質取代閘極氧化物。沈積什摻雜多晶矽層1 6。此經 ί爹雑多晶矽層可以用未摻雜多晶矽取代，然後植入高劑量 之磷或砷將未摻雜多晶矽轉變成η+摻雜多晶矽。在此兩 情形之任一中，此η+摻雜多晶矽層在此稱爲多晶矽I，且 沈積至大約50nm至300nm之間的厚度。如果植入磷離子， 此植入能量約介於30keV至60keV之間。如果植入砷離子 ’此植入能量是介於50keV至90keV之間。此等離子之劑 量是介於2x 1015cm·2至5x 1015cm·2之間。 使用光阻18以界定淺溝渠隔離區190此等淺溝渠是經 由多晶矽、閘極絕緣體以及經由大約5OOnm之矽蝕刻而成 。然後將光阻去除’而將由電獎触刻所造成的任何損害去 除，此晶圓被淨化，且如第2圖中所示將氧化物層20沈積 在晶圓上。此氧化物之厚度較淺溝渠的深度厚1.5至2倍。 使用光學機械拋光（CMP)將此晶圓整平。此CMP在多晶 矽I層之頂部停止。在CMP之後，將除了在主動區上之外 所有多晶矽I層去除。 經濟部智慧財產局員工消費合作社印製 然後，藉由物理氣相沈積（PVD)或化學氣相沈積 (CVD)沈積底高電極。此底部電極材料是由以下材料構成 之組選出，其包括：Ir、Pt、TiN、Ta、TaN、TiTaN以及Ir-Pt合金。此底部電極必須足夠厚以致它不被完全被轉化成 矽化物。亦爲有益具有多層底部電極，而以一層TiN、TaN 或TiTaN由一層In或Pt覆蓋。此金屬氮化物層防止in或 Pt頂層之矽化。右沈積底部電極後，沈積厚的矽氮化物層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） Γ^Ζ ~ 571397 A7 B7 五、發明説明（4 ) 24。如同於第3圖中說明，此層之厚度是200nm至400nm。 (請先閲讀背面之注意事項再填寫本頁) 在將氮化物、底部電極以及n+多晶矽I層選擇性鈾刻 前塗佈光阻將此結構遮蓋。對此技術有一般知識的人士暸 解，如欲將底部電極選擇性鈾刻而沒有蝕刻到多晶矽I層 是不可能的，因爲多晶矽I層被適用於蝕刻底部電極之任 何已知過程蝕刻。在此蝕刻過程之後，將多晶矽I層選擇 性地蝕刻至閘極氧化物之位準。此形成犧牲閘極。此犧牲 閘極藉由一校準公差而延伸進入淺溝渠隔離（STI)區域中 。沒有至犧牲閘極之電極其他連接。此裝置之源極26與汲 極28藉由種入砷或磷離子而形成。對於砷此離子能量是介 於大約20keV至90keV之間，且對於磷是介於大約lOkeV 至50keV之間。如同於第4圖中所示，離子之劑量是從lx 1015cm· 2 至 5x 1015cnT 2。 現在請參考第5圖，將厚度爲犧牲閘極堆疊1.5至2倍 之氧化物層30沈積在晶圓上，且然後以CMP將其整平。 經濟部智慧財產局員工消費合作社印製 現在請參考第6圖，藉由濕性蝕刻製程將氮化物層去 除。在將氮化物層去除後，在犧牲閘極堆疊位置上形成溝 渠，且然後沈積例如爲1^〇2或Al2〇3或Si3N4阻障材料之薄 層。此層的厚度是介於大約5nm至3Onm之間。如同於第6 圖中所示，此阻障層是在電漿層中被鈾刻藉由將犧牲閘極 堆疊去除而在溝渠中形成側壁阻障層32。 請參考第7圖，藉由MOCVD或旋塗（spin- coating) 製程沈積鐵電薄膜34。此鐵電薄膜是由以下鐵電材料構成 之組選出：鉛鍺氧化物（Pb5Ge3〇n) (PG〇），Pb (Zr2Ti)〇3 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 571397 A7 B7 五、發明説明（5 ) (PZT) 2或SrBi2Ta2〇9 (SBT)。使用CMP製程將此晶圓整平 ，其將犧牲閘極溝渠區之外的任何鐵電材料去除。 (請先閱讀背面之注意事項再填寫本頁) 頂部電極金屬36是由以下材料所構成的組選出：Pt、Ir 以及Pt/Ir。然後，以例如PDV或CVD之任何目前技術水準 之方法沈積。在將頂部電極作選擇性電漿鈾刻之前使用光 阻形成遮罩。此頂部電極是記憶體裝置之控制閘極。如同 於第8圖中所示，此頂部電極延伸超過主動裝置區之邊緣 〇 可以使用任何目前技術水準之製程以實施鈍化、氧化 物38沈積、接觸孔蝕刻、以及金屬化40、42、44與46之 其餘製程。在第9圖中顯示最後之結構。 經濟部智慧財產局員工消費合作社印製 此用於頂部電極之金屬是相當難以蝕刻，且在頂部電 極蝕刻期間，可能對頂部電極以下之鐵電材料造成重大的 損害。這可以藉由使用更換閘極技術而解決。使用第7圖 之結構爲開始點，且現在參考第10圖，沈積厚度介於大約 100nm至3 00nm之間之矽氮化物層且作爲犧牲閘極蝕刻。 如同第11圖中所示，沈積厚度爲SiN層厚度1.5至2倍之 氧化物層52且使用CMP製程將其整平。使用濕性蝕刻製程 將此SiN犧牲閘極去除。如同於第1 2圖中所示，沈積頂部 電極54且以CMP拋光至氧化物位準停止。此界定頂部電極 而未以電漿蝕刻耐火難熔金屬。SiN之電漿蝕刻爲目前技術 製程，其爲人所知對鐵電堆疊不會造成重大的蝕刻損害。 本發明方法之優點爲只在主動記憶體閘極區域上形成 鐵電薄膜。此MFMOS閘極堆疊自動校準，且可以作高密度 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 571397 A7 -~_B2_ 五、發明説明（6 ) (請先閱讀背面之注意事項再填寫本頁) 整合。此MFM堆疊並非由蝕刻製程所形成，因此將與鈾刻 有關之裝置性質之退化以及任何溢出之電容最小化，使得 可以作較低電壓之程式設計。此鐵電薄膜是由保護介電質 以及頂部與底部電極完全包圍。亦可將形成氣體迴火有關 之退化最小化。此外，可以使用任何彳賤擊（sputter)或離 子硏磨 （milling)製程蝕刻底部電極，此等製程對於氧化 物或多晶矽均無良好之選擇性。此關鍵蝕刻步驟爲n+多 晶矽之選擇性触刻，其爲CMOS製造中之標準製程。對於 此FeRAM製造別無特殊關鍵製程。 因此，以上已揭示自動校準鐵電記憶電晶體之製造方 法’須瞭解在由所附申請專利範圍所界定本發明之範圍中 可以作其他的變化與修正。 【圖式之簡單說明】 第1至9圖說明根據本發明方法製造MFMOS鐵電記憶 體裝置之連續步驟。 第10至12圖說明根據本發明方法製造MFMOS鐵電記 憶體裝置之其他替代步驟。 經濟部智慧財產局員工消費合作社印製 元件對照表 10:基板 12: P-井 14:閘極氧化物 16:層 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X29— 571397 A7 B7 五、發明説明（7 ) 1 8:光阻 19:淺溝渠隔離區 20:氧化物 22:底部電極 24:矽氮化物 2 6:源極 2 8 :汲極 30:氧化物 32:側壁阻障層 34:鐵電薄膜 36:頂部電極金屬 3 8:氧化物 4〇，42，44，46:金屬化 50:矽氮化物層 52:氧化物層 54:頂部電極 (請先閱讀背面之注意事項再填寫本頁) 乘·
tL 、-口 Γ 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 571397 A8 B8 C8 __ D8 _ 六、申請專利範圍 1 1 · 一種製造自動校準鐵電記憶電晶體之方法，其特徵 爲包括以下步驟： (請先閲讀背面之注意事項再填寫本頁) 製備基板，包括：形成P-井，在此P-井上沈積第一 介電層、以及在此第一介電層上形成n+多晶矽層； 形成使用於淺溝渠隔離製程中之淺溝渠，其中此等淺 溝渠經由多晶矽、第一介電層、以及基板之大約500nm延 伸； 在淺溝渠中沈積二氧化矽； 將除了在主動區域以外之多晶矽去除； 在多晶矽上沈積底部電極； 形成閘極堆疊，包括： 沈積一層砂氮化物； 選擇性地蝕刻矽氮化物、底部電極、以及多晶矽； 選擇性地將此多晶矽鈾刻至第一介電層之位準； 以及 將離子植入與活化以形成源極區與汲極區； 經濟部智慧財產局員工消費合作社印製 沈積二氧化矽層，其中二氧化矽層之厚度是閘極堆疊 厚度之大約1.5倍至2倍之間； 將二氧化矽層整平至矽氮化物之位準； 將矽氮化物去除； 藉由沈積厚度在大約5nm至30nm之間之阻障金屬層而 形成側壁阻障層； 沈積鐵電材料層； 在鐵電材料上形成頂部電極結構；以及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 571397 A8 B8 C8 D8 六、申請專利範圍 2 完成此結構，包括：鈍化、氧化物沈積、以及金屬化 〇 (請先閲讀背面之注意事項再填寫本頁) 2. 如申請專利範圍第1項之方法，其中 將該多晶砂層形成至大約5 0 n m與3 0 0 n m之間之厚度。 3. 如申請專利範圍第1項之方法，其中 該沈積底部電極包括沈積由以下材料所構成族群所選 出之電極材料：In、Pt、TiN、Ta、TaN、TiTaN 以及 Ir- Pt 合金。 4. 如申請專利範圍第1項之方法，其中 該沈積底部電極包括沈積由以下材料構成之族群所選 出之電極材料：TiN、TaN以及TiTaN;且更包括在底部電極 上沈積一層由In與Pt所構成材料之組所選出之材料。 5. 如申請專利範圍第1項之方法，其中 該右閘極堆疊中沈積矽氮化物層包括沈積材料層至大 約200nm至400nm之間之厚度。 6. 如申請專利範圍第1項之方法，其中 經濟部智慧財產局員工消費合作社印製 該形成側壁阻障層包括沈積由以下材料所構成族群所 選出之材料：Ti〇2、Ah〇5、以及Si3N4。 7·如申請專利範圍第1項之方法，其中 該沈積鐵電材料層包括沈積由以下材料所構成族群所 選出之材料：PGO、PZT、或SBT。 8·如申請專利範圍第1項之方法，其中 該沈積頂部電極包括沈積由以下材料所構成族群所選 出之材料：lr、Pt以及Ir- Pt合金。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12 - 571397 A8 B8 C8 ____ D8 六、申請專利範圍 3 9. 如申請專利範圍第1項之方法，其中 該沈積頂部電極包括沈積電極材料以延伸超過主動裝 置區之邊緣。 10. 如申請專利範圍第1項之方法，其中 該在鐵電材料上形成頂部電極結構，包括在鐵電堆疊 上沈積頂部電極金屬。 11 ·如申請專利範圍第1項之方法，其中 該在鐵電材料上形成頂部電極結構包括在鐵電堆疊上 沈積一層大約l〇〇nm至300nm厚之矽氮化物層；鈾刻此矽 氮化物層以形成控制閘極定位件；在此結構上沈積氧化物 層且將氧化物整平至矽氧化物層之頂部；去除此矽氮化物； 以及在鐵電堆疊上沈積頂部電極金屬。 1 2. —種製造自動校準鐵電記憶電晶體之方法，其特 徵爲包括以下步驟： 製備基板，包括：形成P-井，在此P-井上沈積第一 介電層、以及在此第一介電層上形成n+多晶砍層； 形成使用於淺溝渠隔離製程中之淺溝渠，其中此等淺 溝渠經由多晶矽、第一介電層、以及基板之大約500nm延 伸； 在淺溝渠中沈積二氧化矽； 將除了主動區域以外之多晶矽去除； 在多晶矽上沈積底部電極； 形成閘極堆疊，包括： 沈積一層砂氮化物至大約200nm至400nm之間的厚度； 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X297公釐） _ 13 - (請先聞讀背面之注意事項再填寫本頁) C· 、1T 經濟部智慧財產局員工消費合作社印製 571397 A8 B8 C8 D8 六、申請專利範圍 4 選擇性地蝕刻矽氮化物、底部電極、以及多晶矽； 選擇性地將此多晶矽蝕刻至第一介電層之位準； (請先閱讀背面之注意事項再填寫本頁) 以及 將離子植入且活化以形成源極區與汲極區； 沈積二氧化矽層，其中二氧化矽層之厚度是在閘極堆 疊厚度之大約1.5倍至2倍之間； 將二氧化矽層整平至矽氮化物之位準； 將矽氮化物去除； 藉由沈積厚度介於大約5nm至30nm之間之阻障金屬層 而形成側壁阻障層； 沈積鐵電材料層； 在鐵電材料上形成頂部電極結構；包括在鐵電堆疊上 沈積頂部電極金屬，包括沈積由以下材料所構成組所選出 之材料：Ir、Pt與Ir- Pt合金；以及 完成此結構，包括：鈍化、氧化物沈積以及金屬化。 經濟部智慧財產局員工消費合作社印製 1 3.如申請專利範圍第1 2項之方法，其中 將該多晶砍層形成至大約5 0 n m與3 0 0 n m之間之厚度。. 14·如申請專利範圍第12項之方法，其中 該沈積底部電極包括沈積由以下材料構成族群所選出 之電極材料：Ir、pt、TiN、Ta、TaN .、TiTaN 以及 Ir- Pt 合 金；其中此沈積材料是由以下材料所構成之組選出：TiN、 TaN ' TiTaN;在底部電極上沈積一層由Ir與Pt構成之組所 選出之材料。 - 15.如申請專利範圍第12項之方法，其中 -14- 本紙張尺度適用中國國家襟準（CNS ) A4規格（210X297公釐） 571397 A8 B8 C8 D8 六、申請專利範圍 5 該形成側壁阻障層包括沈積由以下材料所構成的組所 選出之材料：TiCh、Ah.〇5、以及Si3N4。 (請先閲讀背面之注意事項再填寫本頁) 16·如申請專利範圍第12項之方法，其中 該沈積鐵電材料層包括沈積由以下材料所構成之族群 所選出之材料：PG〇、PZT、或SBT。 17.如申請專利範圍第12項之方法，其中 該沈積頂部電極包括沈積電極材料以延伸超過主動裝 置區之邊緣。 1 8. —種製造自動校準鐵電記憶電晶體之方法，其特 徵爲包括以下步驟： 製備基板，包括：形成P-井，在此P-井上沈積第一 介電層、以及在此第一介電層上形成n+多晶砂層； 形成使用於淺溝渠隔離製程中之淺溝渠，其中此等淺 溝渠經由多晶矽、第一介電層、以及基板之大約500nm延 伸； 在淺溝渠中沈積二氧化矽； 將除了主動區以外之多晶矽去除； 經濟部智慧財產局員工消費合作社印製 在多晶矽上沈積底部電極； 形成閘極堆疊，包括： 沈積一層砍氮化物至大約200nm至400nm之厚度； 選擇性地蝕刻矽氮化物、底部電極、以及多晶矽； 選擇性地將此多晶矽蝕刻至第一介電層之位準； 以及 將離子植入與活化以形成源極區與汲極區； 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） -15 - 571397 A8 B8 C8 D8 六、申請專利範圍 6 沈積二氧化矽層，其中二氧化矽層之厚度是於閘極堆 疊厚度之大約1.5倍至2倍之間； (請先閱讀背面之注意事項再填寫本頁) 將二氧化矽層整平至矽氮化物之位準； 將矽氮化物去除； 藉由沈積厚度爲大約5ηιη至3〇nm之間之阻障金屬層而 形成側壁阻障層； 沈積鐵電材料層； 在鐵電材料上形成頂部電極結構，包括： 在鐵電堆疊上沈積厚度大約l〇〇nm至300nm之間之矽 氮化物層； 鈾刻化矽氮化物層以形成控制閘極定位件； 在此結構上沈積氧化物層，且將此氧化物整平至矽氮 化物層之頂； 將矽氮化物去除，且在鐵電堆疊上沈積頂部電極金屬； 以及 完成此結構’包括：鈍化、氧化物沈積以及金屬化。 經濟部智慧財產局員工消費合作社印製 19 ·如申請專利範圍第1 8項之方法，其中 將該多晶矽層形成至大約50nm與300nm之間之厚度。 20·如申請專利範圍第18項之方法，其中 該沈積底部電極包括沈積由以下材料所構成族群所選 出之電極材料：In、Pt、TiN、Ta、TaN、TiTaN 以及 Ir- Pt 合金；其中此沈積材料是由以下材料所構成之族群選出TiN 、TaN、TiTaN;在底部電極上沈積一層由In與Pt所構成之 族群所選出之材料。 本紙張尺度適用中國國家標準（CNS ) ( 21GX 297公釐)-- ' 571397 A8 B8 C8 D8 六、申請專利範圍 7 21 ·如申請專利範圍第1 8項之方法，其中 該形成側壁阻障層包括沈積由以下材料所構成族群所 選出之材料：Ti〇2、Ah〇5、以及ShN4。 22·如申請專利範圍第18項之方法，其中 該沈積鐵電材料層包括沈積由以下材料所構成族群所 選出之材料：PG〇、PZT、或SBT。 23·如申請專利範圍第1 8項之方法，其中 該沈積頂部電極包括沈積由以下材料所構成族群所選 出之電極材料：Ir、Pt與Ir- Pt合金。 24.如申請專利範圍第1 8項之方法，其中 該沈積頂部電極包括沈積電極材料，以延伸超過主動 裝置區域之邊緣。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17 -
TW091123586A 2001-10-16 2002-10-14 Method of making a self-aligned ferroelectric memory transistor TW571397B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/978,487 US6673664B2 (en) 2001-10-16 2001-10-16 Method of making a self-aligned ferroelectric memory transistor

Publications (1)

Publication Number Publication Date
TW571397B true TW571397B (en) 2004-01-11

Family

ID=25526133

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091123586A TW571397B (en) 2001-10-16 2002-10-14 Method of making a self-aligned ferroelectric memory transistor

Country Status (5)

Country Link
US (1) US6673664B2 (zh)
EP (1) EP1302978A3 (zh)
JP (1) JP2003179214A (zh)
KR (1) KR100470499B1 (zh)
TW (1) TW571397B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273444A (zh) * 2013-08-12 2019-01-25 美光科技公司 存储器单元阵列
US11600691B2 (en) 2017-01-12 2023-03-07 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US11935574B2 (en) 2019-07-10 2024-03-19 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308970A1 (de) * 2003-02-28 2004-09-09 Infineon Technologies Ag Halbleiterspeicherzelle und Verfahren zu deren Herstellung
US6951825B2 (en) * 2003-03-17 2005-10-04 Sharp Laboratories Of America, Inc. Method of etching a SiN/Ir/TaN or SiN/Ir/Ti stack using an aluminum hard mask
US7184315B2 (en) * 2003-11-04 2007-02-27 Micron Technology, Inc. NROM flash memory with self-aligned structural charge separation
WO2005095936A1 (en) * 2004-04-02 2005-10-13 Timothy Cummins An integrated electronic sensor
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11004867B2 (en) * 2018-06-28 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded ferroelectric memory in high-k first technology
US11342343B2 (en) * 2020-01-09 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010930B1 (ko) * 1990-03-13 1994-11-19 가부시키가이샤 도시바 반도체장치의 제조방법
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
US5962884A (en) * 1997-03-07 1999-10-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric memory cell with asymmetrical ferroelectric polarization and method of making the same
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JPH1126757A (ja) * 1997-06-30 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
US6251763B1 (en) * 1997-06-30 2001-06-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JPH1131792A (ja) * 1997-07-14 1999-02-02 Oki Electric Ind Co Ltd 半導体記憶素子およびその製造方法
US5907762A (en) * 1997-12-04 1999-05-25 Sharp Microelectronics Technology, Inc. Method of manufacture of single transistor ferroelectric memory cell using chemical-mechanical polishing
US6083791A (en) * 1997-12-15 2000-07-04 National Semiconductor Corporation Self-aligned stacked gate etch process for fabricating a two-transistor EEPROM cell
US6200856B1 (en) * 1998-03-25 2001-03-13 Winbond Electronics Corporation Method of fabricating self-aligned stacked gate flash memory cell
US6114724A (en) * 1998-03-31 2000-09-05 Cypress Semiconductor Corporation Nonvolatile semiconductor memory cell with select gate
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
US6093945A (en) * 1998-07-09 2000-07-25 Windbond Electronics Corp. Split gate flash memory with minimum over-erase problem
US6281535B1 (en) * 1999-01-22 2001-08-28 Agilent Technologies, Inc. Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell
US6136643A (en) * 1999-02-11 2000-10-24 Vanguard International Semiconductor Company Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology
KR100323711B1 (ko) * 1999-06-10 2002-02-07 구자홍 강유전체 메모리 제조방법
KR20020015048A (ko) * 1999-06-10 2002-02-27 시메트릭스 코포레이션 높은 유전상수 어플리케이션용 금속 옥사이드 박막
JP3600476B2 (ja) * 1999-06-30 2004-12-15 株式会社東芝 半導体装置の製造方法
US6214677B1 (en) * 1999-10-22 2001-04-10 United Microelectronics Corp. Method of fabricating self-aligned ultra short channel
JP4303389B2 (ja) * 2000-02-24 2009-07-29 ローム株式会社 強誘電体メモリ装置の製造方法
US6534374B2 (en) * 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273444A (zh) * 2013-08-12 2019-01-25 美光科技公司 存储器单元阵列
CN109273444B (zh) * 2013-08-12 2023-06-27 美光科技公司 存储器单元阵列
US11600691B2 (en) 2017-01-12 2023-03-07 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US11935574B2 (en) 2019-07-10 2024-03-19 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Also Published As

Publication number Publication date
EP1302978A3 (en) 2008-01-09
EP1302978A2 (en) 2003-04-16
KR20030031861A (ko) 2003-04-23
US20030071292A1 (en) 2003-04-17
KR100470499B1 (ko) 2005-02-07
US6673664B2 (en) 2004-01-06
JP2003179214A (ja) 2003-06-27

Similar Documents

Publication Publication Date Title
US6511873B2 (en) High-dielectric constant insulators for FEOL capacitors
KR100407385B1 (ko) 이중 상감 구리 게이트 및 그 인터커넥트
US8017475B1 (en) Process to improve high-performance capacitors in integrated MOS technologies
US6727129B1 (en) Method for manufacturing a semiconductor device
TW447113B (en) Semiconductor device and the manufacturing method thereof
KR100537580B1 (ko) Ｍｏｓｆｅｔ 디바이스의 공핍 규화 소스 및 드레인접합부의 제작 공정
JP2002198441A (ja) 半導体素子のデュアル金属ゲート形成方法
JP3664467B2 (ja) 化学機械的研磨を用いたシングルトランジスタ強誘電体メモリセルの製造方法
JPH11503876A (ja) 固定メモリセル装置及びその製造方法
TW571397B (en) Method of making a self-aligned ferroelectric memory transistor
TW563228B (en) Method of making a ferroelectric memory transistor
US6762110B1 (en) Method of manufacturing semiconductor device having capacitor
KR100418580B1 (ko) 반도체 소자의 캐패시터 제조방법
TW575938B (en) Self-aligned STI process using nitride hard mask
US7323377B1 (en) Increasing self-aligned contact areas in integrated circuits using a disposable spacer
TW386307B (en) Method of producing DRAM capacitor
WO2023202009A1 (zh) 半导体结构的制备方法、半导体结构和存储器
TWI244727B (en) Method of fabricating ferroelectric memory transistors
US6762063B2 (en) Method of fabricating non-volatile ferroelectric transistors
TW552669B (en) Process for etching polysilicon gate stacks with raised shallow trench isolation structures
US6951825B2 (en) Method of etching a SiN/Ir/TaN or SiN/Ir/Ti stack using an aluminum hard mask
US20020072172A1 (en) Method of fabricating a storage node
KR20090054339A (ko) 반도체 소자의 다층 배선 형성 방법
KR100224693B1 (ko) 반도체 메모리장치의 커패시터 제조방법
TW501235B (en) A method to form a low parasitic capacitance pseudo-SOI CMOS device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees