TW569548B - Node processors for use in parity check decoders - Google Patents

Node processors for use in parity check decoders Download PDF

Info

Publication number
TW569548B
TW569548B TW091123226A TW91123226A TW569548B TW 569548 B TW569548 B TW 569548B TW 091123226 A TW091123226 A TW 091123226A TW 91123226 A TW91123226 A TW 91123226A TW 569548 B TW569548 B TW 569548B
Authority
TW
Taiwan
Prior art keywords
node
information
value
scope
sum
Prior art date
Application number
TW091123226A
Other languages
English (en)
Inventor
Tom Richardson
Vladimir Novichkov
Original Assignee
Flarion Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/975,331 external-priority patent/US6633856B2/en
Application filed by Flarion Technologies Inc filed Critical Flarion Technologies Inc
Application granted granted Critical
Publication of TW569548B publication Critical patent/TW569548B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1131Scheduling of bit node or check node processing
    • H03M13/1137Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1131Scheduling of bit node or check node processing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1131Scheduling of bit node or check node processing
    • H03M13/1134Full parallel processing, i.e. all bit nodes or check nodes are processed in parallel
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1145Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658Scaling by multiplication or division
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6583Normalization other than scaling, e.g. by subtraction

Description

569548 A7 ___ B7 五、發明説明( 【發明所屬之技術領域】 本發明係關於用力同位檢、查解瑪器《節 機,特別係用以檢測及/或改正於二 “ :的方法與設備,其係例如藉由使用如== 查(LDPC)碼之同位檢查碼加以進行。 』位榀 【先前技術】 ::改正碼係無所不在地存在於通訊及 =Γ近來’已經對一種被稱為低密度同位檢杳 (LDPC)碼之碼群產生相當興趣。 双笪 / D P C碼係為經常被稱為譚那圖之二分圖所 可變節點之節點相當於碼字元 =目限節點,有時被稱為檢查節點 :邊緣連接該等可變節點至諸偈限節點。如果:二 即點及一侷限節點係為該圖中之/ 它們被稱為鄰居。簡單地% i 、、連接的活, 係為至多-邊緣所;:致假設-對節點 字元的一位元。於部份例子中係:關於该碼 能被刺穿,即由碼字元上移開。為了二凡的—部份可 設並未使用刺穿。 、θ早起見,我們假 對於每一侷限碼若 盥可變節點之Α唯右相鄰該侷限(經由 」交即之相關)的位元的帛二 含偶數個1,則一與可變節點順序一:: 順序係為該碼的碼字元。 相關之位 頁 多 的 中 變 訂 其 包 元 I ____ 第4苜 本紙張尺舰财酬緖 569548 A7 經 濟 部 智 慧 財 產 局 員 X 消 費 合 作 社 印 製 五、發明説明(^ ) …用以解石馬LDPC石馬字㈣算之解碼器及解碼 去係藉由沿著該邊緣交換該圖内之信息及藉由基於 輸入信號執行於諸節點上之計算而更新該等信$加 以進行。此等演、繹法_般被稱為信息傳遞演、繹法。於 該圖中之每一可變節點於開始時被提供以_被稱為 接收值之軟位元,該軟位元表示例如由通訊頻道所 察決定之相關位元值之估算。理想上,用於分開之位 疋的估算係與統計無關的。然而,此理想經常盘實^ 相抵觸。-接收值-之集合構成了一接收字元。為了言: 明本發明,我們指明例如由通訊系統中之接收器所 察到之信號為接收字元。 —附在一節點,即—可變節點或偈限節‘點之邊緣數 量係被稱為節點之度數。一規則圖或碼其中之所有可 變節點具有相同度數】及所有揭限節點必須具有相同 f數k。於此時’該碼係為一 (j,k)規則碼。此等碼最 先係由蓋勒傑(1961)所發明。相反於,,規則,,碼,一不 規則碼具有不同度數之侷限節點及/或可變節點。例 ^部份可變節點可為度數4,而其他為度數3,及剩餘為度數2。 雖然不規則碼可能更難代表及/或執行,但當相 較於規則LDPC碼時,不規則LDpc碼可以提供優良之 錯誤改正/檢測能力。 為了更精確描述解碼程序,吾人於描述L D P C圖案 時引入-插槽的概念。一插槽可以被解釋為該圖中之 邊緣㈣圖中之節點的相關性。每一節點對於附在其 .第頂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐 (請先閱讀背面之注意事項再填寫本頁) 訂 -II -1 1 - •I - - I ! · 569548 I A7 五、發明説明(+ ) t之邊緣有-插槽’這些邊緣係被,,插人,,這些插槽 因此,I數d之卽點具有d插槽附於其上。若θ 二=,緣’則在該圖之可變節點側上有“固插槽, 二可變插槽,及在該圖之侷限節點側上有L個插槽 稱為侷限插槽。為了指明及排序目的,該等可變 插槽可以標示為1 T你/日π丄 ,···,L,使侍附在一可變節點上之可 槽相鄰地出現。於此時,若前三個可變節點分別 八有度數&、d2及d3,則可變插槽i,,di被附著 ::變節點’可變插槽dl+1,,㈣“皮附著至 ^郎點:及可變插槽dl+峨,di偏⑴被心至第 可支即點上。侷限節點插槽可以類似地被標示為 ,.··’ L,使附著至一侷限節點之侷限插槽相鄰地出 現。-邊緣可以視為—對插槽,每一對係該圖的每_ 2所構成。因此’該圖之諸邊緣代表-配插子或在插 ,由例如可變節點側之圖的一侧到例如侷限節點 1的另側的置換。此等相關於這些系統的置換經 相當複雜。 經濟部智慧財產局員工消費合作社印製 一决定長度10之(3, 6)規則LDPC碼及比率1/2 =例示二分圖1〇0係示於第1圖中。長度1〇表示有 十個可變節點Vl —VH,每一節點以碼字元Xi —XiQ之一位 凡加以標示(於此例子中無穿刺),其大致係為參考數 _〇2/斤表不。比率1/2表示檢查節點只有可變節點的 八半,即有五個檢查節點Cl — C5,其係以參考數1〇6表 $率1 /2更表不五個侷限係如以下所述之線性獨 立。每一線104代表於該線所連接之檢查節點及可變 第6頁 本紙張尺度適 569548 經濟部智慧財產局員工消費合作社印製 五、發明説明(¥ A7
節點間之一邊緣,例如,一通訊路徑或連接。每一邊緣 表示兩插槽,即一可變插槽及一侷限插槽。諸邊緣可 以依據其可變插槽或其侷限插槽加以編號。可變插槽 編號相當於其出;見在該可變節點側,於它們所連接乂 可變節點之點時之邊緣順序(由上至下)。偈限插槽編 號相當於其出現在該侷限節點側,於它們所連接至侷 限節點之點時之邊緣順序(由上至下)。於解碼時諸 信息係沿著該等邊緣被傳遞於兩方向令。因此,解碼 處理信息係被沿著由侷限節點至—可變節點的一邊 緣傳遞,並且,反向也是如此。 使用-圖-代表諸碼的另一方法係使用一例如 第2圖所示之矩陣代表。於一碼的矩陣代表中,通常 被稱為同位檢查矩陣之矩陣H2〇2包含一相關邊緣連 接、可變節點及侷限節點資訊。為了簡化起見,我們 假設至多—邊緣連接任—對節點。於矩陣Η中,每— 行代表變數節點之-,而每_列代表偈限節點之一。 因為於例示碼中,有10個可變節點及5個侷限節點 所以,矩陣Η包含10行及5列。矩陣的輸入值相當於 一特定可變節點’及若一邊、緣出現在圖中,即有兩節 點為鄰居,則一特定侷限節點被設定為丨,否則被設定 為0。例如,因為可變節點Vl為一邊緣所連接至^限 卽點Ci,所以一個1係位於該矩陣2〇2之左上方角 洛。然而,可變節點V4並未連接至侷限節點Ci,所以 於矩陣202第一列之第四位置放置一 〇,這表示相關 可變及偈限節點並未連接。如果Η的個列係為線性獨 第頂 — % - - · ▼衣---- (請先閲讀背面之注意事項再填寫本頁) -訂 • ! I - I 1-- 聊548 A7 ^^^ -----------B7^ 五、發明説明(7 ) 杆1里;GF [ 2 I則我們說該等侷限係為線性獨立。以 即可變或㈣之編號邊緣制於㈠ 唬。可變插槽編垆 的、、扁 广, 届5虎相s於在仃内,由上至下編號並一 仃地由左至右進行,如於矩陣2〇8所示。侷限插 :編號相當於於収中,由左至右編號,並一列一列 由上至下進行,如於矩陣2 1 0所示。 於矩陣代㈣中,予以被傳送之碼字元X可 :向I 206,其包含予以處理之碼字元的位元 1 n。右且唯若矩陣206及202的積等於零,即Ηχ 則一位元順序Xl —1係為一碼字元。 , 於討論有關於LDPC圖之碼字元時,應了解 於部份例子中碼字元可能被刺穿。刺穿係為一動作, 用以由-碼字兀中移去諸位元,以得到一較短碼字 兀於LDPC圖中,這表示於圖中之部份可變節點相當 於並未實際被傳送的位元。這些可變節點及與之相關 =位元係經常被稱為狀態變數。當使用刺穿時,解碼 :可以用以重建該碼字元中未被實際傳送於通訊頻 這上的部份。當一被刺穿碼字元被傳送時,該接收裝 置可以於開始時流通以例如任意方式指定i或〇之被 遺f之被收到之字元值(位元),配合上該等值完全不 可罪,即廷些值被改過的表示(軟位元)。為了簡化起 見,吾人假設,當使用時,這些接收器流通之值係為予 以被處理之接收字元的一部份。 ’ 例如於第3圖所示之系統35〇。系統35〇包含一 編碼器352、一解碼器如及一通訊頻道356。編碼 第8頁 請 先 閱 讀 背 面 之 注 意 事 項 存 填 寫 本 1 訂 經 濟 部 智 慧 財 產 局 員 X 消 費 合 作 社 印 製 +紙張尺度適财關家辟(CNS ) Α4規格Γ^1〇Χ297^~ 569548 五、發明説明( D.二52包含-編碼電路咖,其處理輸入資料a,以產 ^ 了碼字元X。碼字元χ為了錯誤檢測及/或改正目的, 3 了 —几餘位兀。碼字元χ可以傳送於通訊頻道 L或者’碼字元X可以藉由—些資料選擇技術,經由 一貨料選擇裝置354被分成第—及第二部#χ,、χ,,。 :碼字70部份,例如第—部们,可讀傳送於通訊頻 ' , έ解碼态357的接收器,而第二部份X”被 刺穿。由於通訊頻道356產生之失真,被傳送之碼字 0之部份可能遺失或敗壞。由解碼器看來,位元 可以被解釋為遺失。 、於接收器處,諸軟位元被插入至所接收字元内, 以佔用遺失或刺穿位元的位置。被插入之軟位元 於傳輸時之X”位元的改寫及/或位元損失。 解碼器357將想要由所接收字元γ及任一插入軟 位元中重建該全碼字元X,然後,執行一資料解碼運算, 以由重建碼字元X產生Α。 ’ 經 濟 部 智 慧 財 產 局 消 費 合 社 印 製 解碼器357包含一頻道解碼器358,例如一 LDpc 解碼器,用以由所接收字元γ及插入軟位元中,重建該 完整之碼字元X。另外,其包含一資料解碼器’咖,用/ 以將包含於該碼字元中之冗餘資訊去除,以由該重建 碼字元X產生一原始輸入資料A。 可以了解的是,配合LDPC編碼所產生之接收字元 可以藉由在其上執行一 LDPC解碼運算加以處理,例如 錯誤改正及檢測運算,以產生重建版本之原始碼字 兀。該重建碼字元然後可以受到資料解碼,以回復被 第9頁 太紙張尺度適用中國輯標準(CNS ) A4規格(21GX297公釐) 569548 A7 B7 五、發明説明(;) ---- 編碼之原始資料。該資料解碼程序 該重建碼字it中,選擇—指定次^ M例如簡單地由 人、、、且之位元。 如上所述,LDPC解碼運算大茲 丨 ^11 衣—1 (請先閱讀背面之注意事項再填寫本頁) 本 * a —包含信息傳遞渖繹 法。其中有很多可用之信息傳遞演 翠 之使用並不限定於LDPC解碼。如於’,此等凟繹法 發明係有關於提供一簡單,例如低硬體:::論:,本 器演繹法的方法與設備,其可以在a /又之碼 良妊JL P拉、rf…- 在艮夕環境下,提出 能。所提演釋法可以被視為-已知彳曰任傳遞、/貝繹法的近似法。 為了使本發明之以下討論宠思 信任傳遞的簡要數學說明。 知,吾人將提供 【發明内容】 經濟部智慧財產局員工消費合作社印製 式 緣 於 中 器 收 相 用於(二進制)LDPC碼之信任傳遞可以以下方 表不。對於相關於該可變節點之位元,沿著圖的邊 傳遞之信息可以被解釋為對數相似值1〇心心。。 此,(P。’ P!)代表於相關位元上之條件機率分佈,其 Px表示位元取值X之機率。為接收器所提供給解碼 的軟位元同時以對數的形式加以給定。因此,所接 值,即所接收字元的元素係為相關位.元的對數,該 關位元係以由通訊頻道所提供之位元的觀察加以。 整。一般而言,一信息m代表對數相似值ra&一接收 值y代表對數相似值y。對於刺穿位元,該對數相似值 接收值y被設定為〇,表示P()=pi=y2。 考量信任傳遞的信息傳遞規則。對於諸信息由檢 第順 木紙張尺度適用中國國豕標準(CNS ) A4規格(21 Οχ297公楚) 569548 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(γ ) ~ 查節點至可變節點,諸信息係為mc2V表示,而對於諸信 息由可變節點至檢查節點,係為加以表示。考量 具有d度數之可變節點。對於每一邊緣=1,,廿, 假设me2v( i)表示在邊緣丨上之輸入信息。於解碼處理 開始時,對於每一邊緣,假設mu、〇。一般而言,來自可 變節點之向外信息係為mv2C(j>y+〇严⑴乂^⑴所表 不。相對應於其運算之來自一節點(並非一邊緣信息) 之向外解碼軟值係由Xc>ut = y + (:^mm(i))加以表示。 相關於此輪出之向外硬決定係由XQut之符號位元加以 取得。 於檢查節點處,經常可以方便地使用其,,符號,,及 大小來代表該等信息。因此,對於信息m,假設 mPeGF[2]表示信息的’奇偶性’即mP = 〇,若m>〇,若m<〇, 則mP=l。另外,假設mr€[〇,如]表示m的大小p因此, 々ra--1 iPmr。於檢查節點,用於mp及fflr之更新係分開。 對於度數d之檢查節點, mpC2V(j)-(Z,:1-pV2c(i))-mPV2C(j), 其中所有加法係在GF [ 2 ]上,及 ^C2Vj^-F-1((2>(m/2C(i)))-F(ni/2C(j))), 其中,吾人定義F(x) = lncoth(x/2)。於上述兩等 式中,上標V2C表示於侷限節點之輸入信息。F為本身 逆向,即 FlxkFU),。 【實施方式】 本發明係有關於用於同位檢查解碼器之節點處 第11頁 本紙張尺度適用中國國家標準(CNS) M規格(21GX297公酱)- (請先閱讀背面之注意事項再填寫本頁)
569548 ~—----- 五、發明説明(^ ) 碼2 -特別係用以配合信息傳遞解碼技術,以執行解 LDPC 的方法與設備。本發明的技術係特別適用於 於本發明之發明發旦士 τ 月月豕中,提供了可以用以配合 LDPC解碼之信任傳遞 Β0 ^ 得遞,角繹法之數學說明。依據前述說 明,可以明顯得知於實旆 兄 貫施,繹法所遭遇的主要困難係 有關於函數F及J:及敕廿 ’、 相對簡單。/、反㈡數。其他需要運算在實施上係 為了促成一 LDPC解碼器的硬體實施,於本發明 ^施例中,對數相似值係、被量化為% ln2的整數 :::對數相似值可以例如對數相似值比率或其近似 _對數相似值比率可以說明如下。假設X為—位 π 一具他位兀一起傳送為一信號,並 ’二“觀察Ζ為一,果。對於X之對數相似值 被定義:y=1°gSfc!,其中ρ(ζ|χ=ι)表示 二 ^ 之條件機率。用以取決於發信 没計、頻道模式等來計瞀 σ 水4 t y,有很多可能方法與形式。 假設對於X之兩機率你盏一 經濟部智慧財產局員工消費合作社印製 羊係為一優先權相等性,則該相似 ,比率(ρ(Ζ|χ,ν(Ρ(ζ丨冲)等於X給定z時之 後驗機率的比例,即(p(x=0丨z))/(p㈤丨z))。因此 ^經常將對數相似值比例簡單表示為尸i〇g(p〇/pi)
其中Pi表示i之侔杜撒去 L
1来1午铖率。於本發明之各種LDPC 解碼實施例中,我們古+管 、七〆 1冲异,至少近似此對數相.似值比 例如諸^息),其中該調整資訊係隨著每一遞迴而 第1頂 本紙張尺度適用中國國家標準(CNS ) A4規格 (210X297公釐) ^69548 A7 B7 五、發明説明(β ) 增力π。 於實際數位信息傳遞解碼器實施中,解碼器信息 係為有限數量之位元所代表。預料於本發明之量化的 使用中,吾人引入縮放參數5。於本發明說明的例示 實施法中,彳§息為整數m及信息的解釋係為其代表對 數相似值m 3。因此,於例示實施例中,我們的信息為 整數,當依據本發明加以縮放3時,其決定了相關之 對數相似值。 依據本發明,我們將於本案背景部份中所述之函 數F近似’藉由將之以較易實施之另—函數代表。於 各種實施例中,吾人略微修改啟始近似法,並討論其 反函數,使得所得解碼器執行更接近一真信任傳遞解 碼器。 近似法的想法可以藉由將F(5x)展開成e-心序 列加以了解。 F( 5xMn(cothGx/2)Mn(l+e—心)一ln(1—e-心)二$_1__ 、、因此心對於5x之大值,函數in(c〇m/2))可 t2e加以近似。應記住的是我們的目標是找到 =雜度^施法,以2ei來近似函數F⑴係相當有 °點爭:$我們簡單以2e心來替換f(x),則檢查節 點更新的大小部份將採形式 |η C2V f * \ _ d r J ^ ' δ~λ e-Mlcij)^ 其:[X ]為χ的^數部份。_
〉主意若我彳門;竖搜^ P Ψ u 、擇δ=1η2,則用於檢查節點可靠性 更新所需的計曾於Μ π係特別地簡單,因而,允許使用加法 第13頁 A4規格(21〇'乂 297公) 569548
569548
五、發明説明(〇 用於#息更新的主要計曾 ^ 要计异具有簡化形式: fflout(j) = S=1^(0-w,„〇) 我們提議於時間上患_ — P自+ 串%執行信息傳遞運算。輸入
I5: ί’例如母時鐘週期-信息。因此,吾人相要I 从ρ ό 丄 母呀鐘週期均產生一向外邊 緣仏息。本發明同時也肖人_ if Μ ^ ^ ΒΒ L 3 特疋結構,即一節點處 理跡兄明,以此方式實施上述之計算規則。此特定 實施法提供信息傳遞運算的有效流線計算ί 如上所时論,本發明之紐+ 〜Θ之解碼方法與設備將為了解 釋目的,以LDPC解石I;哭音仏/,
’、、、口〇實軛例加以描述。於解碼LDPC 碼所涉及的步驟將首先參考 a ’罘4及5圖加以說明,之 刖,有本發明之更詳細說明。 經濟部智慧財產局員工消費合作社印製 第4圖顯不使用一二分圖4〇〇之例示不規則聊c 碼。該圖包含心查節點402、ητ變節點、及多 數邊緣404。於檢查節點及可變節點間之信息係在邊 緣404上交換。軟輸入位元yi至^相當於接收字元 γ,及軟(或硬)輸出以至心係為參數408所表示。第m 個檢查節點係使用參考數402,指明,第n個可變節點 係用參考數406’加以指明,而第n個軟輸入yn及第n 個軟輸出χη係分別使用參考數41〇,4〇9,被指明於 圖中。 可變節點406處理來自侷限節點402之信息與來 ^接收字元yi,…yn之輸入軟值,以相對應於該等可變 郎點更新輸出變數Xl,…,Xn的值並產生用於侷限節點 之仏息。一信息係為一可變節點所產生,用於連接至 第15頁 本紙張尺度適用巾_家標準 (匸呢)八4規格(210'/ 297公釐) 569548 A/
目:交:點至附者至該邊緣的侷限節點。為了解釋的 目的,由可變節點δα 1 J月牛袢的 當佔田卜命* °义郎點之#息將會於本宰中經 Μ吏用縮寫V2C加以矣- L 4杀γ丄 之作自則伟田βΓ,而由侷限節點到可變節點 1口心則使用縮寫C2V加以表示。会a叮、 寫中之ν及c成份中以# v /、 β以加入此縮 ,,^ 风切中,以表不可變節點及侷限節點之 、發明説明(〇 =上之每一邊緣。所產生之信息 !定-個作為-特定信息的來源/目的地 二40:糸負責處理由可變節點經由諸邊緣接收的諸 4n〇 , m 伐叹之V2C仏息係為侷限節點 402所處理,以產⑽信息,其隨後沿著附著至每一 侷限節點之邊緣祜值1门 I π了考主母 ㈣Γ9ν广然後,可變節點406處理 Γ a心轉軟輸入值,以產生並傳送新V2C信自 二產生軟輸出Xl。於可變節點4〇6執行處理的順序: 經濟部智慧財產局員工消費合作社印製 產:二:斤產生之化息回到檢查節點4〇2,於可變節點 =权輸ώ Xl,並由檢查節點接收信息,該程序可以 覆執即遞迴,直到來自可變節點406的輸出Χι 表:馬字元已經成功解碼或其他停止準則,例如完成 :疋-人數之信息傳遞遞迴已經被滿足為止。應了解的 疋,述操作的順序並不必要嚴格地以上述順序發 生即點處理可以非同步地進行及可變及偽限節點處 理可以同日守發生。再者,遞迴處理之邏輯係描述如下。 C及C 2 V彳曰號可以為一或多數位元,例如每信 息κ =疋長,其中K為正的非零整數值。同樣地,軟輸 出Xl可以為一或多數位元。多數位元信息及輸出提供 機會以轉接信息或輸出中之可靠度資訊。當為多位元 第16頁 、紙張尺度適用中國國家標準(CNS ) A4規格 (210X297公釐) )W548 A7 B7 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 、發明説明(岑 (車人)輸出時於φ/ν山 Λ/ 輸值的符號可以被使用,以提供對 應於例如解碼碼玄- _ 6卸一 _ ”、、子70之位兀的可變節點之解碼處理 十:,立兀硬輪出。輪出軟值可以對應於解碼軟值, &明非本被貧訊(不包含相關輸入資訊 其可以用於另_如I、洛、 、 車乂大遞迴處理中,於其中LDPC解碼器 只不過是一模組。 口口 胃於解碼一 L、i)PC碼之遞迴信息傳遞處理將表 考第5a至5d圖加以討論。 ^ 當解碼一 LDPC碼時,於每一侷限及可變節點之處 理可以獨立地執行。因此,可變及/或侷限節點處理可 以例=依序一次執行一節點,直到部份或所有可變及 侷限節點處理已經完成該解碼處理的特定遞迴為 這允許單一處理硬體單元予以提供及再使用,若 ^要的話,再使用以執行相關於每一可變及/或侷限 節點之處理。LDPC解碼的另一重要特性是於一特定處 理遞迴時所用< V2C及C2V信息並不必要同時產生, 例如於相同處理遞迴中產生。這允許侷限及可變節點 處理可以非同步並平行地執行,而無關於時間延遲, 因為所利用信息為最後更新。於足夠量之信息更新及 遞迴後,其中所有遞迴及侷限節點處理所接收信號並 產生更新仏息,可變節點之(硬)輸出將收斂,假設該 圖被適當地設計,且,其中於被處理的接收字元中之 沒有未被改正之錯誤。 假設於每一檢查節點及可變節點之處理可以被 視為獨立運异,則執行於單一例示檢查節點C n 5 〇 2,及 第1頂 f紙張尺度適用中國國家標準(CNS ) A4規格(2】〇X297公釐) 569548 i A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(/() 可變節點Vn506’之遞迴處理將被更詳細地表 5a-5d圖加以討論。為了說明目的,我們假設〜息第 任傳遞演繹法。因此,所接收值及信息為實數。一 a 數相當於0之硬位元決定,而一負數相當於 正 -.^ <硬位 兀決疋。較大大小表示較大之可靠性。因此,零表八 、、’邑對不可罪性,且符號(正或負)為無關。執行〜= /中之5十真的細郎將於前一節中加以說明。 第5a圖例示一 LDPC解碼處理的啟始步騍。開始 時,可變節點V.506,係由予以處理之接收字元供二二 軟輸入,例如接收值(代表對數相似值之1或多數位 兀)^。於解碼運算的開始時之C2V信息及軟輸出 Xn509開始時被設定為零。基於所接收輸入,例如零值 C2V信息及輸入yn,可變節點Vn5〇6,產生一 V2C信泉 用於其所連接之每一檢查節點。典型地,於開始步驟 中,每一信息將等於yn。 於第5b圖中產生之V2C信息係被顯示沿著每一 連接至可變節點V n 5 0 6 ’的邊緣傳送。因此,被更新之 V2C信息係被送至連接至含檢查節點Cm5〇2,之耦合於 可變節點Vn506,的每一檢查節點502。 除了產生V2C信息外,可變節點處理造成相當於 作邊處理的可變節點的軟輸出Xn5 0 9,的更新。該軟輪 出Xn係被顯示更新於第5c圖中◦雖然所示為不同步. 驟,但該軟輸出可能輸出每次V2C信息被輸出之同時。 將由以下所討論,依據本發明的部份實施例,軟 輸出(或其他相關硬決定〇可以被用以決定何時一碼 第18頁 (210x297公釐) — I- - i. n n I i - I. —L I (請先閱讀背面之注意事項再填寫本頁) 、-='口
Jm 569548 i A7 B7 五、發明説明(4 ) 字元已經由被接收之字元回復,即何時該同位侷限已 、、里為4輸出值所滿足。這表示成功之解碼(雖然所找 到之碼字兀可能不正確,即並不是該被傳送者X藉以 ^許_解碼處理#以及時方式保#中止,例如係在 部份最大許可量之信息傳遞遞迴完成之前。 當一檢查節點,例如檢查節點匕5〇2,接收沿著其 所連接之邊緣進行之V2C信息時,檢查節點處理可以 加以執行。所接收之V2C信息係被處理於檢查節點中, 以產生更新之C2V信息用於每一連接至該特定檢查節 點的邊緣。由於檢查節點處理的結果,被沿著一邊緣 傳送=到可變節點之C2V信息將取決於每一連接至該 檢查節點的其他邊緣所接收V2C信息的值,而不是取 決於由信息所傳送之該特定可變節點所接收的v2c信 息。因此,C2V信息係被用以傳送由可變節點所接收信 息戶:產生之資訊,而不是被傳送有信息的節點所接收 之h息所產生的資訊。 第5φ圖例示更新C2V信息至含節點5q6,的可變 即點的路徑。更明確地說,於第5"中,侷限節點 C.502’係被顯示以輸出兩更新C2V户*甘曰+ 經濟部智慧財產局員工消費合作社印製 息被供給至可變節點Vn506,。Vn506,同時也由 =連接之來自另一侷限節點接收另外之更新撒 1吕息。 隨著更新m信息的接收,可變節點處理可以被 復’以產生更新V2C信息及軟輪出。然後,m信息 的更新可以進一步被重覆,直到解 口〜 -馬為停止規則被滿 第19頁 个紙張尺度適用中晒家標準(CNS ) M規格(η。/297公羡 569548 Μ
經 濟 部 智 慧 財 產 局 昌 X 消 費 合 η 社丨 印‘ 製 ---_ Β7 五、發明説明(/ 7 ) 一 --~— 足為止。 因此,不於第5a-5d圖的處理將於第一遞迴後被 重覆,使用更新信息值作為與啟始值相對,直到解碼 處理停止為止。 二—本發明有關於傳遞之信息的形式、執行於其上之 計算及執行這些計算的硬體結構。為了將本發明放於 文中,我們·將簡要說明LDPC解碼器實施法。此實施法 系作例示目的。有效實施法架構係討論於申請於 2〇〇1年十月1〇日之美國專利申請第〇9/97^ 333號名 為”用以解碼LDPC碼之方法與設備,,案中,該案係併入 作為參考。 ,依據本發明之一特性,信息傳遞解碼輸入值y係 呈對數相似值之形式,該值係被量化為% ln2的整數 倍。量化對數相似值的產生可能涉及處理接收到之值, 以由该值產生對數相似值,例如比例或其近似值。對 數2似值然後使用為% ln2的整數比例的步階尺寸加 以畺化,以產生里化對數相似值。於各種實施例中,對 數相似值為對數近似值比例或其近似值。此等量化對 數相似值比例的使用便利了解碼器實施法。 用以由接收值產生例如比例之量化對數相似值 的電路可以直接加入一接收器中,該接收器係形成一 在本發明的信息傳遞解碼器,例如於第6圖所示之解 碼為6 0 0前之通訊頻道3 5 6的部份。 各種電路均可以用以產生依據本發明之量化對 數相似值比例。現參考第丨5圖,顯示出一用以由接收 第20頁 ( CNS ) A4^m ( 21^297^17 569548 A7 --—______ 67 五、發明説明(/<ρ ) 值y 1 n產生一量化對數相似值比率y。之電路1 5 Ο 0。第 15圖之電路係適用於BPSK( + 1,-1)發出加成型高斯雜 Λ ’其中它可以被假設每一接收到之值係成比例於相 關位元的對數相似值比例。於此時,所接收之值可以 藉由簡單乘以一常數而被轉換為一對數相似值比例。 該值yln可以為一接收器電路所接收之值,其係被 處理以產生為本發明的信息傳遞解碼器所供給之對 數2似值比例Υ。。電路1500包含一乘法器1 5 02,用 1太、輪入值γ i n以(2 / s 2)而產生一對數相似值比例, 其中s係為一相對於為通訊頻道所引入接收信號中 之加成型兩斯雜訊的常數。所得對數相似值比例然後 被I化器15〇4所量化為% ιη2的整數倍。量化器丨 可以藉由將由乘法器1 502所產生之對數相似值比例 除以% 1η2,然後,當大小超出15時,飽和該結果於+15 ,1 5加以進行,否則取該所得值的$個最低效位元 (1 sb)作為里化對數相似值比例γ◦,其可以被供給作 為至解碼器電路600的輸入。 、 經濟部智慧財產局員工消費合作社印製 —第爭圖描繪一簡單串聯解碼器6〇〇,其依序一次 ,仃一邊緣的信息處理運算。該LDp(:解碼器6⑽包 _解碼态控制模組61 0 ' 一 V2C邊緣記憶體β30、 C2V邊緣5己j思體β5〇 '一可變節點處理機62〇、一 偏限節點處理機640及輸出緩衝器66〇。為了簡單起 見二有關於本案的說明中,吾人將假設該解碼器只執 仃m數的遞迴,即並未執行收斂檢測。 V2C及C2V邊緣記憶體63〇、65〇均包含lxK位元 第21頁 iSi ( CNS「A4規格 569548 經濟部智慧財產局員工消費合作社印製 L、發明説明( 记隐體位置,每Κ位元位置相當於一邊緣,及其中l係 為於,使用之LDPC圖中之邊緣總數,及κ為沿著一邊 緣的每“息父換之位元數。輸出緩衝器66〇包含記憶 體,用以儲存可變節點輪出值X,其可以為硬(1位元) 或軟(大於1位元)之值。 解碼态控制杈組6 J 〇包含資訊,其描述呈儲存形 f之圖°其使用此資訊以如下所述地控制信息傳遞。 :被接收之值及息係被假設由包含K位元。該解 :器串聯:也操作。它首先執行可變節點更新操作然後 :侷限節點更新操作。它在一最終可變節點更新後, 重,環固定次數。開始時,C2V信息記憶體被以零 力”意該可變節點處理及侷限節點處理可以 於時間上大致同時發生m順序表* 貢訊流向。) 61。可變節點更新。解碼器控制模$ 、仔二:以可變節點插槽中之C2V信息讀出, 卽點處理機620。解碼器控制模組61。 ^ ^ i ί I "{Tl l4 ^# 3 ^C2V 信息。參考第】R 亥時間點時所予讀出 ^ ’ 圖,例如,被傳送至可變節ίέ處ίΐV2im 20的下三個信息將為進入可變節 用於一給定節點之作自 620所處理。該可變節二:為該可變節點處理 文即站處理機62〇由解碼器控制 組 邊 之 機 至 點 機 模 第2頂 569548 五、發明説明( 組61 0接收一表示節點i#界M f % 口着L p σ占 即站达界的^號,即節點時鐘 唬。此#唬通知該可變節點處理器 口 銘&从你命 ’關現订破處理的 於各實施例中,該信號可以在與相對於 特疋即點的最後輸入信息到達卜 送出。 日]#間點上被 節點更新計算係被執行於可變 中。於屮ν9Γ ώ ^ "、、處理機620 卜輸 心係以可變插槽順序加以發射出即 相當於該輸入信號之邊緣順序,及, V2C邊绫俨* #卜立舰a w係破儲存於 V2C邊紅“㈣63〇中。軟或硬輪出值 於輸出緩衝态6 6 0中。於可變節點更新* /、 其為最後更新,該解碼器將進行以執行^ B、,除非 新。 钒仃—侷限節點更 說:一侷限節點更新。其係报類似於-可 ’交即點更新,因此,我們將簡要說明。 組61〇使得V2C信息以揭限插槽順序=式:器控制模 記憶體6 3 0讀出’並被傳送至偈限節點處理V 2C:5:; 解碼器控制模組610發出一信息識別 f 64〇°该 位置)給V2C邊緣信息記憶體63〇,以 、° j憶體 一信息。用於一給定侷限節點之信息^ 、°貝出那 絰濟部智慧財產局員工消費合作社印製 理機640所處理。該侷限節點處理 f即點處 控制模組61〇接收表示節點邊界之信/由f解碼器 信號。輪出之C2V信息係被以相對於齡:,:即點時鐘 、輸入信息的邊缝 順序,以傷限插槽順序的方式加以發射, ^ 係被儲存於C2V邊緣信息記憶體65〇中。 二15心 可變節點更新及偏限節點更新舍人 u 3 了一完整的 第2頂 本紙張尺度適用中國國家襟準(CNS ) A4規格(210X297公釐) 569548 kl _ B7 五、發明説明( >〖) ^ ^ "
遞迴。(如上所述,可變及侷限節點處理可以同時發 生。) 才X 本發明的各節點處理機特性將以第6圖所示之例 示LDPC解碼器系統600的文句加以說明。我們將1 明一特定組的計算及信息格式,其可以用於依據本發 明的LDPC解碼。可以了解的是,描述於第6圖之串耳^ 解碼器中之節點處理機的相同計算也可以用於平行 實施法中,其中多數或所有用於一給定節點的信息同 時到達該處理機,並且,一次同時處理該多數或所有 信息。再者,節點處理機可以被複製,以一次提供幾個 郎點的平行處理。 經 濟 部 智 慧 財 產 局 消 費 合 社 假設使用例示5位元信息為主演繹法的精確說明 來實施本發明。輸入軟值及信息係呈對數相似值比例 形式並依據本發明被量化為5 = ln2的倍數。因此,一 5位元信息代表可能整數值卜15, —14,…,-1,〇, 1,··.,15卜事 實上,可以方便地將這些軟值以,,符號及大小,,加以表 示。一符號取值0或1表示較佳值,例如用於相關位 疋的相關硬決定。該大小表示符號的可靠度:大值表 示較高之可靠度。(對於M<15而言,將輸入軟值大小 限定為範圍{ 〇,1,…,μ丨係為好主意。同時也應注意, 此代表實際上有兩實質為,,〇,,的大小值,一個具符號〇 及一個具符號”1,,。)因此,我們可以將一信息寫成為 一對(mP,mr),其中mp表示符號位元及mr表示可靠度, 其係為一四位元之非負值。假設使用m以表示.已縮放 對數相似值比例,即m=(-l)〜。該用於可變節點的 本紙張尺度適财國規格 569548 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(yv) 更新公式為 mV2C(j)-y+Z>C2F(〇-^C2F〇*) 當輸出信息mV2i:( j)具有值〇,該符號可以任意選 擇。當輸出信息大小超出1 5,其為飽和,例如被設定至 15 〇 第7及8圖例示用於上述串聯解碼器之此規則的 例示實施法。第7圖例示一適用於第6圖所示之解碼 器的可變節點處理機70 0的實施法。用於一特定可變 節點之信息係依序·到達。每一信息m包含K位元。每 被接收之仏息係為一總和器710與前一總和相加, 該前一總和即由單元延遲元件7丨2所輸出之累積信息 總和。當一相當於一新節點之信息被接收時,該供給 至總和器71 0之累積信息總和被重置為” 〇,,。所接收 之軟輸入值y在加法态7 2 0中被加到由延遲η 2所輸 出之累積信息總和,以形成一新的累積總和SUM。當所 有相當於該被處理之節點的信息均被加入,以形2一 完整累積總和時,值SUM被閂鎖並儲存於一閂鎖器 730中。此閃鎖之發生起因於一外部節點時鐘信號^ 其時序係被控制以保證該完整總和被閃鎖。該節點時 鐘信號係被決定為節點程度的函數。每一被接收信拿、 同時也被傳送經一延遲線,其包含可變延遲元件^^ 其持績時間係相關於被執行之節點的程声。 相關於該被處理之特定可變節點的&第一俨色係 由該延遲線出現,並且,該被儲存於問鎖器73〇^:問 鎖總和係為加法器7 4 0所減去該信息的值。輪出社果 第25頁 適用中國國家標準(CNS ) A4規格(2Τ〇^29Τ^7 (請先閱讀背面之注意事項再填寫本頁)
、發明説明(〇) 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 係依序傳送經_餘采口遥曾吳7 7 η . 值係於相要f鬥免運介的77〇,以確保該輪出信息 和運算例如被限定於κ位元。定位在飽 °°後之早元延遲元件742及772係用以 。ν★可變節點處理運算與侷限節點處理運算。 产上圖例示一適用於第6圖之解碼器的侷限節點 处 〇〇的實施法。檢查節點處理機800包含一分 =電路8(Η、_符號處理電m —大小處理電路 ^及一組合電路899。如於可變節點處理機700所 j,用於-特定檢查節點的信息m係依序到達。侷限 印點更新係被分別符號及大小更新處理,分割器801 將符號位元由該信息中之大小資訊中分離。該 收L息的單一符號位元係被分割電路8 01所分離並 ,給至一符號位元處理電路802,供處理用。該κ位元 心m之,、他κ-1位元係被供給至信息處理電路 ⑽4。另外,節點時鐘及節點程度信號係被供給至該符 旒及大小處理電路8〇2, 8〇4的相關輪入中。. 我們首先會描述為符號處理電路8〇2所執行之符 號更新處理。於輸入信號位元被供給至互斥或(x〇R) 邈輯電路810之一輸入前,係為一單元延遲元件8〇3 所延遲一時鐘週期。x〇R電路81〇執行輸入符號位元 與前一 XOR結果的互斥或或模二和,該前一 x〇R結果 係為被輸入至XOR電执8丨〇的第二輸入前,為一第二 單元延遲元件815所延遲。以此方式,所有相當於該 被處理之節點的符號位元的x〇R運算將經由遞迴處理 產生一總XOR結果或者積SUMsign。該值δϋΜ_η係在節 第26頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 569548
五、發明説明(洋) 經 濟 部 智 慧 財 產 局 消 費 合 社 印 製 點時鐘信號830的控制下,被儲存於閂鎖器83〇中用 以後續與相當於該節點之延遲符號位元作x〇r運曾。 MUX813係用以輸出值〇,其係予以與相當於_節:之 第-信息的符號位元作X〇R運算。於其他 i 出被延遲之XOR結果。 ’,、W 々以延遲元件803開始以傳送經x〇R路徑外, 每一符號位元同時也被傳送經一延遲線,其係包含可 變延遲元件820。元件820的延遲係為該節點程二产 號所控制,使得施加至該符號位元上之延遲的持^ 間將相應於該節點的程度。當所有相當於—節點之μ 號位元被組合時,被我們標示為讥1”之該總和 斥或)係被儲存於問鎖器830中。值卯^⑽的問鎖發 生於外部節點時鐘信號的指導下,如同於先前討論: 二變節點更新操作般。此信號同時也被用以控制 MUX81 3的輸出。 如同於可變節點更新,該符號信號係由延遲線依 序,出。於加法器840中,該SUMsign被減去(互斥或 運异)該延遲符號之值。所得谨占 ^ "I值所仔構成了该輸出信息的符 =。注意部份加法延遲元件84卜843已經被插入該 处理機820中,以保持該符號更新與由該電路8〇4所 執行之大小更新同步。 滅們現將說明由大小處理電路8〇4 大 3處理I”:步驟中,使用㈣J m r (〗)係被轉換為侷限域值。此相當於使 轉換電路850,以值C2-mr、來替換信息 m
V2C (i)。此 第2頂 經 濟 部 智 慧 財 產 局 消 費 合 社 印 製 569548 五、發明説明(< 換過程的目標是要將該信息值以一形式表示,該形式 中,該侷限處理可以使用簡單的加及減法加以執行。 實際上,上轉換可以被執行為一移位運算:值c係被儲 存於二進制形式及其係被向右移位m m ),以取得轉 換之信息。對於5位元解碼器例,該值c被認為可以 藉由十六進位法中之6000加以表示。 見第9圖之更詳細流程圖,其解釋由更緊湊例如 4位元之可變節點域代表一信息的大小部份改變為一 幸乂長例如1 5位元侷限域代表該信息的大小部份的前 向轉換處理90 0。於步驟906中,用以轉換於可變節點 及侷限續點域間之常數C係被向右移由該接收信息之 大小部份所表示之十進制值(數)的位置。另外,由於 移位運算,零被插入至空出之左位元位置(高位元)。 例如,假設步驟902中之輸入為4位元(〇〇1〇),其十進 制值為2。於步驟906中,二進制常數c=n〇〇〇〇〇〇〇〇〇〇〇〇() 將被向右移兩位置及最左位元將被補零,造成____ 的侷限節點(二進制)域大小值。 於步驟908中,呈侷限節點格式之信息的大小部 份910(例如15位元)將被輸出作進一步處理。輸出值 代表一轉換大小值,其係適用於經由加法運算之侷限 節點處理。 參考第8圖,可以看出該轉換大小於供給至加法 器860及可變延遲元件880前,被傳送經單元延遲元 件 851。 轉換邊緣信號大小的總和係藉由使用加法器8 6 〇 , 第2頃 本紙張尺度適用中國國家標準(CNS )八4規格(21〇χ Μ?公釐
569548 五、發明説明(“) ::=V51所輸出的邊緣信息加至加法器 860之延遲輸出加以建立, SUM叫。在接收到節點時鐘曰建立—累積總和 點的邊緣信息被總和在一起°二表二:斤有相關於該節 .儲存於問鎖請中。節以 ,,f m 〇,〇 ^ L , 丁楚仏號问時也被用以控 制_x863,以當相當於—節點 法器860時,輸出一,,0”。因此弟仏息被供給至加 每-節點之信息處理開始時允許於相當於 〈系積總和被重置。 被延遲之轉換·邊緣信息大 現及其值在被供給至單元延:延遲線880出 係為轉換電路陶對由延遲去元;= 广-輸出大小加以執行。^件891所取得之延遲 於一例示實施例中,執行由侷限節點至 信息代表之此第二轉換電路係 佟在·即, 碼器決定於該侷限域大小信自:如:二優先權編 -個1的位置。假設由右上:進制代表中之第 不侷限域大小及l(v)表示其,,位 _ 表 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 的十進制整數值範圍以至〜間二二 方/為0’則1(v)為0。若1(0係大於或等於15(當以 4位70為可變節點信息大 田 ◦。否則輸出大小㈣-Kv)j知出大小被設定為 第10圖為顯示執行於步驟895 麵的流程圖,其涉及由偏限節點域之信彳 換回到可變節點域代表值。…此點時 第2須 f紙張尺度適用中國國家標準 (CNS ) A4規格(210X297公羞) 369548 五、發明説明(>7) 於步驟86 0及891中之信息總和及減法運算,該信息 2小可能包含較步驟850之輸出(例如信息為’丨5二= 又)為多的位元(例如信息為2〇位元長)。 於步驟1 004中,於侷限節點域形式中之信息的大 小,份1 002係被接收,以及,由左之第一個,,丨,,的位置 ,藉由由右計算其位元位置加以決定。例如,若大小 ^ 份 1002 為(ooooooi 〇〇000〇〇〇〇〇1〇〇),則一優先權編 碼器可以用以決定由左的第一個i位元,係發生於由 右邊計算之位元位置14處。 注意,於步驟1 006中,所決定的位元位置係盥可 以用以代表可變節點域形式中之信息大小的位;數 =代表的最大值作比較。例如,若4位元被用以可變 即,域中之信息大小,則最大值將為15。於此時,若所 、疋位置大於1 5,則程序將會進行至步驟1 〇 〇 8。否則 程序會由步驟10〇6進行至步驟1〇1〇。 、’ 於步驟1 008中,在可變節點域信息大小代表值中 之所有位元,例如4位元,均被設定為零,以產生所接 收侷限節點信息大小1〇〇2的可變節點域形式。 經濟部智慧財產局員工消費合作社印製 可 於 例 λτ/τ 即 將 〇現將說明於步驟1010中之處理。於步驟1010中, t:變域形式之信息大小係藉由將可以使用代表 變節點域形式之信息大小的位元數的最大值減^ 步驟1 006中所取得之指定位元的數量加以產生 如,假設於步驟1010中,一 4位元大小代表於可變 點域中,則於例h 14的來自步驟1 006的位元位置 會由15減去14,造成(15_14 = 1)之可變節點信息大 第30頁 本紙張尺度公釐f A7 A7 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 --——-- 五、發明説明(>/ ) 】,其以二進制表示為(0001)。 於步驟1012中,呈可變節點域大 小1014被輪出,例如輸出至延遲元件:式之信息大 於部份侷限節點處理的實施法 7。 .將延遲線_中之可靠度錯存於^^更方便地 倡限域形式令。因為可變域形式需要較:开:式,而不是 少之位元,所以這可以降低複雜度。1 限域形式為 ^ ^ ^ 850 # # ^ ^ ^ ^ ^ 880 „ 線的輪入將在功能.方塊85〇之前而不是之後。、乙遲 =了解的是,雖然我們於上述例子/使用 儿可^點信息(1符號位元及4大小位元)々所述 規則可以應用至具有較少或更多位元之信,氣中藉由 降低或增加所用範圍及依所需調整常數即^。,曰 可以了解的是,於部份例子中,用於對數相似值 比之21n2的間距可以較所述之例示ln2間距更佳。 這典型將用於配合上由更少位元構成之信息。由ln2 改變至21 η 2將更新於倡限節點的上述之規則,而不對 可變節點產生變化。於侷限節點的修改相當於通知所 有k息1 η 2間隔,但只有偶數值大小被允許,於此時, 大小的最後位元將永遠為〇,於很多實施例中將不必 也不會被傳遞為信息的一部份。 於很多其他例子中,% 1 η2的間距係較佳的。第 11及12圖描繪用於% 1η2間距實施例的前向及逆向 轉換處理Π 00、1 200,其分別對於如用於1 η2間距實 施例的第9及1 0圖所示之轉換。再者,更新規則,例 第3頂 本紙張尺度適用中國國家標準(CNS ) Α4規格(2l〇X297公釐)
訂 五、發明説明(巧) 變=運】=:891係轉換於揭限節點而不是於可 最右位元)係/n 士的攻低效位元(於此位元排序列為 距進行除了;: %,對揭限節點域的轉換,以間 小代表值中;;=立元外’例如輪入大小白々5位元大 右移_ <凡係被丟棄,即信息大小值被向 =算:勃於除以2。當最低效位元為1,則相 此:::但用於此轉換的常數C將會不同。於 1ΓΓ常數C將為一若於C“/2間的略小值所 二f限節點處理如上所述進行,直到使用該信息 勺大广。卩份的剩下位元的逆轉換點被處理為止。 第1 1圖例不使用y2 ln2間距,以將於可變節點域 I式之大小信息部份11〇2轉換為侷限節點域形式之 处理mo。如於步驟1104所示,例如位元5之LSB =、由化心的大小部份分離並被供給至步驟110 0,而 其餘位元,例如四個較高順序位元係被供給至步驟 1106。於步驟uoo中,LSB與零作比較,以決定哪一值 應被用於轉換處理中用於常數C。若lsb=0,則運算進 行至步驟1113,其中C被設定為第一值11〇〇___〇〇。 然而,若LSB = 1,則運算由步驟11〇〇進行至步驟1114, 於步驟1114中,C被設定為一第二值 100001000000000。值 €係由步驟 1113 或 所供 給至步驟1106,其同時也接收該信息大小部份11〇2 之其餘較高階位元,例如4位元。 於步驟11 0 6中,常數C係向右移位由該信息大小 的其餘位兀(例如4位元)的十進制值所指定之位置數, 第32頁 閱 讀 背 φ 5 意 事 項
寫 本 頁 訂 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 ^紙張尺度適财—家辟(格(21()><297公董) 經濟部智慧財產局員工消費合作社印製 569548 五、發明説明(汐) 並且广被插入由於移位造成之左位元 =然後’於步驟_中,呈偈限節點域大小形^ 心心大小111 0 (1 5位元)係被於.山s , 851。 彡係被輪出至例如延遲元件 於% 1π2例子中,例如由偈限節點域代表值 變節點域代表值之逆轉換涉及超出該W間距外 步驟,其係用以決定輪出信息的最低效位元。使用 該1η2間距規則所取得之值描徂甘 於該信息中。.于之^供其他之較高順序位元 為了於% 1η2例中,決定最低效位元值,侷限節點 域大小的第-個i的右邊的部份位元被檢測。_臨限 值被用以決定該最低效位元為〇或是丨。於一特 W實施例中’偈限節點域值v被與臨限值比…::匕 較,其中t為適當之預定常數。若v大於t2Uv)則咖 被設定為〇,否則其被設定為1。可以了解的是,、仍秋 有很多使用相同臨限規則的實施法。 第12圖例示將一信息之大小部份1 202由侷限節 點域形式轉換為可變節點域形式之程序12〇〇。該程 開始於步驟觀,其中,決定由右邊數來之左邊的第 -個”1”的位置。一優先權編碼器可以用以執行此操 作。然後’於步驟1 206中,決定出是否所指出之位元 位置大於可以由纟元數可代表之最大數,該位元數並 不包含用以代表於可變節點域中之信息大小的咖。 例如’假設5位元被用以代表可變節點域中之大小,對 於LSB為5位元+4位元,允許了最大十進制值為 第3頂 卜紙張尺度適用中國國家標準(CNS ) A4規格 (210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
A7 B7 經 濟 部 智 慧 財 產 局 消 費 合 社 印 製 五、發明説明(V ) 赶出、2步驟1 206中,決定是否所指出位元位置 題出取大數15。婪门 1 208。否則,操作進/ :為是,貝"桑作進行至步驟诹邗進仃至步驟1 21 2。小庫= 步驟1208,由於決定之結果,信息大 大小代表值'中t所於有1 驟1 208中,於可變節點域信息 可變節點试犯斗、有位兀係被設定為零,以產生呈該 6 W >式之信息大小(例如00000 )。隨著轉換 -成,操作係由步驟1 208進行至步驟1214。 明數:,不同於步驟1 208的另-步驟121°中,指 呈可變節點托/ί 最大值減去,其可以由 代#。 ’ 5形式之信息大小的非LSB位元的數量所 H ^ 4 1如,假没一 5位元大小代表值係呈可變節點 二了該LSB外,也仍有4位元。可以由4位元 中戈表之攻大數為15。因此,於此步驟i2i。的實施例 點蛣:/凡位置的數量將由15減去以產生呈可變節 或之4位較高順序位元的大小值。 元係由:驟1 21 2中,例如5位元例示大小值的第五位 大j、插J見在信息大小之偈限節點域代表值1 202之 定的最左”1’’的右邊的—或多數位元的值所決 可=步驟1214中,所產生之信息大小i2i6,例如呈 897'即點格式之5位元係例如被輸出至單元延遲元件 的基:二含一或兩個予以參考第13圖說明 構的例子。回想該用於信息更新的主要計算 (請先閱讀背面之注意事項再填寫本頁) 衣·
、1T 第34頁 (CNS ) A4規格( 210X297公釐) 569548 五、發明説明(β) 域計算具有一簡化形式。 吾人想要具有一有效管線結構 鐘週期均產生一輸出邊緣信息 明:母1 於以下觀察給予適當的考量並支‘:广之:, 在輸入及輸出資料間沒有明確之相依性 線足夠地深,以允許很高之時鐘速率. ’ ° ^ 管線能保持效率,㈤時處理節點之可 於上ί中之加法及減法可以被歸納為二逆命 =任一運异’並遷循相關規則(模數加/減法,乘/除= 荨); / 管線可以包含額外之前及後處理 換、飽和、延遲單元等。 山数轉 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 代表一般被歸納建議之管線結構之信息處^ 統13㈣例示於第弘圖中。處理系統13〇〇依序接 收輸入信息”Α’’,由一邊緣時鐘信號所決定之 鐘週期的-信息被用以驅動各種系統元件。“Ο 接收-節點時鐘信號及—節點程度信號。節點時^ 號作為-節點成框信號並當—相當於新節點的作: 被供給至累積模组1 302的信息輸入時被顯現。如= 下所述,該節點時鐘信號係用以控制各種操作,包含 -執行信息總和之啟始及一用於每一節點之總:二 Μ鎖。該節點時鐘信號係產±為例如對應於予以執行 ,處理的節點的信息數量之程度的函數。節點程度= 號表不予以被執行之處理的節點的程度,以及,對應 第3頂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 569548 569548 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 五、發明説明(w ) 於4節點的佗息數量。如以下所討論,該節點程度信 號係用以控制用以延遲所接收信息的可變延遲元件 13〇6。系統1 300的操作將參考第14圖所示之相關資 料級加以纣論如下。為了簡明起見,前及後處理級均 被跳過,及簡單加減法運算被採用。 處理系統1 300包含兩計算級,有時被稱為模組, 即累積权組’1”丨3〇2及一減法模組,,s,,13〇4。因為減 法杈組產生輸出信號,所以其有時被稱為信息產生模 、、且系統1 300同時也包含一可變信息延遲路徑,其包 含一輪出延遲信息,,D,,的可變延遲元件13〇6。 一累=模組”A,,1 302依序接收輸入信息並對於每組 相田即點的信息,產生一總和。累積模組丨3〇2包含 一總和器1310、單元延遲元件13Π、一 muxl314及 一節點總和閃鎖1316。單元延遲元件1312係用以儲 存一由總和器1310所產生之執行總和。MUX1 314供給 零或由延遲元件1312所輸出之執行總和給總和器 1310的輸入之一。MUX係為節點時鐘信號所控制,以 田相田於筇點之第一化息被供給至總和器1 3 j 〇的 另、輸入時輸出零,以及,其他時間則輸出執行總和 t。以此方式,總和器將相加所接收之相應於一節點的 信息,以產生用於該節點的總和。 …節點時鐘信號同時也被用以選通該執行總和進 入即點總和閃鎖1316。當節點時鐘信號被顯現及值被 閂鎖時,執行總和代表該節點的總和。 減法或彳吕息產生;):寞扭’,9 q。& 玍稂、、且S 13〇4接收由累積模組 第3頃
‘張尺度適用中國國家標ίΤΈΰ^Τ2Γ。X 29^tT 569548 τ=> η 五 、發明説明(# 1 302所產生的總和料其輪人以及由可變延遲元件 1 3 0 6所延遲之輸入信息作為 故+ w ^ 下马輸入。級,,S,,l 304依序由 :存於續和問鎖1316所儲存之總和,,c”減去延遲 輸入信息,以產生用於一節點 遲 ,例如卽點N的輸出信息 ,二鐘週』一^息。減法運算的結果,即一輸出信 :E係在被輸出前,被儲存於輸出暫存器丨3 由級”A,,1302及”s,,1 304的運曾可以册6入去、,猎 理時,級”S”可以執·行節點N的處理。 用^含延遲元件聰之可變延遲線的目的係供給級,,之丨D”表示之延遲原始輪入信息給減法 、、及S,同Η寸,儲存用於節點N+1的輪入信息。被供紙 至對應於-節點之信號的延遲單% 13()8之以處理時 鐘週期為單位之延遲係等於該信息之相關的現行節 點的程度。例如,相當於程| 4的節點的信息將合被 可變延遲元件1 306所延遲四時鐘週期,而相當於程度 2的節點的信息將會被延遲兩時鐘週 又 办 % 一貫施例 甲,為了支援多數節點程度,可變延遲元件13〇6係實 ,為具有至少足夠儲存空間,以儲存舆該予以支=二 最高節點程度一樣的信息。 更、 可變延遲元件1 306及延遲信息D的使用藉由去 ^折合官線運算所需之重複讀值,而節省了記憶體頻 見。注意,該包含延遲元件1 306之延遲線可以實際上 以外部延遲值控制(例如具有可變輸出接頭之^ Z暫 存器)或内部延遲值控制(例如自包含Fif〇)加r者 口以貝 第37頁 請 閱 讀 背 面 意 事 項 再 ά 寫 本 頁 •i 玎 、張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 569548 Μ 五、發明説明(κ 二! 一方法可以較佳用於向量解碼器,因為延遲控 帝邈輯可以為多數處理節點所共享。 上逑之g線結構允許節點程度立即改變,其係藉 由,變用於節點定框信號之節點時鐘信號的頻率及 交控制為延遲元件1 306所施加之信息延遲的 程士信號加以進行。經由這些控制信號,管線深度可 乂 :易地改變。於此文中,管線深度可以解釋為由(用 於節點N之)第一輸入信息被饋入系統13〇〇供處理到 出現在(用於節點…管線輸出之第_輪出信息£的 延遲。可變深度管線可以提供重大之效能優點,因為 八中予以支援不規則LDPC碼,因為每一遞迴所需之週 期總數係等於圖中之邊緣數加上程度展開(於最大及 最小程度間之差)。 相反地,一固定管線設計將每遞迴需要(·最大邊 緣程度)*(節點數)週期,這可能會明顯大於邊緣數量, 特別是當程度展開很大時。 ’ 經 濟 部 智 慧 財 產 局 消 費 合 社 印 製 (請先閱讀背面之注意事項再填寫本頁) 第14圖例示一圖1400,其包含出現於系統13〇〇 中之由節點程度3切換至節點程度4時,各種值A至D 的例子。注思其中/乂有管線拖延,例如由於節點程产 的切換,有關輸入資料到達的延遲。 第14圖例示相關於四節點,即節點〗(nl)、節點 2(n2)、節點3(n3)及節點4(n4)之信息的處理。於第 14圖令之袼包含相關於nl之單一線。包含兩線的格 相關於n 2。包含三線的格相關於n 3。另外,包含四‘ 的袼相關於η4。可以由第一行1401看來,節點η 及 第38頁 本紙張尺度適用中國國家標準(CNS ) Α4規格(UOX297公釐) 69548 五、發明説明(八) 程度3而節點n3^4係程度4 :母-列相當於-不同時鐘週期,而行相當於不同 第二行1402列出以其接收 A,以每時鐘週期接收— 按收L心 ~ΜΙ1Β±^Ή .. 心弟二仃1404列出於每 = = 執彳ϋβ。注意,於行14 即點表不器,例如來自信息η1 , 行1404中省去。第四行"之Ω1係為了間明由 之閂鎖總和C作為俨自卢,產生用於每一節點 列出為延遲單元i 3 56 j理的—部份。第五行1408
中之她“: 輸出之延遲值D,其係由行C T之,和減去,以產生輪 係被列於第六行1410:虎£。所產生之輸出信息 出資管線深度改變,所以空槽發生於輸 m若節點係以程度單調順序(增加或降 低)末排序,則每遞泡*姚 且相較於已卢理产^數係等於程度擴散並 -之-绩二玄數量係报小,因此,完成了报 阿之官線利用率。 LDPr上^LDPC解碼方法及節點處理機實施法允許 經濟部智慧財產局員工消費合作社印製 切二 執行於各種硬體平台上,例如現場可程 式規劃邏輯陣列$1 ^ 別有用於n 能積體電路。本發明係特 由間早平行並容易實施節點可以被詳細開發 的5又疋中。 於女仕t月之角午碼方法與設備的其他變化對於熟習 ::技蟄者可以參考上述說明而加以了解。此等變化 係被涊為在本發明的範圍内。 第3須 ^ ^--_____ Β7 五、發明説明) 【圖式簡單說明】 (1)圖式說明: 笛圖為長度1 〇之例示規則LDPC碼的二分圖代表。 圖為例不於第1圖之碼的矩陣代表圖。 弟3圖為資料的編碼、傳輸及解碼。 ^ 4圖為一例示不規則LDPC碼之二分圖代表。 5八至5D圖為依據第4圖所示之LDpc碼之執行一 LDPC解碼運算的步驟。 第6圖為包含依據本發明執行之節點處理機的串聯 LDPC解碼器。 第7圖為一可變節點處理機的實施法。 第8圖為一侷限節點處理機的實施法。 第9及10圖分別為相關於侷限節點處理之第一及第 二轉換運算,其中ln2量化步階大小係使用5 位元信息。 第11及12圖分別為相關於侷限節點處理之第一及第 一轉換運异,其中% 1 n2量化步階大小係使用6 位元信息。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 第13圖例示依據本發明加以實施的節點處理機之一 般結構,其係用於信息傳遞解碼器中。 第14圖為第丨3圖所示之節點處理機所相對於不同度 數之節點,於信息處理時,所依序產生之各種 仏息及值。 第15圖為可以由接收器所檢出之值產生量化對數相 似值之設備。 第40頁 本紙張尺度適用中) A4規格(21。;295釐^ 569548 A7 B7 五、發明説明(?/ ) (2)主要部分之代表符號: 經濟部智慧財產局員工消費合作社印製 100 二分圖 102 碼字元 104 邊緣 106 檢查節點 202 矩陣 206 向量 208 矩陣 210 矩陣 350 系統 352 編碼器 353 編碼電路 354 資料選擇裝置 356 通訊頻道 357 解碼器 358 頻道解碼器· 359 資料解碼器 400 二分圖 402 檢查節點 404 邊緣 406 可變 點 408 軟輸出 409 軟輸出 410 軟輸出 502, 檢查節點 50 6, 可變節點 509 軟輸出 510 軟輸出 600 解碼器 610 解碼器控制模組 620 可變節點處理機 630 邊緣記憶體 640 侷限節點處理機 650 邊緣信息記憶體 660 輸出緩衝器 700 可變節點處理機 710 總和器 712 延遲 720 加法器 730 閂鎖器 740 加法器 742 單元延遲元件 760 可變延遲元件 770 飽和運算器 772 單元延遲元件 800 侷限節點處理機 801 分割電路 802 符號處理電路 803 單元延遲元件 第41頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 569548 A7 B7 五、發明説明(”) 804 信息處理電路 810 互斥或閘電路 813 MUX 815 單元延遲元件 820 可變延遲元件 830 閂鎖 840 加法器 841 延遲元件 843 延遲元件 850 轉換電路 851 TJTJ 一 早兀 860 總和器 870 閂鎖器 880 延遲線 890 加法器 891 單元延遲元件 895 轉換電路 897 延遲元件 899 組合電路 1300 處理系統 1302 累積器模組 1304 減法模組 1306 可變延遲元件 1310 總和器 1312 延遲元件 1314 MUX 1321 輸出暫存器 1500 電路 1502 乘法器 1504 量4匕器 經濟部智慧財產局員工消費合作社印製 頁 2 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. ABCD 申請專利範圍 •一種解碼器處理方法,該方法至少包含步驟· 接收一值; 里化所接收之值,利用量化步階大小,其係為% ln2的 整數倍,以產生一量化值;及 對於4 s化值,執行一檢查節點及一可變節點處理操 作之一,以產生一輸出信息的至少一部份。 2·如申睛專利範圍第丨項所述之方法,其中上述之接 收值係為對數相似值。 3·如申請專利範圍第2項所述之方法,其中上述之對 數相似值係為一對數相似值比例或一近似對數相 似值比率之一。 4·如申請專利範圍第丨項所述之方法,更包含藉由將 一檢測值乘以一常數,而產生該接收值。 5·如申請專利範圍第4項所述之方法,其中上述之接 收值係為一接收碼字元的一部份。 6.如申請專利範圍第1項所述之方法,其中上述之量 化已接收值之步驟包含: 產生一付號位元及一大小值,其組成為包含該量化 值。 7 ·如申請專利範圍第6項所述之方法,其中上述之執 行一檢查節點及一可變節點處理操作之一步驟包 含: 位移一固定數,成為包含於該量化值内之大小值的函 數,以產生一轉換大小值;及 第43頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ' , - - ' I - - I--I I - I I I _ I I T _ 1 I _ _ I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 C8 D8 申請專利範圍 對該轉換大小值,執行 產生一輪出轉換大小值:查即點處理操作,以 範圍"項所述之方法,其,上述之執 更包含: 交即點處理刼作之一的步驟 執行一第二轉換極你 值。 …、乍,以產生一對數相似值信息大小 9·如申請專利範圍第8 分一认* # 貝所迷之方法,其t上述之勃 订 +欢查卽點及一可# _ TO p 更包含: 支即點處理刼作之一的步騍 對該量化值的符號位亓 作,以產生一輸出L 檢查節點處理操 ^ ^出付號位元值。 1 〇 ·如申請專利範圍第q -檢杳節點乃 方法,其十上述執行 包=查即點及-可變節點處理操作之一的步驟更 組合該輪出之符號位元 自 丨且,、所座生之對數相似值信 心’、值,以產生一解碼器信息。 u.如申請專利範圍第丄。項所述之方法 經濟部智慧財產局員工消費合作社印製 解碼器信息係為一對可_ P ,,、 述之 節點。 勹對可纟交即點解碼器信息的侷限 =·Λ申請專利範圍第11項所述之方法,更包含步驟. 儲存遠對可變節點解碼 · 體中· 〕為1口心的侷限即點於一記憶 供給該對可變節點解碼器信息之所儲存 一可變節點處理機;及 ρ點至 第44頁 本紙張尺舰财( CNS 申請專利範圍 操作該可變節點# 丄七hh ” 機,以產生一可變節點 ~ 该郎點信息成為該對〃 ’ μ偈阳 節點的函數。 十了、交即點解碼器信息的❹ (請先閱讀背面之注意事項再填寫本頁) ^ 一種信息傳遞解 量化一舲> # 為方法,s亥方法至少包含步驟. 里化輸入值,使用量仆牛卩比士丨斗 驟· 的整數倍,以產生—旦V白小,邊大小係為% 生一夏化對數相似值;及 使=量化對數相似值作為一輸入, 遞解碼器處理操作。 仏息傳 14量如二專入?圍第13項所述之方法,其中上述之 里化一輸入值的步驟包含: K 產生一付號位元及—+ I杜甘z人 對數相似值。“值’其組合成為包含該量化 K如申請專利範圍帛14項所述之方法,其中上述之 執订一彳s息傳遞解碼器處理操作的步驟包含· 移位一固定數為包含於該量化對數相似值之大小值 的函數,以產生一轉換大小值;及 '皆/轉換大小值,執行至少一檢查節點處理操作,以 產生一輸出轉換大小值。 ’ 經濟部智慧財產局員工消費合作社印製 H如申明專利範圍第1 3項所述之方法,其中上述之 對數相似值係為一對數相似值比例或一近似對數 相似值比率之一。 17·如申請專利範圍第13項所述之方法,其中上述之 步驟包含: 檢測一傳輸值;及 將該檢測傳送值乘以一常數,以產生該對數相似值。 第45頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 569548 A8 B8 C8 I-—~___ D8 六、申請專利範圍 ^- 丨18.如申巧專利範圍第13項所述之方法,其中上述之 丨 執行忒仏息傳送解碼器處理操作的步驟包含··使用 該量化對數相似值作為輸入,以執行一可變節點處 ------------ (請先閱讀背面之注意事項再填寫本頁j 理操作。 19,如申請專利範圍第18項所述之方法,其中上述之 可變節點處理操作係為低密度同位檢查碼可變節 點操作。 2〇· —種用來處理被檢測值的裝置,該裝置至少包含: 產生機構,用以產生該對數相似值,該相似值係被量 化為% 1η2的整數倍,以產生量化對數相似值;及 同位檢查解碼器,連接至該產生對數相似值的機構 用以使用該量化對數相似值作為輸入值,執行該同 位檢查解碼運算。 21.如申請專利範圍第20項所述之裝置,其中上述之 同位檢查解碼器包含: 可變節點處理電路,用以使用至少一部份的該所產生 之量化對數相似值,以執行一可變節點處理操作; 及 經濟部智慧財產局員工消費合作社印製 檢查節點處理電路,用以對該可變節點處理所產生之 1化對數相似值,執行一檢查節點處理操作。 2 2 ·如申請專利範圍第21項所述之裝置,其中· ! 每一所產生之量化對數相似值包含一符號位元及一 大小值;及 該檢查節點處理電路包含一移位電路用 ! - , I - · ,7X1 M移位一固 定數為包含於該至少一量化對數相似 τ <大小 第46頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X :W公釐)
    查節點 經濟部智慧財產局員工消費合作社印製 申請專利範圍 值的函數,以產生一轉換大小值。 23.如申請專利範圍第22項所述之袭 檢查節點處理電路更包含: 、,’、中上述之 執行機構,用以對該轉換大小值執行至少 處理操作,以產生一輸出轉換大小值。 4· 一種執行節點操作為一信* 的裝置,至少包含:u專遞解碼處理一部份 -累:器模組’用以依序處理相關於多數節點之輪入 一節點被接收之-組輸入信息、相關於等 rr:r?D的一節點的一組信息中之信息數, " 為非零正整數,該累積器模組包含. ,電路’用以產生一總節點總和為一組相關於— :點之仏息中之每一接收信息值的函數,一總節點 W和係產生用於每一被接收的信息組; 儲存裝置,用以儲存所產生之總節點總和; 一可控制延遲單元,用以儲存為該總和電路所處理的 輸入k息,以產生每一總和成比例於該輪入信息相 關的節點的程度的時間段;及 一信息產生模組,用以由相當於該節點的總和,產生 相關於该節點的輸出信息,及相關於該節點的延遲 信息,該信息產生模組產生一輸出信息,給相關於 一節點的每一輸入信息。 25·如申請專利範圍第24項所述之裝置,其中上述之 信息產生模組更包含: 一減法電路,連接至該儲存裝置及該延遲元件,用以 第47頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
    A8 B8 C8 D8 經 濟 部 智 慧 財 4!ι 費 合 作 社 印 製 、申請專利範圍 相關於.玄節點的總和減去相關於該節點一 延遲信息值。 母一 26. 如申請專利範圍第25項所述之裝置,其中上 Ζ制延遲單元包含—輸人,用以接收表示相對於 為该可控制延遲單元所接收之信息的節點的程产 之節點程度信號。 ]程度 27. 如申請專利範圍第26項所述之裝置,其中 可控制延遲單元係被執行為先進先出資料儲存裝 置。 28. 如申請專利範圍第25項所述之裝置,其中上 總和電路包含: 總和器,具有第-輸人,用以接收輸入信息; 頟外儲存裝置,連接至該加法器及儲存裝置,用以 =該總和器所產生之執行總和及用以輸出該 儲存執行總和;及 :的,連接至该額外儲存裝置,用以接收來自該 額夕Μ者存裝置之儲存執行總和及用以在一節點時 鐘信號控制下,輸出儲存總和及零之一,至該總和 器的第二輸入。 9·=如申凊專利範圍第28項所述之裝置,其中上述之 1子衣置更包έ 一控制輸入,用以接收該節點時鐘 信號,該儲存裝置在節點時鐘信號㈣導下,儲存 予以被使用作為總節點總和的儲存執行總和。 0·如申請專利範圍第29項所述之裝置,更包含: 、、、持機構,用以維持該節點時鐘信號,以使得當一相 第48頁 本纸張尺舰;(eNS ---------- (請先閱讀背面之注意事項再填寫本頁) 、ar I, II -I · A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 569548 '申請專利範圍 關於一節點的第_ _自 各1 % ^ w為该總和電路所接收時,該 夕工杰輸出一零。 YiJVt專彳利範圍第3G項所述之裝置,其中上述之 ::,信號當其使得多工器輸出一零之時,使得 6』存裝置儲存該執行總和作為總節點總和。 點處理:^息傳遞解碼系統的節點處理機,該節 Φ、積二板組,用以由—組相關於—節點的接收信息 中,產生一全信息總和; 一f息延遲線,包含—可變延遲元件』以儲存於每 、接收彳5息中之k息一時間段,該時間段係直接 成比例於儲存信息相關的節點的程度;及 減法為杈組,連接至該累積器模組及該信息延遲線, 該減法器模組由該為累積器模組所產生之全信息 總和減去相關於一節點的每一延遲信息,該全信息 總$係為該累積器模組,由與延遲信息被減去之相 同節點相關之接收信息組所產生。 3 3 ·如申明專利範圍第3 2項所述之節點處理機,其中 上述之累積器模組包含: 閂鎖器,用以儲存相關於一節點的累積總和,對於 被處理的仏息,累積總和相當於被依序儲存於閂鎖 器中之不同節點。 34·如申請專利範圍第33項所述之節點處理機,其中 上述之節點處理機更包含: 產生機構,用以產生相關於一節點的信息的執行總和; 第49頁 挲紙張尺度適用中國國家標準(CNS〉A4規格(2】0X297公釐) (請先閱讀背面之注意事項再填寫本頁)
    5691548 六
    經 濟 部 智 慧 財 產 局 口 a X 消 費 合 作 社 印 製 申請專利範圍 及 重置機構,用以反應於儲存執行總和於該閂鎖器中 ^制化號,而重置該執行總和,該儲存執行總和 為一累積總和。 /、 25·如申睛專利範圍第34項所述之節點處理機其中 忒即點處理機係為一可變節點處理機;及 · 该累積器模組更包含一總和器,用以將執行總和 於該閃鎖器前,將輸入值加入至該信息的執 和。 心 36·如申請專利範圍第34項所述之節點處理機,其中 ^ T之可變延遲元件包含多數信息儲存位置,’ ς該 等多數信息儲存位置中之信息儲存位置數量係2 f與予以為該節點處理機所執行之處理操作的一 節點的最高程度一樣大。 37.如申請專利範圍第36項所述之節點處理機,其中 上述之可變延遲元件更包含一控制輸入,用以接收 指示相關於為該可變延遲元件所接收之信息的節 點程度的一信號。 3 8 · —種在一信息傳遞解碼器中執行節點處理操作的 方法,至少包含步驟: 依序接收予以被處理的信息,每—信息相關於一節點, 諸信息相關於一組信息的一部份的相同節點,諸組 信息相關於一時間段内所接收的不同節點; 由相關於一節點之每一接收到的信息組產生一與用 以產生全總和相同的信息組的節點的全信息總和; 第50頁 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(2】0χ297公釐) I 經濟部智慧財產局員工消費合作社印製 569548 A8 B8 C8 ___ _ D8 六、申請專利範圍 延遲每一個別收到的信息一時間段,該時間段係直接 成比例於相關於個別被接收信息的節點之程度;及 由與延遲信息相同的節點相關的全信息總和減去每 一延遲信息,以產生一輸出信息。 39·如申請專利範圍第38項所述之方法,其中上述之 延遲每一個別接收信息的步驟包含: 接收一控制信號,該控制信號表示相關於被接收用以 處理的信息的節點的程度。 4 〇 ·如申凊專利範圍第3 9項所述之方法,更包含步驟: 將每一接收到的信息加入接收信息的執行總和,以產 生用於每一組接收信息的全信息總和。 41 ·如申請專利範圍第4〇項所述之方法,更包含步驟: 一旦於一組信息内的最後信息被加入至該執行總和 内,將該執行總和閂鎖至一儲存裝置,該被閂鎖之 執行總和係為全信息總和。 42.如申請專利範圍第41項所述之方法,更包含: 在將該執行總和閃鎖至儲存裝置前,將一輸入值加入 至違執行總和。 43·如申請專利範圍第41項所述之方法,更包含每當 一與現行進行之接收信息不同節點的信息被接收 時,啟始執行總和至零的步驟。 44·如申明專利範圍第41項所述之方法,其中上述之 門鎖及啟始係為相同控制信號所控制。 丨45·如申請專利範圍第4〇項所述之方法,更包含一次 依序輸出一產生輸出信息的步驟。 ! J_ 第51頁 本紙張尺舰—— (請先閱讀背面之注意事項再填寫本頁)
TW091123226A 2001-10-10 2002-10-08 Node processors for use in parity check decoders TW569548B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US32846901P 2001-10-10 2001-10-10
US09/975,331 US6633856B2 (en) 2001-06-15 2001-10-10 Methods and apparatus for decoding LDPC codes
US10/117,264 US6938196B2 (en) 2001-06-15 2002-04-04 Node processors for use in parity check decoders

Publications (1)

Publication Number Publication Date
TW569548B true TW569548B (en) 2004-01-01

Family

ID=27381960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091123226A TW569548B (en) 2001-10-10 2002-10-08 Node processors for use in parity check decoders

Country Status (9)

Country Link
US (1) US6938196B2 (zh)
EP (2) EP1442527B1 (zh)
JP (5) JP4221503B2 (zh)
KR (3) KR100958234B1 (zh)
AT (1) ATE495581T1 (zh)
DE (1) DE60238934D1 (zh)
ES (1) ES2356767T3 (zh)
TW (1) TW569548B (zh)
WO (1) WO2003032499A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752520B2 (en) 2004-11-24 2010-07-06 Intel Corporation Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes
TWI399928B (zh) * 2008-02-26 2013-06-21 Samsung Electronics Co Ltd 在使用低密度同位檢查碼之通訊系統中進行通道編碼與解碼的方法與裝置
TWI427936B (zh) * 2009-05-29 2014-02-21 Sony Corp 接收設備,接收方法,程式,及接收系統
WO2017063263A1 (zh) * 2015-10-13 2017-04-20 华为技术有限公司 译码设备、方法及信号传输系统

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7673223B2 (en) * 2001-06-15 2010-03-02 Qualcomm Incorporated Node processors for use in parity check decoders
US6633856B2 (en) * 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6938196B2 (en) * 2001-06-15 2005-08-30 Flarion Technologies, Inc. Node processors for use in parity check decoders
US7587659B2 (en) * 2002-05-31 2009-09-08 Broadcom Corporation Efficient front end memory arrangement to support parallel bit node and check node processing in LDPC (Low Density Parity Check) decoders
US7577207B2 (en) 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
US7020829B2 (en) 2002-07-03 2006-03-28 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
EP1525664B9 (en) * 2002-07-03 2015-09-02 Dtvg Licensing, Inc Method and system for memory management in low density parity check (ldpc) decoders
US6829308B2 (en) * 2002-07-03 2004-12-07 Hughes Electronics Corporation Satellite communication system utilizing low density parity check codes
US7266750B1 (en) * 2002-07-10 2007-09-04 Maxtor Corporation Error recovery strategies for iterative decoders
US20040019845A1 (en) * 2002-07-26 2004-01-29 Hughes Electronics Method and system for generating low density parity check codes
US7864869B2 (en) * 2002-07-26 2011-01-04 Dtvg Licensing, Inc. Satellite communication system utilizing low density parity check codes
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
JP2004088470A (ja) * 2002-08-27 2004-03-18 Sony Corp 復号装置及び復号方法
KR100502608B1 (ko) * 2002-12-24 2005-07-20 한국전자통신연구원 계산이 간단한 저밀도 패리티 검사 부호를 위한 메시지 전달 복호기
US6957375B2 (en) * 2003-02-26 2005-10-18 Flarion Technologies, Inc. Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation
US7139959B2 (en) * 2003-03-24 2006-11-21 Texas Instruments Incorporated Layered low density parity check decoding for digital communications
JP4225163B2 (ja) * 2003-05-13 2009-02-18 ソニー株式会社 復号装置および復号方法、並びにプログラム
JP4224777B2 (ja) * 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
KR100809619B1 (ko) 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
US7340671B2 (en) * 2003-10-10 2008-03-04 Regents Of The University Of California Decoding low density parity codes
EP1536568A1 (en) * 2003-11-26 2005-06-01 Matsushita Electric Industrial Co., Ltd. Belief propagation decoder cancelling the exchange of unreliable messages
CN1301012C (zh) * 2003-12-03 2007-02-14 北京泰美世纪科技有限公司 一种基于ldpc的成帧方法
KR100744343B1 (ko) * 2003-12-19 2007-07-30 삼성전자주식회사 이동 통신 시스템에서 불균일 오류 확률을 갖는 부호화에따른 데이터 송수신 방법 및 장치
JP4296949B2 (ja) * 2004-02-03 2009-07-15 ソニー株式会社 復号装置及び方法、並びに情報処理装置及び方法
US20050193320A1 (en) * 2004-02-09 2005-09-01 President And Fellows Of Harvard College Methods and apparatus for improving performance of information coding schemes
CN101924565B (zh) * 2004-04-02 2014-10-15 苹果公司 Ldpc编码器、解码器、系统及方法
KR100594818B1 (ko) * 2004-04-13 2006-07-03 한국전자통신연구원 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법
KR100659266B1 (ko) 2004-04-22 2006-12-20 삼성전자주식회사 다양한 코드율을 지원하는 저밀도 패러티 검사 코드에 의한데이터 송수신 시스템, 장치 및 방법
WO2005112272A1 (en) * 2004-05-14 2005-11-24 University Of Alberta Method and apparatus for digit-serial communications for iterative digital processing algorithms
KR100762619B1 (ko) * 2004-05-21 2007-10-01 삼성전자주식회사 저밀도 패리티 검사 코드를 이용한 복호화 장치 및 방법
JP4138700B2 (ja) * 2004-05-31 2008-08-27 株式会社東芝 復号装置および復号回路
FR2871965B1 (fr) * 2004-06-17 2006-09-01 Turboconcept Soc Par Actions S Procede et dispositif de decodage de codes correcteurs d'erreurs et systemes les mettant en oeuvre
JP4282558B2 (ja) 2004-06-30 2009-06-24 株式会社東芝 低密度パリティチェック符号復号器及び方法
US7181676B2 (en) * 2004-07-19 2007-02-20 Texas Instruments Incorporated Layered decoding approach for low density parity check (LDPC) codes
US7395490B2 (en) 2004-07-21 2008-07-01 Qualcomm Incorporated LDPC decoding methods and apparatus
US7730377B2 (en) * 2004-07-22 2010-06-01 Texas Instruments Incorporated Layered decoding of low density parity check (LDPC) codes
US7127659B2 (en) * 2004-08-02 2006-10-24 Qualcomm Incorporated Memory efficient LDPC decoding methods and apparatus
CN101341659B (zh) 2004-08-13 2012-12-12 Dtvg许可公司 用于多输入多输出通道的低密度奇偶校验码的码设计与实现的改进
WO2006055086A1 (en) * 2004-10-01 2006-05-26 Thomson Licensing A low density parity check (ldpc) decoder
US20060085720A1 (en) * 2004-10-04 2006-04-20 Hau Thien Tran Message passing memory and barrel shifter arrangement in LDPC (Low Density Parity Check) decoder supporting multiple LDPC codes
KR20060032464A (ko) * 2004-10-12 2006-04-17 삼성전자주식회사 효율적인 저밀도 패리티 검사 코드 복호 방법 및 장치
KR100640399B1 (ko) * 2004-10-27 2006-10-30 삼성전자주식회사 저밀도 패리티 검사 채널 부호의 천공 방법
US7617432B2 (en) * 2004-11-10 2009-11-10 Qualcomm Incorporated Hierarchical design and layout optimizations for high throughput parallel LDPC decoders
KR100703271B1 (ko) * 2004-11-23 2007-04-03 삼성전자주식회사 통합노드 프로세싱을 이용한 저밀도 패리티 검사 코드복호 방법 및 장치
DE102004059331B4 (de) * 2004-12-09 2021-02-18 Robert Bosch Gmbh Handwerkzeugmaschine mit einer Kupplung
US7441178B2 (en) * 2005-02-24 2008-10-21 Keyeye Communications Low complexity decoding of low density parity check codes
US7475103B2 (en) 2005-03-17 2009-01-06 Qualcomm Incorporated Efficient check node message transform approximation for LDPC decoder
KR101390544B1 (ko) * 2005-05-13 2014-04-30 닛본 덴끼 가부시끼가이샤 Ldpc 부호화 방식에 의한 인코더 및 디코더
KR101157246B1 (ko) * 2005-05-16 2012-06-15 삼성전자주식회사 저밀도 패리티 검사 부호의 패딩 및 천공 방법
JP4293172B2 (ja) * 2005-09-13 2009-07-08 ソニー株式会社 復号装置および復号方法
JP4819470B2 (ja) * 2005-10-11 2011-11-24 三星電子株式会社 復号装置および復号方法
US7757149B2 (en) * 2005-10-12 2010-07-13 Weizhuang Xin Broadcast message passing decoding of low density parity check codes
US20070089019A1 (en) * 2005-10-18 2007-04-19 Nokia Corporation Error correction decoder, method and computer program product for block serial pipelined layered decoding of structured low-density parity-check (LDPC) codes, including calculating check-to-variable messages
US20070089016A1 (en) * 2005-10-18 2007-04-19 Nokia Corporation Block serial pipelined layered decoding architecture for structured low-density parity-check (LDPC) codes
US7818649B1 (en) * 2005-11-30 2010-10-19 Aquantia Corporation Efficient message passing scheme of iterative error correcting decoders
US8122315B2 (en) * 2005-12-01 2012-02-21 Electronics And Telecommunications Research Institute LDPC decoding apparatus and method using type-classified index
US8819518B2 (en) * 2005-12-01 2014-08-26 Thomson Licensing Apparatus and method for decoding low density parity check coded signals
US7661055B2 (en) * 2005-12-05 2010-02-09 Broadcom Corporation Partial-parallel implementation of LDPC (Low Density Parity Check) decoders
JP4807063B2 (ja) * 2005-12-20 2011-11-02 ソニー株式会社 復号装置、制御方法、およびプログラム
US7617433B2 (en) * 2006-01-03 2009-11-10 Broadcom Corporation Implementation of LDPC (low density parity check) decoder by sweeping through sub-matrices
US7530002B2 (en) * 2006-01-03 2009-05-05 Broadcom Corporation Sub-matrix-based implementation of LDPC (Low Density Parity Check) decoder
GB2434946B (en) * 2006-02-01 2008-07-23 Toshiba Res Europ Ltd Wireless communications apparatus
JPWO2007108396A1 (ja) * 2006-03-17 2009-08-06 三菱電機株式会社 通信装置、復号装置、情報伝送方法および復号方法
US7941737B2 (en) * 2006-04-19 2011-05-10 Tata Consultancy Services Limited Low density parity check code decoder
JP4662278B2 (ja) 2006-04-28 2011-03-30 富士通株式会社 エラー訂正装置、符号器、復号器、方法及び情報記憶装置
US7793201B1 (en) 2006-05-11 2010-09-07 Seagate Technology Llc Bit error detector for iterative ECC decoder
TWI318507B (en) * 2006-05-19 2009-12-11 Univ Nat Chiao Tung Method and apparatus for self-compensation on belief-propagation algorithm
JP4253332B2 (ja) 2006-07-03 2009-04-08 株式会社東芝 復号装置、方法およびプログラム
US20080109698A1 (en) * 2006-07-25 2008-05-08 Legend Silicon Hybrid min-sum decoding apparatus with low bit resolution for ldpc code
US20080052594A1 (en) * 2006-07-28 2008-02-28 Yedidia Jonathan S Method and system for replica group-shuffled iterative decoding of quasi-cyclic low-density parity check codes
CA2664918C (en) * 2006-10-26 2014-06-03 Qualcomm Incorporated Coding schemes for wireless communication transmissions
US8892979B2 (en) 2006-10-26 2014-11-18 Qualcomm Incorporated Coding schemes for wireless communication transmissions
GB0624572D0 (en) * 2006-12-08 2007-01-17 Cambridge Silicon Radio Ltd Data Proccessing in Signal Transmissions
KR100976886B1 (ko) 2006-12-22 2010-08-18 크로스텍 캐피탈, 엘엘씨 부동 베이스 판독 개념을 갖는 cmos 이미지 센서
KR20080068218A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 통신 시스템에서 데이터 수신 방법 및 장치
US20100122143A1 (en) * 2007-03-27 2010-05-13 Hughes Network Systems, Llc Method and system for providing low density parity check (ldpc) coding for scrambled coded multiple access (scma)
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US8682982B2 (en) 2007-06-19 2014-03-25 The Invention Science Fund I, Llc Preliminary destination-dependent evaluation of message content
US8984133B2 (en) 2007-06-19 2015-03-17 The Invention Science Fund I, Llc Providing treatment-indicative feedback dependent on putative content treatment
US9374242B2 (en) 2007-11-08 2016-06-21 Invention Science Fund I, Llc Using evaluations of tentative message content
TW200906073A (en) * 2007-07-31 2009-02-01 Univ Nat Chiao Tung Calculation method applied to Low Density Parity check Code (LDPC) decoder and circuit thereof
US8065404B2 (en) 2007-08-31 2011-11-22 The Invention Science Fund I, Llc Layering destination-dependent content handling guidance
US8082225B2 (en) 2007-08-31 2011-12-20 The Invention Science Fund I, Llc Using destination-dependent criteria to guide data transmission decisions
US20090100313A1 (en) * 2007-10-11 2009-04-16 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and apparatuses of mathematical processing
US7930389B2 (en) 2007-11-20 2011-04-19 The Invention Science Fund I, Llc Adaptive filtering of annotated messages or the like
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
TW200926612A (en) * 2007-12-07 2009-06-16 Univ Nat Chiao Tung Multi-mode parallelism data exchange method and its device
JP4650485B2 (ja) * 2007-12-20 2011-03-16 住友電気工業株式会社 復号装置
US8266493B1 (en) * 2008-01-09 2012-09-11 L-3 Communications, Corp. Low-density parity check decoding using combined check node and variable node
US8255758B2 (en) * 2008-01-21 2012-08-28 Apple Inc. Decoding of error correction code using partial bit inversion
JP4572937B2 (ja) * 2008-01-23 2010-11-04 ソニー株式会社 復号装置および方法、プログラム、並びに記録媒体
US8327242B1 (en) 2008-04-10 2012-12-04 Apple Inc. High-performance ECC decoder
US8166364B2 (en) * 2008-08-04 2012-04-24 Seagate Technology Llc Low density parity check decoder using multiple variable node degree distribution codes
US8301979B2 (en) * 2008-10-07 2012-10-30 Sandisk Il Ltd. Low density parity code (LDPC) decoding for memory with multiple log likelihood ratio (LLR) decoders
TW201037529A (en) * 2009-03-02 2010-10-16 David Reynolds Belief propagation processor
US8458114B2 (en) * 2009-03-02 2013-06-04 Analog Devices, Inc. Analog computation using numerical representations with uncertainty
US8429498B1 (en) 2009-03-25 2013-04-23 Apple Inc. Dual ECC decoder
US8453038B2 (en) * 2009-06-30 2013-05-28 Apple Inc. Chien search using multiple basis representation
US8601352B1 (en) * 2009-07-30 2013-12-03 Apple Inc. Efficient LDPC codes
US8566668B1 (en) 2010-01-04 2013-10-22 Viasat, Inc. Edge memory architecture for LDPC decoder
US8832534B1 (en) * 2010-01-04 2014-09-09 Viasat, Inc. LDPC decoder architecture
WO2011085355A1 (en) 2010-01-11 2011-07-14 David Reynolds Belief propagation processor
US8650464B1 (en) * 2010-09-07 2014-02-11 Applied Micro Circuits Corporation Symmetric diagonal interleaving and encoding/decoding circuit and method
US8879640B2 (en) 2011-02-15 2014-11-04 Hong Kong Applied Science and Technology Research Institute Company Limited Memory efficient implementation of LDPC decoder
JP5991580B2 (ja) * 2012-08-01 2016-09-14 Necエンジニアリング株式会社 ターボ復号器、それに用いられる対数尤度比演算装置、ターボ復号方法、対数尤度比演算方法、ターボ復号プログラム及び対数尤度比演算プログラム
US9612903B2 (en) * 2012-10-11 2017-04-04 Micron Technology, Inc. Updating reliability data with a variable node and check nodes
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US9094132B1 (en) 2013-01-23 2015-07-28 Viasat, Inc. High data rate optical transport network using 8-PSK
US8930789B1 (en) * 2013-01-23 2015-01-06 Viasat, Inc. High-speed LDPC decoder
KR102241416B1 (ko) 2013-09-16 2021-04-16 삼성전자주식회사 디지털 비디오 방송 시스템에서 LDPC(Low Density Parity Check) 복호기 및 LDPC 복호기의 복호화 방법
US9553608B2 (en) * 2013-12-20 2017-01-24 Sandisk Technologies Llc Data storage device decoder and method of operation
US9276610B2 (en) 2014-01-27 2016-03-01 Tensorcom, Inc. Method and apparatus of a fully-pipelined layered LDPC decoder
US9391817B2 (en) 2014-03-24 2016-07-12 Tensorcom, Inc. Method and apparatus of an architecture to switch equalization based on signal delay spread
CN103916134B (zh) * 2014-03-24 2017-01-11 清华大学 低密度奇偶校验码的混叠译码方法及多核协同混叠译码器
US10084481B2 (en) 2014-12-18 2018-09-25 Apple Inc. GLDPC soft decoding with hard decision inputs
KR102504550B1 (ko) * 2015-12-28 2023-02-28 삼성전자주식회사 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법
US10848182B2 (en) 2018-09-13 2020-11-24 Apple Inc. Iterative decoding with early termination criterion that permits errors in redundancy part
WO2020245877A1 (ja) * 2019-06-03 2020-12-10 日本電気株式会社 量子アニーリング計算装置、量子アニーリング計算方法および量子アニーリング計算プログラム
KR20210033258A (ko) 2019-09-18 2021-03-26 삼성전자주식회사 시퀀스 처리 방법 및 장치

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3542756A (en) * 1968-02-07 1970-11-24 Codex Corp Error correcting
US3665396A (en) * 1968-10-11 1972-05-23 Codex Corp Sequential decoding
US4295218A (en) * 1979-06-25 1981-10-13 Regents Of The University Of California Error-correcting coding system
US5293489A (en) * 1985-01-24 1994-03-08 Nec Corporation Circuit arrangement capable of centralizing control of a switching network
US5271042A (en) * 1989-10-13 1993-12-14 Motorola, Inc. Soft decision decoding with channel equalization
US5157671A (en) * 1990-05-29 1992-10-20 Space Systems/Loral, Inc. Semi-systolic architecture for decoding error-correcting codes
JPH04152455A (ja) * 1990-10-16 1992-05-26 Nec Corp データ探索方法およびその装置
US5337002A (en) * 1991-03-01 1994-08-09 Mercer John E Locator device for continuously locating a dipole magnetic field transmitter and its method of operation
US5313609A (en) * 1991-05-23 1994-05-17 International Business Machines Corporation Optimum write-back strategy for directory-based cache coherence protocols
US5396518A (en) * 1993-05-05 1995-03-07 Gi Corporation Apparatus and method for communicating digital data using trellis coding with punctured convolutional codes
US5457704A (en) * 1993-05-21 1995-10-10 At&T Ipm Corp. Post processing method and apparatus for symbol reliability generation
US5526501A (en) * 1993-08-12 1996-06-11 Hughes Aircraft Company Variable accuracy indirect addressing scheme for SIMD multi-processors and apparatus implementing same
US5615298A (en) * 1994-03-14 1997-03-25 Lucent Technologies Inc. Excitation signal synthesis during frame erasure or packet loss
US5860085A (en) * 1994-08-01 1999-01-12 Cypress Semiconductor Corporation Instruction set for a content addressable memory array with read/write circuits and an interface register logic block
US5671221A (en) * 1995-06-14 1997-09-23 Sharp Microelectronics Technology, Inc. Receiving method and apparatus for use in a spread-spectrum communication system
US5867538A (en) * 1995-08-15 1999-02-02 Hughes Electronics Corporation Computational simplified detection of digitally modulated radio signals providing a detection of probability for each symbol
US5968198A (en) * 1996-08-16 1999-10-19 Ericsson, Inc. Decoder utilizing soft information output to minimize error rates
US5892962A (en) * 1996-11-12 1999-04-06 Lucent Technologies Inc. FPGA-based processor
US5909572A (en) * 1996-12-02 1999-06-01 Compaq Computer Corp. System and method for conditionally moving an operand from a source register to a destination register
US6438180B1 (en) * 1997-05-09 2002-08-20 Carnegie Mellon University Soft and hard sequence detection in ISI memory channels
GB2326253A (en) * 1997-06-10 1998-12-16 Advanced Risc Mach Ltd Coprocessor data access control
US5864703A (en) * 1997-10-09 1999-01-26 Mips Technologies, Inc. Method for providing extended precision in SIMD vector arithmetic operations
US5933650A (en) * 1997-10-09 1999-08-03 Mips Technologies, Inc. Alignment and ordering of vector elements for single instruction multiple data processing
US6195777B1 (en) * 1997-11-06 2001-02-27 Compaq Computer Corporation Loss resilient code with double heavy tailed series of redundant layers
US6073250A (en) * 1997-11-06 2000-06-06 Luby; Michael G. Loss resilient decoding technique
US6339834B1 (en) * 1998-05-28 2002-01-15 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre Interleaving with golden section increments
US6247158B1 (en) * 1998-11-30 2001-06-12 Itt Manufacturing Enterprises, Inc. Digital broadcasting system and method
US6397240B1 (en) * 1999-02-18 2002-05-28 Agere Systems Guardian Corp. Programmable accelerator for a programmable processor system
FR2799592B1 (fr) 1999-10-12 2003-09-26 Thomson Csf Procede de construction et de codage simple et systematique de codes ldpc
US6473010B1 (en) * 2000-04-04 2002-10-29 Marvell International, Ltd. Method and apparatus for determining error correction code failure rate for iterative decoding algorithms
US6539367B1 (en) * 2000-05-26 2003-03-25 Agere Systems Inc. Methods and apparatus for decoding of general codes on probability dependency graphs
US20020002695A1 (en) * 2000-06-02 2002-01-03 Frank Kschischang Method and system for decoding
JP2001352257A (ja) * 2000-06-08 2001-12-21 Sony Corp 復号装置及び復号方法
JP4389373B2 (ja) * 2000-10-11 2009-12-24 ソニー株式会社 2元巡回符号を反復型復号するための復号器
US6754804B1 (en) * 2000-12-29 2004-06-22 Mips Technologies, Inc. Coprocessor interface transferring multiple instructions simultaneously along with issue path designation and/or issue order designation for the instructions
US6731700B1 (en) * 2001-01-04 2004-05-04 Comsys Communication & Signal Processing Ltd. Soft decision output generator
US6633856B2 (en) * 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6938196B2 (en) * 2001-06-15 2005-08-30 Flarion Technologies, Inc. Node processors for use in parity check decoders
US6842872B2 (en) * 2001-10-01 2005-01-11 Mitsubishi Electric Research Laboratories, Inc. Evaluating and optimizing error-correcting codes using projective analysis
US6718504B1 (en) * 2002-06-05 2004-04-06 Arc International Method and apparatus for implementing a data processor adapted for turbo decoding
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752520B2 (en) 2004-11-24 2010-07-06 Intel Corporation Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes
TWI399928B (zh) * 2008-02-26 2013-06-21 Samsung Electronics Co Ltd 在使用低密度同位檢查碼之通訊系統中進行通道編碼與解碼的方法與裝置
TWI427936B (zh) * 2009-05-29 2014-02-21 Sony Corp 接收設備,接收方法,程式,及接收系統
WO2017063263A1 (zh) * 2015-10-13 2017-04-20 华为技术有限公司 译码设备、方法及信号传输系统
AU2015400311B2 (en) * 2015-10-13 2017-11-02 Huawei Technologies Co., Ltd. Decoding device and method and signal transmission system
US10447300B2 (en) 2015-10-13 2019-10-15 Hauwei Technologies Co., Ltd. Decoding device, decoding method, and signal transmission system

Also Published As

Publication number Publication date
JP4221503B2 (ja) 2009-02-12
US6938196B2 (en) 2005-08-30
KR20040049864A (ko) 2004-06-12
EP1442527A1 (en) 2004-08-04
KR20100005231A (ko) 2010-01-14
JP5579798B2 (ja) 2014-08-27
KR20110005897A (ko) 2011-01-19
US20030023917A1 (en) 2003-01-30
EP1442527B1 (en) 2011-01-12
KR101093313B1 (ko) 2011-12-14
EP2302803A1 (en) 2011-03-30
DE60238934D1 (de) 2011-02-24
JP2005506733A (ja) 2005-03-03
KR100958234B1 (ko) 2010-05-17
ATE495581T1 (de) 2011-01-15
EP1442527A4 (en) 2008-06-04
JP2009010970A (ja) 2009-01-15
ES2356767T3 (es) 2011-04-13
JP2012257287A (ja) 2012-12-27
JP2015216645A (ja) 2015-12-03
JP2014180034A (ja) 2014-09-25
WO2003032499A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
TW569548B (en) Node processors for use in parity check decoders
JP3923617B2 (ja) 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器
US7673223B2 (en) Node processors for use in parity check decoders
TWI284460B (en) Methods and apparatus for decoding LDPC codes
JP3791013B2 (ja) データ・ブロックの畳み込み符号化方法及び装置及び対応する復号方法及び装置
US8683303B2 (en) Operational parameter adaptable LDPC (low density parity check) decoder
US7395487B2 (en) Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder
CN100472971C (zh) 解码方法与解码装置
EP2683086A2 (en) Memory efficient LDPC decoding methods and apparatus
JP2005506733A5 (zh)
CN101208864B (zh) 解码装置及解码方法
EP0527772A4 (en) Forward error correction code system
US20050281111A1 (en) LDPC decoder
JP2000101452A (ja) 情報伝送方法および装置、記憶媒体
JP5333233B2 (ja) 復号装置、データ蓄積装置、データ通信システム、および復号方法
US11201629B2 (en) Low latency sequential list decoding of polar codes
CN101136639A (zh) 用于降低复杂性的低密度奇偶校验解码的系统和方法
US8645787B2 (en) Method for controlling a basic parity node of a non-binary LDPC code decoder, and corresponding basic parity node processor
TW200926615A (en) Multi-code LDPC (low density parity check) decoder
US11552736B1 (en) Systems and methods for encoding digital communications
US8327217B1 (en) Generating soft q-ary channel information

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees