JP3923617B2 - 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 - Google Patents
誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 Download PDFInfo
- Publication number
- JP3923617B2 JP3923617B2 JP26913297A JP26913297A JP3923617B2 JP 3923617 B2 JP3923617 B2 JP 3923617B2 JP 26913297 A JP26913297 A JP 26913297A JP 26913297 A JP26913297 A JP 26913297A JP 3923617 B2 JP3923617 B2 JP 3923617B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- code
- binary
- decision
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
- H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
- H03M13/453—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の属する技術分野】
本発明は、送信器が、
送信すべき情報ビットから第1の2進行列を形成するステップと、
基本組織ブロック符号(elementary systematic block codes)の積に相当する組織ブロック符号を適用することによって、第1の2進行列を第2の2進行列に変換するステップと、
第2の2進行列から抽出されたビットをチャネルに向けて送信するステップを実施し、
受信器が、
前記チャネルによって受信した信号から、第2の2進行列と同じサイズを備えており、その符号が第2の2進行列におけるビットのそれぞれの初期推定値を表し、その絶対値が、それぞれ、前記初期推定値に関連した信頼性の程度を示す、デジタル・サンプルから構成される入力行列を形成するステップと、
それぞれ、積符号に用いられる各基本ブロック符号に関する符号ワード探索ステップから逐次構成される、いくつかの(mの)復号化サイクルを含む入力行列の反復復号化を行うステップを実施し、
各符号ワード探索ステップ毎に、反復復号化のための最初の探索ステップの前に、それぞれ、入力行列と、その2進成分が入力行列のサンプルの符号に対応する行列によって構成される、2進成分によるデータ行列及び決定行列が受信され、後続の探索ステップのために、その2進成分が第2の2進行列のビットの新たなそれぞれの推定値を表す、新たな決定行列が生成され、そのサンプルの絶対値が、それぞれ、前記新たな推定値に関連した信頼性の程度を示す、新たなデータ行列が生成され、
復号化情報ビットが、最後の符号ワード探索ステップ中に生成された決定行列から抽出され、
各符号ワード探索ステップに、受信したデータ行列を、それぞれ、基本符号の符号ワードに対応するデータ・ベクトルに分割するステップと、相応じて、受信した決定行列を決定ベクトルに分割するステップと、それぞれ、少なくとも所定のデータ・ベクトル/決定ベクトル対に処理を施すソフト決定による基本復号化のステップが含まれる
情報ビットの伝送プロセスに関するものである。
【0002】
【従来の技術および発明が解決しようとする課題】
情報(音声、イメージ、データ等)のデジタル伝送の問題に関して、情報源符号化とチャネル符号化とは、通常、弁別される。情報源符号化は、伝送されるべき信号の2進表現を形成する。それは、通常、伝送されるべき信号の内容の関数として設計される。近年になって、良好な伝送の質を保持したまま、デジタル・レートを低下させるために、情報源符号化の問題に対して多大の努力が費やされるようになってきている。しかし、これらの新たな情報源符号化技法は、伝送中の摂動からビットをより有効に保護することが必要になる。さらに、高周波成分(ノイズ要素、電力飽和)の物理的及び経済的制限、並びに、伝送に許容される電力レベルに対する規制によって、デジタル伝送システムのレンジが制限されることになる。
【0003】
このため、チャネル符号化の問題、とりわけ、ブロック符号化の問題に関して、多大の労力が払われてきた。このタイプのエラー訂正符号化は、情報源符号化によって生じるkの情報ビットにn−kの冗長ビットを加え、いくつかの伝送エラーを訂正するため、受信時にこれらの冗長ビットを用いることにある。比R=k/nは、符号の効率と呼ばれる。符号化利得Gは、与えられた2進エラー・レート(BER)を実現するために、符号化を伴わない場合と伴う場合とにおける、受信器の入力で必要な情報ビット当たりのエネルギEb間における比(デシベルで表示される)と定義される。一般的な目的は、(i)符号化利得Gが、できるだけ高くなり(BER=10-5の場合、G>5)、(ii)符号効率Rが、できるだけ高くなり(R>0.6)、(iii)復号化の複雑さが、できるだけ低くなるように、コーダ、及び、特にそれに関連したデコーダを創り出すことにある。
【0004】
デジタル情報を記憶するケースは、伝送の特殊ケースとみなされる。そのケースでは、伝搬チャネルは、情報がより長いあるいはより短い時間にわたって記憶された状態に保たれるメモリを含み、送信器及び受信器は、同じであっても、同じでなくてもかまわない。従って、一般的に、チャネル符号化及び関連する復号化の概念が、伝送と同じ方法で、情報の記憶分野にも適用可能であることは理解される。訂正すべきエラーは、メモリにおける読み書き、あるいは、メモリの内容の変更、あるいは、メモリにおける読み書き装置との通信(遠隔であろうとなかろうと)に起因するものである。
【0005】
連結技法を利用することによって、エラー訂正符号の性能が向上することが、知られている。特に、本発明にとりわけさらに関連性の深い積符号技法は、2つの単純なブロック符号(即ち、小さな最小ハミング距離dを備えたブロック符号)から、その最小ハミング距離が、用いられている基本符号のハミング距離との積に等しい符号を得ることを可能にする(1970年9月の、IEEE Trans.on Information theory,Vol.IT−16,No.5、624〜627ページにおける、S.M.Reddyによる「On decoding iterated codes」を参照されたい)。
【0006】
もし、パラメータ(n1、k1、d1)を備えたブロック符号が、C1によって指定され、パラメータ(n2、k2、d2)を備えたブロック符号が、C2によって指定されるならば、C1とC2との積である符号の適用は、行列内におけるk1×k2の連続した情報ビットの順序づけ、及び、符号C2による行列のk1行の符号化、さらに、符号C1による結果の行列のn2列の符号化において行われる。積符号Pのパラメータは、従って、(n=n1×n2;k=k1×k2;d=d1×d2)によって得られる。符号Pの効率Rは、R1×R2に等しい。事後最大尤度(MLP)に基づく符号Pの復号化は、最適性能を実現することを可能にする。従って、最大漸近的符号化利得は、関係式G<10log10(R.d)によって近似されることができる。
【0007】
積符号は、従って、極めて有益であるが、MLPによる復号化は、短いブロック符号の場合を除けば、一般に、あまりにも複雑である。
【0008】
1993年5月のProc.ICC’93,Geneva、1740〜1745ページの「Separable MAP filtes for the decoding of product and concatenated codes」と題する論文において、J.Lodge他は、データ行から抽出された行ベクトル及び列ベクトルが、ビットに関する対数尤度比(LLR)を推定するBahlのアルゴリズム(1974年3月のIEEE Trans. onInformation Theory,Vol.IT−20,248〜287ページにおけるL.R.Bahl他による「Optimal decoding of linear codes for minimizing symbol error rates」を参照されたい)を利用して復号化される、序文において簡単に述べたタイプの反復復号化アルゴリズムを提案している。Bahlのアルゴリズムによれば、LLRによって表現されるソフト決定が得られ、MLPに近い性能を実現することが可能になる。しかし、いくつかの状態がn−kの関数として指数関数的に増大する復号化トレリスが利用される。結果として、Lodge他のアルゴリズムは、例えば、ハミングの符号(16、11、3)のような短い符号には適しているが、例えば、BCH符号(63、51、5)のような効率の高い符号に実施する場合には役に立たないことが立証されている。
【0009】
始めに簡単に述べたタイプのもう1つのプロセスが、欧州特許出願第0 654 910号に提示されており、その内容については、本解説に組み込まれている。
【0010】
後者のプロセスは、線形ブロックをなす符号から構成され、代数デコーダが利用可能な、全ての積符号の復号化に利用することが可能である。このプロセスによって得られる性能は、ほぼ最適である(Proc.IEEE GLOBECOM’94 Conference,Vol.1/3,Nov.−Dec.1994,San Francisco,339〜343ページのR.Pyndiah他による「Near optimum decoding of product codes」を参照されたい)。実際のところ、それを利用すると、問題となる積符号に関する理論上のシャノン限界を超える2.5dBの領域におけるS/N比に関して、10-5に等しいBERを得ることができる(所定の積符号に関して、4回反復して)。さらに、このプロセスは、Lodge他の提案した解決法に比べるとはるかに単純で、はるかに信頼性が高い。従って、基本符号長n1、n2が256までの極めて大きい積符号を復号化することが可能である。
【0011】
今後、ブロック・ターボ符号回路またはBTC回路(1995年9月のProc.GRETSI’95 Conference,Vol.2,981〜984ページのO.Raoul他による「Architecture and design of a turodecoder circuit for product codes」を参照されたい)と呼ばれる、序文において述べたタイプの反復復号化を実施するのに適した回路の創出を考慮すると、該回路の表面積は、いくつかの基本デコーダを連結するのではなく、同じ基本デコーダを利用して、いくつかの反復を実施することによってかなり縮小することができるのは明らかである。企図されている用途に応じて、反復数は、基本デコーダの複雑さの関数になる。基本デコーダの複雑さが低下するほど、反復数が増加し、従って、基本デコーダの複雑さを低下させる利点が増大する。
【0012】
経済的理由から、異なる数の冗長ビットを備えた、多様なサイズのデータ・ブロックの処理を可能にするプログラマブルBTC回路を備えることが望ましい。従って、さまざまな用途に同じBTC回路の利用を企図することが可能であり、これにより、開発コストに関してかなりの節約が可能になる。
【0013】
本発明の主たる目的は、この必要に応えて、プログラマブルBTC回路の利用を可能にする情報ビットの伝送プロセスを提供することにある。
【0014】
【課題を解決するための手段】
従って、本発明は、序文において述べたタイプのプロセスにおいて、第1の2進行列は、情報ビットに加えて、受信器に予め知られた値を有する一組のビットを含み、前記一組のビットは、第1の2進行列の各次元に基づいて、ほとんど一様の方法で分散され、前記第1の2進行列は、組織的な符号化の後、前記第2の2進行列内の所定位置に配置され、前記第2の2進行列は、チャネルへ向かっては転送されず、受信器は、入力行列内の、第2の2進行列の前記所定の位置に対応する位置に、サンプルを配置し、前記サンプルの符号は前記組のビットの予め知られた値に個々に対応し、前記サンプルの絶対値は最大の信頼性を示す、ということを提案する。
【0015】
本発明は、単純ブロック符号の分野でよく知られている短縮化技術に類似した技術を利用する。n、k、及び、dを下記の形式の積符号パラメータとする。
◎
【数6】
ここで、Lは、それぞれのパラメータが(ni、ki、di)である基本符号の数である(一般性を制限することなく、L=2のケースについて、以下で考察される)。k及びnは、「第1」と「第2」の2進行列におけるそれぞれのビット数である。
【0016】
本発明は、行列に含まれる独立情報ビットの数を、k以下の任意の数k−Xに適応させることが可能であり、受信器の復号化回路は、既知のビット数Xがいくらであろうと同じである。これらのXビットの位置は、第1の行列内に一様に分散し、このことは、反復復号化プロセスの性能を最適に利用できるようにする。この点において、1つあるいは2つ以上の符号を基本ブロックに短縮化することは、(Xの値の選択の幅が狭くなり、とりわけ、BER利得が生じないある種の基本符号化につながるというように)利点が少ない、という点は注意されるべきである。
【0017】
パンクチャリングを施される積符号のパラメータ(n´、k´、d´)は、最終的に、n´=n−Y、k´=k、及び、d´=dになる。その効率R´は、R´=k/(n−Y)≧k/nになる。
【0018】
有利な実施形態の場合、第2の2進行列内の所定位置の他の組のYビットは、チャネルへ向かっては転送されない。受信器は、入力行列内において、第2の2進行列のこれらYの所定位置に対応する位置に、その絶対値が最小の信頼性を表すサンプルを配置する。
【0019】
ここでは、重畳符号の分野でしばしば使用されるパンクチャリング技術に類似したパンクチャリング技術が使用される。パンクチャリングは、符号の効果を増大する。重畳符号の場合、その目的は、一般的に、2進符号を用いる間に、1/2より多い符号化効率を達成することである。即ち、この符号化効率は最も単純な復号化配列格子を有する。一般的に、破壊された重畳符号は、同一効果の破壊されていない符号の距離特性に類似した距離特性を有する。
【0020】
しかしながら、パンクチャリングは、通常、ブロック符号には、適用されない。実際、最適の距離特性を持った高い効率を有するブロック符号が多く存在する。故に、パンクチャリングが複雑性の中の利得を達成することなく距離特性を減じる、ということは予測される。上記複雑性は、重畳符号の場合と同様に、容易に判断できる。発明者は、積符号の場合において、上記のように適用されたパンクチャリング(即ち、ソフト決定反復符号化処理と結合されたパンクチャリング)が、符号器の性能を著しくは減じなかった、ということを観察したことに驚いた。
【0021】
そして、Yパラメータは、符号器の出力ブロック当たりのビット数と、全体的な符号化効率とをプログラムするのに使用されることができる。例えば、(数Xを介した)ブロック当たりにおける冗長でない情報ビット数のプログラミングが、符号化効率における過度の低下につながるとき、もし、Y>0ならば、より高い効率が達成される。
短縮化され、かつ、パンクチャリングを施された積符号のパラメータ(n”,k”,d”)は、最終的に、n”=n−X−Y、k”=k−X、及び、d”=dである。その効率R”は、R”=(k−X)/(n−X−Y)である。
【0022】
データ・ベクトル/決定ベクトル対を処理するためのソフト決定基本復号化は、特に、EP−A−0 654 910に記載のタイプとすることが可能である。従って、それは、
データ・ベクトル成分の信頼性が最も低いいくつかの(pの)指標を決定するステップと、
前記pの指標及び決定ベクトルから復号化すべきいくつかの(qの)2進ワードを構成するステップと、
決定ベクトル、及び、復号化すべきqの2進ワードの代数的復号化に基づいて、q´の符号ワードを得るステップと、
得られたq´の符号ワードから、データ・ベクトルに関するユークリッド距離が最も短い符号ワードを選択するステップと、
その各成分Wjが、選択された符号ワードとは異なるj番目の成分を備えたオプションのコンカレント・ワードを決定し、コンカレント・ワードが決定されると、Md及びMcが、それぞれ、選択された符号ワード及びコンカレント・ワードの、データ・ベクトルに関連したユークリッド距離を表し、Cj d及びR´jが、それぞれ、選択された符号ワード及びデータ・ベクトルのj番目の成分を表すことになる公式、即ち、
◎
【数7】
を適用することによって、それぞれ、計算される、訂正ベクトルを計算するステップと、
前記選択された符号ワードに等しいとみなされる新たな決定ベクトルを得るステップと、
訂正ベクトルに第1の信頼係数を掛けた値を、入力行列から抽出した対応する入力ベクトルに加算するするステップから構成される。
【0023】
望ましい実施形態の場合、訂正ベクトルの計算ステップにおいて、選択された符号ワードのj番目の成分に関するオプションのコンカレント・ワードの決定には、選択された符号ワードのj番目の成分と、選択された符号ワードを除く、得られたq´の符号ワードの中から、データ・ベクトルに関して最短のユークリッド距離を有する候補符号ワードのj番目の成分との比較が含まれており、前記候補符号ワードのj番目の成分が、選択された符号ワードのj番目の成分と異なる場合には、前記候補符号ワードがコンカレント・ワードとみなされ、異ならない場合には、コンカレント・ワードが決まらない。
【0024】
本発明の第2の態様は、
伝送すべき情報ビットから第1の2進行列を形成するための手段と、
基本組織ブロック符号の積に相当する組織ブロック符号を用いて、第1の2進行列を第2の2進行列に変換するように命令されている基本符号化手段と、
第2の2進行列から抽出されたビットをチャネルに向けて送信するための手段から構成され、
各第1の行列に含まれるべき情報ビットの数をプログラムするために供給される数Xから、第1の行列の各次元に基づいて一様に分散されたXの位置を決定するために、プログラミング手段を具備し、第1の行列を生成する手段は、既知の値のビットを前記Xの位置に配置するように設計され、既知の値の前記ビットは、組織的な符号化の後、第2の2進行列の所定位置に配置され、チャネルへ向かっては転送されない
プログラマブル冗長コーダに関するものである。
【0025】
本発明の第3の態様は、
伝送チャネルによって受信した信号から、その符号が、基本組織ブロック符号の積に相当する組織ブロック符号を用いて、冗長コーダによって形成される2進行列のビットのそれぞれの初期推定値を表し、その絶対値が、それぞれ、前記初期推定値に関連した信頼性の程度を示す、デジタル・サンプルから構成される入力行列を形成するための手段と、
それぞれ、積符号に用いられる各基本ブロック符号に関する符号ワード探索ステップから逐次構成される、逐次復号化サイクルに従って入力行列の復号化を行うように命令されている反復復号化手段から構成され、
各符号ワード探索ステップ毎に、復号化手段が、最初の探索ステップの前に、それぞれ、入力行列と、その2進成分が入力行列のサンプルの符号に対応する行列によって構成される、2進成分によるデータ行列及び決定行列を受信し、後続の探索ステップのために、その2進成分が第2の2進行列のビットの新たなそれぞれの推定値を表す、新たな決定行列が生成され、そのサンプルの絶対値が、それぞれ、前記新たな推定値に関連した信頼性の程度を示す、新たなデータ行列が生成され、復号化情報ビットが、最後の符号ワード探索ステップ中に生成された決定行列から抽出されるようになっており、
各符号ワード探索ステップに、受信したデータ行列を、それぞれ、基本符号の符号ワードに対応するデータ・ベクトルに分割するステップと、相応じて、受信した決定行列を決定ベクトルに分割するステップと、それぞれ、少なくとも所定のデータ・ベクトル/決定ベクトル対に処理を施すソフト決定による基本復号化のステップが含まれており、
さらに、決定行列から引き出されるべき復号化された情報ビットの数をプログラムするために供給される数Xから、前記2進行列の無冗長サブマトリクスの各次元に基づいて、一様に分散されたXの位置を決定するために、プログラミング手段を具備し、入力行列を形成する手段は、所定の符号のデジタルサンプルであり、かつ、その絶対値が最大の信頼性を示すデジタルサンプルを、前記Xの位置に対応する位置に、配置するよう設計されている
プログラマブル・エラー訂正デコーダに関するものである。
【0026】
本発明の他の特徴及び利点については、付属の図面と併せて読むべき、非制限的実施形態に関する以下の説明から明らかになるであろう。
【0027】
【発明の実施の形態】
発明者は、EP−A−0 654 910に記載の積符号に関する反復復号化プロセスの、良好な性能/複雑さの妥協点をもたらす、有利な改変案を開発した。以下では、本発明による積符号の構造に関するより詳細な説明の前に、図1〜5に関連してこの改変案の説明を行うことにする。一方では、前記改変案は、任意のタイプの積符号の反復復号化に適用可能であり、他方では、本発明による伝送プロセスは、例えば、EP−A−0 654 910や、あるいは、前述のJ.Lodge他による論文にも記載されているような他の反復復号化方法に適合することが可能であることが分かる。
【0028】
図1に示す伝送連鎖の場合、伝送すべき情報ビットajが、送信器10のチャネル・コーダに対する入力にアドレス指定された信号X(t)に含まれる。
◎
【数8】
この信号X(t)は、アナログ信号S(t)から情報源コーダ11によって形成される。情報源コーダ11によって、普通、ajsは、独立したビットとなり、等しい確率で0か1の値をとることになる。h(t)は、2つの連続したビットを分離する時間間隔である継続時間ゲートTを表している。チャネル・コーダ12は、ブロック符号化を用いて、信号Y(t)を発生する。
◎
【数9】
ここで、cjは符号化ビットであり、T´は、2つの符号化ビットを分離する時間間隔である(T´<T)。変調器13は、シーケンスY(t)を伝搬チャネルに適合する信号シーケンスに変換する。無線チャネルに関連した2状態移相打鍵の場合、送り出される信号例は、下記によって示される。
◎
【数10】
ここで、f0は、搬送波の周波数であり、ej=2、cj−1である。受信器15のアンテナで受信された信号は、係数αだけ減衰する。復調器16は、各ビット毎に、下記のように表すことが可能な確率比を導き出す。
Rj=ej+Bj
ここで、サンプルBjは、伝搬チャネルによって導入されるノイズ・サンプルであり、ビットcjとは無関係であり、互いに相関せず、平均が0で、標準偏差σは、S/N比によって決まる。従って、復調器16の出力における信号は、下記に等しい。
◎
【数11】
【0029】
チャネル・デコーダ17は、次に、エラーを最小限に抑えるため、送信に用いられるチャネル符号化を利用して、送信されるビットに関連した決定を行う。その出力は、下記によって示される。
◎
【数12】
ここで、
◎
【数13】
は、チャネル・デコーダによって行われた決定である。情報源デコーダ18は、次に、チャネル・デコーダ17によって供給されるビットからアナログ信号S(t)を再構成する。
【0030】
本発明は、主として、チャネル・コーダ12及びチャネル・デコーダ17に属する。従って、云うまでもなく、さまざまなタイプの情報源符号化/復号化、変調/復調、及び、伝搬チャネルに適合する。とりわけ、本発明は、デジタル・テレビジョンに関連して適用することが可能である。コーダ11及びデコーダ18は、例えば、MPEG(動画像圧縮方式の標準化作業グループ)規格に基づいて作製することが可能であり、変調器13及び復調器16は、用いられている伝搬チャネル(無線、電線等)に適合する。もう1つの応用例は、ファクシミリ伝送である。
【0031】
チャネル12によって用いられるブロック符号は、基本組織符号から得られる積符号である。後述の実施形態の場合、それは、それぞれ、パラメータ(n1、k1、d1)及び(n2、k2、d2)を備えた2つの線形ブロック符号C1、C2の積である。
【0032】
図2には、従来の符号化回路で実施される符号化手順が示されている。情報源コーダ11から逐次受信するビットajは、まず第1に、k1行及びk2列からなる行列{a}に従って、k1×k2ビットのグループによって保持される(ステップ21)。次に、ブロック符号C2が、行列{a}のk1行に適用され、これによって、k1行とn2列からなる行列{b}が得られる(ステップ22)。符号C2は、組織的であるので、行列{b}のn2列のk2は、行列{a}の、例えば、最初のk2列と同じである。次に(ステップ23)、ブロック符号C1が、行列{b}のn2列のそれぞれに適用され、これによって、n1行とn2列からなる行列{c}が得られるが、そのcj成分は、信号Y(t)の形で変調器13に逐次伝送されるビットである(ステップ24)。符号C1は、組織的であるので、行列{c}のn1行のk1は、行列{b}の、例えば、最初のk1行と同じである。従って、行列{c}のk1行とk2列の上方左側部分は、行列{a}と同じであり、行列{c}の他の成分は、冗長ビットである。行列{c}の全ての列が、符号C1の符号ワードである。同様に、基本符号が線形であれば、行列{c}の全ての行が、符号C2の符号ワードである。
【0033】
チャネル・デコーダ17は、反復復号化手順を適用するが、その概要フローチャートが、図3に示されている。チャネル・コーダ12によって形成された符号化ブロックの送信に相応じた、復調器16から受信する信号R(t)のn1×n2のサンプルRj1,j2(1≦j1≦n1,1≦j2≦n2)からなるブロックの受信後、これらのサンプルは、n1行及びn2列からなる入力行列{R}に保持される(ステップ39)。
【0034】
このn1×n2のサンプルからなるブロックの復号化は、計数変数iを0に初期設定し、その成分が当初入力行列{R}の成分と同じである、n1行及びn2列からなるデータ行列{R´}を形成し、その成分が、2進数(−1または+1)であり、当初、それぞれ、入力行列{R}の対応する成分の符号、即ち、Dj1、j2=sgn(Rj1,j2)=″1を表す、n1行及びn2列からなる決定行列{D}を形成することによって初期化される(ステップ31)。
【0035】
この初期化後、反復復号化には、いくつかの(mの)復号化サイクルが含まれている。各復号化サイクルには、逐次、データ行列の列内において符号C1のワードを探索するステップ32、データ行列の行内において符号C2のワードを探索するステップ33が含まれる。
【0036】
各探索ステップ32または33において、決定行列{D}及びデータ行列{R´}の成分の新たな値が計算され、後続の探索ステップに用いられる。各探索ステップ32または33は、この行列の成分R´j1,j2におけるノイズ・サンプルBj1,j2の生起を低減するため、データ行列{R´}に施されるフィルタリングとみなすことが可能である。
【0037】
ステップ32及び33は、行列の行と列の役割を交換すると、ほぼ同じになる。探索ステップ32の初期化時には、計数変数が、1単位だけインクリメントされ、列指標j2は、1に初期設定される。行列{R´}のj2番目の列に対応するデータ・ワードの復号化が、符号C1に基づいて実施され(ステップ37)、これによって、行列{D}及び{R´}の成分Dj,j2及びR´j,j2の新たな値が得られる(1≦j≦n1)。復号化ステップ37に後続して、列指標j2と列n2の数との比較38が行われる。j2がn2未満のままであれば、指標j2が1単位だけインクリメントされ(ステップ39)、復号化ステップ37が繰り返される。j2がn2に等しくなると、全て列の処理が済んだことになり、進行中の復号化サイクルの他の符号ワード探索ステップ33が開始される。探索ステップ33の初期化時には、計数変数が、1単位だけインクリメントされ、行指標j1は、1に初期設定される。行列{R´}のj1番目の列に対応するデータ・ワードの復号化が、符号C2に基づいて実施され(ステップ42)、これによって、行列{D}及び{R´}の成分Dj1,j及びR´j1,jの新たな値が得られる。復号化ステップ42に後続して、符号C1の行指標j1とパラメータn1の比較43が行われる。j1がn1未満のままであれば、指標j1が1単位だけインクリメントされ(ステップ44)、復号化ステップ42が繰り返される。j1がn1に等しくなると、符号ワード探索ステップ33が終了し、計数変数iが2mと比較される(テスト45)。iが2m未満のままであれば、探索ステップ32に再入し、後続の復号化サイクルを開始する。iが2mに等しくなると、mの復号化サイクルが実施されたことになり、k1×k2の復号化情報ビット
◎
【数14】
が、最後の符号ワード探索ステップ33中に生成された決定行列{D}から抽出される。図2に関連して上述のやり方で組織符号C1、C2を適用すると、
◎
【数15】
は、行列{D}の最初のk1行と第1のk2列において簡単に回復することができる。即ち、
◎
【数16】
である。
これらの
◎
【数17】
は、値が−1または+1であり、値0または1をとるように簡単に変換することが可能である。
【0038】
本発明の最初の実施形態における、データ行列の列に対応するデータ・ワードの復号化のステップ37が、図4のフローチャートに詳細に示されている。このステップ37において、長さn1のデータ・ベクトル[R´]及び決定ベクトル[D]に処理を施して、それぞれ、データ行列{R´}及び決定行列{D}の細分化部、即ち、R´j=R´j,j2及びDj=Dj,j2(1≦j≦n1)が構成される。最初に(ステップ51)、ベクトル[R´]の最も信頼性の低いpの成分、即ち、2進決定しきい値(ゼロ)に最も近い[R´]の成分にマークが付けられる。これら最も信頼性の低いpの成分に対応する指標が、r1、r2、...、rpで表され、一例として、下記のようになる。
◎
【数18】
【0039】
これらpの指標が識別されると、長さn1のqの2進テスト・シーケンスが構成され、さらに、qのテスト・シーケンスのそれぞれと決定ベクトル[D]を組み合わせて、長さn1の復号化すべきqの2進ワード[U1]、...、[Uq]が構成される(ステップ52)。各ワード[Us]は、pの指標r1、...、rpに対応する成分以外のその全ての成分が決定ベクトル[D]の対応する成分に等しくなるように構成される。
Uj s=Dj(j≠r1、...、rpの場合)
それは、一般に、ベクトル[D]の対応する成分とは異なる1つまたは2つの成分だけしか備えないワード「Us」を考慮すると、十分である。q=p(p+1)/2の場合、これら全てのワードが考慮される。例えば、p=6で、q=21の場合、シーケンス[Ts]及び[Us](1≦s≦q)は、下記のようにして構成することが可能である。
* p=6の最初のテスト・シーケンス[Ts]は、位置rsに+1に等しいビットを備え、他の位置に−1に等しいビットを備える。即ち、Trs s=+1及びTj s=−1(1≦s≦6及びj≠rsの場合)である。
◎
【数19】
ここで、rは、2つのベクトル間における成分毎の排他的OR演算を表す。
◎
【数20】
【0040】
後続ステップ53において、決定ベクトル[D]及びqのワード[Us]の代数的復号化が実施される。この代数的復号化に関して、BCH符号の場合には、例えば、ブロック符号化の分野において周知のBerlekampデコーダが用いられる(1968年、ニューヨークのマグローヒル社から出版されたE.R.Berlekampによる「Algebric Coding Theory」を参照されたい)。q+1の基本復号化によって、符号C1のq´の符号ワード[C1]、...、[Cq]が得られる。一般的な場合、一方では、所定の符号ワードが、復号化結果に数回にわたって現れることもあり、他方では、信号がかなり歪んでいると、代数デコーダが所定の符号ワードを見つけることができないこともあるので、q´≦q+1になる。従って、代数的復号化の結果として得られるワードをチェックして、符号C1のワードを構成するか否かを判定しなければならない。このチェックは、符号C1に関するパリティ検査行列によって得られた各ワードの乗算を行い、乗算結果がゼロでない場合、そのワードを消去することによって、簡単に実施することが可能である。しかし、符号C1が完全な場合(即ち、とりわけ、ハミング符号の場合に当てはまることであるが、n1ビットのどのワードも、可能性のある全ての符号ワードからの間隔が(d1−1)/2を超えない場合)、代数デコーダからの結果をチェックするステップは、無駄である。
【0041】
見つかったq´の符号ワードの中から、データ・ベクトル[R´]に関して最短のユークリッド距離Md=‖[Cd]−[R´]‖2を示すもの[Cd]が選択される(ステップ54)。このワード[Cd]は、次の決定ベクトルを構成する。さらに、ワード[Cd]を除くqの符号ワードの中から、候補符号ワード[Cc]として、データ・ベクトル[R´]からのユークリッド距離Mc=‖[Cc]−[R´]‖2が最短のものが選択される。この候補ワードは、ワード[Cd]の個々のビットに関連した信頼度の計算のためのコンカレント・ワードとして利用することが可能な唯一のワードになる。
【0042】
次に、訂正ベクトル[W](1≦j≦n1)の成分Wjからの計算のためにループが実施される。このループの開始時に(ステップ55)、成分指標jが1に初期設定される。このループの各反復毎に、テスト・ステップ56を実施して、候補ワード[Cc]のj番目の成分が、選択された符号ワード[Cd]のj番目の成分と異なるか否かの判定が行われる(Cj c≠Cj d)。異なる場合、候補符号ワード[Cc]は、j番目の成分に関するコンカレント・ワードになる。次に、ステップ58で、下記の公式に従って成分Wjの計算が行われる。
◎
【数21】
【0043】
この公式に生じる量Mc−Mdは、常に正であり、従って、|Mc−Md|=Mc−Mdになることが分かる。テスト・ステップ56によって、Cj c=Cj dになることが明らかになると、即ち、コンカレント・ワードを決定することができなければ、ステップ59において、下記公式に基づいて成分Wjの計算が行われる。◎
【数22】
ここで、βiは、正の信頼係数を表している。訂正成分Wjの計算後、成分指標jがベクトル[R´]の長さn1と比較される(ステップ60)。jがn1未満のままであれば、指標jは1単位だけインクリメントされ(ステップ61)、後続の反復プロセスが、テスト56から始めて、実施される。
【0044】
jがn1に等しくなると、ループが終了し、復号化ステップ37が、データ・ベクトル[R´]及び決定ベクトル[D]の更新62によって終了する。新たなベクトル[R´]は、入力ベクトル[R](その各成分Rjが入力行列{R}から抽出される、即ち、Rj=Rj,j2)と、訂正ベクトル[W]に別の信頼係数α1を掛けた値との和に等しいとみなされる。即ち、[R´]=[R]+α1[W]である。新たな決定ベクトル[D]は、ステップ54において選択された符号ワード[Cd]に等しいとみなされる。
【0045】
改変実行案の場合、ステップ59において適合する場合に用いられる公式(2)が、次のように置き換えられる。
◎
【数23】
これによって、新たな決定Cj dの符号に正比例する訂正Wjが得られる。コンカレント・ワードが識別されなければ、信頼係数を利用する他の公式を利用することも可能である。
【0046】
データ行列の行に対応するデータ・ワードの復号化ステップ42は、符号C1を符号C2に置き換え、長さn1を長さn2に置き換え、行列{R´}、{D}、{R}を列ベクトル[R´]、[D]、[R]に分割せず、行ベクトルに分割すれば、図4に関連して上で詳述のステップ37と同様である。
【0047】
信頼係数αi及びβiは、図3のフローチャートに示す計数変数iに対応する指標が割り当てられる。実際、該係数αi及びβiは、探索ステップ32、33の一方ともう一方の間で変化する可能性がある。αi及びβiの値は、符号ワード探索ステップ32、33の進行につれて増大し、復号化の信頼性の向上を反映するのが望ましい。
【0048】
上記復号化プロセスの性能の例示として、図5には、2つの同じ基本符号BCH(64、57、4)の積の場合に、シミュレーションによって得られるS/N比EB/n0の関数としての曲線BERが示されている。この場合、行及び列の復号化(ステップ37、42)に用いられる基本デコーダは、復号化がEP−A−0 694 910に解説の最適バージョンに従う場合、約43000の論理ゲートを必要とする。これら43000のゲートの中から、25000のゲート、即ち、回路の59%が、訂正ベクトル[W]の計算に用いられる。図4に示す基本復号化の場合、[W]の計算に用いられるゲート数を10で割る。従って、基本デコーダは、43000ではなく約20500のゲートによって実施される。図5の結果は、直角移相打鍵(QPSK)及び加法性のガウス性ホワイト・ノイズ・チャネルによって変調された場合に得られたものであり、データは4ビットで定量化されている。データ・ベクトル[R´]のp=4の再弱成分から構成されるq=16のテスト・シーケンスに関して、m=4の復号化サイクルが適用された。2m=8の符号ワード探索ステップ中、係数αiの連続した値は、0.4,0.4、0.5、0.5、0.6、0.6、0.65、0.65であり、係数βiは、一定のままであった。即ち、βi=7である。曲線IIには、EP−A−0 694 910に従って、最適バージョンの復号化プロセスを適用することによって得られる結果が示されている。比較のため、曲線Iには、チャネル符号化がない場合に観測される性能が示されている。基本復号化の単純化によって生じる性能の劣化が、10-5のBERの場合、0.15dB未満に留まるのは明白である。回路の複雑さに関連して、50%の利得と比較考量すると、この劣化はわずかなものである。同じ基本回路を利用して、より多くの回数にわたる反復の実施を企図することが可能であるが、こうした場合、回路全体の複雑さをさらに低減することが必要になる。
【0049】
図6には、用いられる基本符号が同じである特定の場合に、上述のようなアルゴリズムに従って積符号の復号化を実施するのに適したBTC回路17のアーキテクチャが示されている。図4による基本復号化ステップは、それぞれ、BTC回路の制御プロセッサ66による制御を受ける、専用の演算及び論理回路65によって実行される(いくつかの回路65を利用して、いくつかの基本復号化を並列に実施することも可能である)。RAMメモリ67は、行列{R}、{R´}、及び、{D}のサンプルの記憶に用いられる。
【0050】
プロセッサ66は、図3の概要フローチャートによる復号化を監視する。信号R(t)のサンプルを受信すると、プロセッサ66は、入力行列{R}を形成して(ステップ30)、適合するアドレスに記憶し、行列{R´}及び{D}を作成して(ステップ31)、適合するアドレスに記憶するため、メモリ67に対する書き込みの順序付けを行う。各基本復号化37または42において、プロセッサは、ベクトル[R´]、[D]、及び、[R]に関する適合するサンプルを基本デコーダ65に供給するため、メモリ67からの読み取り操作の順序付けを行い、次に、これらのベクトル[R´]及び[D]に関する新たな値を記録するため、書き込み操作の順序付けを行う。mサイクルの最後に、プロセッサ66は、ステップ45を実行し、デコーダ17の出力信号z(t)を送り出すため、メモリ67の適合するアドレス(行列{D})における読み取り操作の順序付けを行う。
【0051】
本発明によれば、復号化のために同じBTC回路17を利用しながら、さまざまな積符号パラメータを変更することが可能である。即ち、必要なことは、プロセッサ66のステップ30における入力行列{R}の形成に関連したプログラムの部分に、また、オプションにより、ステップ46における情報ビットの抽出に関連した部分に適合するパラメータが供給されることだけである。
【0052】
プログラミングは、図7に用いられる基本符号が同じである特定の場合におけるブロック図が示されているコーダ12に関しても行われる。従来の演算回路68は、伝送すべきビット行列の行及び列の逐次基本符号化に利用される(図2のステップ22及び23)。基本コーダ68は、コーダの制御プロセッサ69によって制御される。RAMメモリ70は、行列{c}のサンプルを記憶するために利用される。
【0053】
信号X(t)の2進サンプルのブロックを受信すると(k=k1.k2のとき、u=1、2、...、k−Xに関して、ここではauと表示される)、プロセッサ69は、組織符号化のため、行列{c}の部分行列である、k1行及びk2列からなる行列{a}を形成するため、メモリ70における書き込み操作の順序付けを行う(ステップ21)。各基本符号化毎に、プロセッサ69は、コーダ68に符号化すべき行または列の適合するサンプルを供給するために、メモリ70における読み取り操作の順序付けを行い、得られた冗長ビットの値を記憶するために、書き込み操作の順序付けを行う。n1+n2の基本符号化後、最終行列{c}のビットがメモリ70で得られるようになり、プロセッサ69は、変調器に信号Y(t)を供給するため、このメモリの適合するアドレスにおける読み取り操作の順序付けを行う。信号Y(t)の2進サンプルは、n=n1.n2のとき、v=1、2、...、n−X−Yに関して、ここではcvと表示される。
【0054】
コーダ及びデコーダのプログラミングによって、積符号に対する短縮技法及び/またはパンクチャリング技法の適用が可能になる。
【0055】
短縮の場合、プログラミングは、積符号が適用される行列{a}のビット数kと符号化すべきブロック当たりのビットauの数k−Xとの差を表した数Xをコーダ及びデコーダに供給することである。コーダは、この数Xから、各ブロックの処理時には行列{c}の対応する位置に配置され、伝送されるビットcvからは排除されることになる、決定された値のビット(例えば、0)に関して、行列{a}内におけるXの位置を決定する。コーダは、また、各ブロックのビットauが、行列{a}の他の位置に記憶されることになる順序も決定する。
【0056】
これらの位置を決定するため、コーダ及びデコーダのプロセッサ69、66は、例えば、図8にそのフローチャートが示されている手順のような、既定の手順を適用する。この例の場合、k1行及びk2列からなる行列{h}は、hi,jによって既知ビットの位置i、jを指定する。当初、指標i,j及びnxである、行列{h}の全ての成分は0である(ステップ80)。指標nxは、ステップ81においてXと比較され、nx<Xの場合、指標i及びjは、ステップ82において、それぞれ、k1及びk2を法として、1ずつインクリメントされる(本書で用いられる表記法の場合、インクリメントが、図8のブロック82に示す公式に従って実施されるように、指標i及びjは、それぞれ、1とk1の間、及び、1とk2の間に含まれる)。ステップ82の後、hi,j≠0の場合(テスト83)、テスト83の反復前に、列指標jは、ステップ84においてk2を法として1だけインクリメントされる。テスト83によって、hi,j=0であることが分かると、ステップ85において、この成分hi,jに値1が割り当てられ、比較81ステップに戻る前に、指標nxが1だけインクリメントされる。比較ステップ81によってnx=Xであることが分かると、全ての位置が割り当てられる。
【0057】
上記手順によって、行列{a}の行及び列における既知ビットの位置の均一な分散が可能になる。Xがk1及びk2の倍数である場合、均一性は完全である。即ち、全ての行が、全ての列と同じ数のhi,j=1の位置を備えることになる。そうでない場合、均一性からの偏差が最小限に抑えられる。図9には、k1=k2=10で、X=30の(空のボックスはhi,j=0に対応する)特定の場合における行列{h}の1つの形式が示されている。
【0058】
hi,j=1の場合におけるXの位置の決定後、プロセッサ69、66は、それぞれ、符号化すべき各ブロックの連続したビットauが記憶されることになる、行列{a}の位置に関する行指標及び列指標をそれぞれ与える、2つのテーブルx(u)、y(u)(1≦u≦k−X)を計算する。これらのテーブルは、ステップ86において、特定の順序で、例えば、1行ずつ(i=1、2...、k1)、そして、各行毎に、列指標の昇順に(j=1、2、...、k2)、hi,j≠1といった行列{a}の位置i、jを割り当てることによって得られる。
【0059】
図8の手順は、コーダ及びデコーダのプログラミング時に1回実施されるので、テーブルx(u)及びy(u)と行列{h}は、メモリに保持されている。ビットauの各ブロック毎に、コーダ12のプロセッサ69は、ステップ21において下記に従って行列{a}を作成する。
ai,j=0 (hi,j=1の場合)
ax(u),y(u)=au (1≦u≦k−X)
【0060】
その出力信号がブロックに相当する場合、コーダ12には、hi,j=1のようなビットci,jは含まれない(ステップ24)。ステップ30における行列{R}の作成において、デコーダ17のプロセッサ66は、これらの位置に、その符号がビットai,jの既知の値に相当し(例えば、ai,j=0の場合の−1)、その絶対値Mが最高の信頼性(一般に、デコーダの定量化値の最大値)を表すサンプルRi,jを配置する。
【0061】
ブロック復号化の最後に(ステップ45)、プロセッサ66は、
◎
【数24】
に従って、ビットauの推定値
◎
【数25】
を抽出する。
【0062】
パンクチャリングに関して、プログラミングは、積符号(符号の短縮が実施されない場合、X=0)を適用することによって生じる行列{c}の未知のビット数n−Xと各情報ブロック毎にコーダによって送り出されるビット数n−X−Yの差を表した数Yをコーダ及びデコーダに供給することである。コーダは、この数Y化ら、伝送されるビットcvから排除されることになるビットに関して、行列{c}におけるYの位置を決定する。
【0063】
これらの位置を決定するため、コーダ及びデコーダのプロセッサ69、66は、図8における手順と同様の、そのフローチャートが図10に示されている手順のような、既定の手順を適用する。この例の場合、行列{h}の次元は、n1行及びn2列に拡張され、パンクチャリングを施されるビットのYの位置i、jは、hi,j=2によって指定される。当初、X≠0で、指標i、j、及び、nyの場合に、図8の手順によって1に設定される成分を除き、行列{h}の全ての成分は0である(ステップ100)。指標nyは、ステップ101においてYと比較され、ny<Yの場合、指標i及びjは、ステップ102において、それぞれ、n1及びn2を法として1ずつインクリメントされる(本書で用いられる表記法の場合、指標i及びjは、それぞれ、インクリメントが図10のブロック102に示す公式に従って実施されるように、1とn1の間、及び、1とn2の間で構成される)。ステップ102の後、hi,j≠0の場合(テスト103)、テスト103の反復前に、列指標jは、ステップ104においてn2を法として1だけインクリメントされる。テスト103によって、hi,j=0であることが分かると、ステップ105において、この成分hi,jに値2が割り当てられ、比較101ステップに戻る前に、指標nxが1だけインクリメントされる。比較ステップ101によってny=Yであることが分かると、全ての位置が割り当てられる。
【0064】
上記手順によって、行列{c}の行及び列におけるパンクチャリングを施されたビットのYの位置の均一な分散が可能になる。短縮がなければ、Yがn1及びn2の倍数である場合、均一性は完全である。そうでないならば、均一性からの偏差が最小限に抑えられる。図11には、短縮化が行われずに、n1=n2=12で、Y=24(空のボックスはhi,j=0に対応する)の場合における行列{h}の1つの形式が示されている。
【0065】
短縮がパンクチャリングに関連して用いられると(X≠0、Y≠0)、行列{c}の行及び列におけるYの位置の均一性は、Yがn1の倍数であれば、正方行列(k1=k2及びn1=n2)の場合に完全である。そうでないらば、均一性の偏差は、極めてわずかなままである。図12には、k1=k2=10、n1=n2=12、X=30、及び、Y=24の場合における行列{h}の1つの形式が示されている。図12の空のボックスに配置されるn−X−Y−90のビットci,jだけが、コーダによって送り出される。
【0066】
n−X−Yのビットcvの伝送は、例えば、行毎に特定の順序で実施され、従って、ステップ24は、コーダに関して、下記を実施することになる。
cv=cx´(v),y´(v) 1≦v≦n−X−Yの場合
行及び列指標x´(v),y´(v)は、ステップ106におけるコーダ及びデコーダのプログラミングの際に決定され、記憶される(図10)。相応じて、デコーダ17のプロセッサ66は、ステップ30において、行列{R}の適合する位置に受信信号ブロックのn−X−YのサンプルRvを配置する。
Rx´(v),y´(v)=Rv 1≦v≦n−X−Yの場合
他の位置には、プロセッサ66は、
Ri,j=−M (前述のようにhi,j=1であれば)
Ri,j=±ε (hi,j=2であれば)
を配置する。
【0067】
数εは、Yの推定値における最高の信頼度(一般に、デコーダの定量化値の最低値)を表している。
【0068】
反復復号化中、hi,j=1のようなビットの推定値Di,jは、極めて低いままである。パンクチャリングを施されたビット(hi,j=2)に関連した推定値から分かるように、その信頼性は、基本復号化の進行につれて増すことになる。
【0069】
2つの同じ基本符号BCH(32,26,4)の積、及び、直角移相打鍵(QPSK)による変調の場合に、本発明による積符号に適用される短縮及びパンクチャリング技法の性能が、それぞれ、図13及び14に示されている。積符号のパラメータは、従って、
・k=676
・n=1024
・d=16
・初期効率 0.660
である。
【0070】
図13及び14において、曲線Iは、チャネル符号化が行われない場合のS/N比Eb/N0の関数としての2進エラー・レート(BER)の進展を示し、積符号に関する曲線IVは、短縮またはパンクチャリング(X=Y=0)が行われず、反復復号化がm=4サイクルで行われる場合に適用される。
【0071】
図13は、X=312、Y=0の場合に相当する、即ち、符号化すべき各ブロックが、k−X=364情報ビットから構成され、符号化効率が(k−X)/(n−X)=0.511であり、従って、理論上のシャノン限界は、0.04dBである。曲線V.1〜V.4は、それぞれ、m=1、m=2、m=3、及び、m=4の復号化サイクル後に得られた性能を示している。4サイクル後の曲線の勾配は、ブロック毎にk情報ビットが伝送される場合(曲線IV)に対してほぼ変化のないことが分かる。4サイクル後にBER=10-5を得るのに必要なS/N比は、2.91dBに等しく、これは、シャノン限界を約2.0dB超える値に相当する。この解決法によって、理論上のシャノン限界に対してコーデックの性能をあまり劣化させることなく、k1以下の任意のサイズのデータ・ブロックを伝送可能なBTC回路が利用可能になる。
【0072】
図14は、同じBTC回路が、X=0、Y=104になるようにプログラムされた場合に相当する、即ち、各符号化ブロックが、348ビットではなく、n−k−Y冗長ビットから構成され、符号化効率がk/(n−Y)=0.735であり、従って、理論上のシャノン限界は、0.81dBである。曲線V.1〜V.4は、それぞれ、パンクチャリングを施されたビットが、組織積符号によって加えられた冗長ビットから選択される場合の、m=1、m=2、m=3、及び、m=4の復号化サイクル後に得られた性能を示している。4サイクル後の曲線の勾配は、行列のnビットが伝送される場合(曲線IV)に対してほぼ変化のないことが分かる。4サイクル後にBER=10-5を得るのに必要なS/N比は、3.71dBに等しく、これは、シャノン限界を約2.9dB超える値に相当する。この解決法によって、理論上のシャノン限界に対してコーデックの性能をあまり劣化させることなく、n−k以下の任意の数の冗長ビットを用いることが可能なBTC回路が利用可能になる。
【図面の簡単な説明】
【図1】 本発明によるプロセスの実施に利用可能なデジタル伝送連鎖のブロック図である。
【図2】 積符号の適用を示すフローチャートである。
【図3】 本発明に従って利用可能な反復復号化段階の概要フローチャートである。
【図4】 行または列に関する基本復号化ステップの詳細を示すフローチャートである。
【図5】 図3及び4による反復復号化の性能を示すグラフである。
【図6】 本発明によるチャネル復号化回路及びチャネル符号化回路のそれぞれのブロック図である。
【図7】 本発明によるチャネル復号化回路及びチャネル符号化回路のそれぞれのブロック図である。
【図8】 積符号の短縮に用いることが可能な割り当て手順のフローチャートである。
【図9】 図8の手順の結果を示すダイヤグラムである。
【図10】 積符号のパンクチャリングに用いることが可能な割り当て手順のフローチャートである。
【図11】 108の手順の結果を示すダイヤグラムである。
【図12】 108の手順の結果を示すダイヤグラムである。
【図13】 短縮された積符号及びパンクチャリングを施された積符号に適用される反復復号化の性能を示すグラフである。
【図14】 短縮された積符号及びパンクチャリングを施された積符号に適用される反復復号化の性能を示すグラフである。
【符号の説明】
10……送信器
11……情報源コーダ
12……チャネル・コーダ
13……変調器
15……受信器
16……復調器
17……チャネル・デコーダ
18……情報源デコーダ
65……基本デコーダ
66,69……プロセッサ
67,70……メモリ
68……基本コーダ
Claims (7)
- 送信器(10)が、
送信されるべき情報ビット(au)から第1の2進行列({a})を形成するステップと、
基本組織ブロック符号(c1、c2)の積に対応する組織ブロック符号を適用することによって、第1の2進行列を第2の2進行列({c})に変換するステップと、
第2の2進行列から抽出されたビット(cv)をチャネルに向けて送信するステップとを実施し、
受信器(15)が、
前記チャネルによって受信された信号(R(t))から、第2の2進行列と同じサイズであり、かつ、デジタル・サンプルから構成される入力行列({R})を形成するステップと、
m個の復号化サイクルを具備する入力行列の反復復号化を行うステップとを実施し、
前記デジタルサンプルの符号がそれぞれ第2の2進行列におけるビットの初期評価を示し、前記デジタルサンプルの絶対値がそれぞれ前記初期評価に関連した信頼性の程度を示し、各復号化サイクルは、積符号で用いられる各基本ブロック符号に関する符号ワード探索ステップ(32、33)から逐次構成され、
各符号ワード探索ステップ(32、33)毎に、2進数を成分とするデータ行列({R´})と決定行列({D})とが受信され、前記データ行列と決定行列とは、入力行列({R})とその2進成分が入力行列のサンプルの符号に対応する行列とによって、反復復号化のための最初の探索ステップの前に構成され、後続する探索ステップのために、その2進成分が第2の2進行列のビットの新たなそれぞれの評価を表す新たな決定行列({D})が生成され、そのサンプルの絶対値が、それぞれ、前記新たな評価に関連した信頼性の程度を示す新たなデータ行列({R´})が生成され、
復号化情報ビット
各符号ワード探索ステップ(32、33)が、受信されたデータ行列を基本符号の符号ワードにそれぞれ対応するデータ・ベクトル([R´])に分割するステップと、この分割に対応して、受信された決定行列を決定ベクトル([D])に分割するステップと、少なくとも所定のデータ・ベクトル/決定ベクトル対に個々に処理を施すソフト決定(37、42)による基本復号化ステップとを含む情報ビットの伝送プロセスにおいて、
第1の2進行列({a})は、情報ビット(au)に加えて、受信器に予め知られた値を有する一組のビットを具備し、前記一組のビットは、第1の2進行列の各次元に基づいて、ほぼ一定の方法で分散され、前記第1の2進行列は、組織的な符号化の後、前記第2の2進行列({c})の所定の位置に配置され、前記第2の2進行列({c})は、前記チャネルへ向かっては転送されず、受信器(15)は、入力行列({R})内の、第2の2進行列の前記所定位置に対応する位置に、サンプルを配置し、前記サンプルの符号は、前記組のビットの予め知られた値に個々に対応し、前記サンプルの絶対値は、最大の信頼性を示す
ことを特徴とする情報ビットの伝送プロセス。 - データ・ベクトル/決定ベクトル対の処理を行うソフト決定基本復号化(37、42)が、
データ・ベクトル成分([R´])の信頼性が最も低いp個の指標(r1,...rp)を決定するステップと、
前記p個の指標と決定ベクトル([D])とから復号化すべきq個の2進ワード([Us])を構成するステップと、
決定ベクトルと復号化すべきq個の2進ワードとの代数的復号化に基づいて、q´個の符号ワード([Cs])を得るステップと、
得られたq´個の符号ワードから、データ・ベクトル([R´])に関するユークリッド距離が最も短い符号ワード([Cd])を選択するステップと、
選択された符号ワード([Cd])の成分とは異なるj番目の成分を備えたオプションのコンカレント・ワード([Cc])を決定することによって、かつ、コンカレント・ワードが決定されると、MdとMcとが、それぞれ、選択された符号ワード([Cd])とコンカレント・ワード([Cc])との、データ・ベクトル([R´])に関連したユークリッド距離を表し、Cj dとR´jとが、それぞれ、選択された符号ワードとデータ・ベクトルとのj番目の成分を表す公式、即ち、
前記選択された符号ワード([Cd])に等しいとみなされる新たな決定ベクトル([D])を得るステップと、
訂正ベクトル([W])に第1の信頼係数(αi)を乗算した値を、入力行列({R})から抽出された対応する入力ベクトル([R])に加算することによって、新たなデータ・ベクトル([R´])を計算するステップと
を具備することを特徴とする請求項1記載の伝送プロセス。 - 訂正ベクトルの計算ステップにおいて、選択された符号ワード([Cd])のj番目の成分に関するオプションのコンカレント・ワード([Cc])の決定に、選択された符号ワード([Cd])のj番目の成分と、選択された符号ワードを除く、得られたq´の符号ワードの中から、データ・ベクトル([R´])に関して最短のユークリッド距離を有する候補符号ワードのj番目の成分との比較が含まれることと、前記候補符号ワードのj番目の成分が、選択された符号ワードのj番目の成分と異なる場合には、前記候補符号ワードがコンカレント・ワードとみなされ、等しい場合には、コンカレント・ワードが決まらないことを特徴とする請求項2記載のプロセス。
- 伝送すべき情報ビット(au)から第1の2進行列({a})を形成する手段(69)と、
基本組織ブロック符号(C1、C2)の積に相当する組織ブロック符号を適用して、第1の2進行列を第2の2進行列({C})に変換するように命令されている基本符号化手段(68)と、
第2の2進行列から抽出されたビット(cv)をチャネルに向けて送信する手段とから構成され、
各第1の行列に含まれるべき情報ビットの数をプログラムするために供給される数Xから、第1の行列の各次元に基づいて一様に分散されるXの位置を決定するために、プログラミング手段(69)が含まれており、第1の行列を生成する手段は、既知の値のビットを前記Xの位置に配置するように設計され、既知の値の前記ビットは、組織的な符号化の後、第2の2進行列の所定位置に配置され、チャネルへ向かっては転送されない
ことを特徴とする冗長コーダ(12)。 - 伝送チャネルによって受信された信号(R(t))から、デジタル・サンプルから構成される入力行列({R})を形成する手段(66)と、
逐次復号化サイクルに従って入力行列を復号化するように命令されている反復復号化手段(65)とから構成され、
前記デジタルサンプルの符号が、基本組織ブロック符号(C1、C2)の積に対応する組織ブロック符号を適用する冗長コーダ(12)によって形成される2進行列のビットのそれぞれの初期評価を示し、前記デジタルサンプルの絶対値が、それぞれ、前記初期評価に関連した信頼性の程度を示し、各復号化サイクルが、積符号で用いられる各基本ブロック符号に関する符号ワード探索ステップ(32、33)から逐次構成され、
各符号ワード探索ステップ(32、33)毎に、復号化手段(65)が、2進数を成分とするデータ行列({R´})と決定行列({D})とを受信し、前記データ行列と決定行列とは、入力行列({R})とその2進成分が入力行列({R})のサンプルの符号に対応する行列とによって、反復復号化のための最初の探索ステップの前に構成され、後続の探索ステップのために、新たな決定行列({D})が生成され、その決定行列の2進成分が第2の2進行列のビットの新たなそれぞれの評価を示し、そのサンプルの絶対値が、それぞれ、前記新たな評価に関連した信頼性の程度を示す新たなデータ行列({R´})が生成され、復号化情報ビット
各符号ワード探索ステップ(32、33)が、受信されたデータ行列を基本符号の符号ワードにそれぞれ対応するデータ・ベクトル([R´])に分割するステップと、この分割に対応して、受信された決定行列を決定ベクトル([D])に分割するステップと、少なくとも所定のデータ・ベクトル/決定ベクトル対に個々に処理を施すソフト決定(37、42)による基本復号化ステップとを含むエラー訂正デコーダ(17)であって、
さらに、決定行列から引き出されるべきデコードされた情報ビットの数をプログラムするために供給される数Xから、前記2進行列の無冗長サブマトリクス({a})の各次元に基づいて、一様に分散されたXの位置を決定するために、プログラミング手段(69)を具備し、入力行列({R})を形成する手段は、所定符号のデジタルサンプルであり、かつ、その絶対値が最大の信頼性を示すデジタルサンプルを、前記Xの位置に対応する位置に、配置するよう設計されている
ことを特徴とするエラー訂正デコーダ(17)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9610520 | 1996-08-28 | ||
FR9610520A FR2753026B1 (fr) | 1996-08-28 | 1996-08-28 | Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135849A JPH10135849A (ja) | 1998-05-22 |
JP3923617B2 true JP3923617B2 (ja) | 2007-06-06 |
Family
ID=9495253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26913297A Expired - Lifetime JP3923617B2 (ja) | 1996-08-28 | 1997-08-26 | 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6122763A (ja) |
EP (1) | EP0827285B1 (ja) |
JP (1) | JP3923617B2 (ja) |
DE (1) | DE69718395T2 (ja) |
FR (1) | FR2753026B1 (ja) |
Families Citing this family (94)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2778289B1 (fr) * | 1998-05-04 | 2000-06-09 | Alsthom Cge Alcatel | Decodage iteratif de codes produits |
WO2000019616A2 (en) | 1998-09-28 | 2000-04-06 | Advanced Hardware Architectures, Inc. | Turbo product code decoder |
DE69934606T2 (de) * | 1999-02-26 | 2007-10-04 | Fujitsu Ltd., Kawasaki | Turbodekoder und verschachtel-/endschachtelapparat |
EP1160989A4 (en) * | 1999-03-01 | 2005-10-19 | Fujitsu Ltd | TURBO DECODING DEVICE |
DE69923970T2 (de) * | 1999-09-14 | 2006-04-27 | Lucent Technologies Inc. | Kanaldecodiereinrichtung und Verfahren zum Kanaldecodieren |
US6628723B1 (en) * | 1999-10-15 | 2003-09-30 | Cisco Technology | Coding rate reduction for turbo codes |
US6400290B1 (en) | 1999-11-29 | 2002-06-04 | Altera Corporation | Normalization implementation for a logmap decoder |
WO2001043310A2 (en) * | 1999-12-03 | 2001-06-14 | Broadcom Corporation | Embedded training sequences for carrier acquisition and tracking |
EP1234420A2 (en) * | 1999-12-03 | 2002-08-28 | Broadcom Corporation | Viterbi slicer for turbo codes |
DE10012874A1 (de) * | 2000-03-16 | 2001-09-27 | Infineon Technologies Ag | Turbo-Decodierer und Turbo-Decodierverfahren |
US6728927B2 (en) * | 2000-05-26 | 2004-04-27 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre | Method and system for high-spread high-distance interleaving for turbo-codes |
US7243288B1 (en) * | 2000-06-24 | 2007-07-10 | Motorola Inc. | Method and apparatus for turbo decoding block codes |
EP1329025A1 (en) * | 2000-09-05 | 2003-07-23 | Broadcom Corporation | Quasi error free (qef) communication using turbo codes |
US7117418B2 (en) * | 2000-09-11 | 2006-10-03 | Comtech Aha Corporation | Soft input-soft output forward error correction decoding for turbo codes |
US7383485B2 (en) * | 2000-09-12 | 2008-06-03 | Broadcom Corporation | Fast min*- or max*-circuit in LDPC (low density parity check) decoder |
US7242726B2 (en) * | 2000-09-12 | 2007-07-10 | Broadcom Corporation | Parallel concatenated code with soft-in soft-out interactive turbo decoder |
US7360146B1 (en) | 2002-08-15 | 2008-04-15 | Broadcom Corporation | Inverse function of min*:min*- (inverse function of max*:max*-) |
US6518892B2 (en) * | 2000-11-06 | 2003-02-11 | Broadcom Corporation | Stopping criteria for iterative decoding |
US7093179B2 (en) * | 2001-03-22 | 2006-08-15 | University Of Florida | Method and coding means for error-correction utilizing concatenated parity and turbo codes |
US9100457B2 (en) | 2001-03-28 | 2015-08-04 | Qualcomm Incorporated | Method and apparatus for transmission framing in a wireless communication system |
US7389463B2 (en) * | 2001-05-29 | 2008-06-17 | Thomson Licensing | Hierarchical block coding for a packet-based communications system |
US7398451B2 (en) * | 2001-08-09 | 2008-07-08 | Adaptive Networks, Inc. | Error correction process and mechanism |
KR100449578B1 (ko) * | 2001-09-14 | 2004-09-21 | 한국전자통신연구원 | 3차원 이상의 블럭터보 부호에 대한 반복 복호 방법 |
US7352868B2 (en) | 2001-10-09 | 2008-04-01 | Philip Hawkes | Method and apparatus for security in a data processing system |
US7649829B2 (en) * | 2001-10-12 | 2010-01-19 | Qualcomm Incorporated | Method and system for reduction of decoding complexity in a communication system |
US6847760B2 (en) * | 2001-10-23 | 2005-01-25 | Georgia Tech Research Corporation | Spatially resolved equalization and forward error correction for multimode fiber links |
US20030093741A1 (en) * | 2001-11-14 | 2003-05-15 | Cenk Argon | Parallel decoder for product codes |
EP1317070A1 (en) * | 2001-12-03 | 2003-06-04 | Mitsubishi Electric Information Technology Centre Europe B.V. | Method for obtaining from a block turbo-code an error correcting code of desired parameters |
US20030202563A1 (en) * | 2002-04-26 | 2003-10-30 | Arnab Das | Rate adaptation and antenna selection in a wireless communication system |
US7073099B1 (en) | 2002-05-30 | 2006-07-04 | Marvell International Ltd. | Method and apparatus for improving memory operation and yield |
US7137059B2 (en) * | 2002-11-20 | 2006-11-14 | Broadcom Corporation | Single stage implementation of min*, max*, min and /or max to perform state metric calculation in SISO decoder |
US7093187B2 (en) * | 2002-05-31 | 2006-08-15 | Broadcom Corporation | Variable code rate and signal constellation turbo trellis coded modulation codec |
US7085985B2 (en) * | 2002-05-31 | 2006-08-01 | Broadcom Corporation | Close two constituent trellis of a turbo encoder within the interleave block |
US7188301B1 (en) | 2002-05-31 | 2007-03-06 | Broadcom Corporation | Parallel concatenated turbo code modulation encoder |
US7111226B1 (en) | 2002-05-31 | 2006-09-19 | Broadcom Corporation | Communication decoder employing single trellis to support multiple code rates and/or multiple modulations |
US7657822B2 (en) * | 2002-05-31 | 2010-02-02 | Broadcom Corporation | True bit level decoding of TTCM (turbo trellis code modulation) of variable rates and signal constellations |
US7472335B1 (en) | 2002-05-31 | 2008-12-30 | Broadcom Corporation | Symbol by symbol variable code rate capable communication device |
US7065695B2 (en) * | 2002-05-31 | 2006-06-20 | Broadcom Corporation | Metric calculation design for variable code rate decoding of broadband trellis, TCM, or TTCM |
US7032164B2 (en) * | 2002-05-31 | 2006-04-18 | Broadcom Corporation | Efficient design to calculate extrinsic information for soft-in-soft-out (SISO) decoder |
US7321633B1 (en) | 2002-05-31 | 2008-01-22 | Broadcom Corporation | Determination of variable code rates for a rate control sequence |
US7210092B1 (en) | 2002-05-31 | 2007-04-24 | Broadcom Corporation | Symbol by symbol variable constellation type and/or mapping capable communication device |
US7062700B2 (en) * | 2002-05-31 | 2006-06-13 | Broadcom Corporation | 16 QAM and 16 APSK TTCM (Turbo Trellis Coded Modulation) with minimum bandwidth efficiency of 3 bit/s/Hz using a rate 2/4 constituent encoder |
US6954832B2 (en) * | 2002-05-31 | 2005-10-11 | Broadcom Corporation | Interleaver for iterative decoder |
US7107512B2 (en) * | 2002-05-31 | 2006-09-12 | Broadcom Corporation | TTCM decoder design |
US7729373B2 (en) * | 2002-07-02 | 2010-06-01 | Broadcom Corporation | Modified range requests enabling bandwidth requests and state of health reporting |
US20040019842A1 (en) * | 2002-07-24 | 2004-01-29 | Cenk Argon | Efficient decoding of product codes |
US7694210B2 (en) * | 2002-07-31 | 2010-04-06 | Broadcom Corporation | Turbo-coding DOCSIS information for satellite communication |
US7409628B2 (en) * | 2002-08-15 | 2008-08-05 | Broadcom Corporation | Efficient design to implement LDPC (Low Density Parity Check) decoder |
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US7395487B2 (en) * | 2002-08-15 | 2008-07-01 | Broadcom Corporation | Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder |
US7447985B2 (en) * | 2002-08-15 | 2008-11-04 | Broadcom Corporation | Efficient design to implement min**/min**- or max**/max**- functions in LDPC (low density parity check) decoders |
US7738596B2 (en) * | 2002-09-13 | 2010-06-15 | Broadcom Corporation | High speed data service via satellite modem termination system and satellite modems |
US7296212B1 (en) * | 2002-11-15 | 2007-11-13 | Broadwing Corporation | Multi-dimensional irregular array codes and methods for forward error correction, and apparatuses and systems employing such codes and methods |
US7765577B2 (en) | 2002-12-27 | 2010-07-27 | Broadcom Corporation | Turbo coding for upstream and downstream transmission in cable systems |
US7599655B2 (en) | 2003-01-02 | 2009-10-06 | Qualcomm Incorporated | Method and apparatus for broadcast services in a communication system |
US7165209B2 (en) * | 2003-01-15 | 2007-01-16 | Honeywell International Inc. | System and method for use of shortening and puncturing in an adapative code for band and time-selective communications |
US20040163030A1 (en) * | 2003-02-13 | 2004-08-19 | International Business Machines Corporation | Iterative error correcting system |
US7239667B2 (en) * | 2003-03-18 | 2007-07-03 | Broadcom Corporation | 8 PSK rotationally invariant turbo trellis coded modulation without parallel transitions |
US7139959B2 (en) * | 2003-03-24 | 2006-11-21 | Texas Instruments Incorporated | Layered low density parity check decoding for digital communications |
US7221714B2 (en) | 2003-05-12 | 2007-05-22 | Broadcom Corporation | Non-systematic and non-linear PC-TCM (Parallel Concatenate Trellis Coded Modulation) |
TWI254283B (en) * | 2003-06-03 | 2006-05-01 | Sunplus Technology Co Ltd | Error correction device of block code and method thereof |
US8718279B2 (en) | 2003-07-08 | 2014-05-06 | Qualcomm Incorporated | Apparatus and method for a secure broadcast system |
EP1511178A1 (en) * | 2003-09-01 | 2005-03-02 | Alcatel | A method of decoding a data word |
US8724803B2 (en) | 2003-09-02 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for providing authenticated challenges for broadcast-multicast communications in a communication system |
FR2861517B1 (fr) | 2003-10-23 | 2006-01-27 | Thomson Licensing Sa | Methode de reconstruction de paquets perdus et appareils implementant la methode |
US6988237B1 (en) * | 2004-01-06 | 2006-01-17 | Marvell Semiconductor Israel Ltd. | Error-correction memory architecture for testing production errors |
US7310767B2 (en) * | 2004-07-26 | 2007-12-18 | Motorola, Inc. | Decoding block codes |
US7260762B2 (en) * | 2004-07-26 | 2007-08-21 | Motorola, Inc. | Decoder performance for block product codes |
US7447984B2 (en) | 2005-04-01 | 2008-11-04 | Broadcom Corporation | System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave |
US7447981B2 (en) * | 2005-04-01 | 2008-11-04 | Broadcom Corporation | System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave |
KR101298745B1 (ko) * | 2005-11-07 | 2013-08-21 | 에이전시 포 사이언스, 테크놀로지 앤드 리서치 | 데이터를 복호화 및 부호화하는 방법 및 장치 |
US8091009B2 (en) * | 2006-03-23 | 2012-01-03 | Broadcom Corporation | Symbol by symbol map detection for signals corrupted by colored and/or signal dependent noise |
US7689896B2 (en) * | 2006-06-21 | 2010-03-30 | Broadcom Corporation | Minimal hardware implementation of non-parity and parity trellis |
FR2904499B1 (fr) * | 2006-07-27 | 2009-01-09 | Commissariat Energie Atomique | Procede de decodage a passage de messages avec ordonnancement selon une fiabilite de voisinage. |
US20080092018A1 (en) * | 2006-09-28 | 2008-04-17 | Broadcom Corporation, A California Corporation | Tail-biting turbo code for arbitrary number of information bits |
US8074155B2 (en) * | 2006-09-28 | 2011-12-06 | Broadcom Corporation | Tail-biting turbo coding to accommodate any information and/or interleaver block size |
US7827473B2 (en) | 2006-10-10 | 2010-11-02 | Broadcom Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors |
US7831894B2 (en) | 2006-10-10 | 2010-11-09 | Broadcom Corporation | Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves |
US7882416B2 (en) * | 2006-10-10 | 2011-02-01 | Broadcom Corporation | General and algebraic-constructed contention-free memory mapping for parallel turbo decoding with algebraic interleave ARP (almost regular permutation) of all possible sizes |
US8065587B2 (en) * | 2006-10-10 | 2011-11-22 | Broadcom Corporation | Reduced complexity ARP (almost regular permutation) interleaves providing flexible granularity and parallelism adaptable to any possible turbo code block size |
US20080133997A1 (en) * | 2006-12-01 | 2008-06-05 | Broadcom Corporation, A California Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and inverse thereof as de-interleave |
US7975203B2 (en) | 2007-01-17 | 2011-07-05 | Broadcom Corporation | Quadratic polynomial permutation (QPP) interleaver providing hardware savings and flexible granularity adaptable to any possible turbo code block size |
US8065588B2 (en) | 2007-01-17 | 2011-11-22 | Broadcom Corporation | Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave |
US20080256424A1 (en) * | 2007-04-13 | 2008-10-16 | Broadcom Corporation | Information bit puncturing for turbo coding with parameter selectable rate matching tailored to lower eb/no without degrading bler (block error rate) performance |
US8904265B2 (en) * | 2007-05-02 | 2014-12-02 | Broadcom Corporation | Optimal period rate matching for turbo coding |
US7965782B1 (en) | 2007-05-11 | 2011-06-21 | Redpine Signals, Inc. | Reduced complexity maximum likelihood decoder for MIMO communications |
US8069387B2 (en) * | 2007-07-16 | 2011-11-29 | Broadcom Corporation | Turbo coding having combined turbo de-padding and rate matching de-padding |
US8069400B2 (en) * | 2007-08-13 | 2011-11-29 | Broadcom Corporation | Optimal circular buffer rate matching for turbo code |
US8572460B2 (en) * | 2009-03-17 | 2013-10-29 | Broadcom Corporation | Communication device employing binary product coding with selective additional cyclic redundancy check (CRC) therein |
US9312986B2 (en) * | 2009-09-17 | 2016-04-12 | Orange | Method of transmitting a digital signal for a marc system with a full-duplex relay, a corresponding program product and relay device |
JP5757251B2 (ja) * | 2012-02-07 | 2015-07-29 | 株式会社Jvcケンウッド | 積符号の復号装置、積符号の復号方法、及び、プログラム |
JP5757253B2 (ja) * | 2012-02-10 | 2015-07-29 | 株式会社Jvcケンウッド | 積符号の復号装置、積符号の復号方法、及び、プログラム |
US11082157B2 (en) | 2019-10-29 | 2021-08-03 | Ciena Corporation | Assessing operating conditions of a receiver in a communication network based on forward error correction decoding properties |
CN112269336B (zh) * | 2020-10-19 | 2022-03-08 | 张家宁 | 异常控制发现方法、装置、电子设备及存储介质 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57155857A (en) * | 1981-03-23 | 1982-09-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Maximum likelihood method and apparatus for error |
US4633470A (en) * | 1983-09-27 | 1986-12-30 | Cyclotomics, Inc. | Error correction for algebraic block codes |
JPS61154227A (ja) * | 1984-12-26 | 1986-07-12 | Mitsubishi Electric Corp | 2段符号化方法 |
CA1264091A (en) * | 1986-01-10 | 1989-12-27 | Yoichiro Sako | Generator for error correcting code and decoder for the code |
US4821268A (en) * | 1987-10-26 | 1989-04-11 | Cyclotomics, Inc. | Soft decision Reed-Solomon decoder |
US5181207A (en) * | 1988-04-14 | 1993-01-19 | Harris Corp. | Error correction mechanism using pattern predictive error correction codes |
JPH04154222A (ja) * | 1990-10-17 | 1992-05-27 | Canon Inc | 符号化及び復号化装置 |
FR2712760B1 (fr) * | 1993-11-19 | 1996-01-26 | France Telecom | Procédé pour transmettre des bits d'information en appliquant des codes en blocs concaténés. |
-
1996
- 1996-08-28 FR FR9610520A patent/FR2753026B1/fr not_active Expired - Lifetime
-
1997
- 1997-08-26 JP JP26913297A patent/JP3923617B2/ja not_active Expired - Lifetime
- 1997-08-26 DE DE69718395T patent/DE69718395T2/de not_active Expired - Lifetime
- 1997-08-26 EP EP97401988A patent/EP0827285B1/fr not_active Expired - Lifetime
- 1997-08-28 US US08/919,969 patent/US6122763A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2753026B1 (fr) | 1998-11-13 |
US6122763A (en) | 2000-09-19 |
EP0827285A1 (fr) | 1998-03-04 |
FR2753026A1 (fr) | 1998-03-06 |
JPH10135849A (ja) | 1998-05-22 |
EP0827285B1 (fr) | 2003-01-15 |
DE69718395D1 (de) | 2003-02-20 |
DE69718395T2 (de) | 2003-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3923617B2 (ja) | 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 | |
JP3923618B2 (ja) | 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 | |
US5563897A (en) | Method for detecting information bits processed by concatenated block codes | |
US10326478B2 (en) | Apparatus and method for encoding and decoding data in twisted polar code | |
JP3791013B2 (ja) | データ・ブロックの畳み込み符号化方法及び装置及び対応する復号方法及び装置 | |
US6411223B1 (en) | Generating high weight encoding symbols using a basis | |
CN100581064C (zh) | 低密度奇偶校验码解码装置和方法 | |
JP5177767B2 (ja) | ガロア体gf(q)におけるldpc符号を復号する方法および機器 | |
EP0973268B1 (en) | Method and device for coding and transmission using a sub-code of a product code | |
US20190158222A1 (en) | Device and method for executing encoding | |
KR20060052488A (ko) | 연결된 반복 및 대수 코딩 | |
JP2011505768A (ja) | 低密度生成マトリックスコードのエンコード方法及び装置、ならびにデコード方法及び装置 | |
Thomas et al. | Polar coding for the binary erasure channel with deletions | |
JP2008510379A (ja) | データをエンコード及びデコードするための方法並びに装置 | |
Condo et al. | High-performance low-complexity error pattern generation for ORBGRAND decoding | |
US7685497B2 (en) | Method and apparatus for efficient computation of check equations in periodical low density parity check (LDPC) codes | |
JPWO2019130475A1 (ja) | 通信路分極を用いた誤り訂正符号化方法および装置、復号方法および装置 | |
JP2005528840A (ja) | 線形ブロック符号の軟復号化 | |
US20030188248A1 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
JP2006515495A (ja) | 通信システムにおけるエラー訂正符号を復号する装置及び方法 | |
JP4102174B2 (ja) | 誤り訂正符号を得るための方法、誤り訂正符号を復号化するための方法、情報要素のブロックを符号化するための符号器、および、軟値の第1のブロックを復号化する復号器 | |
US20060227017A1 (en) | Information encoding by shortened reed-solomon codes | |
JP4593955B2 (ja) | 誤り訂正符号化方法および装置 | |
RU2702724C2 (ru) | Способ совместного арифметического и помехоустойчивого кодирования и декодирования | |
US7231586B2 (en) | Multi-rate viterbi decoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20061010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |