TW565840B

TW565840B - Thin film magnetic memory device

Info

Publication number: TW565840B
Application number: TW091116252A
Authority: TW
Inventors: Hideto Hidaka
Original assignee: Mitsubishi Electric Corp
Priority date: 2001-08-02
Filing date: 2002-07-22
Publication date: 2003-12-11
Also published as: US20030026125A1; JP4780878B2; US20050007818A1; CN1402254A; KR20030014588A; US6781874B2; US20050254290A1; CN100354972C; DE10235424A1; US7376005B2; US6954374B2; JP2003115188A; KR100676358B1

Description

565840 五、發明說明（1) 【發明所屬之技術領域】本發明係關於薄膜磁性體記憶裝置，尤其係關於一種隨機存取記憶體（RAM : Random Access Memory)，具備含有逍磁通道結（MTJ ·· Magnetic Tunnel Junction)的記憶單元 (memory cell) 〇【背景技術之說明】在消耗電力低’而可記憶不揮發性資料的記;隐裝置當中，MRAM(Magnetic Random Access Memory)相當受囑目。MR AM裝置是用形成在半導體積體電路上的多個薄膜磁性體’進行不揮發性資料記憶，可對各個薄膜磁性體分別進行隨機存取的記憶裝置。尤其’近年來已經發表利用磁通道結的薄膜磁性體以作為記憶單元使用’藉以使MR AM裝置的性能獲得飛躍性的進步之技術。關於具備含有磁通道結的記憶單元的M r a Μ裝置，在nA 10ns Read and Write Non-Volatile Memory

Array Using a Magnetic Tunnel Junction and FET Switch in each Cell1', ISSCC Digest of Technical Papers，TA7.2，Feb· 2 0 0 0·以及’’Nonvolatile RAM based on Magnetic Tunnel Junction Elements", ISSCC Digest of Technical Papers, TA7· 3，Feb· 2000·等技術文件内皆已開示。圖4 8為顯示具有磁通道結合部的記憶單元（以下僅簡稱「MT J記憶單元」）的構造概略圖。參照圖48，MTJ記憶單元具備：依照記憶資料的資料位

C:\2D-OODE\9MO\91116252.ptd 第5頁 565840

565840 五、發明說明（3) 較小。以下，在本說明書中，將分別對應於記憶資料的「1 ：]和「0」的通道磁性阻抗元件的電阻抗值，分別以R1 和R0表示，而且，R1>R0。如此，通道磁性阻抗元件TMR依照來自外部施加的磁場而改變其電阻抗值。從而，分別對應於通道磁性阻抗元件 TMR中的自由磁化層VL的兩種磁化方向和記憶資料的兩個位準（「1」和「〇」），即可施行資料記憶。換句話說，自由磁化層VL相當於MTJ記憶單元内的電容儲存電極。

以檢測電流I s而在通道磁性阻抗元件TMR產生的電壓變化’依照自由磁化層VL所記憶的磁場方向，也就是依照記憶資料位準的不同而不同。藉此，先將位元線BL預先充電到某特定電壓狀態以後，再開始對通道磁性阻抗元件TMR 供應檢測電流I s的話，只要監視位元線BL的電壓位準變化’即可讀出MTJ記憶單元的記憶資料的位準。圖4 9為說明對於MT J記憶單元寫入資料的動作的概念圖0 =照圖49，在寫入資料時，讀出字線RWL被非活性化，使付存取電晶體ATR被轉為關閉（turn 〇f f )。在此狀態下，用來將磁場寫入自由磁化層VL的資料寫入電流，分

流入寫入字線WWL和位元線礼。自由磁化層η的磁向依照寫入字線^ W L和立开綠β ϋ命向的組合而決定。 &線BL兩者的貝枓寫入電流痛圖50為&明寫人資料時，資料寫人電流的方向和向之間關係的概念圖。

565840 發明說明（4) 資ΐί:5電0流)Γ二斤示磁場Hx，係、表示流動於位元線虬的軸所示的磁場Ην ί的磁場H(BL)的方向。另—方面，縱 y，係表示流動於寫入字線WWL·的資料寫入電机所產生的磁場h(wwl)的方向。 rwwH磁化層VL的磁化方向，只有在磁場H(BL)、和Η Μ、、/πτ加所得的和^在圖中所示星形特性線的外側領域才叾重新寫入。也就是，所施加磁場相當於在星形特性線的内側領域之強度時，自由磁化層VL;: = 向並不會改變。〃從刀攸而’為了以將通道磁性阻抗元件TMR的記憶資料寫入的動作來做更新，必須要使電流流於寫入字線WWL和位元線BL兩者。暫時記憶於通道磁性阻抗元件TMR的磁場方向，亦即記憶資料，在寫入新的資料以前，都能揮發性。八+ 在讀出資料的時候，也有檢測電流I s流於位元線bl。但疋一般而言’因為檢測電流I s都設定為比上述資料寫入電流更小了大概1〜2位數左右，所以因檢測電流I s的影響而導致讀出資料時MT J記憶單元的記憶資料被錯誤寫入的可能性很小。但是’在使用此種通道磁性阻抗元件了^^的⑽―裝置中’因為記憶單元的尺寸不斷縮小，即發生如下的問題· 在MT J記憶單元中，以自由磁化層Vl的磁化方向來儲存記憶資料，若在磁性體層的厚度為T、而磁性體層的磁化方向的長度為L的話，為了改寫自由磁化層的磁化方向所

565840 發明說明（5) 需要施加的# T /L成比越場強度（以下稱為「反轉磁場強度」），則和尺寸例。從而，縮小記憶單元的尺寸，依照平面方向 ' 小，而增加反轉磁場強度。此夕卜，隨益〇 β向加思者記憶单元尺寸縮小，MTJ記憶單元的外部以柃將f么固疋磁化層和自由磁化層之間所產生的磁場干二臨界佶Γ加、/因此，在資料寫入所需要的資料寫入磁場入次蚪相當於圖5 0中的星形特性線）’就變的會隨著寫

二二的圖形而變化，或者隨著資料寫入磁場的方向而成為非對稱形。 U ^ ^的現象，使得MTJ記憶單元的脈衝計算更為困難， =Ik著δ己憶單元的尺寸縮小，而產生消耗電流增大的題0 為了解決這些問題點，美國專利公報（usp) 6,1 6 6,948 中，揭示了一種技術，以具有分別不同的磁矩的兩層強磁性體層’來形成MT J記憶單元的自由磁化層。以下，將該種以兩層強磁性體層來形成自由磁化層的構造，稱為「兩層電容儲存節構造」。相對於此，圖48以及圖49所示的單層的磁性體層來形成自由磁化層的構造，則稱為「戶容儲存節構造」。 θ 、圖51，顯示具有兩層電容儲存節構造的先行技術的通道磁性阻抗元件構成的剖面圖。參照圖51，先行技術的通道磁性阻抗元件，包含··反強磁性體層AFL、固定磁化層FL、自由磁化層VL1、VL2、形成在固定磁化層FL和自由磁化層VL1之間的通道障壁TB二

565840

以及形成在自由磁化層VL1和VL2之間的中間層iml。中間層I ML是以非磁性體所形成。圖5丨所示的具有通道磁性阻抗元件的MT J記憶單元當中，依照固定磁化層FL以及自由磁化層VL1的磁化方向的相對關係而儲存記憶資料。自由磁化層VL1和VL2，中間夾著中間層IML而配置。自由磁化層VL1的磁矩，比自由磁化層VL2更大。從而，用來變化磁化方向的磁化臨界值，也是自由磁化層vu比自由磁化層VL2更大。此外，因為對磁矩賦予強弱，而在自由磁化層VL1的磁化方向改變的時候，自由磁化層VL2的磁化方向也隨之變化，以在自由磁化層VL1之間形成磁化迴路。圖5 2，係為說明圖5 1所示通道磁性阻抗元件中的磁化的磁滞圖。在圖5 2中，顯示以資料寫入磁場H，對自由磁化層VL1、VL2的磁化容易軸方向的磁化舉動。參照圖52，首先說明資料寫入磁場在負方向上增大的候的磁化方向變化。首先’在H >HQ1 (狀態ία)的區域中，自由磁化層VL1和 VL2都被磁化為正方向（右方向）。接著，在變化為η < H01 (狀態2Α)的時候，只有磁矩較小的自由磁化層VL2的磁化方向被反轉。並且，將磁場改變成負方向，進入超過臨界值— Η”的區域（狀態3A)的時候，在磁矩較大的自由磁化層vu中，磁化方向從正方向（右側）改變為負方向（左側）。隨之，自由磁化層V L 2的磁化方向，也從狀態2 a反轉。

565840

加a A Ah，自由磁化層VL1以及VL2兩者的磁化方向都向負方向（左側）變化。接著就 > 料寫入磁場H在正方向增大的時候的磁化方向的變化加以說明。、在H < HQ1 (狀態4B)的區域，自由磁化層和礼2，都被 t為負：向（左方向）。接著，在變化為Η >-H()1"大態3B) 、日、候’只有磁矩較小的自由磁化層VL2的磁化方向反轉0 ，並t且，將磁場改變成正方向，進入超過臨界值^的區域 ^欠B)的日守候’在磁矩較大的自由磁化層VL1中，磁化方向攸負方向（左侧）改變為正方向（右側）。隨之，自由磁化層VL2的磁化方向，也從狀態3B反轉。处並且，貝料寫入磁場{1朝正方向增大，進入了 h >仏3 (狀 &、1B)的區域時，自由磁化層VL1以及VL2兩者的磁化方向都向正方向（右側）變化。 /如此刀別在具有不同磁化臨界值（磁矩）的強磁性體層形成自由磁化層，在其間夾著非磁化層的中間層而構成，自由磁化層的磁場上、下層互相反轉的狀態來作為資料記憶狀態來使用’藉此，即可減輕自由磁化層的反轉磁場強度。此外，在資料記憶狀態中，兩層的自由磁化層因為被磁士成環狀，所以可以抑制磁場干擾所造成的不良影響，使付磁束不會擴大到M T j記憶單元之外。但是’圖5 1所示的兩層電容儲存節構造的MTJ記憶單元

565840 五、發明說明（8) 中，自由磁化層VL 1和VL 2因為必須分別具有不同磁化臨界值（磁矩），所以必須堆疊不同材質、厚度等條件的兩種磁性體層’而使得製造裝置以及製程更為複雜。尤其是’圖52所示的，在自由磁化層VL1和VL2之間的磁矩之差’因為對資料記憶狀態所造成的影響很大，所以因為在製造磁矩時的質量差異，可能造成MTJ記憶單元的資料記憶特性大為改變之虞。

此外，圖48、圖49以及圖52所示，在MTJ記憶單元中，依照記憶資料的方向而被磁化的自由磁化層VL、VL1、 VL2 ’以及具有固定磁化方向的固定磁化層几以及反強磁性體層AFL ’配置在很接近的位置，故自由磁化層的磁化特性’也因記憶資料的位準而造成不平均的問題。圖53 ’為說明單層電容儲存節構造的MTJ記憶單元中磁化特性不均一性的概念圖。參照圖53，固定磁化層fl以及反強磁性體層AFL，具有，一固定的磁化方向。反強磁性體層AFL，配置來使得固定磁化層FL的磁化方向更為堅定固定。

、作為儲存節點而發揮功能的自由磁化層VL，依照記憶資料的位準，而被磁化為正方向（+方向）或者負方向卜方1向）的其中=一。在圖53中，將和固定磁化層FL同樣方向的磁化方向定義為正方肖’而將和固定磁化層^相反方向的磁化方向定義為負方向。如此因為將多重磁性體層設置在相接近的位置，反強性體層AFL以及固定磁化層FL的磁場因為靜磁性結合之

C: \2D-OODE\9MO\91116252.ptd 第12頁 565840 五、發明說明（9) 故，自由磁化層VL中即在磁化容易軸方向被施加同樣的磁場△ Hp。該△ Hp和固定磁化層FL的磁化方向相反，也就是作用在負方向上。因為如此的磁場△ Hp的存在，自由磁化層VL的磁化特性，就因依存於磁場方向而成為非對稱。圖54，為說明圖53所示的自由磁化層VL的磁化特性的磁滞圖。圖54中，顯示了磁化容易軸方向的資料寫=磁 Hex的自由磁化層VL的磁化舉動。參照圖54，為了要將被磁化為負方向的自由磁化層几磁化為正方向，必須施加超過 + Hsp的正方向的磁場仏乂。相反的，為了將被磁化為正方向的自由磁化層VL磁化為負方向，則必須施加超過-Hsn的負方向磁場jjex。於此，因為和固定磁化層FL之間的靜磁性結合的同樣磁場ΔΗρ的影響，朝向正方向磁化臨界值Hsp，比負方向磁化臨界值Hsn大了 △ Hp。如此，依施加磁場的方向，因為自由磁化層VL的磁化特性成為非對稱，依照對MTJ記憶單 f寫入資料的不同位準，而需要對自由磁化層几施加的磁 %強度也不同。為以如此的通道磁性阻抗元件作為記憶單元，不論在寫入何種資料位準的時候，都需要施加超過較大磁化界值更大的磁場。才奐句話說，必須在將自由磁化層VL朝向負方向磁化的時候，也施加資料寫入電流用來產生超過磁化臨界值Hsp的磁場。&而，在如此的情形下資料寫人電流大得超過原來所需。因此 565840 五、發明說明（10) — 如此的現象，在兩層電容儲存節構造的通道磁性阻抗元件也同樣會發生。圖55為說明兩層電容儲存節構造的MTJ記憶單元的磁化特性的不均一性的概念圖。參照圖55，在兩層電容儲存節構造的通道磁性阻抗元件 I ’也和單層電容儲存節構造同樣的，在自由磁化層人1因反強磁性體層A F L和固定磁化層F L之間的靜磁性結 δ ，對磁化容易軸方向施加同樣磁場△ Hp。因此，自由^ ^VU以及自由磁化層VL2的磁化容易軸方向的磁化舉動风為非對稱。滯=。6 ’為說明圖55所示的自由磁化層几的磁化特性的磁樣，因為和固定磁化層FL之間的靜磁性結合的同 ==的影響，磁化容易軸方向的資料寫门 ^上：特性相比較，成為位移了 ΔΗρ的特【圖的二，相對於對圖52所示正方向的施加磁場疋 + Η02、+Η03，對負方向的磁場的臨界值_ν 、_η，值>， :都分別位移分別對於正方向。^ -Η %使得磁化特性成為非料# 劳$負方向的磁符！·生成為非對稱。亦即：Η〇ι —卜 I -H：2 I = H〇3- I -h03* I = ΑΗρ 〇 Η。2 j此這般，不論在單層電容儲存節構造或存郎構造的通道磁性卩且γ < 兩層電谷儲稱，而使得資為磁場特性的非對叮两电，瓜的位準大得超過需要。

C:\2D-00DE\9M0\91116252.ptd 第14頁 565840 即一種多數個改變電出電流部’又加的資三磁性導電的、和第入磁場電流所置，經層之間有效的束，也用。其入電流五、發明說明（u) 【發明之概要】本發明之目的，在於提供有不需要增加複雜的製程，保動作範圍的MTJ記憶單元、本發明的另一目的，在於置具有不需要依靠所寫入特丨生成對稱的Μ T J記情單元( 本發明簡單的概略二，具備能分別進行資料記憶的 70，包含：依照記憶資料來 =及在導通時，使得資料讀讀出存取元件。而磁氣記憶的第一磁性體層；依照所施互相為相反方向的第二和第二磁性體層之間的非磁性且二和第三磁性體層其中之一層。在資料寫入時，資料寫通於中間層的第一資料寫入如此的薄膜磁性體記憶裝由磁化層的第二和第三磁化流’即可將兩個自由磁化層中一自由磁化層所產生的磁由磁化層的磁束，而互相作的磁化方向所需要的資料寫、種薄膜磁性體記憶裝置，具磁化特性單純，並且能充分確提供一種薄膜磁性體記憶裝的記憶資料的位準即可使磁化 ) 薄膜磁性記憶單元阻抗值的能流通於具有：具料寫入磁體層；形中間層；一磁性體的至少一產生的。由流通於的中間層磁化成環可用來作結果，改即可縮小體記憶。各記磁氣記磁氣記固定磁場而被成在第以及形層之間部分，裝置，憶單憶部；憶部的化方向磁化為二和第成在第的絕緣係由流夾在相當於自的資料寫入電狀。而且，其為磁化另一自寫自由磁化層，故能縮小記

C:\2D-00DE\9M0\91116252.ptd 第15頁 565840 五、發明說明（12) 憶單元的尺寸，而能使削減消耗擾。 +並同時抑制磁氣干本發明的另一局面，係薄膜磁雕a 能分別進行資料記憶的多數個記^圮憶裝置，又具備：別都包含：依照隨所施加磁場而各記憶單元，分電阻抗值的磁氣記憶部；以及在二、磁化方向，而改變能通過磁氣記憶部的存取元件。、&，使貧料讀出電流具固定磁化方向的第一磁性：声而；氣記憶部’又具有：磁場而被磁化為互相為相反方“;照=加的資料寫入芦·以及: 非磁性且導電的中間增，以及形成在第二和第三磁性體層1 一、 S體層之間的絕緣層。薄膜磁性體記憶裝置，在資料寫入 i丄i ϋ備：ϊ寫：配線，用來產生資料寫入電流，藉以 :;斗寫入牯產生資料寫入磁場。中間層形成為平面狀，以夕數記憶單元中的至少一部分所共同擁有。一如此的薄膜磁性體記憶裝置，在相當於自由磁化層的第一和第二磁化層，其中一自由磁化層所產生的磁束，也可用來作為磁化另一自由磁化層的磁束，而互相作用。從而二改寫自由磁化層的磁化方向所需要的資料寫入電流即可縮小’故能縮小記憶單元的尺寸，而能使削減消耗功率並同時抑制磁氣干擾。並且，在中間層上，因為已經不需要考慮記憶單元之間的電氣干擾，故在設計形狀的自由程度上大大提昇。從而，使得製程更加容易，而良率也能提高。

C:\2D-OODE\9MO\91116252.ptd 第16頁 565840 五、發明說明（13) 本發明的又一局面，為薄膜磁性體記憶裝置，包含：多數個記憶單元，以及階層性設置的通用資料線和局部資料線。多數個記憶單元，分別都包含：依照隨所施加磁場而改寫的磁化方向，而改變電阻抗值的磁氣記憶部；在導通時，使資料讀出電流能通過前述磁氣記憶部的存取元件。通用資料線和局部資料線’在資料寫入時，係為使得資才斗寫入電流能於通用資料線和局部資料線而設。 ' 如此的薄膜磁性體記憶裝置，用設為階層的通用資料線和局部資料線’即可使得資料寫入電流流經的途徑電阻抗值更低。較佳的情形，在資料寫入時，流經通用資料線和局部資料線的 > 料寫入電流所分別產生的磁場，在磁氣記憶部上互相強化。如此這般，即可使用來改寫磁氣記憶部的磁化方向所需的資料寫入電流更為減小，而能削減消耗功率並減少磁1 干擾。、依照本發明的另一局面，為薄膜磁性體記憶裝置，包含能分別進行資料記憶的多數個記憶單元、和第一資料寫入電流線。各記憶單元，包含依照記憶資料而改變電阻抗值的磁氣記憶部。而磁氣記愧部，又具有··具固定磁化方向的第一磁性體層；依照所施加的資料寫入磁、場而被磁化的第一磁性體層；形成在第二和第三磁性體層之間的中間層。第一資料寫入電流線，對於多數記憶單元之中被選擇為資料寫入對象的至少一個選擇記憶單元，產生使得第二

565840 五、發明說明（14) 磁性體層磁化的第一資料寫入磁場。第一資不論記憶資料的位準如何，都在第二磁性體2寫入礤場，第一磁性體層作用到第二磁性體成的結 1 ^有將從成分。每抵銷的方向如此的薄膜磁性體記憶裝置，在磁氣記憶阻抗=件）中的第二磁性層體（自由磁化層礤性，入貧料的位準而使得沿磁化容易軸（EA)方向=依靠 j為對稱。其結果，即可抑制記憶資料寫入所上特性寫入電流。其結果’可以削減MRAM裝置的消耗：勺貪料 J資料寫入電流線上的電流密度而使動作減提昇。』賴性更加【本發明之較佳實施例說明】使照：面詳細說明本發明實施例。W帶說明，圖中。樣7L件編唬者，表示同樣或者相當的 <實施例1 > 參照圖1，本發明實施例i的〇0裝置1係，回應來自 4的控制信號CMD和位址信號ADD而進行隨機存取，進行入資料DIN的輸入和讀出資料D〇UT的輸出。 · MRAM裝置1具備·具有能回應控制信號二整體動作的㈣電路5、"數酉己置成行列狀的MTJ記心單兀的圮憶陣列；1 〇。關於記憶陣列丨〇的構成，將詳細說，於後，分別對應於各MT j記憶單元的列（以下僅稱「記憶單凡列」），配置有多數的寫入字線WWL和讀出字線RWl。另外分別對應於MTJ記憶單元的行（以下僅稱「記憶單元第18頁 C:\2D-OODE\9MO\91116252.ptd 565840

行」），則配置有多條位元線BL和 MRAM裝置1更具備：列解碼器2〇、=己線SL。動器30、字線電流控制電路4括T解碼器25、字線驅 6〇。 °貝出/寫入控制電路50、列解碼器2 0，依照位址信贫a⑽所一 έ士果，在咋愔陸别1 η供u )u DD所不的低位址RA解碼的、，、口果在纪憶陣列10做列選擇。行解碼哭25，號ADD所示的行位址CA的解碼处罢，* °° 依…位址心擇。字線㈣_ Λ 在記憶陣列10做行選 Ϊ二: 列解碼器20的列選擇結果，選擇 ρΪ: 广L-或者寫入字線川活性化。依照行位紐

口行位址A，顯示被指定為資料讀出或者資料寫入對象的記憶單元（以下僅稱「選擇記憶單元」）。字線電流控制電路4 〇，在寫入資料時，為使資料寫入電流流通於寫入字線WWL而設。讀出/寫入控制電路5〇、 6 0 ’為在讀出/寫入資料時，分別使資料寫入電流土 I w以及感測電流（資料讀出電流）I s流通，配置在接近記憶陣列 1 0附近區域的電路群的總稱。參照圖2 ’記憶陣列1 〇配列成η列X m行（η、m ··自然

數），包含兩層電容儲存節構造的MTJ記憶單元MCa。記憶單元MCa，包含存取電晶體ATR以及通道磁性阻抗元件 1 00a 〇對應於記憶列，分別設有讀出字線RWL1〜RWLn以及寫入字線WWL1〜WWLn。而分別對應於記憶行，設有位元線BL1 〜BLm、和電源配線SL1〜SLm。各電源配線SL1〜SLm分別在相對應的記憶列和存取電晶體ATR的源極側結合，並同

C:\2D-OODE\91-10\911l6252.ptd 第19頁 565840 五、發明說明（16) 時供應接地電壓VSS。字線電流控制電路4 0，在夾著記憶陣列1 〇和字線驅動器 30相反側的區域上，將各寫入字線WWL和接地電壓vss結合。如此’對於依字線驅動器3 〇而選擇性的和電源電壓 VDD結合的寫入字線，即可流通一定方向的資料寫入電流 I p 〇圖2中，以對應於第1、2列以及第η列、第1行以及第111行的讀出字線RWL1、RWL2、RWLn、寫入字線WWL1、WWL2、 WWLn、位元線BL1、BLm以及電源配線SL1、SLm以及與此對應的一部分記憶單元，作為代表性表示。參照圖3，圖2所示的MT J記憶單元MCa具有通道磁性阻抗元件100a。通道磁性阻抗元件i〇0a包含··反強磁性體層 101、固定磁化層102、自由磁化層103和104、通道障壁 1 0 5、中間層1 0 7。固定磁化層1 0 2，具有固定的磁化方向，形成在反強磁性體層1 0 1上。反強磁性體層1 〇 1，為降固定磁化層丨〇 2的磁化方向更強力固定而配置。通道障壁1〇5形成在固定磁化層1 0 2和自由磁化層1 〇 3之間。自由磁化層1 〇 3和1 〇 4，夾著具有中性磁氣性的中間層1 〇 7而配置。中間層1 〇 7是由非磁性的導電體所形成。中間層1 0 7的形狀和電氣特性可以自由設定。依照實施例1的構成’用中間層1 0 7形成位元線BL。也就是，屬於同一記憶行的MT J記憶單元之間的各中間層丨〇7互相以電氣性結合’以作為在行方向延伸成帶狀而形成的金屬配線而配

C:\2D-OODE\9MO\91116252.ptd 第20頁 565840

五、發明說明（17)

置的中間層107，形成位元線BL 在資料寫入時，中間層1〇7(位元線BL)上，a + 入貧料的位準而改變方向的資料寫入電流± Iwm一…'焉面，沿著列方向配置的寫入字線㈣L上，則π从… 方只j +論寫入資核的位準如何，都流有固定方向的資料寫入電流丨””。、料對於自由磁化層1 0 3和1 0 4，依照流於中門μ τ间增1 〇 7 (位亓& BL)的資料寫入電流± Iw所產生的資料寫入磁場，施加磁線化容易軸（EA : Easy Axis)方向的磁場。相斟认lL 士 ^日野於此，流於寫入字線WWL的資料寫入電流I p所產生的資料寫入磁場，' 則施加磁化困難軸（HA ·· Hard Ax i s )方向的磁^暴。苟接著’圖4為資料寫入時說明自由磁化層的磁化方向的概念圖。圖4A、以及圖4B，相當於圖3中的p-Q剖面圖。、參照圖4A、圖4B，流動於中間層1〇7(位元線BL)的資料寫入電流± I w的方向，依寫入資料的位準而不同。在圖4A中，表示在中間層107(位元線BL)上流動資料寫入電流+ I w的狀況。相對應的寫入字線WWL也流有資料寫入電流I p的話，自由磁化層1 0 3和1 〇 4的磁化方向，依資料寫入電流+ I w而產生的資料寫入磁場而被改寫。

這時候，藉由自由磁化層1 0 3和1 0 4爽著非磁性體的中間層1 0 7形成層疊狀，依流於中間層1 0 7的資料寫入電流所產生的磁場，即可有效的將兩者磁化成環狀。而且，藉其中一方面的自由磁化層的磁化所產生的磁束，也可作為使得另一方面的自由磁化層也被磁化的磁束，而互相作用。如此，產生自由磁化層1 〇 3和1 〇 4的反轉磁場強度所需要

C:\2D-CODE\9MO\91116252.ptd 第21頁 565840 五、發明說明（18) 的資料寫入電流，即可被控制得很小。此外，因為磁束並不擴張到外部，故不會對其他記憶單位造成不良影響。另一方面，固定磁化層1〇2的磁化方向，固定在一定的方向上，從而，以資料寫入電流+ I w進行資料寫入的結果’因為固定磁化層1 0 2和自由磁化層1 〇 3的磁化方向相反，故通道磁性阻抗元件1 〇〇 a的電阻抗值變大。另一方面，圖4B中，顯示中間層1〇7(位元線BL)流有負方向的資料寫入電流-1 w的情形。在此情形中，自由磁化層1 0 3和1 0 4被磁化的方向和圖4 A的例中的方向相反。此外，流於寫入字線WWL的資料寫入電流I p，如同以上說明，不論寫入資·料的位準如何，都是保持在一定方向上的0 從而，在以資料寫入電流-Iw進行資料寫入的記憶單元中’固定磁化層1 0 2和自由磁化層1 0 3的磁化方向相门 ^ 結果，使得通道磁性阻抗元件1 0 0 a的電阻抗值減低。 ’、如此’只有在相對應的寫入子線W W L和中間声1 〇 ^ (位一線BL)兩方面流動資料寫入電流的MTJ記憶單元，凡目由磁化層1 0 3和1 0 4的磁化方向可以變化，也就是可y — 4 M進仃育料寫入，如此即可決定自由磁化層1 03和1 〇4的材質和厚产此外，實施例1的MTJ記憶單元中的通道磁柯Γ 1 從r王阻抗兀件中，不同於圖5 1所示的先行通道磁性阻抗亓杜 α〜1千，不需要在自由磁化層1 0 3和1 0 4的磁矩上區別強弱。狁品 ^ κ ，自由磁介層1 0 3和1 0 4兩者可以同樣材質同樣厚度來开彡士、 1〜攻。如此，即可避免使製程複雜化。

C:\2D-OODE\91·10\91116252.ptd 565840 、發明說明（19) 再度參照圖3，存取電晶體ATR包含有：形成在p型基板 11 〇上的η型區域的源極/汲極區域丨i 1以及丨丨2、以及閘極 113。源極/沒極區域丨n和接地電壓vss作電氣性結合。在屬於同一記憶列的MTJ記憶單元之間閘極丨丨3互相電氣性結合，藉由閘極11 3延伸配置在列方向上，以配置讀出字線RWL。也就是，呼應於讀出字線RWL的活性化（H位準） ’使得存取電晶體ATR轉開為0N。通道磁性阻抗元件1 〇〇a和存取電晶體ATR的源極/汲極區域112，經由阻障金屬108以及介層孔（via h〇le)ii5而作電氣性結合。阻障金屬丨〇 8是對反強磁性體層丨〇 1作電氣性接觸的緩衝材料。在負料讀出時’將讀出字線RWL活性化（Η位準）即可將位元線BL經由通道磁性阻抗元件10〇8的電阻抗而拉低到接地電壓VSS。如同以上說明，因為依照自由磁化層丨〇3和固定磁化層1 0 2的磁化方向的相對關係來改變通道磁性阻抗元件1 0 0a的電阻抗值，依MTJ記憶單元記憶資料的不同，使得位元線BL的電壓變化舉動也隨之不同。從而，在位元線BL上，依MTJ記憶單元MCa的記憶資料位準而產生電壓變化，用來偵測感測電流流動時的位元線儿電壓，藉此即可讀出MTJ記憶單元MCa的記憶資料。如此，自由磁化層1 0 4係設為，在資料寫入時，和自由磁化層1 0 3磁化為環狀，而在資料寫入時以及資料讀出時，並無任何電氣作用。從而，自由磁化層1 〇 4，可配置成如圖3所示的MT J記憶單元全部孤立的狀態，也可配置成

C:\2D-C0DE\91-10\91116252.ptd 第23頁 565840 五、發明說明（20) 和位元線BL同樣的圖形的帶狀。以如此的構成，在圖2所示的記憶陣列中，對應於選擇記憶單元的寫入字線WWL以及位元線Bl，分別流有資料寫入電流，並且在資料讀出時，在將對應於選擇記憶單元的讀出字線RWL活性化的同時，也能偵測位元線BL的電壓，因此能實行資料寫入和資料讀出。圖5中，表示具有兩層電容儲存節構造的MTJ記憶單元的另一構成例。參照圖5，具有兩層電容儲存節構造的MT j記憶單元 MCb，相較於圖3所示的MTJ記憶單元MCa，不同之處在於，寫入子線W W L配置在比通道磁性阻抗元件1 〇〇 a以及位元線 BL更上層上。其他部分的構成因為和圖3相同而不在此贅述。伙而’對於$己憶早元MCb的資料寫入和資料讀出，也和記憶單元MCa同樣進行。如此的構成’因為不需要在通道磁性阻抗元件1 〇〇 a和存取電晶體ATR之間設置配線層，故可縮短兩者之間的距離。其結果，介層孔115的比例（縱/橫尺寸的比例）即可縮小，使得介層孔1 1 5更容易形成，更加簡化製程。在圖6中’顯示記憶陣列10的另一構成例。圖6的構成中’可以適用圖2或者圖5所示的MTJ記憶單元MCa以及MCb 的其中任何一種。參照圖6，對應於各記憶行，配置位元線對。位元線對 BLP係由兩條互補的位元線所構成。在圖6中，以第一行以

及第m行的位元線對BLP1以及BLPm作為代矣从* — /T 丨入衣性表不。位元

565840 五、發明說明（21) ' --- 線對BLP1包含位元線BL1和/BL1，而位元線對BLPm則包含位元線BLm和/BLm。以下將位元線對BLP1 〜BLPm總稱為位元線對BLP。同樣的位元線/BL1〜/BLin總稱為位元線/ BL。位元線BL和/BL係用中間層1 〇 7作形成。 MTJ記憶單元，每隔一列，和位元線和其中的一條結合。例如，就屬於第一行的記憶單元來說明的話，第列的記憶單元’和位元線BL1結合，而第二列的記憶單元則和位元線/BL 1結合。以下也同樣的，記憶單元分別在奇數列，和位元線其中一條的BL1〜BLm連接，而在偶數列則和另一條位元線/BL1〜/BLm連接。其結果，讀出字線RWL依照列選擇結果而被選擇性的活性化，分別將位元線對的其中一條BL1〜BLm或者另外一條/BL1〜/BLm連接，和記憶單元連接。 =解碼器2 5，依行位址c A的解碼結果，從分別對應於記隐單元行的行選擇信號YS1〜YSm當中選擇其中一條活性化為選擇狀態（H位準）。用來傳達讀出資料和寫入資料的資料匯流排對DBP，具有互補的資料匯流排⑽和/⑽。凟出/寫入控制電路5〇，含有行選擇閘CS(J1 〜CSGm、資料寫入電路5 1 W、和資料讀出電路u r。

订選擇閘CSG1〜CSGm，分別配置在位元線對BLpi 〜BLPm 和資料匯流排對DBP之間。行選擇閘CSG1〜CSGm分別包含·在資料匯流排DB和相對應的位元線BL之間電氣性結合的電晶體開關、以及在資料s流排/DB和相對應的位元線 /BL之間電氣性結合的電晶體開關。該等電晶體開關，呼

C:\2D-C0DE\9M0\91116252.ptd

565840 五、發明說明（22) 應於相對應的行選擇信號的活性化而轉開為〇N。例如’行選擇閘CSG 1包含··在資料匯流排])β和位元線 BL1之間電氣性結合’呼應於行選擇信號” 1的活性化而轉開為0Ν的電晶體開關，·和在資料匯流排/DB與位元線/ BL1之間作電氣性結合，呼應於行選擇信號γδ 1的活性化而轉開的電晶體開關。分別對應於位元線對BLP1〜BLPm，分別設置有將相對應的互補位兀線互相電氣結合的短路電晶體EQT1 〜EQTm以及控制信號EQS1〜EQSm。控制信號EQS1 〜EQSm，在資料寫入時、，當對應的記憶單元行被選擇為資料寫入對象的時候，被活性化為Η位準。以下，將短路電晶體EQT1 〜EQTm總稱為短路電晶體E Q T。各短路電晶體EQT，一旦當和控制信號EQS1 〜EQSm相對應的一個被活性化為Η位準，即將對應的位元線乩和/BL 電氣性結合。或者，也可用資料寫入時被活性化（H位準）的控制信號WE來分別代替控制信號EqS1 〜EQSm。資料寫入電路51W，在資料寫入時，依照寫入資料1}1]^，而將資料匯流排DB和/DB分別設定為電源電壓VDD和接地電壓VSS。並且’在資料寫入時’至少在選擇記憶單元行，短路電晶體EQT轉開為0N，依照被資料寫入電路5iw =的資料匯流排DB和/DB的電壓差，使得資料寫入電流作為往返電流而流於被選擇的記憶單元行的位元線B BL。另一方面，對應於選擇的記憶單元列的寫入字線㈣[ 上，則供應有不受寫入資料的位準影響的固定方向的資料 C:\2D-CODE\9l-10\9lH6252.ptd 第26頁 i 565840 五、發明說明（23) 寫入電流I p。依如此的構成，在資料寫入時，只要依照寫入資料DIN 的位準，將資料匯流排DB和/DB的電壓設定交替，即可輕易的控制流於位元線BL( /BL)的資料寫入電流± Iw的方向。換句話說，即可使得資料寫入電路5 1 W的構成更為精簡。接著，說明資料讀出動作。在資料讀出時，將資料匯流排DB或者的其中之一，和相對應的位元線BL或者/BL，經由選擇記憶單元中的通

道磁性阻抗元件1 〇〇a，即可拉低到接地電壓”^。其結果’和選擇記憶單元連接的資料匯流排DB或者/DB，即依選擇記憶單元的記憶資料位準而發生電壓變化。資料讀出電路51R，依照資料匯流排⑽或者/DB的電壓，而產生讀出資料D0UT。或者’在記憶陣列1 〇配置具有MTJ記憶單元的電阻抗值 R0和R1之間的中間值的（並未圖示的）虛擬記憶單元，在： :!出:寺•資料匯流排DB或者/DB可以分別連接於選擇】思早兀1擬5己憶單元的構成。如此的情形下，資料讀,

電ΐ5: V-Λ可基於資料匯流排DB和/DB的電壓比較，β進订互補的資料讀出，故能提昇動作範圍。圖7中又顯不了記憶陣列1 G的另-個構成例。圖7所示的構成ψ 目元MCc配置成_具：兩層電容儲存節構造的記憶單入位元線WBL和資料J :且分割成* :資料寫入用的寫貝料項出用的讀出位元線RBL而配置。另_

C:\2D-OODE\9MO\91116252.ptd

565840 五、發明說明（24) 方面’電源配線S L則痛略其配置。寫入位元線WBL和讀出位元線RBL，分別對應記憶單元的行而配置。在圖7中，以對應於第一行以及第m行的寫入位元線WBL1、WBLm、讀出位元線RBL1、RBLm作為代表。此外’將讀出位元線RBL1〜RBLm總稱的時候用符號rbl，而寫入位元線WBL1〜WBLm總稱的時候用符號。參照圖8，具有圖7所示的兩層電容儲存節構造的MTj記憶單元MCc ’相較於圖5所示的MT J記憶單元MCa，不同之處在於，另外配置了在行方向延伸設置的讀出位元線RBL。用中間層107形成寫入位元線WBL。寫入位元線WBL在資料寫入時，流有資料寫入電流± I w。另一方面，在資料讀出時，以讀出/寫入控制電路50、6〇將各寫入位元線WBL 設定為接地電壓VSS。讀出位元線RBL經由介層孔ι16，而和存取電晶體ATr的源極/汲極區域1 1 1電氣性結合。在資料讀出時，源極/ 汲極區域112係作為存取電晶體ATR的源極而作用。其結果，呼應於存取電晶體ATR的轉開，形成感測電流流通於：讀出位元線RBL〜存取電晶體ATr〜通道磁性阻抗元件1 00a〜寫入位元線WBL(接地電壓γςς)的途徑。再度參照圖7 ’在對應於選擇記憶單元的寫入字線WWL和寫入位兀線WBL，分別使得資料寫入電流丨p和土丨w流動，措此進彳亍資料寫入。在負料凟出時，對應於選擇記憶單元的讀出字線RWL的活性化，可將對應於選擇記憶單元的讀出位元線RBL，經

565840 五、發明說明（25) $選擇記憶單元中的at道磁性阻抗元件⑽a而拉下到接地，壓VSS °其^果’因為在讀出位元線RBL上，&選擇記憶早元的記憶資料位準而產生雷懕傲几 ^ #沖_ Μ ^ &吹αι 變化，故能夠讀出選擇記憶早70的記憶貢料。圖9中又顯示具有兩層電容儲存節構造的MTJ記憶單元的另一構成。參照圖9，MTJ記憶單元MCd，相較於圖5所示的MTJ記伊早TcMCb，$同之處在於：不在中間層1〇7形成位元線虬，而將位元線BL設於獨立的金屬配線層上。換句話說，在圖9的構成中，中間\1〇7被固定為例如接地電壓vss的固定電壓。其結果，即可無須顧慮在MTJ記憶單元之間的電氣干擾，而可將中間層1〇7形成為平板狀或者條紋狀等不同的形狀。也就是，中間層丨〇 7的形狀可以提高自由程度，使得製程更加容易而能獲得提昇良率的效果。位元線BL在行方向上延伸配置，經由介層孔丨〗6而和存取電晶體A T R的源極/沒極區域11 1電氣性結合。另一方面’存取電晶體ATR的源極/汲極區域11 2，則經由介層孔

11 5和阻障金屬1 0 8而和通道磁性阻抗元件丨〇〇 a電氣性結合0 在資料寫入時，在位元線BL和寫入字線WWL分別流有資料寫入電流± I w和I ρ，藉此可依寫入資料D丨N而決定自由磁化層1 03和1 04磁化方向。此外，在MTJ記憶單元MCd中，也可以不同的材質和厚度分別製造自由磁化層和1〇4，

C:\2D-C0DE\91-10\91116252.ptd 第 29 頁 565840 五、發明說明（26) 使得磁矩（磁化臨界值）具有不同強弱程度。在資料讀出時’使得讀出字線RWL活性化，藉此即由通道磁性阻抗元件丨00a的電阻抗而將位元線bl 到地電。其結果，在位线此上，即可依通道磁性= 抗兀二的，阻抗值，也就是依照MTJ記憶單元的記憶資料 ϋ:準’|生電壓變化’而能夠讀出選擇記憶單元的記憶貝料依照本實施例1的兩層電容儲存節構造的^】記即使縮小記憶單元的尺寸，因為仍能抑制 Κ 料寫入電流量增加’故能使得記憶單元的；：更加谷易。此外’ f十同樣尺寸的記憶單元而言，因為能巧的資料寫入電流量增加，故能減少消耗功率三尤其疋’因使得資料寫入電流能流於失在兩層電容儲存節構造當中的中間層’而可更有效率‘ 度’故可以更小的資料寫入電流來寫少消耗電流。、+而肖b更加減而且，用通道磁性阻抗元件内的中即可減少所需要的金屬配線層的數目、載放了 MRAM裝置和邏輯電路構成系統閂鎖裝二^在作: 以增加MRAM陣列上部的區域可以使用的金屬'配線：：數可目，故邏輯侧的設計自由度增加’而能： <實施例2 > -乃的人丁在實施例！中，係就用通道磁性阻抗元件内的中間層形

565840

成位元線的構造加計在某一程度的厚線BL的話，其電阻出的速度降低，可困難。以說明，但是，因薄，故在行方向延抗值可能會變得比能使得供應充分的為中間層的膜必須設伸中間層而配置位元較大。因此，資料讀資料寫入電流變得很而，在實施例2中，對於配晉了每Α 雷六μ + — Τ耵趴配罝f只施例1中所說明的兩 =谷儲存郎構造的MTJ記憶單元的記憶陣列，使用所謂層位元線構成

參照圖1 0，實施例2的構成中的記憶陣列丨〇中，分別對應於記憶單元行而階層性的配置主位元線〇L和副位元線 SBL。並且，分別對應於記憶單元行，另外又配置和主位元線MBL互補的主位元線/MBL、以及和副位元線SBl互補的副位元線/SBL。副位元線SBL和副位元線/SBL，和圖3 和圖5所示的位元線BL同樣的，用通道磁性阻抗元件1 〇〇a 的中間層1 0 7形成。另一方面，主位元線MBL和主位元線/ MBL ’用電阻抗較小的獨立金屬配線另外形成。主位元線 MBL和/MBL構成主位元線對MBLP，而副位元線SBL和/SBL 則構成副位元線對SBLP。

在圖10中，以第1行和第m行的主位元線MBL1、/MBL1、以及MBLm、/MBLm作代表。主位元線MBL1和/MBL1構成主位元線對MBLP1，而主位元線MBLm和/MBLm構成主位元線對MBLPm。以下中，將主位元線對MBLP1〜MBLPm及/MBL1〜 MBLm所總稱也分別為主位元線MBL及/MBL。同樣的主位元線/MBL1〜/MBLm總稱為位元線/MBL。主位元線對MBLP1

C:\2D-CX)DE\9M〇\91116252.ptd 第31頁 565840

五、發明說明（28) 〜/MBLPm總稱為主位元線對。讀出/寫入控制電路5〇，對於所選擇的記憔應的主位兀線MBL和主位元線/〇L，其功能^作為資料寫入電流± Iw的供應源。例如，讀出，寫入控制電路二有和圖6同樣的構成’將選擇的記憶單元行相對應的主位元線MBL和主位兀線/MBL ’分別依寫入資料⑽的資料位準，分別和電源電壓VDD或者接地電壓vss的其中之一結合0 、

各記憶單元行’沿著列方向，分割為1^個記憶區塊。例如，屬於第一行的MTJ記憶單元群，分割為記憶區塊MBaU 〜MBakl ’肖樣的’屬於第„行的記憶單元群，分割為記憶區塊MBalm〜MBakm。在記憶陣列1〇整體中，記憶區塊 MBal 1〜MBakm，配置成k列X m行的行列狀。以下，在將記憶區塊MBal 1〜MBakm總稱的時候，僅稱為記憶區塊〇a。在各記憶單元行中’副位元線S B L配置在每個記憶區塊 MBa。並且，分別對於各記憶區塊〇&，配置副位元線SBL 和互補的副位元線/SBL。互補的副位元線SBL和/SBL，構成副位元線對SBLP。例如，記憶區塊MBal 1中，配置有構成副位元線對SBLP1 1的副位元線SBL11和/SBL11。

以下，將副位元線SBL11〜SBLkm以及/SBL11〜/SBLkm 總稱的時候，分別稱為副位元線SBL和副位元線/SBL。區塊選擇信號BS1〜BSk，分別對應於記憶區塊的列而設。以下，將區塊選擇信號BS1〜BSk總稱為區塊選擇信號 BS °區塊選擇信號BS，在包含在選擇記憶單元内的記憶區

C:\2D-00DE\9M0\91H6252.ptd 第32頁 565840

塊的列活性化。 -=句肖由區塊選擇信號Bs以及記憶單元行（主位 1對MBLP)的選擇，料選擇包含選擇記憶單元的特定圮憶區塊。圖11係顯示5己憶區塊MBa的構成的電路圖。因為各記憶，獅a的構成都才目同’㈣u係以記憶區塊MBan作代 ^。在記憶區塊MBall中，配置有副位 BLn SBL11 。 ^參照圖11，記憶區塊MBall上配置有多數列（例如3列）χ 1行的記憶單元群。 >以了]在實施例2和其變形例中，各記憶區塊中包含的圯憶單元列的數目都是以3個作為代表性構成，但是本發明並不限定於如此的構成，各記憶區塊所對應的記憶單元列的、數目，可以指定為任何多數。和圖6所不的構成相同，在各記憶單元行中，MTJ記憶單元MCa，每隔1列就分別連接副位元線別1^11或者副位元線 /SBL11的其中之一。例如，對應於奇數列的MTJ記憶單元 M C a，和副位元線S B L11結合，而對應於偶數列的μ τ j記憶單元MCa，則和副位元線/SBL11結合。以下，在實施例2和其變形例中，以在各記憶區塊上配置Μ T J記憶卓元M C a的構成作例子，代替T j記憶單元μ c a，但是也可使用圖5和圖9所示的MTJ記憶單元MCb和MCd。 MTJ δ己憶單元MCa ’包含存取電晶體ATR和通道磁性阻抗元件100a。存取電晶體ATR，在通道磁性阻抗元件1〇〇a*

565840 五、發明說明（30) 接地電壓vss之間電氣性結合。存取電晶體ATR的閘極，和相對應的記憶單元列的讀出字線相結合。副位元線SBL11和/SBL11，因為分別在每個記憶區塊 MBa分割’故配線較短。其結果，用通道磁性阻抗元件 10 0a的中間層107形成的各副位元線SBL的電阻抗值即可被壓低。記憶區塊MBal 1，另外也包含電流開關電晶體SWTa和 SWTb、以及短路電晶體EQT1 1。電流開關電晶體SWTa，係在主位元線MBL1和副位元線 SBL11的一端（距離讀出/寫入控制電路5〇較近的一側）之間電氣性結合。同樣的，電流開關電晶體SWTb，係在主位元線/MBL1和副位元線/SBL11的一端（距離讀出/寫入控制電路5 0較近的一側）之間電氣性結合。電流開關電晶體 SWTall和SWTbll的閘極則分別輸入區塊選擇信號BS1。短路電晶體EQT11，呼應寫入選擇信號WMBn而將副位元線SBL11和/SBL11的另一端（距離讀出/寫入控制電路5〇較遠的一側）作電氣性結合。寫入選擇信號WMB11，至少在資料寫入時區塊選擇信號 BS1被活性化的時候會活性化為η位準。或者，加上行選^擇結果，在資料寫入時，區塊選擇信號BS1活性化，並且^ 應主位元線對MBLP1的記憶單元行被選擇的時候，爷性化為Η位準。、很/右記憶區塊MBal 1在作為資料寫入對象的時候，短路體EQT11和電流開關電晶體SWTa、SWTb都被轉開為⑽。經

C:\2D-CODE\9M0\91116252.ptd 第34頁 565840

由讀出/寫入控制電路50，將主位元線MBL1和/〇L1的電壓極性（電源電壓VDD和接地電壓VSS)切換，而將依寫入資料DIN的位準的方向的資料寫入電流± Iw，在副位元線、 SBL11和田1j位元線/SBL11，即可作為以短路電晶體印丁工玉往返折返的往返電流而流動。從而，資料寫入電流± Iw的供應來源讀出/寫入控制電路5 〇的構成也可簡化。此外，對應於選擇記憶單元的寫入字線WWL被選擇性的活性化’接受為料寫入電流I p的供應。如此，對選擇記憶單元，即可將寫入資料DIN寫入。 “ 另一方面，記憶區塊MBal 1被選擇為資料讀出對象的時候，電流開關電晶體SWTa和SWTb被轉開，同時短路電晶體 EQT11被關閉。如此，副位元線SBL11和/SBL11，就分別和主位元線MBL1以及/MBL1電氣性結合。在實施例2的構成中，用虛設記憶單元DMC，實行所謂的互補型資料讀出。用來實行互補型資料讀出的虛設記憶單元DMC，分別對應於主位元線MBL、/MBL而配置。圖11 中，以對應主位元線MBL1而設的虛設記憶單元，和對應主位元線/MBL1而設的虛設記憶單元作代表。虛設記憶單元DMC分別都具有：存取電晶體atr、虛設阻抗Rd。虛δ又阻抗Rd的電阻抗值’設定在記憶資料的位準為 ” Γ以及”（Γ分別對應的MTJ記憶單元的電阻抗值R1和…的中間值，也就是設定R1 <Rd <R0。對應主位元線Μ B L1的虛設記憶早元，呼應虛設位元線 DWL0的活性化，而在接地電壓VSS和主位元線MBL1之間電

565840 五、發明說明（32) 氣性結合。另一方面，對應主位元線/MBL1的虛設記憶單元，呼應虛設位元線DWL1的活性化，而在接地電壓VSS和主位元線/MBL1之間電氣性結合。虛設位元線DWL0和DWL1，依照選擇記憶單元屬於奇數列或者偶數列，而選擇性的活性化。換句話說，選擇記憶單元屬於奇數列的時候，也就是選擇記憶單元和主位元線 MBL1電氣性結合的時候，虛設位元線dwlI活性化而使得虛設記憶單元DMC和主位元線/MBL1電氣性結合。相反的，選擇記憶單元屬於偶數列的時候，將虛設位元線DWL0活性化，以使得虛設記憶單元DMC和主位元線MBL電氣性結合。因此，在資料讀出時，選擇記憶單元和虛設記憶單元 DMC的其中一條分別和互補的主位元線MBL1和/MBLi。從而，只要偵測主位元線MBL1和/MBL1的電壓差，即可將選擇記憶單元的記憶資料讀出。各副位元線SBL、/SBL都已經縮短配線，因此電阻抗值降低，即使用實施例1的兩層電容儲存節構造的MTj記憶單元’在資料寫入時藉以減低消耗功率的構成，也不會招致資料讀出速度減低的後果。 <實施例2的變形例1 > 實施例2的變形例1中，說明為了更有效的供應資料寫入電流而施行階層副位元線的構成。參照圖1 2 ’貫施例2的變形例1的構成，以記憶區塊 MBbll〜MBbkm來代替圖1〇的記憶陣列1〇中的記憶區塊 MBal 1〜MBakm。記憶區塊MBbl 1〜MBbkm都具有同樣的構

C:\2D-CODE\9MO\91116252.ptd 第36頁 565840 五、發明說明（33) 成，故在圖1 2中僅以記憶區塊MBb丨工作代表。 ^己^塊勵11和圖11所示的記憶區塊MBall相比較，不 "τ 2於短路電晶體EQT11和電流開關電晶體SWTa、 SWTb的配置位置互相交換。在記憶區塊MBbll中，短路電晶體EQT11 ，/"则兩者靠近讀出/寫入控制電路50的:側互目連接。同樣的，電流開關電晶體SWTa，在副位 ^^距離讀出/寫人控制電路5〇較遠的一側和主位元線之間電虱性結合，而電流開關電晶體SWT 元八BUU距離讀出A入控制電路5〇較遠的—側）和主^線元線/MBL1之間電氣性結合。經由如此的構成，在資料寫入時，資料寫入電流土、，在主位το線MBL1和副位元線SBLU分別以相反方向流動。同樣的’在主位兀線/乂儿丨和副位元線/SBLU之間，資料寫入電流± I w也分別流動不同方向。圖13A和圖13B，係說明實施例2變形例1的記憶區塊上產生資料寫入磁場的情形。圖13A顯示正方向的資料寫入電流+Iw流於副位元線 SBL( /SBL)的資料寫入磁場的情形。在此情形下，主位元線MBL( /MBL)上則流動相反方向的資料寫入電流，故副位兀線SBL( /SBL)和主位元線MBL( /MBL)分別流動的資料寫入電流’分別產生資料寫入磁場，在自由磁化層丨〇4上互相強化。以自由磁化層1 04的磁化所產生的磁束，因為也作為使得另一自由磁化層;I 0 3磁化的磁束作用，故可使得

565840 五、發明說明（34) ---------- 資料寫入電流產生的反轉磁場強度更小。圖13B，顯不負方向的資料寫入電流—Iw流於狐^圓的資料寫入磁場的情形。在此情形了，=圖 1 3A同樣’作用在自由磁化層J 〇4上的資料寫入磁場互化，故可以較小的資料寫入電流，對MTJ記憶單元施行資料寫入。再度參照圖1 2，記憶區塊〇1)1 J的其他部分的構成，和圖11所示的記憶區塊MBa 11相同故不在此贅述。換句話說，實施例2變形例1的構成的資料讀出動作，和實施的記憶區塊MBa相同。 <實施例2的變形例2 > 在實施例2的變形例2中，就主位元線配置在每多數記憶單元行的構成加以說明。參照圖14，在實施例2的變形例2構成的記憶陣列中，配置稱行列狀的記憶區塊MBbl 1〜MBbkm，分別獨立設有副位元線SBL和副位元線/SBL，構成副位元線對SBLP。各主位元線對Μ B L P母隔多個記憶早元行而配置。在圖1 2中，以每隔兩個記憶單元行而配置主位元線對MBLP的構成作代表。從而，在記憶陣列10整體，配置有h(h : h =m/2的整數）各主位元線對MBLP1〜MBLPh。對各主位元線MBL配置虛設 §己憶早元D M C的部分’和圖1 1同樣故不詳加說明。主位元線對1^1^1係由記憶區塊^^1)11〜乂661^1和記憶區塊MBbl2〜MBbk2所共用。在圖1 2中，輸入給電流開關電晶體sWTa和SWTb的閘極的

C:\2D-CODE\9MO\91116252.ptd "" 第 38 Ϊ "~ --------- 565840 五、發明說明（35) 區塊選擇信號BS1，為了對同一主位元線對進行多數記憶亭元之間的選擇而被細分化。在圖14的構成中，區塊選擇信號BS1被分割為區塊選擇信號BS1A和BS1B。區塊選擇信號BS1A，在第1列的記憶區塊被選擇，而且選擇記憶單元屬於奇數行的時候被活性化。另一方面，區塊選擇信號B S1 B，在第1列記憶區塊被選擇，而且選擇記憶單元屬於偶數行的時候被活性化。也就是說’對應於同一記憶區塊列的區塊選擇信號βς 1 A和 BS 1 B，依照選擇記憶單元屬於偶數行或者奇數行來決定其中被活性化的部分。

對於記憶區塊MBa 1 1〜MBak 1，分別傳達區塊選擇信號 BS1A〜BSkA，對於記憶區塊MBal2〜MBak2，分別傳達區塊選擇信號BS1B〜BSkB。可以經由主位元線對MBp的選擇，和區塊選擇信號BS1A、BS1B〜BSkA、BSkB的組合，指定包含選擇記憶單元的記憶區塊。經由如此的構成，即可在記憶陣列丨〇整體，減少主位元線的配置數目。其結果，可確保主位元線的配線間距。如此，在資料寫入時可以確保有較大的電流流於主位元線的配線橫幅，也就是可以確保充分的剖面面積，而降低

電流密度。從而，在主位元線可防止電磁效應的發生，提昇M R A Μ裝置動作的可信賴性。並且，隨著主位元線配置條數的減少，也可減少虛設記憶單元配置的數目，故能夠減少晶片面積。 <實施例2的變形例3 >

565840 五、發明說明（36) 實施例2乏後的變形例，說明各記憶區塊具有開放型位元線（open bit line structure)構成的情形。參照圖1 5，在實施例2的變形例3的記憶陣列1 0中，記憶區塊MBcl 1〜MBckh，配置成k列X h行的行列狀。記憶區塊 MBcl 1〜MBckh分別都含有兩個記憶單元行。從而，如果記憶單元列和記憶單元行的數目和實施例2同樣的話，記憶區塊的數目只有實施例1的一半。此外，在以下說明中，將記憶區塊MBc 11〜MBckh總稱記憶區塊MBc。主位元線MBL1〜MBLm，分別對應於記憶單元行而設。也就是，在各記憶區塊MBc分別安裝成對的兩條主位元線 MBL 〇除了和圖1 0同樣的區塊選擇信號BS1〜BSk外，也設了寫入選擇信號WMB1A、WMB1B〜WMBkA、WMBkB。寫入選擇信號 WMB1 A、WMB1B〜WMBkA、WMBkB，依照選擇記憶單元是否屬於記憶區塊的列，以及選擇記憶單元屬於奇數行或者偶數行’而選擇性的被活性化。例如，寫入選擇信號WMB1 A，在選擇記憶單元屬於第一記憶區塊的列，並且屬於奇數行的時候被活性化。同樣的，寫入選擇信號WMB 1 B，在選擇 έ己憶單元屬於第一記憶區塊列，並且屬於偶數行的時候被活性化。圖1 6，為說明圖1 5所示記憶區塊MBb構成的電路圖。記憶區塊MBcl 1〜MBckh的構成都相同，故在圖1 6中，僅以記憶區塊MBcll的構成作代表。參照圖1 6，記憶區塊MBc 11，具有3列X 2行的記憶單

C:\2D-C0DE\9M0\91116252.ptd 第40頁 565840 五、發明說明（37) 元。記憶區塊MBcl 1配置有副位元線SBL1 }和/SBLU。mtj 吕己憶單元MTa ’在各記憶單元列，分別對應副位元線SBL1 i 和/SBL11而配置。記憶區塊MBcl 1並且具有電流開關電晶體SWTa、sub、 SWTc 、 SWTd 。電流開關電晶體SWTa，在主位元線MBL1和副位元線 SBL11的距離讀出/寫入控制電路5 〇較近的一側之間電氣性結合’而電流開關電晶體SWTb在主位元線MBL2( /MBL1 )和副位元線/SBL11的一端（距離讀出/寫入控制電路5〇較近的一側）之間電氣性結合。電流開關電晶體SWTa和 swTb的閘極都分別由區塊選擇信輸入。電流開關電晶體SWTc，在主位元線MBL2( /MBL1)，和副位元線SBL11另一端（距離讀出/寫入控制電路5〇較遠的一側）之間電氣性結合，而電流開關電晶體SWTd，在主位元線Μ B L1和副位元線/ s B L11另一端（距離讀出/寫入控制電路50較遠的一側）之間電氣性結合。電流開關電晶體SWTc 和SWTd的閘極，分別輸入有寫入選擇信號WMBU、WMB1B。接著’說明記憶區塊Μ B c 1 1的資料寫入動作。在副位元線SBL 11所連接的記憶單元被選擇為資料寫入對象的時候，區塊選擇信號BS1和寫入選擇信號？〇1人被活性化為Η位準，電流開關電晶體SWTa、SWTb、SWTc被轉開。另一方面’電流開關電晶體SWTd被關閉。如此，即可形成電流流過主位元線MBL1〜電流開關電晶體SWTa〜副位元線SBL11〜電流開關電晶體SWTc〜主位元線MBL2( /

C:\2D-C0DE\91-10\9lll6252.ptd 565840

Μ B L 1 )的途徑。同樣的，在副位元線/SBL 1 1所連接的記憶單元被選擇為資料寫入對象的時候，區塊選擇信號“1和寫入選擇信號 WMB1B被活性化為η位準，電流開關電晶體swTa、SWTb、 SWTd被轉開。另一方面，電流開關電晶體SWTc被關閉。如此，即可形成電流流過主位元線MBL丨〜電流開關電晶體 SWTd〜副位元線/SBL11〜電流開關電晶體sWTb〜主位元線Μ B L 2 ( / Μ B L1 )的途徑。

並且’以讀出/寫入控制電路5 〇，將對應於記憶區塊 MBcl 1而成對的主位元線MBli和MBL2的電壓，設定為和圖 1 1的互補主位元線MBL1和/MBL1同樣·，藉以使得依寫入資料D I N的貧料位準而決定方向的資料寫入電流±丨w流於副位元線SBL11或者/SBL11。另一方面’在資料讀出時，電流開關電晶體SWTc *swTd 兩者都被關閉，而電流開關電晶體SWTa *SWTb被轉開。從而，，位兀線MBL1和MBL2分別和對應於選擇記憶單元行的 5己憶單兀電氣性結合。其結果，經由偵測選擇記憶單元行相對應的主位tl線MBL的電壓，即可讀出選擇記憶單元的記憶資料。

、依照如此的構成，基於各記憶區塊的開放型位元線構 ^，配置有副字線和MTJ記憶單元的構造中，可以享有和貫施例2同樣的效果來進行資料寫入和資料讀出。 <實施例2的變形例4 > 參照圖17，實施例2的變形例4的記憶陣列構成，和圖15

C: \2D-C0DE\9M0\91 Π6252 · ptd 第42頁

565840 五、發明說明（39) 所示的貫施例2的變形例3的不同之處，在於配置記憶區塊 MBdll〜MBdkh來代替記憶區塊0(：11〜MBckh。此外，記憶區塊MBdl 1〜MBdkh的總稱，僅以記憶區塊MBd表示。此外’區塊選擇信號BS1〜BSk，反映行選擇的結果而被細分化為區塊選擇信號BS1A、Bsib〜BSkA、BSkB。關於區塊遥擇仏號BS1A、BS1B〜BSkA、BSkB的設定，已說明於上，故不重複贅述。、圖1 8，係說明圖1 7所示記憶區塊MBd構成的電路圖。記 fe區塊MBdl 1〜MBdkh的構成也相同，故在圖丨8中，僅以記憶£塊Μ B d 11的構成表示。麥照圖1 8，記憶區塊MBdl 1，和圖1 6所示的記憶區塊 MBcll比較，不同之處在於具有電流開關電晶體…。、 SWTd 、 SWTe 、 SWTf 。電流開關電晶體SWTc，在主位元線〇L2和副位元線 SBLU#的一端（距離讀出/寫入控制電路5〇較近的一側）之間電氣性結合。而電流開關電晶體SWTd在主位元線皿i、和副位元線/SBL11的一端（距離讀出/冑入控制電路5〇較近的一側）之間電氣性結合。電流開關電晶體SWTc和…^ 的閘極都分別輸入寫入選擇信號WMBU、·ΒΐΒ。電流開關電晶體SWTe ’在主位元線MBU、和副位元線 SBLJ1另一端（距離讀出寫入控制電路5〇較遠的一側）之間電氣性結合。而電流開關雷θ^ w τ ,1 ^ ^ . .ηητ ^ 1 〇闹寬日日體SWTf，在主位元線MBL2和田丨J位7G線/ S B L11另一端（挪触4山/ 、距離項出/寫入控制電路5 0較遠白、側）之間電氣险、、Ό合。電流開關電晶體SWTe和SWTf的

C:\2D-CODE\9l-1〇\91116252.ptd

第43頁 565840 五、發明說明（40) 閘極，分別輸入有區塊選擇信號BS1 A、BS1B。接著，說明記憶區塊MBdl 1的資料寫入動作。在副位元線SBL11所連接的記憶單元被選擇為資料寫入對象的時候，區塊選擇信號BS1A和寫入選擇信號WMB1A被活性化，故電流開關電晶體SWTc、SWTe被轉開。另一方面，電流開關電晶體SWTd、SWTf被關閉。其結果，即可形成資料寫入電流± I w流過主位元線MBL1〜電流開關電晶體 SWTe〜副位元線SBL11〜電流開關電晶體SWTc〜主位元魄 MBL2( /MBL1)的途徑。、’ 從而’在實施例2變形例4的構成中，主位元線MBL1和副位元線SBL11上分別流有相反方向的資料寫入電流± Iw所產生的資料寫入磁場施加於選擇記憶單元。在此情形下，主位元線MBL2C/MBL1)以及副位元線/ SBL11分別有相反方向的資料寫入電流±丨w所產生的資料寫入磁場施加於選擇記憶單元。、對應於記憶區塊MBdll的兩條主位元線MBL1和MBl2的電壓設定，和圖1 6所示的記憶區塊MBcl 1相同，故不在此重複贅述。其結果，在實施例2變形例4的資料寫入時，和圖丨3所示情形相同’施加在通道磁性阻抗元件1〇〇&中的自由磁化層 1 0 4中互相強化的方向上作用的資料寫入磁場。曰從而，除了實施例2變形例3的構成所享有的效果之外，還能以更少的資料寫入電流在通道磁性阻抗元件中的自由磁化層獲得反轉磁場強度，故更加能抑制資料寫入電流而

C:\2D-CODE\9MO\91116252.ptd ^ 44 頁 "— —----- 565840 五、發明說明（41) 減少消耗功率。吕己憶單元對應於副位元此而將區塊選擇信號性化。而且，寫入選擇電晶體SWTc和SWTd兩者晶體SWTe和SWTf則依選而選擇性的被轉開。憶單元的記憶區塊相對選擇記憶單元的其中一和選擇記憶單元電氣性另一方面，在資料讀出時，選擇線SBL11或者/SBL11其中之一，依 BS1A或者BS1B其中之一選擇性的活信號WMB1 A和WMB1B則都非活性化。從而’在資料讀出時，電流開關都被關閉。另一方面’電流開關電擇記憶單元屬於奇數行或者偶數行依照如此的構成，包含在選擇記應的兩條主位元線當中的，對應於條，經由副位元線SBL或者/sbl而結合。另一方面，對於該兩條主位元線當中的另外一條，因為不結合MTJ^t憶單元，故和實施例2所說明的相同，經由和虛設記憶單toDMC結合，而進行互補型的資料讀出，可提升資料s賣出％的動作範圍。換句話說，如圖1 7所示，分別對應於相鄰的兩條主位元線，設置依虛設位元線ML〇所選擇的虛設記憶單元和依虛設位元線DWLl所選擇的虛設記憶單元，即可進行互補型的資料讀出。 <實施例2的變形例5 > 實施例2的變形例5中，顯示多個記憶區塊的行共用一條主位元線MBL的構成。圖1 9中，顯示以兩行份的記憶區塊，共用成一對的兩條主位元線MBL的構成。從而，對應4個記憶單元行，配置兩

C:\2D-00DE\9M0\91116252.ptd 第45頁 565840 五、發明說明（42) 條主位兀線Μ B L。相對於此，圖1 5所示的區塊選擇信號BS1〜BSk，包括對應於成對的兩條主位元線所附的4個記憶單元行相關的4 : 1的行選擇結果，細分化為區塊選擇信號BS1 A、BS1B、 BS1C、BS1D 〜BSkA 〜BSkB、BSkC、BSkD ° 同樣的，資料寫入時活性化的寫入選擇信號，也被細分化為WMB1A、WMB1B、WMB1C、WMB1D 〜WMBkA、WMBkB、 WMBkC、WMBkD ° 例如，在記憶區塊MBdl 2，對應於副位元線別]^ 2的記憶單元被選擇為資料寫入對象的時候，區塊選擇信號B § 1 c和寫入選擇信號WMB1 C被活性化。相對於此，對應於副位元線/SBL11的記憶單元被選擇為資料讀出對象的時候，只有區塊選擇信號BS1 D被活性化。關於記憶區塊MBdl 1〜MBdkm的構成，和圖18相同故不在此重複头述。但疋不同之處在於’分別輸入於電流開關電晶體SWTc、SWTd、SWTe、SWTf的閘極的區塊選擇作，和入選擇信號，反映川的行選擇結果，而取區塊選擇# 5虎和寫入選擇信號。藉由如此的構成，更可將記憶陣列丨〇整體的主位元線 MBL配置數目，壓縮為只有一條（1 : } =h/2 所示的整數）。換句話說，主位元線配置的數目，只需要記憶單、元行的數目的一半即可。豆结果，主仞；始从 ^ 1 4 ，、、、口禾主位兀線的配線間距和配線幅度（也就是剖面面積）得以確保，故能抑制電流密度，避免電磁效應發生而提昇MRAM裝置的動作安定$。

565840 五、發明說明（43) <實施例3 > 在實施例3中，說明實施例2中所說明的階層位元線構成，也可使用於實施例1中所說明的兩層電容儲存節構造之外的Μ T J記憶單元。參照圖20，單層電容儲存節構造的MTJ記憶單元MCe，包含通道磁性阻抗元件1 00b和存取電晶體ATr。通道磁性阻抗元件1 0 〇b包含：反強磁性體層1 〇 1、固定磁化層丨〇 2、自由磁化層1 0 3和通道障壁1 0 5。也就是說，通道磁性阻抗元件1 0 0 b具有和圖4 8和圖4 9所示的先行技術同樣的通道磁性阻抗元件TMR的構成，相當於電容儲存節構造的自由磁化層，係以單層構成。存取電晶體ATR的構造，和圖3所示的存取電晶體ΜΤ&同樣，故不在此詳細贅述。存取電晶體ATR，經由阻障金屬 108和介層孔115，和通道磁性阻抗元件1〇〇b作電氣性結合0 “自由= 匕二0V和在行方向延伸形成在金屬配線層上

:::伸配置有；性ΐ t。並且’在別的金屬配線層向列方向延伸配置有寫入字線WWL。仂+ A 資料寫入電流Ip、和流於位元線BL、的;入字線WWL流動的別所產生的資料寫入磁場的; = f入電流土1w分層1〇3的磁化方向的資料寫^場產^來改變自由磁化參照圖2 1 ’具有兩層電容儲农包含通道磁性阻抗元崎：；：=:單元通道磁性阻抗元件1〇〇c包曰體ATR U 3虿·反強磁性體層丨〇 i、固

C:\2D-C0DE\91-10\91116252.ptd 第47頁 565840 五、發明說明（44) 疋磁化層102、自由磁化層1〇3和1〇4、形成在自由磁化層 1 0 3和1 〇 4之間的非磁性的中間層1 〇 7、以及通道障壁1 〇 $。也就是說，通道磁性阻抗元件1〇吒和術的通道磁性阻抗元件具有同樣的構成。存取電晶體ATR的構造，和圖3所示的MTJ記憶單元MTa同樣，故不在此詳細贅述。存取電晶體ATR經由阻障金屬1 和介層孔11L，和通道磁性阻抗元件丨〇〇c作電氣性結合。對於記憶單元MCg的資料寫入，係採用先行技術，依圖 5 2所說明同樣的進行。在實施例3中，配置有圖2〇和圖21所示的MTJ記憶單元 MCe或者MCf的記憶陣列，使用階層位元線構成。以下，在實施例3和其變形例中，以在各記憶區塊中配置ΜΠ記憶單兀MCe的構成作為例子說明，不過也可以使用mtj記憶單元 MCf來代替MTJ記憶單元此6。，22為表示實施例3的記憶區塊構成的電路圖。來取貫施例3_的構成中，配置記憶區塊MBel j〜MBekm 故圖 22中以記憶區塊〇611作為代表性顯示塊MBel 1〜MBekm總稱為記憶區塊MBe 口口圖22和圖11相比較’在記憶區塊MBen中，係以mtj記憶單=MCe來替代圖11所示的記憶區塊MBal j構成中的記憶單元MCa。f子該等ΜΠ記憶單元MCf的資料讀出和資料寫入，都和圖11中所說明的同樣進行。代圖10所示的記憶陣列1〇構成中的記憶區塊MBall MBakm。記憶區塊MBel 1〜MBekm都具有同樣的構成以下，將記憶區 K! 第48頁 C:\2D-CODE\9MO\91116252.ptd 565840

二」ί:例3和其變形例中，也都以各記憶區塊中匕3的6己憶早几列的數目為3個作為例子說明，不過本發明並不限於此構成，各記憶區塊對應的記憶單元列數目只，可以指定為任何複數的數目。經由如此的構成，即使對於配置先行技術的MTJ記憶單 7C的記憶陣列，也能使用階層位元線構成，獲得和實施 2同樣的效果。 ' <實施例3的變形例1 > 參照圖23，實施例3變形例1的構成，配置記憶區塊 MBfll〜MBfkm來代替圖1〇所示的記憶陣列1〇構成中的記憶區塊MBall〜MBakm。記憶區塊ΜΒΠ1〜MBfkm都具有同樣^ 構成，故圖23中以記憶區塊MBfll作為代表性顯示。以下，將記憶區塊MBf 11〜MBfkm總稱為記憶區塊mbf。實施例3變形例1的記憶區塊MBf 1 1，和圖丨2所示的記憶區塊MBbl 1相比較，不同之處在於：電流開關電晶體 SWTa，在主位元線MBL1、和副位元線/SBL11的距離讀出 /寫入控制電路5 0較遠側的一端之間作電氣性結合；電流開關電晶體SWTb，在主位元線/MBL1、和副位元線SBL11 的一端（距離讀出/寫入控制電路5 0較遠的一側）之間作電氣性結合。並且配置記憶單元MCe代替記憶單元MCa。經由如此的構成，在資料寫入時資料寫入電流± I w在短路電晶體EQT11折返，在主位元線MBL1和副位元線SBL11上都是流向同一方向。同樣的’主位元線/ Μ B L1和副位元線 / S B L11之間的資料寫入電流± I w ’也流向同"一方向。

565840 五、發明說明（46) 圖2 4 A和圖2 4 B，係說明圖2 3所示的記憶區塊中發生資料寫入磁場的情形。圖24A，顯示的是在副位元線SBL(/SBL)上流有正方向的資料寫入電流+Iw的情形。在此情形中，在相對應的主位元線Μ B L (/ Μ B L)中也流有同樣方向的資料寫入電流。從而’該等資料寫入電流所分別產生的資料寫入磁場，在自由磁化層1 0 3中互相強化。在圖24Β中，顯示的是在副位元線SBL( /SBL)上流有負方向的資料寫入電流-I w的情形。在此情形中，在相對應的副位元線SBL( /SBL)和主位元線MBL( /MBL)中也都分別流有同樣方向的資料寫入電流。從而，所分別產生的資料寫入磁場，在自由磁化層1 〇 3中互相強化。其結果，即可以較小的資料寫入電流，在自由磁化層 1 〇3獲得反轉磁化強度。其結果，可以使得mram裝置的消耗功率降低。而且，在資料寫入時也可降低對選擇記憶單元之外所發生的磁氣干擾。經由如此的構成，即使對先行技術的MTJ記憶單元，也能使用階層位元線構成，而能使得資料讀出更快速，並使得消耗功率更低。此外，在使用具有圖2 1所示的原先的兩層電容儲存節構造的MTJ記憶單元MCf的時候，同一的資料寫入電流± iw所產生的資料寫入磁場，在自由磁化層1 〇 3也比自由磁化層 1 0 4更大。從而，自由磁化層1 〇 3和1 〇 4的磁矩（磁化臨界值）即使設計相同，也能追隨自由磁化層1 0 3的磁化，而將

C:\2D-C0DE\9M0\91116252.ptd 第50頁 565840

五、發明說明（47) 自由磁化層1 0 4磁化。但是，如同已在圖51中所說明，若將自由磁化層1 0 3的磁矩（磁化臨界值）設計得比自由磁化層1 0 4更大的話，自由磁化層1 0 3和1 0 4的磁化，也就是資料寫入動作即可更加確實的進行。 ' <實施例3的變形例2 > 參照圖2 5，實施例3變形例2的構成，配置記憶區塊 MBg 11〜MBgkm來代替圖15所示的記憶陣列1〇構成中的記情區塊MBcl 1〜MBckm。記憶區塊MBgl 1〜MBgkm都具有同樣白^ 構成，故圖1 2中以記憶區塊MBgl 1作為代表性顯示。以7 下，將記憶區塊MBgl 1〜MBgkm總稱為記憶區塊MBg。實施例3變形例2的記憶區塊MBgl 1，和圖丨6所示的記憶區塊MBcl 1具有同樣構造，僅以記憶單元MCf來代替記憶I 元MCa。也就是說，副位元線SBL11 和/^j^，依照開~放型位元線構成配置，在各記憶單元行中，對各記憶單元列而配置Μ T J記憶單元μ τ e。電流開關電晶體SWTa、SWTb、SWTc、SWTd的連接關係以及開啟關閉的條件’牙0已於圖16中所說明的此詳細贅述。經由如此的構成’即使將現行構成的MTJ記憶單元依照開放型位兀線構成來配置的記憶陣列+，也能享用和實施 < ^ ^ ^ ^ ^ ^ t ,4 ^ 〇 <貫施例3的變形例3 > 參照圖2 6 ’貫施例3的變形々丨q沾姐 MBhll〜〇_來代替圖= i ’配置記憶區塊 '’圖15所不的記憶陣列10構成中的記憶 565840 五、發明說明（48) 區塊MBcl 1〜MBckm。記憶區塊MBhl 1〜MBhkm都具有同樣的構成，故圖26中以記憶區塊MBhll作為代表性顯示。以7 下，將記憶區塊MBhl 1〜MBhkm總稱為記憶區塊MBh。實施例3變形例3的記憶區塊MBhl 1，和圖25所示的記憶區塊MBgl 1相比較，不同之處在於：配置電流開關電晶^ SWTe、SWTf來代替電流開關電晶體sWTa和SWTb。電流開關電晶體SWTe，在主位元線MBL1、和副位元線 SBL11的距離讀出/寫入控制電路5 〇較近側的一端之間作電氣性結合；電流開關電晶體swTf，在主位元線/MBL1、和副位元線/SBL11的一端（距離讀出/寫入控制電路較近的一側）之間作電氣性結合。電流開關電晶體和 SWTf的閘極，分別輸入區塊選擇信號BS1A*BS1B。經由如此的構成，只要將電流開關電晶體SWTC和⑽丁㊀轉開’即可使得副位元線SBL11上流有和主位元線MBL1同樣方向的資料寫入電流± Iw。反過來說，只要將電流開關電晶體SWTd和SWTf轉開’即可使得副位元線/SBLU上流有和主位元線MBL2(/MBL1)同樣方向的資料寫入電流土。另一方面，在資料讀出時，在電流開關電晶體SWTc和 swTd兩者都關閉的同時，僅將電流開關電晶體SWTe和⑽以當中對應於選擇記憶單元的其中一個轉開。如此，即可如圖18所示的記憶區塊MBdll同樣，將成對的兩條主位元線當中並未和選擇記憶單元電氣性結合的那一條’和虛設記憶單兀結合，以實行互補型資料讀出。如此，依照實施例3的構成，即使在配置現行MTj記憶單

第52頁 565840 565840

五、發明說明（49) 元的記憶陣列，也可使用階和資料讀出。尤其，可使得的資料寫入電流所產生的資相強化而產生。如此，即可磁氣干擾而使得消耗功率更 <實施例4 > f位元線構成而進行資料寫入 =別流於主位元線和副位元線料寫入磁場，在自由磁化層互減少資料寫入電流，故能抑制低0 、在實施例4 ^ ]就實施例丨中所說明的兩層電容儲存造的Μ T J §己憶早元的其他構成例加以說明。節構參照圖27，實施例4兩層電容儲存節構造的MTJ記憶單元 MCg，包含通道磁性阻抗元件100(1和存取電晶體ATR。通道磁性阻抗元件1 〇 0 d具有：反強磁性體層〗〇 1、固定磁化層 102、自由磁化層103和104、通道障壁105和中間層107。

實施例4的構成中，中間層1 〇 7配置為沿著列方向延伸形成寫入字線WWL。另一方面，位元線BL在行方向上延伸，配置在位於通道磁性阻抗元件1 〇〇d上層或者下層的金屬配線層。在圖2 7中’位元線B L顯示的是配置在通道磁性阻抗元件1 0 0 d上層的構造例。存取電晶體ATR，在通道磁性阻抗元件l〇〇d和位元線儿之間電氣性結合。存取電晶體ATR的閘極，形成有在列方向上延伸配置的讀出字線RWL。

圖28A和圖28B顯示MTJ記憶單元MCg中發生資料寫入磁場的情形。圖28A、圖28B相當於圖27中的R-S剖面圖。圖28A中，顯示正方向的資料寫入電流+ Iw流於位元線BL 上的情形。圖2 8 B中，顯示負方向的資料寫入電流〜I w流於

565840 五、發明說明（50) 位元線BL上的情形。圖28A和圖28B兩者中，流於中間層 1〇7(寫入字線WWL)的資料寫入電流Ip的方向都是一定的方向0 在自由磁化層1 03及1 04中，磁化困難軸（HA)方向的磁化，依流入中間層1 〇 7之資料寫入電流I p而實行。藉由該構成，經自由磁化層1 〇3及1 〇4，於磁化困難軸（HA)的資料寫入磁界的發生可以抑制必要資料寫入電流量。其結果，可以實現MRAM裝置的消耗功率低及磁氣干擾。自由磁化層103和1〇4中，係由流於位元線BL的資料寫在通道磁性阻抗元件1 〇〇 d 流所產生的磁化容易軸（E a ) 107(寫入字線WWL)的資料寫 (Η A)方向的磁場相互重疊，只有兩者的磁場重疊所施加隨磁化方向反轉而來的資料磁化層1 0 3和1 0 4為不同的材界值）具有強弱之分別。磁化容易軸（EA)方向的磁場，入電流± I w所實行。，流於位元線BL的資料寫入電方向的磁場，和流於中間層入電流所產生的磁化困難軸而實行資料寫入。換句話說，的記憶單元，才能依此實行伴寫入，因此需要分別製作自由質和厚度，使其磁矩（磁化臨參照圖2 9，記憶陣列1 q，自然數）的兩声雷定綠六# ι各配置成η列X m行（η、m : 0 存郎構造的Μ T J記情單元M C g。兮己情

單元MCg包含存取電晶體ATp 4 H己1¾早兀MLg Λ IE 對應於記料元㈣，2通道磁性阻抗元件100d。寫入字線WWL1〜WWLn。對二^设有ί出字線RWL1 〜RWU和元線BL1〜BLm。 '心；记憶單元的行，分別設置位

C:\2D-C0DE\91-10\91116252.ptd 第54頁 565840 五、發明說明（51) 哭電流控制電路4° ’隔著記憶陣列10而在和字線驅動 :目反側的區域上，將各寫入字線WWL和接地電壓vss社合。如此，對於以宝妗防去抑 τ饮吧ΐ Μ VSS結 ν η η#人心、、’$驅動器3 0而選擇性的和電源電壓 VDD結合的寫入字後，g ^ %

Ip。子綠即可流動固定方向的資料寫入電流及^ 29一中、，、以對士應於第1列和第、第1、第（m-1)行、以 WWL 續出字線RWU、RWU、寫入字線WWL1、 wwu、位凡線BL、虬^、BLm和對應於此元作為代表。丨刀。己隐早在資料讀出時，中間層107，也就是寫入字線wwl，固定為接地電MVSS。並且’將對應於選擇記憶單元的讀出字線RWL活性化、’藉此即可在相對應的位元線BL和接地電壓 vss之間’將通道磁性阻抗元件1〇〇d作電氣性結合。如此，，、要偵測和選擇記憶單元結合的位元線BL的電壓變化，即可得知選擇記憶單元的記憶資料。、中間層1 07，在自由磁化層1 〇3和1 04之間，以非磁性的導電體形f °中間層1 的形狀和電氣特性都可自由設計決定。在實施例4的構成中，肖中間層1〇7來形 WWL，故將中。間層107在行方向延伸配置成帶狀，以使得屬$ 於同一 §己憶早70行的MTJ記憶單元之間的電氣性結合。 <實施例4的變形例1 > 參照圖30 ’實施例4的變形例1的記憶陣列的構成中，寫入字線WWL為p白層性的配置。換句話說，分別對應於記憶

C:\2D-00DE\91-10\91116252.ptd 第55頁 565840 發明說明（52) 單元的列，另外又配置主寫入字線MWWL1〜MWWLn。以下，將主寫入字線MWWL1〜MWWLn總稱為主寫入字線MWWL。實施例4的記憶單元MCg中，寫入字線WWL係以通道磁性阻抗元件1 〇〇 d的中間層1 0 7所形成，故其電阻抗值較高。而主寫入字線MWWL1〜MWWLn係用比通道磁性阻抗元件^〇〇d 更上層的金屬配線層所形成。在各記憶單元的列中，主寫入字線的一端和寫入字線的一端’在和字線驅動器3 0相反側的區域（字線電流#制，上作電氣性結合。另一方面，各寫入字：W;L控制二

疋中間層1 0 7 ’在子線驅動器3 0側的一端，和接地電壓v s s 電氣性結合。字線驅動器30依照列選擇的結果，在資料寫入時’將對應於選擇記憶單元的主寫入字線醫…和電壓VDD結合。 ’、經由如此的構成，在對應於選擇記憶單元的記憶單元列，對於主寫入字線MWWL和寫入字線WWL，即可流#動相反 =向的 > 料寫入電流I p。其結果，流於主寫入字線㈣几的資f寫入電流和流於寫入字線WWL的資料寫入電流，即會使得產生選擇記憶單元的自由磁化層的磁化困難軸（)方向的磁場互相強化。從而，卩以更加抑制資料寫入電流。並且，在對應於選擇記憶單元的記憶單元的行中，使得依照寫入資料DIN位準而決定方向的資料寫入電流± ^流於相對應的位元線BL，藉此即可對選擇記憶單元實行資料

C:\2D-C0DE\9M0\91H6252.ptd

565840 五、發明說明（53) 另一方面，在資料讀出時，主寫入字線MWWL和寫入字線 WWL分別設定為接地電壓vss，並且，將對應於選擇記憶單元的讀出字線RWL活性化，藉此將選擇記憶單元的通道磁性阻抗元件lOOd，在相對應的位元線BL和接地電壓VSS之間電氣性結合。 <實施例4的變形例2 > 參照圖31，實施例4的變形例2中，對各記憶單元列而配置的寫入字線WWL，每隔一定區域分割為副寫入字線。例如，對應於第一列的寫入字線WWL1 ，係分割為k條（k :自然數）的副寫入字線SWWL11〜SWWLlk而配置。同樣的，在第η列的記憶單元列中，配置有副寫入字線swWLnl〜 SWWLnk。以下，將副寫入字線SWWL11〜SWWLnk總稱為副寫入字線SWWL。副字線選擇信號SW1〜SWk則對應於副寫入字線SWWL分割配置的區域。如此在各記憶單元列中，主寫入字線MWWL和副寫入字線 SWWL的階層字線構成得以使用。和實施例4變形例1同樣的，各副寫入字線SWWL係用通道磁性阻抗元件i〇〇d的中間層1 0 7配置。從而，可以形成厚度較薄，使得在單位阻抗的電阻抗值較高的中間層上形成的副寫入字線SWWL配線更縮短，而減少其電阻抗值。主寫入字線MWWL 1〜MWWLn分別經由配置在字線驅動器3〇的主字線驅動器MWD1〜MWDn而選擇性和電源電壓vdd結合’藉以活性化。而且，分別對應於副寫入字線丨〜

C:\2D-OODE\9MO\91116252.ptd

第57頁 565840 五、發明說明（54) SWWLnk，配置副字線驅動器SWDn 〜SWDnk。以下，將副字線驅動器SWD11〜SWDnk總稱為副字線驅動器SWD。副字線驅動器SWD11〜SWDnk分別基於相對應的主寫入字線MWWL和副字線選擇信號SWi(i : }〜k的整數），在兩者都活性化的時候’將相對應的副寫入字線SWWL的一端和電源電壓VDD結合而活性化。例如，副字線驅動器SWD，在對應的主寫入字線MWWL和副寫入字線SWWL的一端之間連接，以回應副字線選擇信號 SWi而轉開或者關閉的開關元件所構成。在各副寫入字線 SWWL的副字線驅動器SWD的相反側的另一端，和接地電壓 VSS結合。副字線驅動器SWD，考慮流於主寫入字線MWWL的資料寫入電流Ip、和流於副寫入字線SWWL的資料寫入電流1?兩者所分別產生的資料寫入磁場，在選擇記憶單元的自由磁化層互相強化的情形而設置。也就疋說’在圖3 1所示的構成中，副字線驅動器SWd，對應於比副寫入字線SWWL的主字線驅動器mwd更遠側的一端而配置，副寫入字線SWWL的另一端（距離主字線驅動器 MWD較近的一側）和接地電壓vss電氣性結合。經由如此的構成，實施例4的MTJ記憶單元中，可以讓制磁化困難軸（HA)方向的磁場發生的資料寫入電流Ip。而且，比較於使用在記憶陣列1〇整體的列方向上延伸的中間層來構成寫入字線的情形，可更降低寫入字線的電阻抗值，故能更快速動作。

C:\2D-C0DE\91-10\91116252.ptd

第58頁 565840

565840 五、發明說明（56) 的效果。並且，#資料讀出日夺，呼應相對的主寫入字線刪l的活性化以及副讀出驅動器SRD的轉開，即可使得對應於選記憶單元的副讀出字線SRWL活性化。如此，即可憶單元進行資料讀出。 τ ^ _冗如此，即可經由金屬配線的電氣阻抗值較小的主寫入— 線MWWL而將副讀出字線SRWL活性化，而能使得對應選擇ζ 憶單元的副讀出字線SRWL更快速活性化。換句話^，'可^ 縮短資料讀出時的副讀出字線SRWL的信號傳輸時間，而^ 使資料讀出動作更快速。 b <實施例5 > 實施例1到實施例4中，說明了將設於兩層自由磁化層之間的中間層在行方向或者列方向上延伸配置，以形成^入字線WWL或者位元線BL的構成。而在實施例5中，則就^記憶單7C分別獨立設置中間層，僅供應資料寫入電流給對應於選擇記憶單元的中間層的構成加以說明。 ^ 參照圖33，實施例5的MTJ記憶單元MCp，在記憶陣列1〇整體中，跨越η列X m行配置成行列狀。各MTJ記憶單元 MCp，具有通道磁性阻抗元件l〇〇a和作為存取元件的存取電晶體ATRr、ATRw。對應於記憶單元列，除了讀出字線RWL1 〜RWLn和寫入字線WWL1〜WWLn之外，也配置寫入行選擇線…礼丨〜WRSU。以下’將寫入行選擇線WRSL1〜WRSLn總稱為寫入行選擇線 WRSL。、 C:\2D-00DE\91·10\911I6252.ptd 第60頁 565840 五、發明說明（57) 此外’對應各記憶單元行，設置位元線Μ和/bl。從而’在記憶陣列整體中，配置有讀出字線RWL1 〜RWLn、寫入字線WWL1〜WWLn、寫入行選擇線WRSL1 〜WRSU、以及位元各象BL1 〜BLm 、 /BL1 〜/Rim 。寫入行選擇線WRSL在資料寫入時，對應選擇列而活性化為Η位準。從而，字線驅動器3 〇，將各寫入行選擇線 WRSL，依照和對應的寫入字線WWL同樣的解碼結果而驅動。但是，雖然對應選擇列的寫入字線WWL上流有資料寫入電流Ip ’寫入行選擇線WRSL係為了控制相對應的存取電晶體ATRw的閘電壓所設，故並不積極的流有電流。在各MTJ記憶單元MCp中，通道磁性阻抗元件i〇〇a和位元線/BL電氣性結合。而存取電晶體^!^ *atRw，在位元線 BL和通道磁性阻抗元件1 〇0a之間電氣性結合。存取電晶體 ATRr的閘電壓，係以相對應的讀出字線RWL來控制，而存取電晶體ATRw的閘電壓，以相對應的寫入行選擇線WRSL來控制。參照圖3 4，實施例5的構成，以非磁性導電體形成的中間層107，在每MTJ記憶單元MCp分別獨立設置。中間層107 的一端，和位元線/BL電氣性結合。並且，中間層1 〇7的另一端’經由存取電晶體ATRw而和位元線BL電氣性結合。也就是說，存取電晶體ATRw，在相對應的位元線BL和/BL 之間’和中間層1 07成縱列串聯連接，具有對中間層1 〇7選擇性的流通資料寫入電流的功能。對通道磁性阻抗元件1 〇〇a的資料寫入，和圖4A、圖4B所

C:\2D-CODE\9MO\91116252.ptd 第 61 頁 565840 五、發明說明（58) 說明的同樣實行。換句話說，控制中間層丨〇 7的一端和另一端丄使得流於中間層丨〇7的資料寫入電流的方向，依照寫入資料而成為+ IW或者—IW，藉以使自由磁化層1〇3、1〇4 能依照寫入資料的位準而磁化。在反強磁性體層1 〇 1和位元線BL之間，設有存取電晶體 ATRr。存取電晶體ATRw和ATRr的閘極上，分別連接又寫入行選擇線觀和讀出字線RWL。連接胃入 f照圖3 5，在資料讀出時，字線驅動器3 〇將對應選擇列的讀出字線RWL，從L位準活性化為Η位準。如此，對應選擇列的存取電晶體ATRr就被轉開。另一方面，各寫入^亍選擇線WRSL和各寫入字線WWl的電壓因為仍然維持為[位準、 (接地電壓VSS)，故存取電晶體ATRw分別都被關閉。讀出/寫入控制電路50和60，在將位元線/BL和接地電壓VSS結合的同時，也對位元線BL供應感測電流（資料讀出電流）Is。因而可經由轉開的存取電晶體^計，在接受感測電流Is供應的位元線BL和接地電壓VSS之間，將選擇記憶單70的通道磁性阻抗元件丨〇〇 a電氣性結合。如此，在位元線BL上，即可依選擇的MT j記憶單元的記憶資料產生電壓變化。從而，只要偵測位元線BL的電壓，即可將 Μ T J記憶單元的資料讀出。

在貧料寫入時，對應選擇列的寫入行選擇線？1^儿和入字線WWL，經由字線驅動器30而和Η位準（電源電壓vc〇妗合。如此，對應選擇列的寫入字線WWL即由資料寫入= Ip流通。而在選擇列上，存取電晶體^^成⑽/ /；，L

565840 五、發明說明（59) 另一方面’對應選擇行的位元線BL和/BL，經由讀出/ 寫^控制電路5 0、6〇，分別被設定為電源電壓vcc和接地電，VSS。例如，為了寫入”丨，，的記憶資料，使得資料寫入電抓+ I w流通’除了位元線BL設定為電源電壓VCc之外，位兀線<BL也設定為接地電壓VSS。相反的，為了寫入” 〇，，的

記憶資料而使得-b流通於中間層1〇7的時候，位元線/BL 設定為電源電壓VCC，而位元線BL設定為接地電壓vss。另方面’對應於非選擇行的位元線BL和/BL，則都設定為接地電壓VSS。如此’/、有對應於選擇記憶單元的中間層1 0 7才有資料寫=電流流通，而能實行資料寫入。換句話說，在非選擇記憶單元，即使屬於和選擇記憶單元同一行或者同一列，中間層107仍無資料寫入電流± Iw流通。位元線BL和/bl 因為配置在距離通道磁性阻抗元件比較遠的位置，在實施例6的構成中，可防止在非選擇記憶單元的資料寫入發生錯誤。 <實施例5的變形例1 > 芩照圖36，實施例5的變形例i的^;記憶單元MCq，在整 ^己L陣列1 0配置成n列χ m行的行列狀。各MT j記憶單元 > q ’具/有·和位疋線BL結合的通道磁性阻抗元件、 :二位元線/BL和通道磁性阻抗元件1〇〇a之間的存取電晶肢ATRW、設於通道磁性阻抗元件100a和接地電壓VSS之間的存取電晶體ATRr。存取電晶體ATRr的閉極的讀出字線皿所控制，存取電晶體論的閘極電壓則以應

565840 五、發明說明（60) 相對應的寫入行選擇線WRSL所控制。讀出字線RWL、寫入字線WWL、寫入行選擇線WRSL和位元線BL和/BL都和實施例6相同，故不重複贅述。參照圖37，實施例5的變形例1的MTJ記憶單元MCq中，每 MTJ記憶單元各自獨立設置的中間層107的一端和位元線儿結合’而中間層107的另一端，經由存取電晶體ATRw和位元線/BL結合。從而，存取電晶體ATRw和實施例5同樣的，在對應的位元線BL和/BL之間和中間層丨〇 7串聯連接’具有能對中間層107選擇性的流通資料θ寫入電路的功能。存取電晶體ATRr，設於反強磁性體層1〇ι和接地 VSS之間。存取 Η位準（壓 VSS) 的讀出在設定實施時，讀元線BL 說，即寫入字壓和電料寫入時，只電晶體ATRw，在相對應的寫入行選擇線WRSL設定為電源電壓VCC)的時候轉開，在設定為L位準（接地電的時候轉開。同樣的，存取電晶體ATRr，在相對應字線RWL設定為Η位準（電源電壓Vcc)的時候轉開，〜為L位準（接地電壓VSS)的時候轉關閉。例5的變形例1的構成，在資料讀出時和資料寫入出字線RWL、寫入字線WWL、寫入行選擇線wrsl和位和/BL的動作波形，都和圖3 5所示的相同。換句話使在實施例5的變形例1的構成中，讀出字線RWL、° 線WWL、寫入行選擇線WRSL和位元線BL和/bl的流都和實施例5同樣控制，即可實行資料讀出和資的動作。如此，和實施例5同樣的，在資料寫入有對應於選擇記憶單元的中間層〗〇 7上有資料寫入

C:\2D-CODE\9MO\91116252.ptd 第64頁 565840 五、發明說明（61) ，流土 ^流通，故可以防止在非選擇記憶單元上發生資料寫入錯誤。 <實施例5的變形例2 > 茶照圖38，實施例5的變形例2的訂；記憶單元^ 敕個記憶陣列1 0配置成n列x m行的行列狀。MT:記憶單元正 r八有.和位元線/BL結合的通道磁性阻抗元件1 〇〇& =在位元線BL和通道磁性阻抗元件丨〇〇a之間電氣性結合的 2取電晶體ATRw、從讀出字線RWL朝向通道磁性阻抗元件〇a的方向為順向而在兩者之間作為存取元件而結合取二極體ADr。子 =出^線飢、寫入字線WWL、寫入行選擇線腿和位元線叽和/BL都和實施例5相同，故不重複贅述。參照圖39，實施例5的變形例2的㈣記憶單元μ(：γ中，和圖34所示的實施例5的MTJ記憶單元耽 =…子取二極偷，來取代存取電晶體二 «貝出子線RWL到反強磁性體層丨〇 j的方向為順向，在兩者之間電氣性結合。其他部分的構成，和實施例5的mtj記憶單兀MCp同樣，故不在此詳細贅述。茶照圖40 ’在資料讀出時’字線驅動器3()，將對應選擇記憶列的讀出字線RWL從L位準活性化為H位準（電源電壓 vcc)。而讀出/寫入控制電路5〇和6〇，將位元線/bl和接地電壓VSS連接’提供負方向的感測電流（資料讀出電流） -Is。如此’對應於選擇列的存取二極體册，就被順偏壓而成為0N。

五、發明說明（62) 因ί :::在L寫位入Ϊ :線㈣1和各寫入字線肌的電壓別被關閉。而且，讀出存取電晶體撕分虹設定為接地電麼vss/寫入控制電路50和60，將位元線通ί極體ADl· ’使得感測電流流經由=，°己，思早兀的通道磁性阻抗元件100a。如此，即可元的資Ϊ位凡線BL的電壓而讀出來自被選擇的MTJ記憶單 (接對地此電^si f，選擇列的讀出字線RWL，因為維持在L位準能維持在^狀態故對應的存取二極體ADr不會被順偏壓而贅Πΐ”動作波形’和圖35所示的相同，故不詳細人护，A : ί : ^施例5的變形例2的構成中，在資料寫 ,ώ r /AA八二Μ選擇記憶單元的中間層流通資料寫入電 t而，和貫施例5的變形例1同樣的，可以防止非選擇元發=料寫入的錯誤動作。並且，因為用型化。子取凡件來代替電晶體，故能使得MTJ記憶單元更小 <實施例5的變形例3 > 參照圖41 ’實施例5的變形例3的⑴記 ^記憶陣列1G配置成η列xm行的行列狀。阳記憶單元1 ^ ’具有.和位元線乩結合的通道磁性阻抗元件i〇〇a、尤Γ=線匕BL和通道磁性阻抗元件10 〇a之間電氣性結合的存取電晶體ATRW、從讀出字線飢朝向通道磁性阻抗元/ 565840 五、發明說明（63) 1 0 0 a的方向為順向而在兩者之間作為存取元件而結合的存取二極體ADr。讀出字線RWL、寫入字線WWL、寫入行選擇線WRSL和位元線BL和/BL都和實施例6相同，故不重複贅述° 參照圖42，實施例5的變形例3的MTJ記憶單元MCs中，和圖39所示的實施例5的MTj記憶單元MCr比較，不同之處在於：存取電晶體ATRw設於中間層107和位元線/BL之間。中間層1 07和位元線BL為電氣性結合。其他部分的構成，和實施例5的變形例2的MTJ記憶單元MCr同樣，故不在此詳細贅述。參照圖43，實施例5的變形例3的資料寫入和資料讀出動作，和圖40所示的實施例5的變形例2的資料寫入和資料讀出動=比較，不同之處在於：位元線BL和/BL的電壓設定互相=替。其他部分的構成，和實施例5的變形例2的…】記憶單元MCr同樣，故不在此詳細贅述。如此，實施例5的變形例3的構成’也和實施例5的變形例2相同，因為用二極體作為存取元件來代替電晶體，能使得MT J記憶單元更小型化。 <實施例6 > 實施例6所說明的’是不需依靠所寫入的記憶資料的位 ^而能使付各MTJ記憶單元的磁化特性成為對稱的構成 j同以下說明，實施例6的構成，可以使用在實施例貫施例5所說明的通道磁性阻抗元件1〇〇a、i〇〇b、以及

565840 五、發明說明（64) 1 0 0 c其中任何一種。從而，在實施例6中，將該等通道磁性阻抗元件總稱為通道磁性阻抗元件1 0 0。此外，在各種類的通道磁性阻抗元件中的自由磁化層，也總稱為自由磁化層VL。參照圖4 4，在資料寫入時，對通道磁性阻抗元件丨〇〇施加的磁場為：流通於位元線BL的資料寫入電流± I w所產生的資料寫入磁場H(BL)、和流通於寫入字線WWL的資料寫入電流1ρ所產生的資料寫入磁場H(WWL)。而且，在通道磁性阻抗元件1 〇〇中的自由磁化層VL中，與起因於靜磁性結合而固定磁化層之間的結合磁場△ Hp，沿著磁化容易軸（Ea) 方向而作用。貧料寫入磁場H(BL)，主要包含沿著自由磁化層vl的磁化容易軸（ΕΑ)的成分，資料寫入磁場H(WWL)主要包含沿著自由磁化層VL的磁化困難軸（HA)方向的成分。換句話說，貢料寫入磁場H (BL)，係為將自由磁化層VL在磁化容易軸 (ΕΑ)方向磁化而施加，資料寫入磁場叮醫。，係為將自由磁化層VL在磁化困難軸（ΗΑ)磁化而施加。在實施例6的構成中，資料寫入磁場耵·^，並非完全施加在和自由磁化層VL的磁化困難軸（ΗΑ)方向平行的方向上，而是和磁化困難軸（ΗΑ)方向之間形成一定的角度α而施加。如此資料寫入磁場H(WWL)即可分解為：磁化容易軸方向的成分HWWL(e)、和磁化困難軸方向的成分HWWL(h)。於此，兩成分的公式如下（丨）、（2 ): HWWL(e) =H(WWL)x sin a .......... ι λ

565840 五、發明說明（65) HWWL(h) =H(WWL)x cos a .........(2) 並且’一疋的角度（2設定兔处、廿^ ,.月度α 〇又疋為此滿足下列公式（3): H(WWL) X sin α + ΔΗρ =0.........⑺ 如此，沿著H(WWL)的磁化容易轴（ΕΑ)方向的成分 =場_相抵銷。換言之，資料寫入磁場 H(WWL)具有抵銷ΔΗρ的方向成分。苟另一方面，在實施例6的構成中，資料沿著磁化容易軸（EA)，施加於依昭_資” 两，的方向。其結果，口有資斗斗宜::寫貝枓的位準而決定 ^ /、有貝抖寫入磁場h(bl)發生作用，矸以沿著磁化容易軸（EA)方向進行磁化。經由如此的構成，沿著磁化容易軸（EA)方向的性，即可不依靠寫入資料的位寺雪户+ Tw的方6 ^ ^ 旱也就疋不依靠資料寫入 U Iw的方向而成為對稱。其結果所需要的資料寫入電流+ I w *从田^丨利貫科罵入功率可以削減，並且因位元後二：：ΐΜ:ΑΜ裝置的消耗動作的可信賴程度。视的電流密度減低而可提升此外’以上所敘述一定角度α，為了磁㈣方向進行磁化，還需要能滿足下 :困難軸 H(WWL)x cos a >HSWh.........(4) 於=處的HSWh，係表示沿著磁化困難轴（特性中的磁化臨界值。相告认〜Θ 兹化值相田於圖5 1所不的星形特性線的縱轴所不的值。簽照圖45，為實現圖44所示各磁場關係，位元線乩，在和自由磁化層VL的磁化容易轴（EA)成直角的方向上延伸配

C:\2D-OODE\9MO\91116252.ptd 第69頁 565840 五、發明說明（66) 置。通道磁性阻抗元件1 0 0 (自由磁化層VL )若具有長方形的形狀，則磁化容易軸（E A )方向相當於長方形的較長邊。相對於此’寫入字線W W L在和磁化容易軸（e A)方向成α 角度的方向上延伸配置。換言之，寫入字線WWL和位元線並非互相成直角配置，而是成（90 - α)度的角度而配置。通道磁性阻抗元件丨00當中，至少自由磁化層VL，還有寫入字線WWL、位元線BL的金屬配線層，該等形成圖形、 CMP (化學機械研磨）等進行圖形研磨的適當設計，藉以實現圖一46所示的配置。經由如此的配置，圖45所示的實施例 6的貧料寫入磁場，即可施加於MTJ記憶單元。 <貫施例6的變形例> 方it二ΐ例6广變形例中’位元線BL和寫入字線WWL成直角方向置’如此即可獲得如實施例6同樣的效果。元：置？4施例6的變形例的構成中，4道磁性阻抗磁:容易軸寫入磁場H(BL)，使其和自由磁化層VL的磁化合易軸(EA)方向成α角度而二場h(wwl)施加於和H(BL)成直且#枓寫入磁線BL和寫入字線ww ^之，位元 Η(_和實施例6的構成同；:置在：：磁=入磁場困難軸(ha)方向之間成α角度。同樣的由磁二層η的磁化 H(BL)則依照寫入資料的位準而設貝科寫入磁場從而，通道;^ & βΒ 為互相相反的方向。磁化容易軸二件1()〇(自由磁化層)中，施：於 )方向的磁場H(e)，以下列公式⑸表示

565840 五、發明說明（67) H(e) =HWWL x sin ck ± H(BL) x cos a + ΔΗρ.........(5) 並且，和實施例6的構成同樣的，只要設定角度α滿足公式（3 )所定的角度，即可獲得和實施例6同樣的效果。同樣的，通道磁性阻抗元件1 〇〇 (自由磁化層）的磁化困難軸（Η A )方向的磁場H (h)可以下列公式（6 )表示·· H(h) =HWWL X cos α 土 H(BL) X si η α .........(6) 此際，為了更新作為寫入對象的MT J記憶單元中的自由磁化層V L的磁化方向，需要能滿足下列公式（7 )和（8 ): I 土 H(BL) X cos a | >HSWe.........(7) I H(WWL) x cos a ± H(BL) x sin a | >HSWh.........(8) 此外，HSWh和HSWe，分別係沿著磁化困難軸和沿著磁化容易軸進行磁化的臨界值，分別相當於圖5 1所示的星形特性線中的縱軸和橫軸的值。只要分別設定所定角度α和資料寫入磁場H(WWL)、 H (B L )’使其成滿足以上相關公式即可。此外，在實施例6 的變形例的構成中，如公式（8)所能理解，和所定角度j 為0度的普通構成相比較，為了使得沿著磁化容易轴（E A) 方向的磁化特性能夠對稱，需要將H(WWL)設定的比較大。換言之’流通於寫入字線W W L的資料寫入電流I p必須設定得比較大。從而，在這樣的構成中，對選擇記憶單元寫入記憶資料所需的資料寫入電流I P和資料寫入電流± I w，在j p < | 土 I w |的情形下可以控制消耗電流。例如，在 < 次資料寫入動作時，對應一個選擇列，對多數記憶單元行並聯進行資

565840 五、發明說明（68) 料寫入的構成，就相當於這樣的情形。代表性的例子是，為了能更快速並且以更低來處理資料，使用微處理器等的和邏輯電路^粍功率半導體晶片上的LSI (大型積體電路），對於需要在A同二個路之間進行多位元並且並聯的資料交換的MRAM裝置、，他電構成的資料寫入比較有效。上蒼照圖47 ’為了實現圖46所示的各磁場的關係，寫線WWL配置在和通道磁性阻抗元件1〇〇(自由磁化層）的磁化容易軸（EA)方向成所定角度^；的方向上延伸。在通道磁性阻抗兀件1 0 0具有長方形的形狀時，則寫入字線㈣L在和長方形白2較長邊成α角度的方向上配置。並且，位元線BL和寫入字線WWL係在互相成直角的方向上延伸配置。即使在這樣的配置中，也是只要能適當設計磁性體層和金屬配線層的形成圖形和研磨圖形即可實現。經由如此的配置，即可對MTJ記憶單元施加如圖46所示的實施例6的變形例的資料寫入磁場。【元件編號說明】 10 記憶陣列 25 列解碼器 3 0 字線驅動器 60 100a 、100b 、100c 字線電流控制電路項出/寫入控制電路資料讀出電路通道磁性阻抗元件 C:\2D-CODE\9MO\91116252.ptd $ 72頁 565840

五、發明說明 (69) 101 反強磁性體層 102 固定磁化層 103 ^ 104 白由磁化層 105 通道障壁 107 中間層 HA 磁化困難軸方向 EA 磁化容易軸方向 ATR 存取電晶體 BL 位元線 Is 檢測電流 Ip 資料寫入電流 ± I w 資料寫入電流 MC 記憶單元 RWL 讀出字線 WWL 寫入字線 MTJ 1己憶單元 VSS 接地電壓 VCC 電源電壓 DWL 虛設位元線 MBL 主位元線 SBL 副位元線 EQT 短路電晶體 WMB 寫入選擇信號 MB 1己憶區塊 C:\2D-CODE\9MO\911l6252.ptd 第73頁 565840 圖式簡單說明圖1為顯示本發明實施例1的MR AM裝置1的整體構造的概略方塊圖。圖2為顯示圖1所示記憶陣列的構造例概念圖。时圖3為顯示具有圖2所示兩層電容儲存節構造的MTJ記憶單元的概念圖。圖4A、B為說明資料寫入時的自由磁化層的磁化方向的概念圖。圖5為說明具有另一兩層電容儲存節構造的MTJ記憶單元的概念圖。

圖6為顯示記憶陣列1 〇的另一構成例的方塊圖。圖7為顯示記憶陣列1 〇的又一構成例的方塊圖。圖8為圖7所示記憶單位的構成的構造圖。圖9為具有兩層電容儲存節構造的MTJ記憶單元的另一構成的構造圖。圖1 〇為說明本發明實施例2的記憶陣列構成的概略圖。圖11為圖1 0所示記憶陣列塊.3構成的電路圖。圖1 2為說明本發明實施例2的變形例1的記憶陣列塊MBb 構成的電路圖。

次圖1 3 A、B為說明本發明實施例2的變形例1的記憶區塊中貢料寫入磁場產生的模樣概念圖。圖1 4為實施例2的變形例2的記憶陣列構成的概略圖。圖1 5為實施例2的變形例3的記憶陣列構成的概略圖。圖1 6為說明圖1 5所示記憶區塊的構成的電路圖。圖1 7為實施例2的變形例4的記憶陣列構成的方塊圖。

C:\2D-CODE\9MO\91116252.ptd 565840 圖式簡單說明圖18為圖1 9為圖20為圖21為的構造圖圖22為圖23為路圖。圖 2 4 A，寫入磁場圖2 5為圖。圖2 6為圖27為構成的概圖 2 8 A 、生情形的圖29為之方塊圖圖30為圖。圖31為圖3 2為圖33為說明圖1 7所示記悴會於A丨9 AA h U £塊構成的電路圖。汽力也例2的變形ς > 單層電容儲存節冓陣列 :有…容儲存節構造的訂】記憶單元：構成 ^員示^施例3的記憶區塊MBe構成的電路圖。颂不貫施例3的變形例1的記憶區塊〇 f構成的電 • B為實施例3的變形例丨的記憶區塊中說明苴次發生情形的概念圖。 ”貝4 顯示實施例3的變形例2的記憶區塊構成的電路，示實施例3的變形例3的記憶塊構成的電路圖。實施例4具有兩層電容儲存節構造的MT j記憶單元念圖。 B為圖2 7所示Μ T J記憶單元中的資料寫入磁場發概念圖。圖2 7所示MT J記憶單元配置成行列狀的記憶陣列〇顯示實施例4的變形例1的記憶陣列的構成之電路實施例4的變形例2的階層字線構成的概念圖。實施例4的變形例3的階層字線構成的概念圖。說明實施例5的記憶陣列構造的方塊圖。

C:\2D-CODE\9l.l0\91H6252.ptd 第75頁 565840 圖式簡單說明圖34為說明實施例5的MTJ記憶單元構造的概念圖。圖35為說明對實施例5的MTJ記憶單元進行資料讀出和資料寫入動作的動作波形圖。圖3 6為說明實施例5的變形例1的記憶陣列構造的方塊圖。圖37為說明實施例5的變形例1的MTJ記憶單元構造的概念圖。圖3 8為說明實施例5的變形例2的記憶陣列構造的方塊圖。圖39為說明實施例5的變形例2的MTJ記憶單元構造的概念圖。圖40為說明對實施例5的變形例2的MTJ記憶單元進行資料讀出和資料寫入動作的動作波形圖。圖4 1為說明實施例5的變形例3的記憶陣列構造的方塊圖。圖42為說明實施例5的變形例3的MTJ記憶單元構造的概念圖。圖43為說明對實施例5的變形例3的MTJ記憶單元進行資料讀出和資料寫入動作的動作波形圖。圖44為顯示實施例6的資料寫入磁場方向的概念圖。圖4 5為實施例6的通道磁性阻抗元件配置概念圖。圖4 6為實施例6的變形例的資料寫入磁場方向概念圖。圖4 7為顯示實施例6的變形例的通道磁性阻抗元件配置概念圖。

C:\2D-C0DE\9M0\91116252.ptd 第76頁 565840

Claims

565840 六、申請專利範圍 1. 一種薄膜磁性體記憶裝置，其特徵為：具備能分別進行資料記憶的多數個記憶單元，各前述記憶單元，包含：依照記憶資料來改變電阻抗值的磁氣記憶部；以及在資料讀出時，使得資料讀出電流能流通於前述磁氣記憶部而選擇性的被轉開為0N的讀出存取元件，前述磁氣記憶部，又具有：具固定磁化方向的第一磁性體層；依照所施加的資料寫入磁場而被磁化為互相為相反方向的第二和第三磁性體層；形成在前述第二和第三磁性體層之間的非磁性且導電的中間層；以及形成在前述第二和第三磁性體層其中之一、和前述第一磁性體層之間的絕緣層，在資料寫入時，前述資料寫入磁場至少一部分，係由流通於前述中間層的第一資料寫入電流所產生。 2. 如申請專利範圍第1項之薄膜磁性體記憶裝置，其中，前述中間層，係由前述多數個記憶單元的一部分所共同使用。 3. 如申請專利範圍第1項之薄膜磁性體記憶裝置，其中，前述多數個記憶單元，配置成行列狀，而前述薄膜磁性體記憶裝置又具備：多條第一資料寫入線，用前述中間層所形成，分別對應

C:\2D-C0DE\91-10\91116252.ptd 第78頁 565840 六、申請專利範圍於記憶單元列以及記憶單元行的其中之一而設，分別用來使前述第一資料寫入電流流通；以及多條第二資料寫入線，分別對應於前述記憶單元列以及前述記憶單元行的另一側而設，在前述資料寫入時，分別使得用來產生前述資料寫入磁場的第二資料寫入電流流通，對於對應第一和第二資料寫入線兩者，在分別流通有前述第一和第二資料寫入電流的記憶單元中，前述第二和第三磁性體層的磁化方向可以重新改寫。 4. 如申請專利範圍第1項之薄膜磁性體記憶裝置，其中，在資料讀出時，前述存取元件，將前述磁氣記憶部和固定電壓作電氣性結合，而前述資料讀出電流，經由前述中間層而流通於前述磁氣記憶部。 5. 如申請專利範圍第1項之薄膜磁性體記憶裝置，其中，又具備：資料讀出時，用來流通前述資料讀出電流的讀出資料線，在資料讀出時，前述存取元件，將前述磁氣記憶部和前述讀出資料線作電氣性結合，前述中間層，在前述資料讀出時，設定為固定電壓。 6. 如申請專利範圍第1項之薄膜磁性體記憶裝置，其中，

C:\2D-CODE\9MO\91116252.ptd 第79頁 565840 六、申請專利範圍前述多數個記憶單元，配置成行列狀，前述中間層，作為分別對應前述記憶單元行的多條資料線，延伸於記憶單元行方向上而形成，而前述薄膜磁性體記憶裝置又具備：資料寫入電路，在資料寫入時，將成對的兩條資料線的一端，依照寫入資料的位準而分別設定為第一或者第二電壓；以及電流開關，設於前述成對的每兩條資料線，在資料寫入時，藉以將相對應的兩條資料線的另一端互相作電氣性結合。 7. 如申請專利範圍第1項之薄膜磁性體記憶裝置，其中，各前述記憶單元，又包含：寫入存取元件，藉以從前述多數個記憶單元中，對於和被選擇為資料寫入對象的記憶單元相對應的前述中間層，使前述第一資料寫入電流能選擇性流通。 8. 如申請專利範圍第7項之薄膜磁性體記憶裝置，其中，前述多數個記憶單元配置成行列狀，而前述薄膜磁性體記憶裝置，又具備：分別設於每個記憶單元行的第一和第二資料線，在前述資料寫入時，對應於包含被選擇的記憶單元的記憶單元行的前述第一和第二資料線，依照寫入資料的位準，分別設定為第一或者第二電壓，

C:\2D-CODE\91-10\91116252.ptd 第80頁 565840 六、申請專利範圍各前述寫入存取元件，在相對應的第一和第二資料線之間，和前述中間層成串聯連接，在包含前述被選擇記憶單元的記憶單元列轉開為0N。 9. 一種薄膜磁性體記憶裝置，其特徵為具備：能分別進行資料記憶的多數個記憶單元，各前述記憶單元，分別都包含：依照隨所施加磁場而改寫的磁化方向，而改變電阻抗值的磁氣記憶部；在導通時，使資料讀出電流能通過前述磁氣記憶部的存取元件，以及階層性設置的通用資料線和局部資料線，在資料寫入時，能流通資料寫入電流，以使得前述磁氣記憶部能依寫入育料的方向磁化。 1 0.如申請專利範圍第9項之薄膜磁性體記憶裝置，其中，在前述資料寫入時，由流通於前述通用資料線和前述局部資料線的前述資料寫入電流所分別產生的磁場，在前述磁氣記憶部互相強化。 11.如申請專利範圍第9項之薄膜磁性體記憶裝置，其中，前述多數個記憶單元配置成行列狀，前述通用資料線，係對應於記憶單元行或者記憶單元列的其中之一而配置，前述局部資料線，係對同一條前述通用資料寫入線相對應的記憶單元群依照所定的每個區分而配置，

C: \2D-OODE\91-10\91116252.ptd 第81頁 565840 六、申請專利範圍又具備：資料寫入電路，在資料寫入時，將成對的兩條通用資料線的一端，分別依照寫入資料的位準而分別設定為第一或者第二電壓；第一電流開關部，分別設置於成對的每兩條局部資料線，在資料寫入時，將成對的兩條局部資料線的一端兩者作電氣性結合；第二電流開關部，分別設置於前述成對的每兩條局部資料線，分別將前述對應的兩條局部資料線的另一端，分別和對應的兩條通用資料寫入線連接。 1 2.如申請專利範圍第9項之薄膜磁性體記憶裝置，其中，另外又具備·· 貧料讀出電路’在貧料讀出時，在成對的兩條通用貧料線分別流通前述資料讀出電流的同時，依照前述成對的兩條通用資料線的電壓比較而產生讀出資料；以及參照電壓產生部，分別設於前述每條通用資料線，呼應於前述資料讀出電流的通過而產生參照電壓，被選擇為資料讀出對象的記憶單元，經由相對應的局部資料線而在和相對應的通用貧料線相連接的狀態下’流通前述資料讀出電流’ 在前述資料讀出時，和前述被選擇的記憶單元相對應的通用資料線成一對的通用資料線，連接於前述參照電壓產生部。 1 3.如申請專利範圍第9項之薄膜磁性體記憶裝置，其中，

C:\2D-CODE\9MO\91116252.ptd 第82頁 565840 六、申請專利範圍前述多數個記憶單元係配置成行列狀，前述通用資料線，對應於記憶單元列或者記憶單元行的其中之一而配置，前述局部資料線，在每個對應於同一前述通用資料寫入線的記憶單元群所定的區分而配置，而前述薄膜磁性體記憶裝置又具備：資料寫入電路，在資料寫入時，將成對的兩條通用資料線的一端，分別依照寫入資料的位準而分別設定為第一或者第二電壓；以及電流開關部，設於前述成對的每兩條局部資料線，藉以將相對應的兩條局部資料線的另一端之間互相作電氣性結合。 1 4.如申請專利範圍第1 3項之薄膜磁性體記憶裝置，其中，另外又具備：貢料讀出電路’在貧料讀出時’在成對的兩條通用貪料線分別流通前述資料讀出電流的同時，依照前述成對的兩條通用資料線的電壓比較而產生讀出資料；以及參照電壓產生部，分別設於前述每條通用資料線，.呼應於前述資料讀出電流的通過而產生參照電壓，前述電流開關部，從前述成對的兩條局部資料線當中將對應於被選擇為資料讀出對象的記憶單元的其中之一，和相對應的通用貢料線連接’ 在前述資料讀出時，和前述被選擇的記憶單元相對應的通用資料線成一對的通用資料線，連接於前述參照電壓產

C:\2D-CODE\9MO\911 ]6252.ptd 第83頁 565840 六、申請專利範圍生部。 1 5.如申請專利範圍第9項之薄膜磁性體記憶裝置，其中，前述多數個記憶單元係配置成行列狀，前述通用資料線，配置在每個多數記憶單元行上，而前述局部資料線，在各前述記憶單元行上配置在每個所定區分上。

C:\2D-C0DE\91-10\91116252.ptd 第84頁