JP2007150159A - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP2007150159A
JP2007150159A JP2005345462A JP2005345462A JP2007150159A JP 2007150159 A JP2007150159 A JP 2007150159A JP 2005345462 A JP2005345462 A JP 2005345462A JP 2005345462 A JP2005345462 A JP 2005345462A JP 2007150159 A JP2007150159 A JP 2007150159A
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic
magnetization
magnetic field
recording layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005345462A
Other languages
English (en)
Other versions
JP5068016B2 (ja
Inventor
Takashi Osanaga
隆志 長永
Takeharu Kuroiwa
丈晴 黒岩
Taisuke Furukawa
泰助 古川
Masakazu Taki
正和 滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005345462A priority Critical patent/JP5068016B2/ja
Priority to PCT/JP2006/322943 priority patent/WO2007063718A1/ja
Priority to US12/085,664 priority patent/US7773408B2/en
Publication of JP2007150159A publication Critical patent/JP2007150159A/ja
Priority to US12/830,954 priority patent/US7983075B2/en
Application granted granted Critical
Publication of JP5068016B2 publication Critical patent/JP5068016B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/13—Amorphous metallic alloys, e.g. glassy metals
    • H01F10/132—Amorphous metallic alloys, e.g. glassy metals containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】記録層における反転磁界が小さく、かつ、一軸磁気異方性が高い磁気抵抗素子からなる磁気抵抗素子を備える不揮発性記憶装置を提供する。
【解決手段】強磁性層１８および２２は、互いに打消し合うような磁化方向の磁化をもち、強磁性層１８および２２の全体としては、その磁化はほぼゼロとなる。すなわち、強磁性層１８および２２は、非磁性層２０を介して交換結合し、ＳＡＦ構造を形成する。ＳＡＦ構造を形成する強磁性層１８および２２は、全体として磁化がほぼゼロとなるので、記録層ＲＬの磁化は、強磁性層１４の磁化により決定される。よって、一軸磁気異方性の高いＣｏＦｅＢ合金で強磁性層１４を形成し、交換結合力の高いＣｏＦｅ合金で強磁性層１８および２２を形成する。
【選択図】図２

Description

本発明は、不揮発性記憶装置に関し、より特定的には、スピンバルブ構造の磁気抵抗素子を備えるランダムアクセスメモリに関する。
近年、新世代の不揮発性記憶装置として、ＭＲＡＭ（Magnetic Random Access Memory）デバイスが注目されている。ＭＲＡＭデバイスは、半導体集積回路に形成された複数の薄膜磁性体からなるメモリセルを用いて不揮発のデータ記憶を行ない、かつ、メモリセルの各々に対してランダムアクセスが可能な不揮発性記憶装置である。
一般的に、このようなメモリセルは、磁化方向が固定された強磁性層からなる固定層と、外部磁界に応じてその磁化方向が変化する強磁性層からなる記録層とを、非磁性層を介して配置したスピンバルブ（Spin Valve）構造の磁気抵抗素子を含む。そして、このスピンバルブ構造の磁気抵抗素子は、記録層の磁化方向の変化に応じて生じる電気抵抗値の変化に対応付けてデータを記憶する。電気抵抗値の変化は、その原理に応じて、トンネル磁気抵抗（Tunnel Magneto Resistive）効果や巨大磁気抵抗（Giant Magneto Resistive）効果などに分類されるが、トンネル磁気抵抗効果による磁気抵抗素子を用いることで、ＭＲＡＭデバイスの性能が飛躍的に進歩することが知られている。
多くの磁気抵抗素子では、記録層の磁化方向が、固定層の磁化方向と平行または反平行となるような磁気異方性をもつように形成され、その記録層の磁化方向に対応付けて「０」および「１」の２値が記憶される。このように、固定層の磁化方向と平行または反平行となる方向を、記録層の磁化容易軸（easy axis）と称し、磁化容易軸と直交する方向を磁化困難軸（hard axis）と称す。すなわち、記録層の磁化方向は、外部磁界に応じて、磁化容易軸上を交互に反転する。このように記録層の磁化方向が磁化容易軸上でいずれかを向くような特性を一軸磁気異方性と称す。一軸磁気異方性は、磁気抵抗素子の面内形状を磁気容易軸に沿って長くすることで生じる形状異方性により実現される。
このような磁気抵抗素子からなるメモリセルによりＭＲＡＭデバイスを構成する場合には、２種類の書込み線を行列状に配置し、その２種類の書込み線の各交差点と近接する位置にメモリセルが配置される。なお、各メモリセルは、２種類の書込み線を流れる電流により、それぞれ磁気容易軸方向および磁化困難軸方向に外部磁界を受けるように配置される。すると、メモリセルを構成する磁気抵抗素子は、磁気容易軸方向および磁化困難軸方向の外部磁界による合成磁界に応じて、記録層の磁化方向を交互に反転させる。このような記録層の磁化方向を反転させる合成磁界の向きおよび大きさは、アステロイド特性と呼ばれ、磁気容易軸方向および磁化困難軸方向の外部磁界の大きさで規定される。すなわち、ＭＲＡＭデバイスにおいては、特定のメモリセルに近接する２種類の書込み線を適宜選択して電流を流すことで、行列状に配置される複数のメモリセルのうち、いずれか１つのメモリセルを特定し、ランダムアクセスを実現する。
ところで、非特許文献１に開示されるように、記録層の磁化方向の反転に要する磁界（以下、反転磁界とも称す）は、記録層の形状に応じて決まり、面内方向の幅にほぼ反比例し、かつ、厚さに比例することが知られている。そのため、メモリセルをより微細化し、ＭＲＡＭデバイスのさらになる高集積化を実現しようとすると、面内方向の幅が縮小し、反転磁界が大きくなるため、データ書込み時の消費電力の増大を招く。そこで、記録層を薄膜化し、データ書込み時における消費電力の増大を抑制している。しかしながら、記録層の薄膜化には限界があり、ＭＲＡＭデバイスをより高集積化する上で阻害要因となることが予想される。
そこで、たとえば非特許文献２および３には、反転磁界の増大を抑制するため、磁気容易軸方向および磁気困難軸方向の長さを互いに一致させ、形状異方性を持たない磁気抵抗素子が提案されている。このような形状異方性を持たない磁気抵抗素子においては、一軸磁気異方性を実現するため、非磁性層を介して反平行に交換結合した２つの強磁性層からなる反平行結合（ＳＡＦ：Synthesis Anti-Ferromagnetic）構造（以下、ＳＡＦ構造とも称す）を採用することが提案されている。
「Submicron spin valve magnetoresistive random access memory cell」，E.Y.Chen et al. ，Journal of Applied Physics，vol.81，No.8，p.3992-3994，15 April 1997 「Size-independent spin switching field using synthetic antiferromagnets」，K.Inomata et al，Applied Physics Letters，vol.82，No.16，p.2667-2669，21 April 2003 「Magnetization reversal and domain structure of antiferromagnetically coupled submicron elements」，N.Tezuka et al.，Journal of Applied Physics，vol.93， No.10，p.7441-7443，15 May 2003
上述のような反転磁界の抑制効果を発揮するためには、強磁性層間の交換結合力が高いＳＡＦ構造を採用する必要がある。しかしながら、高い交換結合力をもつ実用的な強磁性体材料のうち、従来のような形状異方性により形成される一軸磁気異方性と同程度の一軸磁気異方性を実現する強磁性体材料は見つかっていない。
すなわち、交換結合力の高い強磁性体材料では、一軸磁気異方性が低いため、記録層の磁化方向が磁化容易軸以外の方向を向き易く、その結果、外部磁界により磁気抵抗素子の電気抵抗値が「０」または「１」に対応する値以外の中間値となってしまう。
上述したＭＲＡＭデバイスにおいては、特定のメモリセルにアクセスする場合に、当該メモリセルと同一の書込み線に沿って配置される他のメモリセルに対しても磁界が与えられるため、一軸磁気異方性が低い磁気抵抗素子からなるメモリセルを用いると、他のメモリセルへのアクセスが実行される毎に記録層の磁化方向が変化し、記憶するデータが不安定化するという問題があった。
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、記録層における反転磁界が小さく、かつ、一軸磁気異方性が高い磁気抵抗素子からなる磁気抵抗素子を備える不揮発性記憶装置を提供することである。
この発明によれば、行列状に設けられる複数の書込み線と、複数の書込み線のうち、行および列に対応する２つの書込み線の交差点に対応付けて配置される磁気抵抗素子とを備え、磁気抵抗素子は、書込みデータに応じて２つの書込み線をそれぞれ流れる電流により生じる書込み磁界を受け、不揮発的に電気抵抗値を変化させることでデータを記憶する不揮発性記憶装置である。そして、磁気抵抗素子は、書込み磁界に関わらず一定の磁化方向を有する固定層と、書込み磁界に応じて磁化方向を変化させる記録層と、固定層と記録層とにより挟まれた第１の非磁性層とを含む。さらに、記録層は、交換結合層と、第１の材料からなる第１の強磁性層と、交換結合層と第１の強磁性層とにより挟まれた第２の非磁性層とを含み、交換結合層は、第１の材料とは異なる第２の材料からなる第２および第３の強磁性層と、第２の強磁性層と第３の強磁性層とにより挟まれた第３の非磁性層とを含み、第２および第３の強磁性層は、互いの磁化を打消し合うように、磁化方向が互いに反対で、大きさが略同一の磁化を有する。
この発明に従う発明によれば、磁気抵抗素子は、一定の磁化方向を有する固定層と書込み磁界に応じて磁化方向を変化させる記録層とを含み、記録層は、交換結合層と第１の材料からなる第１の強磁性層とを含む。さらに、交換結合層は、第２の材料からなる第２および第３の強磁性層が互いに磁化を打消しあうように構成される。そのため、記録層の一軸磁気異方性に寄与する第１の強磁性層の材料と、交換結合層を形成する第２および第３の強磁性層の材料とをそれぞれ独立に決定できる。よって、第１の材料として一軸磁気異方性の高い材料を選択し、かつ、第２の材料として交換結合力の高い材料を選択することで、記録層における反転磁界が小さく、かつ、一軸磁気異方性が高い磁気抵抗素子からなる磁気抵抗素子を備える不揮発性記憶装置を実現できる。
この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。
［実施の形態１］
図１は、この発明の実施の形態１に従う不揮発性記憶装置の代表例であるＭＲＡＭデバイス１の全体構成図である。
図１を参照して、ＭＲＡＭデバイス１は、外部からの制御信号およびアドレス信号に応答してランダムアクセスを実行し、入力データＤｉｎの書込みおよび出力データＤｏｕｔの読出しを実行する。ＭＲＡＭデバイス１におけるデータ書込み動作およびデータ読出し動作は、たとえば、外部からのクロック信号に同期したタイミングで実行される。なお、外部からのクロック信号を受けることなく、内部で動作タイミングを定めてもよい。
そして、ＭＲＡＭデバイス１は、ｎ行×ｍ列（ｎ，ｍ：自然数）に配列されるメモリセルＭＣを含むメモリアレイを備える。
メモリアレイには、メモリセル列にそれぞれ対応して、２本の相補なビット線対ＢＬ１，／ＢＬ１〜ＢＬｍ，／ＢＬｍおよび書込みビット線ＷＢＬ１〜ＷＢＬｍが配置される。また、メモリセル行にそれぞれ対応して、ワード線ＷＬ１〜ＷＬｎが配置される。
以下においては、ビット線対、ビット線、書込みビット線およびワード線のそれぞれを総称して表現する場合には、符号ＢＬ，／ＢＬ、ＢＬ（／ＢＬ）、ＷＢＬおよびＷＬを用いて表記する。また、信号、信号線およびデータなどの２値的な高電圧状態および低電圧状態をそれぞれ「Ｈ」レベルおよび「Ｌ」レベルとも称す。
各メモリセルＭＣは、トンネル効果を利用した磁気抵抗素子であるトンネル接合素子１００と、トンネル接合素子１００と直列に接続されるアクセストランジスタＡＴＲとを含む。そして、メモリセルＭＣは、対応するメモリセル列のビット線対ＢＬ，／ＢＬと接続される。また、メモリセルＭＣを構成するアクセストランジスタＡＴＲのゲートは、対応するメモリセル行のワード線ＷＬと接続される。
ＭＲＡＭデバイス１は、ワード線ＷＬと接続されるワード線ドライバ帯６をさらに備え、ワード線ドライバ帯６は、データ書込みおよびデータ読出し（以下、単にデータアクセスとも称す）時において、行選択結果に応じて、データアクセスの対象となるメモリセルＭＣに対応するワード線ＷＬを選択的に活性化する。
さらに、ＭＲＡＭデバイス１は、書込みデータおよび読出しデータを伝達するための互いに相補のデータ線ＤＢおよび／ＤＢと、書込みデータを伝達するための書込みデータ線ＷＷＬと、メモリセル行にそれぞれ対応して設けられるカラム選択ゲート対ＣＳＧ１，／ＣＳＧ１〜ＣＳＧｍ，／ＣＳＧｍおよび書込みカラム選択ゲートＷＣＳＧ１〜ＷＣＳＧｍと、読出しワード線ＲＷＬと、カラムデコーダ８ａ，８ｂと、データ書込回路２と、データ読出回路４とを有する。
以下においては、カラム選択ゲート対、カラム選択ゲートおよびおよび書込みカラム選択ゲートのそれぞれを総称して表現する場合には、符号ＣＳＧ，／ＣＳＧ、ＣＳＧ（／ＣＳＧ）およびＷＣＳＧを用いて表記する。
カラムデコーダ８ａは、カラムアドレスＣＡのデコード結果、すなわち列選択結果に応じて、データ書込み時およびデータ読出し時の各々において、２つの相補なカラム選択ゲートＣＳＧ，／ＣＳＧのうちいずれか一方または両方を選択的に活性化する。その結果、活性化されたカラム選択ゲートＣＳＧおよび／ＣＳＧは、データ線ＤＢおよび／ＤＢを、対応するビット線ＢＬおよび／ＢＬのそれぞれと電気的に結合する。
同様に、カラムデコーダ８ｂは、カラムアドレスＣＡのデコード結果、すなわち列選択結果に応じて、データ書込み時において、書込みカラム選択ゲートＷＣＳＧを選択的に活性化する。その結果、活性化された書込みカラム選択ゲートＷＣＳＧは、書込みデータ線ＷＷＬを、対応する書込みビット線ＷＢＬと電気的に結合する。
読出しワード線ＲＷＬは、ビット線ＢＬのそれぞれと、データ読出回路４とを接続する。
データ書込回路２は、外部からライトイネーブル信号ＷＥおよび入力データＤｉｎを受け、データ線対ＤＢ，／ＤＢおよび書込みデータ線ＷＷＬに所定の電圧を印加する。
データ読出回路４は、外部からリードイネーブル信号ＲＥを受け、読出しワード線ＲＷＬ上の電圧をセンスアンプで増幅し、図示しない参照抵抗の電圧値と比較し、その比較結果に基づいて出力データＤｏｕｔを出力する。
（データ書込み動作）
ワード線ドライバ帯６は、選択されたメモリセル行に対応するワード線ＷＬを「Ｈ」レベルに活性化して、対応するメモリセル行に配置されたメモリセルＭＣのアクセストランジスタＡＴＲを活性化させる。すると、活性化されたアクセストランジスタＡＴＲと直列接続されるトンネル接合素子１００がそれぞれビット線対ＢＬ，／ＢＬと電気的に接続される。
一方、カラムデコーダ８ａは、選択されたメモリセル列に対応するカラム選択ゲート対ＣＳＧ，／ＣＳＧを「Ｈ」レベルに活性化し、当該メモリセル列に対応するビット線対ＢＬ，／ＢＬをデータ線対ＤＢ，／ＤＢと電気的に接続する。同様に、カラムデコーダ８ｂも選択されたメモリセル列に対応する書込みカラム選択ゲートＷＣＳＧを「Ｈ」レベルに活性化し、当該メモリセル列に対応する書込みビット線ＷＢＬを書込みデータ線ＷＷＬと電気的に接続する。
そして、データ書込回路２は、入力データＤｉｎに応じた所定の電圧をそれぞれデータ線対ＤＢ，／ＤＢおよびデータ書込み線ＷＷＬに与える。すると、データ線ＤＢ、カラム選択ゲートＣＳＧ、ビット線ＢＬ、メモリセルＭＣ、ビット線／ＢＬ、カラム選択ゲート／ＣＳＧおよびデータ線／ＤＢの経路でビット線電流が生じる。また、書込みデータ線ＷＷＬ、書込みカラム選択ゲートＷＣＳＧおよび書込みビット線ＷＢＬを介して、書込み線電流が生じる。そのため、選択されたメモリセル行およびメモリセル列に対応するメモリセルＭＣには、ビット線電流により生じる外部磁界および書込み線電流により生じる外部磁界が同時に与えられるので、トンネル接合素子１００の記録層が入力データＤｉｎに応じた方向に磁化される。このようにして、ワード線ドライバ帯６により選択されたメモリセル行と、カラム選択ゲート対ＣＳＧ，／ＣＳＧおよび書込みカラム選択ゲートＷＣＳＧにより選択されたメモリセル列とにより特定される１つのメモリセルＭＣに対してデータ書込みが実行される。
なお、選択されたメモリセル行に配置される非選択のメモリセルＭＣに対しては、書込み電流による外部磁界が生じるが、ビット線電流による外部磁界は生じないので、非選択のメモリセルＭＣの記録層における磁化方向は不変である。
（データ読出し動作）
ワード線ドライバ帯６は、選択されたメモリセル行に対応するワード線ＷＬを「Ｈ」レベルに活性化して、対応するメモリセル行に配置されたメモリセルＭＣのアクセストランジスタＡＴＲを活性化させる。すると、活性化されたアクセストランジスタＡＴＲと直列接続されるトンネル接合素子１００がそれぞれビット線対ＢＬ，／ＢＬと電気的に接続される。
一方、カラムデコーダ８ａは、選択されたメモリセル列に対応するカラム選択ゲート／ＣＳＧを「Ｈ」レベルに活性化し、当該メモリセル列に対応するビット線／ＢＬをデータ線／ＤＢと電気的に接続する。そして、データ書込回路２が所定の参照電圧をデータ線／ＤＢに与える。すると、データ線／ＤＢ、カラム選択ゲート／ＣＳＧ、ビット線／ＢＬ、メモリセルＭＣ、ビット線ＢＬ、および読出しワード線ＲＷＬの経路で読出し電流が生じる。ここで、データ読出回路４は、読出しワード線ＲＷＬを流れる電流値をセンスし、選択されたメモリセルＭＣの電気抵抗値を検出する。このようにして、ワード線ドライバ帯６により選択されたメモリセル行と、カラム選択ゲートＣＳＧにより選択されたメモリセル列とにより特定される１つのメモリセルＭＣに対してデータ読出しが実行される。
図２は、この発明の実施の形態１に従うトンネル接合素子１００の概略図である。
図２（ａ）は、概略の外観図である。
図２（ｂ）は、図２（ａ）におけるＩＩｂ−ＩＩｂ線断面図である。
図２（ａ）を参照して、トンネル接合素子１００は、固定層ＰＬ、トンネル絶縁層ＢＡＬおよび記録層ＲＬの順に積層されて形成される。
図２（ｂ）を参照して、この発明の実施の形態１においては、トンネル接合素子１００は、所定の半径ｒの円断面をもつ円柱形状である。一例として、トンネル接合素子１００の断面積の半径ｒは、５０ｎｍである。
再度、図２（ａ）を参照して、固定層ＰＬは、反強磁性層１０と、強磁性層１２とからなり、外部磁界にかかわらず固定した磁化方向をもつ。これは、反強磁性層１０および強磁性層１２が交換結合を生じ、反強磁性層１０が強磁性層１２のスピンの向きを固定することで、固定層ＰＬ全体の磁化方向を固定する。
反強磁性層１０は、一例として、ＰｔＭｎ，ＦｅＭｎ，ＩｒＭｎなどからなる。
強磁性層１２は、一例として、ＣｏＦｅ合金，Ｃｏ，Ｆｅ，ＣｏＮｉ合金，ＣｏＦｅＮｉ合金などのＣｏ，Ｆｅ，Ｎｉなどを主成分とする金属材料からなる。
記録層ＲＬは、外部からの磁界に応じてその磁化方向を変化させる。そして、記録層ＲＬは、強磁性層１４と、非磁性層１６と、強磁性層１８と、非磁性層２０と、強磁性層２２とからなる。
強磁性層１８および２２は、互いに打消し合うような磁化方向の磁化をもち、強磁性層１８および２２の全体としては、その磁化はほぼゼロとなる。すなわち、強磁性層１８および２２は、非磁性層２０を介して交換結合し、ＳＡＦ構造を形成する。
また、強磁性層１８および２２は、いずれも、ＣｏＦｅ合金，Ｃｏ，Ｆｅ，ＣｏＮｉ合金，ＣｏＦｅＮｉ合金などのＣｏ，Ｆｅ，Ｎｉなどを主成分とする金属材料からなる。この発明の実施の形態１においては、強磁性層１８および２２は、一例として、ＣｏＦｅ合金からなり、それぞれの層の厚さが同一となるように形成される。上述したように、強磁性層１８および２２の断面積も同一であるので、強磁性層１８および２２の体積は互いに一致し、その磁化の大きさは同一となる。そのため、強磁性層１８および２２の磁化方向が互いに打消し合う方向であれば、全体としての磁化はほぼゼロとなる。
なお、強磁性層１８および２２ならびに非磁性層２０は、「交換結合層」に相当する。
強磁性層１４は、非磁性層１６を介して強磁性層１８の反対側に配置される。そして、強磁性層１４は、ＣｏＦｅ合金，Ｃｏ，Ｆｅ，ＣｏＮｉ合金，ＣｏＦｅＮｉ合金などのＣｏ，Ｆｅ，Ｎｉなどを主成分にＢを含んだ金属材料からなる。この発明の実施の形態１においては、強磁性層１４は、一例として、ＣｏＦｅＢ合金からなる。
上述したように、ＳＡＦ構造を形成する強磁性層１８および２２は、全体として磁化がほぼゼロとなるので、記録層ＲＬの磁化は、強磁性層１４の磁化により決定される。すなわち、強磁性層１４が、外部磁界に応じて、その磁化方向を反転させ、強磁性層１４の磁化方向に伴い、ＳＡＦ構造を形成する強磁性層１８および２２の磁化も反転する。
非磁性層１６および２０は、Ｒｕ，Ｃｕ，Ｔａなどからなり、この発明の実施の形態１においては、非磁性層１６および２０は、一例として、Ｒｕからなる。
この発明の実施の形態１においては、一例として、強磁性層１４の層の厚さは５ｎｍであり、強磁性層１８および２２の層の厚さはいずれも２ｎｍであり、非磁性層１６および２０の層の厚さはいずれも０．９ｎｍである。
トンネル絶縁層ＢＡＬは、非磁性層からなり、固定層ＰＬおよび記録層ＲＬの間にトンネル効果を生じさせる。そして、トンネル絶縁層ＢＡＬを介した電子のトンネル確率は、固定層ＰＬおよび記録層ＲＬの磁化方向の相対関係で変化するため、外部磁界に応じて変化する記録層ＲＬの磁化に応じて、トンネル接合素子１００全体の電気抵抗値が変化することになる。具体的には、記録層ＲＬの磁化方向が固定層ＰＬの磁化方向と一致する場合（平行状態）に電気抵抗値は最小となり、記録層ＲＬの磁化方向が固定層ＰＬの磁化方向と反対になる場合（反平行状態）に電気抵抗値は最大となる。なお、トンネル絶縁層ＢＡＬは、トンネル効果を生じる絶縁物であればよく、一例として、ＡｌＯｘやＭｇＯからなる。
上述したように、この発明の実施の形態１に従うトンネル接合素子１００の断面形状は円状であるので、面内方向における形状異方性が生じない。そのため、従来の磁気抵抗素子のように、形状異方性により一軸磁気異方性を実現することができない。そこで、トンネル接合素子１００は、製造プロセス上において、一軸磁気異方性を実現する。
一例として、強磁性層１４、１８および２２を形成する際には、それぞれの面内で磁化容易軸とすべき方向に１００×１０００／４π（Ａ／ｍ）程度の磁界を印加し、その方向に沿ってパターニング処理を行なう。そして、トンネル接合素子１００の各層を形成した後、記録層ＲＬおよび固定層ＰＬに対する熱処理を行なう。具体的には、強磁性層１４、１８および２２ならびに固定層ＰＬを構成する強磁性層１２に対して、磁化容易軸とすべき方向に、それぞれの強磁性層が飽和する１０×１０００／４π（ｋＡ／ｍ）程度の磁界を印加しつつ、約３００℃で１０時間程度保持する。
このように、トンネル接合素子１００は、パターニング処理および熱処理により、一軸磁気異方性を実現する。
図３は、ＭＲＡＭデバイス１を構成するメモリセルＭＣの概略断面図である。
図３を参照して、半導体基板４０上に形成された層間絶縁膜４２を介して、ビット線／ＢＬが形成される。ビット線／ＢＬは、銅配線４４およびその周囲に形成されたバリアメタル４６からなる。
書込みビット線ＷＢＬは、ビット線／ＢＬの配線方向と直交する方向で、かつ、ビット線／ＢＬと半導体基板４０との間に形成される。そして、ビット線／ＢＬと同様に、書込みビット線ＷＢＬも銅配線４４およびその周囲に形成されたバリアメタル４６からなる。
ビット線／ＢＬが形成される面と書込みビット線ＷＢＬが形成される面との間に、トンネル接合素子１００が形成される。なお、トンネル接合素子１００の積層方向は、半導体基板４０の面内方向と一致する。さらに、トンネル接合素子１００の記録層ＲＬがコンタクトホール５６を介して、ビット線／ＢＬと電気的に接続され、トンネル接合素子１００の固定層ＰＬが導電層４８と電気的に接続される。
導電層４８は、直列に接続されたコンタクトプラグ５０．１，５０．２を介して半導体基板４０と接続される。
書込みビット線ＷＢＬが形成される面と半導体基板４０との間には、書込みビット線ＷＢＬと同一方向に配線されるビット線ＢＬが形成される。さらに、ビット線ＢＬは、コンタクトプラグ５０．３を介して半導体基板４０と電気的に接続される。
なお、コンタクトプラグ５０．１，５０．２，５０．３は、ビット線／ＢＬと同様に、銅配線４４およびその周囲に形成されたバリアメタル４６からなる。
半導体基板４０上には、ゲート絶縁膜５２を介して、ワード線ＷＬが配置される。そして、ワード線ＷＬの配線方向の両側面と、半導体基板４０との間には、サイドウォール５４ｂが形成される。さらに、半導体基板４０内には、それぞれコンタクトプラグ５０．２および５０．３と接続する面を中心として、ドレイン領域５４ｄおよびソース領域５４ｓが形成される。すなわち、ドレイン領域５４ｄおよびソース領域５４ｓならびにゲート絶縁膜５２によりアクセストランジスタＡＴＲが形成される。そして、ワード線ＷＬが「Ｈ」レベルに活性化されると、ドレイン領域５４ｄとソース領域５４ｓと間のコンダクタンスが増加し、導通状態となる。
上述したように、トンネル接合素子１００は、ビット線／ＢＬと書込みビット線ＷＢＬとの間の層に形成されるため、ビット線／ＢＬを流れるビット線電流により生じる外部磁界および書込みビット線ＷＢＬを流れる書込み線電流により生じる外部磁界を受ける。具体的には、ビット線電流は、紙面横方向にビット線／ＢＬを流れるので、ビット線電流によりトンネル接合素子１００に生じる磁界は、紙面垂直方向となる。一方、書込み線電流は、紙面垂直方向に書込みビット線ＷＢＬを流れるので、書込み線電流によりトンネル接合素子１００に生じる磁界は、紙面横方向となる。そこで、トンネル接合素子１００は、以下に示すように、その磁化容易軸および磁化困難軸をそれぞれの磁界が生じる方向と一致させて配置される。
図４は、トンネル接合素子１００のアステロイド特性線を示す図である。
図４を参照して、トンネル接合素子１００は、面内方向において、ビット線／ＢＬと書込みビット線ＷＢＬとの交差点にその中心が一致するように立体的に配置される。そして、トンネル接合素子１００の磁化容易軸は、書込みビット線ＷＢＬの配線方向と一致し、かつ、磁化困難軸は、ビット線／ＢＬの配線方向と一致する。そのため、トンネル接合素子１００は、ビット線／ＢＬを流れるビット線電流Ｉｂにより磁化容易軸方向の外部磁界Ｈ（Ｉｂ）を受け、書込みビット線ＷＢＬを流れる書込み線電流Ｉｗにより磁化困難軸方向の外部磁界Ｈ（Ｉｗ）を受ける。その結果、トンネル接合素子１００は、外部磁界Ｈ（Ｉｂ）およびＨ（Ｉｗ）の合成磁界Ｈを受ける。
ここで、トンネル接合素子１００に与えられる合成磁界Ｈが、アステロイド特性線の中心点から見て外側領域に存在すれば、記録層ＲＬの磁化は、磁化容易軸上の＋Ｍまたは−Ｍ方向のいずれかに変化する。すなわち、合成磁界Ｈがアステロイド特性線を＋Ｍ側に超えると、記録層ＲＬの磁化方向は、磁化容易軸上の＋Ｍ方向に変化し、−Ｍ側に超えると、記録層ＲＬの磁化方向は、磁化容易軸上の−Ｍ方向に変化する。
図５は、トンネル接合素子１００がデータを記憶する場合の各層の磁化方向を示す図である。
図５（ａ）は、「０」値を記憶する場合である。
図５（ｂ）は、「１」値を記憶する場合である。
この発明の実施の形態１においては、記録層ＲＬの磁化方向が固定層ＰＬの磁化方向と反平行（反対方向）となる場合、すなわちトンネル接合素子１００が高抵抗状態となる場合を「０」値と対応付け、記録層ＲＬの磁化方向が固定層ＰＬの磁化方向と平行（同方向）となる場合、すなわちトンネル接合素子１００が低抵抗状態となる場合を「１」値と対応付けて記憶する。
図５（ａ）を参照して、トンネル接合素子１００が「０」値を記憶する場合には、固定層ＰＬの磁化方向が紙面右側であるとすると、トンネル絶縁層ＢＡＬを介して固定層ＰＬと反対側に配置される強磁性層１４の磁化方向は、紙面左側となる。また、非磁性層１６を介して強磁性層１４と反対側に配置される強磁性層１８の磁化方向は紙面右側となる。さらに、強磁性層１８とＳＡＦ構造を形成する強磁性層２２の磁化方向は紙面左側となり、その磁化の大きさは、強磁性層１８の磁化の大きさと略一致する。したがって、記録層ＲＬ全体として見ると、強磁性層１８および２２の磁化は互いに打消し合い、強磁性層１４の磁化だけが現れる。すなわち、記録層ＲＬ全体の磁化は、強磁性層１４の磁化と略同一となる。
図５（ｂ）を参照して、トンネル接合素子１００が「１」値を記憶する場合には、強磁性層１４、１８および２２の磁化方向は、上述の「０」値の場合における磁化方向とそれぞれ反対になる。すなわち、強磁性層１４および２２の磁化方向は紙面右側となり、強磁性層１８の磁化方向は紙面左側となる。したがって、記録層ＲＬ全体として見ると、磁化方向は紙面右側となる。
（記録層の特性）
上述したように、この発明の実施の形態１においては、記録層ＲＬを構成する強磁性層１４は、ＣｏＦｅＢ合金からなり、ＳＡＦ構造を形成する強磁性層１８および２２は、いずれもＣｏＦｅ合金からなる。
図６は、ＣｏＦｅ合金およびＣｏＦｅＢ合金の磁化特性の一例を示す図である。
図６（ａ）は、ＣｏＦｅ合金の場合である。
図６（ｂ）は、ＣｏＦｅＢ合金の場合である。
図６（ａ）を参照して、上述したパターニング処理および熱処理により一軸磁気異方性を形成したＣｏＦｅ合金の強磁性層に対して、それぞれ磁化容易軸方向および磁化困難軸方向に変動磁界を印加すると、いずれもヒステリシスをもつ磁化特性が測定された。
具体的には、磁化容易軸上を紙面右側に向かう磁界を印加すると、ＣｏＦｅ合金の磁化方向は磁化容易軸に沿って紙面右側となり（状態ＳＴ１０）、磁化容易軸上を紙面左側に向かう磁界を印加すると、ＣｏＦｅ合金の磁化方向は磁化容易軸に沿って紙面左側となる（状態ＳＴ１４）。また、印加磁界が紙面右側から紙面左側へ変化する過程において、印加磁界がゼロになると、ＣｏＦｅ合金の磁化方向は、磁化容易軸上からずれた方向となる（状態ＳＴ１２）。
同様に、磁化困難軸上を紙面上側に向かう磁界を印加すると、ＣｏＦｅ合金の磁化方向は磁化困難軸（磁化容易軸と直交する方向）に沿って紙面上側となり（状態ＳＴ２０）、磁化困難軸上を紙面下側に向かう磁界を印加すると、ＣｏＦｅ合金の磁化方向は磁化困難軸に沿って紙面下側となる（状態ＳＴ２４）。また、印加磁界が紙面上側から紙面下側へ変化する過程において、印加磁界がゼロになると、ＣｏＦｅ合金の磁化方向は、磁化容易軸上からずれた方向となる（状態ＳＴ２２）。
したがって、ＣｏＦｅ合金からなる強磁性層は、磁化容易軸方向または磁化困難軸方向の外部磁界を一旦印加されると、磁化容易軸以外の方向に磁化されてしまう。そのため、ＣｏＦｅ合金を強磁性層１４として用いたトンネル接合素子１００では、外部磁界により記録層ＲＬの磁化方向が磁化容易軸以外の方向となり、「１」値または「０」値における電気抵抗値とは異なる中間値に変化することを意味する。よって、選択されたメモリセルＭＣと同一の行に配置される非選択のメモリセルＭＣが共通の書込みビット線ＷＢＬから外部磁界を受けるＭＲＡＭデバイス１においては、選択されたメモリセルＭＣへのアクセスに伴い、非選択のメモリセルＭＣの生じる電気抵抗値が変化し、読出しエラーを生じる。
一方、図６（ｂ）を参照して、パターニング処理および熱処理により一軸磁気異方性を形成したＣｏＦｅＢ合金の強磁性層に対して、それぞれ磁化容易軸方向および磁化困難軸方向に変動磁界を印加すると、いずれもヒステリシスの小さい磁化特性が測定された。
具体的には、磁化容易軸上を紙面右側に向かう磁界を印加すると、ＣｏＦｅＢ合金の磁化方向は磁化容易軸に沿って紙面右側となり（状態ＳＴ３０）、磁化容易軸上を紙面左側に向かう磁界を印加すると、ＣｏＦｅＢ合金の磁化方向は磁化容易軸に沿って紙面左側となる（状態ＳＴ３４）。また、印加磁界が紙面右側から紙面左側へ変化する過程において、印加磁界がゼロになると、ＣｏＦｅＢ合金の磁化方向は、磁化容易軸に沿って紙面左側となる（状態ＳＴ３２）。
同様に、磁化困難軸上を紙面上側に向かう磁界を印加すると、ＣｏＦｅＢ合金の磁化方向は磁化困難軸に沿って紙面上側となり（状態ＳＴ４０）、磁化困難軸上を紙面下側に向かう磁界を印加すると、ＣｏＦｅＢ合金の磁化方向は磁化困難軸に沿って紙面下側となる（状態ＳＴ４４）。また、印加磁界が紙面上側から紙面下側へ変化する過程において、印加磁界がゼロになると、ＣｏＦｅＢ合金の磁化方向は、磁化容易軸に沿って紙面左側となる（状態ＳＴ４２）。
したがって、ＣｏＦｅＢ合金からなる強磁性層は、磁化容易軸方向または磁化困難軸方向の外部磁界を一旦印加されたとしても、磁化容易軸方向の磁化を維持する。そのため、ＣｏＦｅＢ合金を強磁性層１４として用いたトンネル接合素子１００では、外部磁界に関わらず記録層ＲＬの磁化方向が磁化容易軸を維持する。
よって、選択されたメモリセルＭＣと同一の行に配置される非選択のメモリセルＭＣが共通の書込みビット線ＷＢＬから外部磁界を受けるＭＲＡＭデバイス１においても、非選択のメモリセルＭＣの生じる電気抵抗値は変化せず読出しエラーを抑制できる。
上述したように、この発明の実施の形態１においては、記録層ＲＬの磁化を決定する強磁性層１４として、ＣｏＦｅ合金に比較して、より一軸磁気異方性の高いＣｏＦｅＢ合金を採用する。この結果、トンネル接合素子１００の磁気抵抗変化率（電気抵抗値の最大値と最小値との比）は、ＣｏＦｅ合金を用いた場合の５０％に比較して、７０％を実現できる。
図７は、ＣｏＦｅ合金によるＳＡＦ構造およびＣｏＦｅＢ合金によるＳＡＦ構造の特性を示す図である。
図７（ａ）は、ＳＡＦ構造の磁化特性の一例である。
図７（ｂ）は、ＳＡＦ構造の磁化状態を説明するための図である。
図７（ａ）を参照して、Ｒｕ層の両側をＣｏＦｅ合金層で挟んで構成したＳＡＦ構造（ＣｏＦｅ／Ｒｕ／ＣｏＦｅ）およびＲｕ層の両側をＣｏＦｅＢ合金層で挟んで構成したＳＡＦ構造（ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ）に対して、それぞれ飽和強度に至る変動磁界を印加すると、交換結合を維持できる磁界強度が測定された。
具体的には、ＣｏＦｅ合金層からなるＳＡＦ構造（ＣｏＦｅ／Ｒｕ／ＣｏＦｅ）では、非飽和領域６０をもち、ＣｏＦｅＢ合金層からなるＳＡＦ構造（ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ）では、非飽和領域６２をもつ。
図７（ｂ）を参照して、非飽和領域においては、２つの強磁性層の磁化方向が互いに反対方向である状態（状態ＳＴ５０）を維持する。一方、非飽和領域を超える磁界が印加されると、２つの強磁性層の磁化方向が互いに一致した状態（状態ＳＴ５２またはＳＴ５４）となり、ＳＡＦ構造としての機能を失う。すなわち、ＳＡＦ構造における交換結合力は、非飽和領域の大きさに比例するとみなすことができ、大きな非飽和領域を有することが望ましい。
再度、図７（ａ）を参照して、ＣｏＦｅＢ合金層からなるＳＡＦ構造は、ＣｏＦｅ合金層からなるＳＡＦ構造に比較して非飽和領域が小さく、これは交換結合力が小さいことを意味する。
図８は、ＳＡＦ構造の交換結合力について説明するための図である。
図８を参照して、あるＳＡＦ構造に対して変動磁界を印加した場合の磁化特性についてみると、保磁力Ｈｃを超える磁界を印加すると、２つの強磁性層の磁化方向が互いに反対となる（状態ＳＴ６０およびＳＴ６２）。すなわち、正の磁界を印加するとＳＡＦ構造は状態ＳＴ６０となり、負の磁界を印加するとＳＡＦ構造は状態ＳＴ６２となる。
さらに、最大磁界Ｈｌを超える磁界を印加すると、２つの強磁性層の磁化方向は反平行を維持できなくなり、印加された磁界の向きに磁化される。すなわち、最大磁界Ｈｌを超える正の磁界を印加するとＳＡＦ構造は状態ＳＴ６４となり、最大磁界Ｈｌを超える負の磁界を印加するとＳＡＦ構造は状態ＳＴ６６となる。
したがって、トンネル接合素子１００の強磁性層１８および２２に用いる材料は、最大磁界Ｈｌ、すなわち交換結合力が可能な限り大きな値となるものが望ましい。
上述したように、この発明の実施の形態１においては、記録層ＲＬのＳＡＦ構造を形成する強磁性層１８および２２として、ＣｏＦｅＢ合金に比較して、より交換結合力の高いＣｏＦｅ合金を採用する。この結果、トンネル接合素子１００の反転磁界を低減することができる。
（変形例１）
この発明の実施の形態１に従うトンネル接合素子１００においては、強磁性層１４において絶縁層ＢＡＬと接合するように、記録層ＲＬが形成される構成について説明したが、記録層ＲＬの積層順を逆にしてもよい。すなわち、強磁性層２２において絶縁層ＢＡＬと接合するように、記録層ＲＬを形成してもよい。
図９は、この発明の実施の形態１の変形例１に従うトンネル接合素子１０１の概略図である。
図９を参照して、トンネル接合素子１０１は、固定層ＰＬ、トンネル絶縁層ＢＡＬおよび記録層ＲＬの順に積層されて形成される。
記録層ＲＬは、トンネル絶縁層ＢＡＬと接合する方から、強磁性層２２、非磁性層２０、強磁性層１８、非磁性層１６および強磁性層１４の順に積層されて形成される。
この発明の実施の形態１に従うトンネル接合素子１００と同様に、強磁性層１８および２２は、互いに打消し合うような磁化方向の磁化をもち、強磁性層１８および２２の全体としては、その磁化はほぼゼロとなる。すなわち、強磁性層１８および２２は、非磁性層２０を介してＳＡＦ構造を形成する。
トンネル接合素子１０１は、記録層ＲＬ内の積層順を除いて、この発明の実施の形態１に従うトンネル接合素子１００と同様であるので、詳細な説明は繰返さない。
（変形例２）
この発明の実施の形態１に従うトンネル接合素子１００においては、円断面をもつ円柱形状の構成について説明したが、形状異方性を持たない形状、すなわち磁化容易軸方向の長さと磁化困難軸方向の長さが実質的に等しい形状であればよい。
図１０は、この発明の実施の形態１の変形例２に従うトンネル接合素子１０２の断面図である。
図１０を参照して、トンネル接合素子１０２の断面形状は、正方形において４つの角を互いに等しい円弧に変更したような形状をもつ。
一例として、直線部の長さｄは５０ｎｍであり、円弧部の半径ｒは５０ｎｍである。
トンネル接合素子１０２は、断面形状を除いて、この発明の実施の形態１に従うトンネル接合素子１００と同様であるので、詳細な説明は繰返さない。
この発明の実施の形態１によれば、トンネル接合素子は、一定の磁化方向を有する固定層と外部磁界に応じて磁化方向を変化させる記録層とを含み、記録層は、ＳＡＦ構造を形成するＣｏＦｅ合金からなる２つの強磁性層と、ＣｏＦｅＢ合金からなる強磁性層とを含む。ＳＡＦ構造を形成する２つの強磁性層は、互いに磁化を打消し合うので、記録層全体の磁化は、ＣｏＦｅＢ合金からなる強磁性層で決定される。よって、一軸磁気異方性の高いＣｏＦｅＢ合金を用いることで、記録層としての一軸磁気異方性を高めるとともに、交換結合力の高いＣｏＦｅ合金からなる２つの強磁性層でＳＡＦ構造を形成することで、記録層の反転磁界を低減できる。
また、この発明の実施の形態１によれば、高い一軸磁気異方性を有するため、データ書込み時のメモリセルの安定した選択性およびデータ読出し時のエラーマージンを向上したＭＲＡＭデバイスを実現できる。
また、この発明の実施の形態１によれば、記録層の反転磁界を低減できるため、データ書込み時の消費電力を抑制したＭＲＡＭデバイスを実現できる。
［実施の形態２］
上述の実施の形態１においては、記録層の一軸磁気異方性を決定する強磁性層が１つである場合について説明した。一方、実施の形態２においては、記録層の一軸磁気異方性を決定する強磁性層が２つである場合について説明する。
図１１は、この発明の実施の形態２に従うトンネル接合素子１０３の概略の外観図である。
図１１を参照して、この発明の実施の形態２に従うトンネル接合素子１０３は、図２（ａ）に示すこの発明の実施の形態１に従うトンネル接合素子１００の記録層ＲＬにおいて、非磁性層２４および強磁性層２６を加えたものである。
非磁性層２４は、非磁性層１６および２０と同様に、Ｒｕ，Ｃｕ，Ｔａなどからなり、この発明の実施の形態２においては、一例として、Ｒｕからなる。
強磁性層２６は、ＣｏＦｅ合金，Ｃｏ，Ｆｅ，ＣｏＮｉ合金，ＣｏＦｅＮｉ合金などのＣｏ，Ｆｅ，Ｎｉなどを主成分とする金属材料からなる。この発明の実施の形態２においては、強磁性層２６は、一例として、ＮｉＦｅ合金からなる。
さらに、強磁性層１４および２６の層の厚さをそれぞれｔ１およびｔ２とし、強磁性層１４および２６の飽和磁化をＭ１およびＭ２とすると、（１）式が成立するように、強磁性層１４および２６の層の厚さを選択する。
Ｍ１×ｔ１≠Ｍ２×ｔ２・・・（１）
この発明の実施の形態１においては、一例として、強磁性層１４の層の厚さは２ｎｍであり、強磁性層２６の層の厚さは６ｎｍであり、強磁性層１８および２２の層の厚さはいずれも２．５ｎｍであり、非磁性層１６、２０および２６の層の厚さはいずれも１．０ｎｍである。
その他については、この発明の実施の形態１に従うトンネル接合素子１００と同様であるので、詳細な説明は繰返さない。
図１２は、トンネル接合素子１０３がデータを記憶する場合の各層の磁化方向を示す図である。
図１２（ａ）は、「０」値を記憶する場合である。
図１２（ｂ）は、「１」値を記憶する場合である。
この発明の実施の形態２においては、この発明の実施の形態１と同様にして、記録層ＲＬの磁化方向が固定層ＰＬの磁化方向と反平行（反対方向）となる場合を「０」値と対応付け、記録層ＲＬの磁化方向が固定層ＰＬの磁化方向と平行（同方向）となる場合を「１」値と対応付けて記憶する。
図１２（ａ）を参照して、トンネル接合素子１０３が「０」値を記憶する場合には、固定層ＰＬの磁化方向が紙面右側であるとすると、トンネル絶縁層ＢＡＬを介して固定層ＰＬと反対側に配置される強磁性層１４の磁化方向は、紙面左側となる。また、非磁性層１６を介して強磁性層１４と反対側に配置される強磁性層１８の磁化方向は紙面右側となる。さらに、強磁性層１８とＳＡＦ構造を形成する強磁性層２２の磁化方向は紙面左側となり、その磁化の大きさは、強磁性層１８の磁化の大きさと略一致する。また、非磁性層２４を介して強磁性層２２と反対側に配置される強磁性層２６の磁化方向は、紙面右側となる。したがって、記録層ＲＬ全体として見ると、強磁性層１８および２２の磁化は互いに打消し合い、強磁性層１４および２６の磁化が現れる。
図１２（ｂ）を参照して、トンネル接合素子１０３が「１」値を記憶する場合には、強磁性層１４、１８、２２および２６の磁化方向は、上述の「０」値の場合における磁化方向とそれぞれ反対になる。すなわち、強磁性層１４および２２の磁化方向は紙面右側となり、強磁性層１８および２６の磁化方向は紙面左側となる。したがって、記録層ＲＬ全体として見ると、磁化方向は強磁性層１４および２６の合成磁化となる。
上述したように、ＳＡＦ構造を形成する強磁性層１８および２２は、全体として磁化がほぼゼロとなるので、この発明の実施の形態２に従う記録層ＲＬの磁化は、強磁性層１４および２６の磁化により決定される。すなわち、強磁性層１４および２６が、この発明の実施の形態２に従う記録層ＲＬの反転磁界を決定する。
強磁性層１４および２６の磁気異方性エネルギーをＫｕ１およびＫｕ２とすると、上述した層の厚さｔ１およびｔ２、飽和磁化Ｍ１およびＭ２を用いて、反転磁界Ｈｓｗは（２）式となる。
Ｈｓｗ＝２×（Ｋｕ１×ｔ１＋Ｋｕ２×ｔ２）／｜Ｍ２×ｔ２−Ｍ１×ｔ１｜・・・（２）
（２）式より、記録層ＲＬの反転磁界は、強磁性層１４および２６の組合せにより決定されることがわかる。すなわち、記録層ＲＬの一軸磁気異方性は、強磁性層１４および２６の材料および層の厚さを適宜選択することで、所望の特性を実現できる。
上述したように、この発明の実施の形態２においては、反転磁界の大きさがＣｏＦｅＢ合金に比較して小さいＮｉＦｅ合金を強磁性層２６として用いるため、ＣｏＦｅＢ合金からなる強磁性層１４を単独で用いる場合に比較して、より反転磁界を小さくした記録層ＲＬを実現できる。
この発明の実施の形態２によれば、この発明の実施の形態１における効果に加えて、記録層の磁化特性をより自由に設計することができる。よって、より一軸磁気異方性を高め、かつ、より反転磁界を抑制したトンネル接合素子を実現できる。そのため、データ書込み時のメモリセルのより安定した選択性およびデータ読出し時のエラーマージンをより向上したＭＲＡＭデバイスを実現できる。
［実施の形態３］
上述の実施の形態１および２においては、記録層のＳＡＦ構造が１つである場合について説明した。一方、実施の形態３においては、記録層のＳＡＦ構造が２つである場合について説明する。
図１３は、この発明の実施の形態３に従うトンネル接合素子１０４の概略の外観図である。
図１３を参照して、この発明の実施の形態３に従うトンネル接合素子１０４は、図１１に示すこの発明の実施の形態２に従うトンネル接合素子１０３の記録層ＲＬにおいて、強磁性層１８、非磁性層２０および強磁性層２２を、強磁性層１８．１、非磁性層２０．１、強磁性層２２．１、非磁性層２８、強磁性層１８．２、非磁性層２０．２および強磁性層２２．２に代えたものである。
強磁性層１８．１、非磁性層２０．１および強磁性層２２．１、ならびに、強磁性層１８．２、非磁性層２０．２および強磁性層２２．２は、いずれもこの発明の実施の形態１に従う記録層ＲＬにおける強磁性層１８、非磁性層２０および強磁性層２２と同様であり、それぞれがＳＡＦ構成を形成する。
すなわち、強磁性層１８．１および２２．１は、互いに打消し合うような磁化方向の磁化をもち、強磁性層１８．１および２２．１の全体としては、その磁化はほぼゼロとなる。同様に、強磁性層１８．２および２２．２は、互いに打消し合うような磁化方向の磁化をもち、強磁性層１８．２および２２．２の全体としては、その磁化はほぼゼロとなる。
また、強磁性層１８．１および２２．１、ならびに、強磁性層１８．２および２２．２は、いずれも、ＣｏＦｅ合金，Ｃｏ，Ｆｅ，ＣｏＮｉ合金，ＣｏＦｅＮｉ合金などのＣｏ，Ｆｅ，Ｎｉなどを主成分とする金属材料からなる。この発明の実施の形態３においては、強磁性層１８．１，１８．２，２２．１，２２．２は、一例として、いずれもＣｏＦｅ合金からなる。そして、強磁性層１８．１および２２．１は、層の厚さが同一となるように形成され、強磁性層１８．２および２２．２についても、層の厚さが同一となるように形成される。なお、強磁性層１８．１、２２．１、１８．２および２２．２の層の厚さがいずれも同一となる必要はなく、強磁性層１８．１および２２．１の層の厚さと、強磁性層１８．２および２２．２の層の厚さとが異なっていてもよい。
非磁性層２０．１、２０．２および２８は、Ｒｕ，Ｃｕ，Ｔａなどからなり、この発明の実施の形態３においては、非磁性層２０．１、２０．２および２８は、一例として、Ｒｕからなる。
この発明の実施の形態３においては、一例として、強磁性層１４の層の厚さは２ｎｍであり、強磁性層２６の層の厚さは５ｎｍであり、強磁性層１８．１、１８．２、２２．１および２２．２の層の厚さはいずれも２．５ｎｍであり、非磁性層１６、２０．１、２０．２および２６の層の厚さはいずれも０．８ｎｍである。
なお、強磁性層１８．１、２２．１および非磁性層２０．１、ならびに、強磁性層１８．２、２２．２および非磁性層２０．２は、それぞれ「交換結合層」に相当する。
その他については、この発明の実施の形態２に従うトンネル接合素子１０３と同様であるので、詳細な説明は繰返さない。
図１４は、トンネル接合素子１０４がデータを記憶する場合の各層の磁化方向を示す図である。
図１４（ａ）は、「０」値を記憶する場合である。
図１４（ｂ）は、「１」値を記憶する場合である。
この発明の実施の形態３においては、この発明の実施の形態１と同様にして、記録層ＲＬの磁化方向が固定層ＰＬの磁化方向と反平行（反対方向）となる場合を「０」値と対応付け、記録層ＲＬの磁化方向が固定層ＰＬの磁化方向と平行（同方向）となる場合を「１」値と対応付けて記憶する。
図１４（ａ）を参照して、トンネル接合素子１０４が「０」値を記憶する場合には、固定層ＰＬの磁化方向が紙面右側であるとすると、トンネル絶縁層ＢＡＬを介して固定層ＰＬと反対側に配置される強磁性層１４の磁化方向は、紙面左側となる。また、非磁性層１６を介して強磁性層１４と反対側に配置される強磁性層１８．１の磁化方向は紙面右側となる。さらに、強磁性層１８．１とＳＡＦ構造を形成する強磁性層２２．１の磁化方向は紙面左側となり、その磁化の大きさは、強磁性層１８．１の磁化の大きさと略一致する。
また、非磁性層２８を介して強磁性層２２．１と反対側に配置される強磁性層１８．２の磁化方向は、紙面右側となる。さらに、強磁性層１８．２とＳＡＦ構造を形成する強磁性層２２．２の磁化方向は紙面左側となり、その磁化の大きさは、強磁性層１８．２の磁化の大きさと略一致する。
そして、非磁性層２４を介して強磁性層２２．２と反対側に配置される強磁性層２６の磁化方向は、紙面右側となる。したがって、記録層ＲＬ全体として見ると、強磁性層１８．１および２２．１の磁化は互いに打消し合い、かつ、強磁性層１８．２および２２．２の磁化は互いに打消し合うので、強磁性層１４および２６の磁化が現れる。
図１４（ｂ）を参照して、トンネル接合素子１０４が「１」値を記憶する場合には、強磁性層１４、１８．１、２２．１、１８．２、２２．２および２６の磁化方向は、上述の「０」値の場合における磁化方向とそれぞれ反対になる。すなわち、強磁性層１４、２２．１および２２．２の磁化方向は紙面右側となり、強磁性層１８．１、１８．２および２６の磁化方向は紙面左側となる。したがって、記録層ＲＬ全体として見ると、磁化方向は強磁性層１４および２６の合成磁化となる。
上述したように、ＳＡＦ構造を形成する強磁性層１８．１および２２．１、ならびに、強磁性層１８．２および２２．２は、それぞれＳＡＦ構造を形成する。そのため、記録層ＲＬ内に生じる交換結合力を高めることができる。
この発明の実施の形態３によれば、この発明の実施の形態１および２における効果に加えて、記録層に含まれるＳＡＦ構造を増加させることができ、それぞれのＳＡＦ構造がもつ交換結合力を合成し、交換結合力をより高くすることができる。よって、反転磁界をより低減できるため、データ書込み時の消費電力をより抑制したＭＲＡＭデバイスを実現できる。
［その他の形態］
なお、この発明の実施の形態１〜３の説明においては、磁気抵抗素子としてトンネル磁気抵抗効果を利用したトンネル接合素子について説明したが、巨大磁気抵抗効果を利用する磁気抵抗素子にも同様に適用可能である。
なお、この発明の実施の形態１〜３の説明においては、固定層ＰＬ、トンネル絶縁層ＢＡＬおよび記録層ＲＬがいずれも同一の断面形状を有する構成について説明したが、必ずしも同一の断面形状である必要はなく、たとえば、固定層ＰＬおよびトンネル絶縁層ＢＡＬが固定層ＰＬおよび記録層ＲＬの断面形状より大きくてもよい。
また、この発明の実施の形態１〜３の説明においては、記録層ＲＬの強磁性層１４にＣｏＦｅＢ合金を用い、かつ、強磁性層１８，１８．１，１８．２および２２，２２．１，２２．２にＣｏＦｅ合金を用いる構成について説明したが、この材料に限られることはなく、上述した観点から２種類の材料を適宜選択できることは言うまでもない。さらに、各層の厚さについても例示したが、適用されるＭＲＡＭデバイスに応じて適宜設計できることは言うまでもない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明の実施の形態１に従う不揮発性記憶装置の代表例であるＭＲＡＭデバイスの全体構成図である。 この発明の実施の形態１に従うトンネル接合素子の概略図である。 ＭＲＡＭデバイスを構成するメモリセルの概略断面図である。 トンネル接合素子のアステロイド特性線を示す図である。 トンネル接合素子がデータを記憶する場合の各層の磁化方向を示す図である。 ＣｏＦｅ合金およびＣｏＦｅＢ合金の磁化特性の一例を示す図である。 ＣｏＦｅ合金によるＳＡＦ構造およびＣｏＦｅＢ合金によるＳＡＦ構造の特性を示す図である。 ＳＡＦ構造の交換結合力について説明するための図である。 この発明の実施の形態１の変形例１に従うトンネル接合素子の概略図である。 この発明の実施の形態１の変形例２に従うトンネル接合素子の断面図である。 この発明の実施の形態２に従うトンネル接合素子の概略の外観図である。 トンネル接合素子がデータを記憶する場合の各層の磁化方向を示す図である。 この発明の実施の形態３に従うトンネル接合素子の概略の外観図である。 トンネル接合素子がデータを記憶する場合の各層の磁化方向を示す図である。
符号の説明
１ ＭＲＡＭデバイス、２ データ書込回路、４ データ読出回路、６ ワード線ドライバ帯、８ａ，８ｂ カラムデコーダ、１０ 反強磁性層、１２，１４，１８，１８．１，１８．２，２２，２６ 強磁性層、１６，２０，２０．１，２０．２，２４，２８ 非磁性層、４０ 半導体基板、４２ 層間絶縁膜、４４ 銅配線、４６ バリアメタル、４８ 導電層、５０．１，５０.２，５０.３ コンタクトプラグ、５２ ゲート絶縁膜、５４ｂ サイドウォール、５４ｓ ソース領域、５４ｄ ドレイン領域、５６ コンタクトホール、６０，６２ 非飽和領域、１００，１０１，１０２，１０３，１０４ トンネル接合素子、ＡＴＲ アクセストランジスタ、ＢＡＬ トンネル絶縁層、ＢＬ１，／ＢＬ１〜ＢＬｍ，／ＢＬｍ ビット線対、ＣＳＧ１，／ＣＳＧ１〜ＣＳＧｍ，／ＣＳＧｍ カラム選択ゲート対、ＤＢ，／ＤＢ データ線、Ｄｉｎ 入力データ、Ｄｏｕｔ 出力データ、Ｈ（Ｉｂ），Ｈ（Ｉｗ） 外部磁界、Ｈ 合成磁界、Ｈｃ 保磁持力、Ｈｌ 最大磁界、Ｈｓｗ 反転磁界、Ｉｂ ビット線電流、Ｉｗ 書込み線電流、ＭＣ メモリセル、ＰＬ 固定層、ＲＬ 記録層、ＲＷＬ 読出しワード線、ＷＢＬ１〜ＷＢＬｍ 書込みビット線、ＷＣＳＧ１〜ＷＣＳＧｍ 書込みカラム選択ゲート、ＷＬ１〜ＷＬｎ ワード線、ＷＷＬ 書込みデータ線。

Claims (11)

  1. 行列状に設けられる複数の書込み線と、
    前記複数の書込み線のうち、行および列に対応する２つの書込み線の交差点に対応付けて配置される磁気抵抗素子とを備え、
    前記磁気抵抗素子は、書込みデータに応じて前記２つの書込み線をそれぞれ流れる電流により生じる書込み磁界を受け、不揮発的に電気抵抗値を変化させることでデータを記憶する、不揮発性記憶装置であって、
    前記磁気抵抗素子は、
    前記書込み磁界に関わらず一定の磁化方向を有する固定層と、
    前記書込み磁界に応じて磁化方向を変化させる記録層と、
    前記固定層と前記記録層とにより挟まれた第１の非磁性層とを含み、
    前記記録層は、
    交換結合層と、
    第１の材料からなる第１の強磁性層と、
    前記交換結合層と前記第１の強磁性層とにより挟まれた第２の非磁性層とを含み、
    前記交換結合層は、
    前記第１の材料とは異なる第２の材料からなる第２および第３の強磁性層と、
    前記第２の強磁性層と前記第３の強磁性層とにより挟まれた第３の非磁性層とを含み、
    前記第２および第３の強磁性層は、互いの磁化を打消し合うように、磁化方向が互いに反対で、大きさが略同一の磁化を有する、不揮発性記憶装置。
  2. 前記第２の材料は、コバルト、鉄およびニッケルのうち１または２以上を含む、請求項１に記載の不揮発性記憶装置。
  3. 前記第２の材料は、コバルト鉄合金である、請求項２に記載の不揮発性記憶装置。
  4. 前記第１の材料は、コバルト、鉄およびニッケルのうち１または２以上と、ホウ素とを含む、請求項１〜３のいずれか１項に記載の不揮発性記憶装置。
  5. 前記第１の材料は、ホウ素を含むコバルト鉄合金である、請求項４に記載の不揮発性記憶装置。
  6. 前記第１、第２および第３の非磁性層のうち、少なくともいずれか１つは、ルテニウムである、請求項１〜５のいずれか１項に記載の不揮発性記憶装置。
  7. 前記記録層は、
    前記第１の強磁性層が前記第１の非磁性層と接合するように配置され、さらに、
    第４の強磁性層と、
    前記交換結合層と前記第４の強磁性層とにより挟まれた第４の非磁性層とを含み、
    前記第４の強磁性層は、前記第１の強磁性層の磁化方向と反対の磁化方向を有する、請求項１〜６のいずれか１項に記載の不揮発性記憶装置。
  8. 前記第４の強磁性層は、コバルト、鉄およびニッケルのうち、１または２以上を含む、請求項７に記載の不揮発性記憶装置。
  9. 前記第４の強磁性層は、ニッケル鉄合金である、請求項８に記載の不揮発性記憶装置。
  10. 前記記録層は、複数の前記交換結合層を含む、請求項１〜９のいずれか１項に記載の不揮発性記憶装置。
  11. 前記記録層は、外部から磁界を印加されつつ形成され、かつ、形成後に外部から磁界を印加されつつ熱処理されることで、磁化し易い方向が決定される、請求項１〜１０のいずれか１項に記載の不揮発性記憶装置。
JP2005345462A 2005-11-30 2005-11-30 不揮発性記憶装置 Expired - Fee Related JP5068016B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005345462A JP5068016B2 (ja) 2005-11-30 2005-11-30 不揮発性記憶装置
PCT/JP2006/322943 WO2007063718A1 (ja) 2005-11-30 2006-11-17 不揮発性記憶装置
US12/085,664 US7773408B2 (en) 2005-11-30 2006-11-17 Nonvolatile memory device
US12/830,954 US7983075B2 (en) 2005-11-30 2010-07-06 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005345462A JP5068016B2 (ja) 2005-11-30 2005-11-30 不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP2007150159A true JP2007150159A (ja) 2007-06-14
JP5068016B2 JP5068016B2 (ja) 2012-11-07

Family

ID=38092053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005345462A Expired - Fee Related JP5068016B2 (ja) 2005-11-30 2005-11-30 不揮発性記憶装置

Country Status (3)

Country Link
US (2) US7773408B2 (ja)
JP (1) JP5068016B2 (ja)
WO (1) WO2007063718A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243336A (ja) * 2012-01-30 2013-12-05 Quantu Mag Consultancy Co Ltd Ｍｔｊ素子及びその製法、並びにｍｒａｍデバイス

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5068016B2 (ja) * 2005-11-30 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP4538614B2 (ja) * 2007-10-12 2010-09-08 株式会社東芝 磁気抵抗効果素子の設計方法及び磁気ランダムアクセスメモリの設計方法
TWI347607B (en) * 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
US8655430B2 (en) 2007-12-26 2014-02-18 National Health Research Institutes Positioning system for thermal therapy
TWI402845B (zh) 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
TWI412124B (zh) 2008-12-31 2013-10-11 Higgs Opl Capital Llc 相變化記憶體
US8248840B2 (en) * 2010-03-26 2012-08-21 Qualcomm Incorporated Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements
US8697484B2 (en) * 2011-12-20 2014-04-15 Samsung Electronics Co., Ltd. Method and system for setting a pinned layer in a magnetic tunneling junction
US8638601B1 (en) 2012-07-06 2014-01-28 International Business Machines Corporation Domain wall motion in perpendicularly magnetized wires having magnetic multilayers with engineered interfaces
US8687415B2 (en) 2012-07-06 2014-04-01 International Business Machines Corporation Domain wall motion in perpendicularly magnetized wires having artificial antiferromagnetically coupled multilayers with engineered interfaces
US8995180B2 (en) * 2012-11-29 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory (MRAM) differential bit cell and method of use
CN107534018B (zh) * 2015-04-27 2020-06-16 东芝存储器株式会社 磁性存储器装置
WO2018125634A1 (en) 2016-12-27 2018-07-05 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156358A (ja) * 1999-09-17 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気メモリ素子
JP2004022599A (ja) * 2002-06-12 2004-01-22 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2004356179A (ja) * 2003-05-27 2004-12-16 Sony Corp ドライエッチング方法及びその装置
JP2005085821A (ja) * 2003-09-04 2005-03-31 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2005085951A (ja) * 2003-09-08 2005-03-31 Sony Corp 磁気記憶素子及び磁気メモリ
JP2005203443A (ja) * 2004-01-13 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2005302131A (ja) * 2004-04-09 2005-10-27 Hitachi Global Storage Technologies Netherlands Bv 磁気ヘッド及びそれを用いた磁気記録再生装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP2004023062A (ja) * 2002-06-20 2004-01-22 Nec Electronics Corp 半導体装置とその製造方法
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP2005203702A (ja) * 2004-01-19 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2005294376A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
WO2006062150A1 (ja) 2004-12-10 2006-06-15 Nec Corporation 磁気ランダムアクセスメモリ
JP4012196B2 (ja) * 2004-12-22 2007-11-21 株式会社東芝 磁気ランダムアクセスメモリのデータ書き込み方法
JP5068016B2 (ja) * 2005-11-30 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性記憶装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156358A (ja) * 1999-09-17 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気メモリ素子
JP2004022599A (ja) * 2002-06-12 2004-01-22 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2004356179A (ja) * 2003-05-27 2004-12-16 Sony Corp ドライエッチング方法及びその装置
JP2005085821A (ja) * 2003-09-04 2005-03-31 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2005085951A (ja) * 2003-09-08 2005-03-31 Sony Corp 磁気記憶素子及び磁気メモリ
JP2005203443A (ja) * 2004-01-13 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2005302131A (ja) * 2004-04-09 2005-10-27 Hitachi Global Storage Technologies Netherlands Bv 磁気ヘッド及びそれを用いた磁気記録再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243336A (ja) * 2012-01-30 2013-12-05 Quantu Mag Consultancy Co Ltd Ｍｔｊ素子及びその製法、並びにｍｒａｍデバイス

Also Published As

Publication number Publication date
US7983075B2 (en) 2011-07-19
US20100270633A1 (en) 2010-10-28
US7773408B2 (en) 2010-08-10
JP5068016B2 (ja) 2012-11-07
US20090273965A1 (en) 2009-11-05
WO2007063718A1 (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP5068016B2 (ja) 不揮発性記憶装置
US8823120B2 (en) Magnetic element with storage layer materials
US8711608B2 (en) Memory with separate read and write paths
JP5279384B2 (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
US8331141B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US7486551B1 (en) Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
JP3863536B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
US20180151210A1 (en) Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory
US8411494B2 (en) Three-dimensional magnetic random access memory with high speed writing
JP2005535125A (ja) スピントランスファーを利用する磁性素子及び磁性素子を使用するｍｒａｍデバイス
KR20040011390A (ko) 요크층을 구비한 자기 기억 장치 및 그 제조 방법
JP2006165327A (ja) 磁気ランダムアクセスメモリ
JP3964818B2 (ja) 磁気ランダムアクセスメモリ
US8036024B2 (en) Magnetic storage element storing data by magnetoresistive effect
JP3738165B2 (ja) 磁気メモリセル
JPWO2006062150A1 (ja) 磁気ランダムアクセスメモリ
JP2008010508A (ja) 磁気半導体メモリ装置、およびこれを備える電子機器、並びに、その情報書込み読出し方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081007

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120814

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5068016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees