JP2008010508A - 磁気半導体メモリ装置、およびこれを備える電子機器、並びに、その情報書込み読出し方法 - Google Patents
磁気半導体メモリ装置、およびこれを備える電子機器、並びに、その情報書込み読出し方法 Download PDFInfo
- Publication number
- JP2008010508A JP2008010508A JP2006177068A JP2006177068A JP2008010508A JP 2008010508 A JP2008010508 A JP 2008010508A JP 2006177068 A JP2006177068 A JP 2006177068A JP 2006177068 A JP2006177068 A JP 2006177068A JP 2008010508 A JP2008010508 A JP 2008010508A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- magnetic semiconductor
- wiring
- magnetoresistive elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】本発明に係る磁気半導体メモリ装置1は、トンネル磁気抵抗効果(TMR)を用いて、記録された情報を読み出すMRAMであって、隣接する2つの磁気抵抗素子4・5を備えており、これら磁気抵抗素子4・5によって1つのメモリセルが形成されている。このメモリセルには、第1のビット線2a、第2のビット線2b、およびワード線3が接続されている。この構成により、例えば、磁気抵抗素子4・5に情報の書込みを行う際に、磁気抵抗素子4・5の状態をそれぞれ高抵抗または低抵抗とする。その結果、メモリセルにおける情報の書込み時には、大きな抵抗値を得ることが可能となるので、小さな書込み電流を用いたとしても、大きな出力信号を得ることができる。
【選択図】図1
Description
本発明の一実施形態について図1ないし図8に基づいて説明すれば、以下の通りである。
本発明の他の実施の形態について図9ないし図10に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1と同じである。また、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
本発明の他の実施の形態について図11に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1と同じである。また、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
2a 第1のビット線
2b 第2のビット線
3 ワード線
4 第1の磁気抵抗素子
4a 第1の固定層
4b 第1のトンネル絶縁膜
4c 第1の自由層
5 第2の磁気抵抗素子
5a 第2の固定層
5b 第2のトンネル絶縁膜
5c 第2の自由層
50 リファレンスセル
60 携帯電子機器
Claims (18)
- 隣接する2つの磁気抵抗素子を少なくとも有するセルを備えている磁気半導体メモリ装置であって、
上記セルにおける2つの磁気抵抗素子の磁化方向をそれぞれ改変することによって、当該セルの状態を、上記磁気抵抗素子の両方が高抵抗を示す第1の状態、または、上記磁気抵抗素子の両方が低抵抗を示す第2の状態に改変可能とすることを特徴とする磁気半導体メモリ装置。 - 上記セルが有する2つの磁気抵抗素子は、垂直方向に隣接して配置しているとともに、
各磁気抵抗素子には複数の配線が接続されており、これら複数の配線それぞれに電流を流すことによって、各磁気抵抗素子の磁化方向を改変することを特徴とする請求項1に記載の磁気半導体メモリ装置。 - 上記磁気抵抗素子が、一対の強磁性薄膜と、これら強磁性薄膜に挟持されるトンネル絶縁膜とを備えるトンネル接合素子であり、
上記一対の強磁性薄膜の一方は磁化方向を固定した固定層であるとともに、他方は磁化方向を可変とする自由層であることを特徴とする請求項1または2に記載の磁気半導体メモリ装置。 - 上記磁気抵抗素子に接続される複数の配線は、上記固定層および自由層のそれぞれに少なくとも1つ接続されていることを特徴とする請求項3に記載の磁気半導体メモリ装置。
- 上記複数の配線のうち、固定層に接続される固定側配線と、自由層に接続される自由側配線とは、互いに交差していることを特徴とする請求項4に記載の磁気半導体メモリ装置。
- さらに、垂直方向に配置する2つの磁気抵抗素子は、互いに隣接する側に自由層が配置しているとともに、これら隣接する2つの自由層に1つの自由側配線を接続することにより、自由層に接続する配線を共有することを特徴とする請求項4または5に記載の磁気半導体メモリ装置。
- さらに、垂直に配置する2つの磁気抵抗素子は、内側の自由層から見て外側に位置する固定層のそれぞれに固定側配線が1つずつ接続されていることを特徴とする請求項6に記載の磁気半導体メモリ装置。
- 上記固定側配線がビット線であり、自由側配線がワード線であることを特徴とする請求項5ないし7の何れか1項に記載の磁気半導体メモリ装置。
- 上記セルとして、メモリセルおよびリファレンスセルの少なくとも一方を備えることを特徴とする請求項1ないし8の何れか1項に記載の磁気半導体メモリ装置。
- 上記セルがメモリセルであるときには、2つの磁気抵抗素子の双方にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ同方向とすることで、上記第1の状態を実現する一方、
2つの磁気抵抗素子の双方にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ逆方向とすることで、上記第2の状態を実現することを特徴とする請求項9に記載の磁気半導体メモリ装置。 - さらに、上記メモリセルに情報の書込みを行うときには、2つの磁気抵抗素子の固定層にそれぞれ接続される、互いに平行な固定側配線に対して、逆方向の電流が同時に流されることを特徴とする請求項10に記載の磁気半導体メモリ装置。
- さらに、上記メモリセルから情報の読出しを行うときには、2つの磁気抵抗素子の隣接する自由層に接続される、1つの自由側配線の状態を、電位が一定の浮遊状態にするとともに、
2つの磁気抵抗素子の固定層にそれぞれ接続される、互いに平行な固定側配線に対して、互いに電位の異なる電流が流されることを特徴とする請求項10に記載の磁気半導体メモリ装置。 - 上記セルがリファレンスセルであるときには、2つの磁気抵抗素子の何れか一方にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ同方向とする一方、
他方の磁気抵抗素子にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ逆方向とすることを特徴とする請求項10に記載の磁気半導体メモリ装置。 - 請求項1から13の何れか1項に記載の磁気半導体メモリ装置を備えることを特徴とする電子機器。
- 携帯型である請求項14に記載の電子機器。
- 3種類の独立した配線である第1の配線、第2の配線、および第3の配線と、2つの独立した素子である第1の磁気抵抗素子および第2の磁気抵抗素子とを備えており、
第1の配線と第2の配線との間に第1の磁気抵抗素子が設けられているとともに、第2の配線と第3の配線との間に第2の磁気抵抗素子が設けられており、
第1および第3の配線は互いに平行に設けられているとともに、これら第1および第3の配線の設けられる方向に交差する方向に第2の配線が設けられており、
上記第1および第2の磁気抵抗素子は、トンネル絶縁膜を挟んで配置された第1の強磁性薄膜および第2の強磁性薄膜とを有する構造と含む磁気半導体メモリ装置における情報の記録再生方法であって、
上記磁気抵抗素子における、2つの強磁性薄膜の一方の磁化方向をあらかじめ固定しておき、他方の磁化方向を改変させる磁化改変工程を有しており、
当該磁化改変工程では、両方の強磁性薄膜の磁化方向を平行かつ同一とする平行状態と、両方の磁化方向を平行かつ逆向きとする反平行状態とに設定可能であり、
さらに、第1および第2の磁気抵抗素子が互いに平行状態となる第1の状態と、互いに反平行状態となる第2の状態とを設定可能とすることを特徴とする磁気半導体メモリ装置の情報書込み読出し方法。 - 情報の書込みを行うときには、上記第1の配線および第3の配線に同時に逆方向の電流を流すことを特徴とする請求項16に記載の情報書込み読出し方法。
- 情報の読出しを行うときには、上記第2の配線を電気的に浮遊状態にした後に、第1の配線と第3の配線とにそれぞれ電位の異なる電流を流すことを特徴とする請求項16に記載の情報書込み読出し方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006177068A JP4800123B2 (ja) | 2006-06-27 | 2006-06-27 | 磁気半導体メモリ装置、およびこれを備える電子機器、並びに、その情報書込み読出し方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006177068A JP4800123B2 (ja) | 2006-06-27 | 2006-06-27 | 磁気半導体メモリ装置、およびこれを備える電子機器、並びに、その情報書込み読出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008010508A true JP2008010508A (ja) | 2008-01-17 |
JP4800123B2 JP4800123B2 (ja) | 2011-10-26 |
Family
ID=39068477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006177068A Expired - Fee Related JP4800123B2 (ja) | 2006-06-27 | 2006-06-27 | 磁気半導体メモリ装置、およびこれを備える電子機器、並びに、その情報書込み読出し方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4800123B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001236781A (ja) * | 1999-12-16 | 2001-08-31 | Toshiba Corp | 磁気メモリ装置 |
JP2003258208A (ja) * | 2001-12-28 | 2003-09-12 | Toshiba Corp | 磁気メモリ |
JP2003298023A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 磁気メモリ及び磁気メモリ装置 |
-
2006
- 2006-06-27 JP JP2006177068A patent/JP4800123B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001236781A (ja) * | 1999-12-16 | 2001-08-31 | Toshiba Corp | 磁気メモリ装置 |
JP2003258208A (ja) * | 2001-12-28 | 2003-09-12 | Toshiba Corp | 磁気メモリ |
JP2003298023A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 磁気メモリ及び磁気メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4800123B2 (ja) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
JP4384183B2 (ja) | 磁気抵抗素子および磁気メモリ | |
US8711608B2 (en) | Memory with separate read and write paths | |
JP3863536B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
US8411494B2 (en) | Three-dimensional magnetic random access memory with high speed writing | |
JP5068016B2 (ja) | 不揮発性記憶装置 | |
JP2006140468A (ja) | マグネチックram | |
JP2004153070A (ja) | 磁気ランダムアクセスメモリ,及びその製造方法 | |
JP2008192916A (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
JPWO2009054180A1 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ | |
US20140252438A1 (en) | Three-Dimensional Magnetic Random Access Memory With High Speed Writing | |
US6831857B2 (en) | Magnetic memory | |
JP7267623B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
WO2011081051A1 (ja) | 磁気メモリセル及び磁気メモリ | |
US20070133264A1 (en) | Storage element and memory | |
JP4477829B2 (ja) | 磁気記憶デバイスを動作させる方法 | |
US11690299B2 (en) | Magnetoresistance effect element and magnetic memory | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP5058206B2 (ja) | 磁気抵抗素子の製造方法 | |
JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP2006134363A (ja) | 磁気ランダムアクセスメモリ | |
JP4800123B2 (ja) | 磁気半導体メモリ装置、およびこれを備える電子機器、並びに、その情報書込み読出し方法 | |
JP3977816B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
JP4594694B2 (ja) | 磁気抵抗効果素子 | |
JP4533701B2 (ja) | 磁気メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |