TW561805B - Fabrication method of micro-via - Google Patents

Fabrication method of micro-via Download PDF

Info

Publication number
TW561805B
TW561805B TW090111679A TW90111679A TW561805B TW 561805 B TW561805 B TW 561805B TW 090111679 A TW090111679 A TW 090111679A TW 90111679 A TW90111679 A TW 90111679A TW 561805 B TW561805 B TW 561805B
Authority
TW
Taiwan
Prior art keywords
layer
ultra
patent application
forming
copper plating
Prior art date
Application number
TW090111679A
Other languages
English (en)
Inventor
Jau-Chin Jeng
Jang-Chin Shie
Jr-Peng Fan
Chin-Chung Jang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW090111679A priority Critical patent/TW561805B/zh
Priority to US09/871,206 priority patent/US6395633B1/en
Application granted granted Critical
Publication of TW561805B publication Critical patent/TW561805B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Description

561805 7207twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(() 本發明是有關於一種超微孔(micro-via)的製作方 法’且特別是有關於一種在印刷電路板內部的相鄰導線層 之間,形成電性導通之超微孔的製作方法。 近年來,爲因應電子產品日益輕、薄、短、小之趨 勢,印刷電路板(Printed Circuit Board,PCB)上之佈線設 計及製作亦須加以改良。爲增加線路佈線密度(Layout Density),除了使線路細微化之外,還可以將印刷電路板 內’用以電性連接兩相鄰導線層的導孔(Via)的口徑縮 小化,使得線路之運作更加快速、更有效率。 以往係以機械鑽孔(Mechanic Drill Through Hole)方 式,於印刷電路板上製作導孔,其孔徑最小爲0.2毫米 (mm)。因受限於機械加工的精密度,所以無法將導孔 之孔徑進一步縮小,故未能達成線路細微化之目的。若改 以高功率之雷射(Laser)對印刷電路板進行鑽孔時,其所 形成之導孔的孔徑則可小於0.2毫米。 但也由於電子兀件產品的集積度(Integration)高, 功能也越來越強,用以裝設電子元件的印刷電路板也由單 面開始越作越多層,由1層、2層而變爲5層、6層,甚 至到10層以上,以便使電子元件可以更密集的裝設於印 刷電路板上,使電子產品所佔的空間能更小。因此,隨著 多層印刷電路板的層數越來越多,連接到各層間之高密集 度內連線(High Density Interconnection,HDI)所應用雷 射鑽孔(Laser Drill)產生之孔徑會越來越小,若孔位稍 有偏移將影響電性導通,導致印刷電路板之可靠度降低, 3 (請先閱讀背面之注意事項再填寫本頁) ·裝 · -·線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1805 7 2 0 7 twf . doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(乙) 製作成本也因良率降低而大幅提昇。 請參考第1A〜1G圖,其係以雷射鑽孔的方式,來 作印刷電路板之相鄰兩導線層間的導孔,其製作流程 = 面示意圖。請參考第1A圖,提供一基底1〇,其可=〜剖 層基板或一絕緣層,並在基底10上配置一圖案化;^導内 層12 ’其中導線層12之圖案化的線路包括以微^ (photolithography )、蝕刻(etching )的方式形成。细= 考第1B圖’在導線層12上形成一層絕緣層14。請參考么 1C圖,在絕緣層14上形成一圖案化之導線層16,, 開口 18。 乂成 請參考第1D圖’依照箭頭20的方向,對準暴露 開口 18之絕緣層14作雷射鑽孔的動作。請參考第2於 利用雷射鑽孔在絕緣層14之中形成孔_ 且持續鑽’ 至導線層12之表面始停止。請參考第1ρ圖,以 (Screen Printing)的方式,塡入導電材料於孔洞22之内J 用以作爲導線層12、16之間電性連接的導孔24,或致, 第1G圖,沿著孔洞22之孔壁,電鍍(plating)上1_^『 銅層26,並塡入絕緣材料28,其中,孔銅層26係作舄^ 線層12、16之間的電性連接。 m 然而,藉由習知之雷射鑽孔的方式,來形成印刷 路板中相鄰兩導線層間之導孔,會發生下列的問題: % 1·在雷射鑽孔的過程中,若雷射光未能精確地對梅 導線層的開口,將無法有效地消除開口下方的絕緣材料了 而未能形成連接兩相鄰導線層之間的導孔,進而改變原有 (請先閱讀背面之注意事項再填寫本頁) 裝 · -4 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 297公釐) 561805 A7 72〇7twf.doc/〇〇6 五、發明說明(?) 的導線佈局。 2. 藉由雷射鑽孔的方式所形成導孔,其孔徑可小於 0.2毫米,然而此孔徑仍遠大於藉由微影蝕刻的方式所形 成之導孔的孔徑,因此’藉由雷射鑽孔的方式以形成更小 的孔徑時,仍具有其極限値。 3. 將導電材料塡入導孔之中的過程中,如果導電材 料之內產生類似氣泡(Bubble)的空孔結構時,氣泡內的 氣體在受熱的強況下’將會發生爆米花(P〇pcorn)的現象’ 進而破壞原先的導線結構。 4. 藉由網版印刷的方式’而塡入導孔中的導電材 料,其材質係以許多的金屬導電粒子與液態膠所混合而 成,用以增加導電材料的流動性,以便於塡入導孔之中’ 然而,如此卻降低導電材料之材質均勻度’進而影響其導 電性之穩定度。 爲達成印刷電路板之相鄰導線層間得以電性連接的 目的,同時解決習知之問題點’以製作出孔徑極小的導孔’ 即超微孔,本發明提出一種超微孔的製作方法’可應用於 電路基板佈線之製作與設計。首先提供一基底及一圖案化 之導線層,其中此導線層係配置於基底上。再全面性地形 成一銅鍍層於基底與導線層之表面。然後形成一光阻層於 銅鍍層上,並且移除部分光阻層,以暴露出部分銅鍍層。 此外,以銅鍍層爲種子層,電鍍形成一導柱層於暴露出之 部分銅鍍層上。之後移除該第一光阻層,並移除暴露出之 部分銅鍍層。另外,形成一絕緣層於基底與導柱層之表面, 5 (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 561805 7 2 0 7 twf . doc/ 0 06 A7 B7 五、發明說明(午) 並且去除部分的絕緣層’並暴露出導柱層。最後’形成另 一圖案化導線層於導柱層上。 爲達成本發明之上述及其他目的’本發明提出一種 超微孔的製作方法’可應用於電路基板佈線之設計與製 作。首先提供一基底及一圖案化之導線層’其中此導線層 係配置於基底之上。然後’全面性地形成一銅鍍層於基底 與導線層之表面’再形成一光阻層於此銅鍍層上’並移除 部分光阻層,以暴露出部分銅鍍層。此外’以銅鍍層爲種 子層,電鍍形成一導柱層於暴露出之部分銅鍍層上。之後, 移除光阻層,並移除暴露出之部分銅鍍層。另外,形成一 絕緣層於基底與導柱層之表面’並去除部分的絕緣層’且 暴露出導柱層。再全面性地形成另一銅鍍層於導柱層與絕 緣層之表面,並形成另一光阻層於此銅鍍層上’之後’移 除部分光阻層,以暴露出部分銅鍍層。同樣以銅鍍層爲種 子層,電鑛形成另一導線層於暴露出之銅鍍層上。最後, 移除該第二光阻層。 爲讓本發明之上述目的、特徵和優點能夠明顯易懂, 下文特舉一較佳實施例,並配合所附圖示,作詳細說明如 下: 圖式之簡單說明 第1A〜1G圖爲以雷射鑽孔的方式來製作印刷電路申反 之相鄰兩導線層間的導孔,其製作流程之剖面示意® ; 第2A〜2:[圖,其爲依照本發明之一較佳實施例’ 一 種超微孔之製作方法,其製作流程之剖面圖;以及 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--- (請先閱讀背面之注意事項再填寫本頁) · •線· 561805 7207twf.doc/006 A7 B7 五、發明說明(s) 第3A〜3F圖,其爲本發明之另一種形成圖案化導線 層的流程剖面圖。 圖式之標示說明 10 : 基底 12、 16 :導線層 14 : 絕緣層 18 : 開口 20 : 箭頭 22 : 孔洞 24 : 導孔 26 : 孔銅層 28 : 絕緣材料 30 : 基底 32、 45、52 :導線層 34、 46 :銅鍍層 36 ' 48 :光阻層 38 : 孔洞 40 : 導柱層 42 : 導柱 44 : 絕緣層 50 : 開口 經濟部智慧財產局員工消費合作社印製 較佳實施例 請參考第2A〜圖,其爲依照本發明之一較佳實施 例,一種超微孔之製作方法,其製作流程之剖面圖。 如第2A圖所示,提供一基底30,例如爲一印刷電 路板之內層基板,用以承載後續步驟所製作之導線線路, 基底30可用樹脂片(Prepreg)製成,例如是以玻璃環氧 基樹脂爲材質之FR-4基板、以雙順丁烯二酸醯亞胺 (Bismaleimide-Triazine,BT)樹脂爲材質之 BT 基板等, 或爲配置於多個導線層上之一絕緣層,其材質例如爲環氧 樹脂或其他絕緣材料。此外,配置一圖案化之導線層32 7 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 561805 7207twf.doc/006 pj B7 五、發明說明(έ) 於絕緣層30上,其材質例如爲銅(Copper,Cu),而圖 案化導線層32的方法例如爲微影、蝕刻。 如第2B圖所示,全面性地形成一銅鍍層34於基底30 與導線層32之表面上,銅鍍層34之材質例如以氧化還原 反應所沈積之化學銅,用以作爲後續電鍍製程之種子層 (seed layer)。如第2C圖所示,形成一光阻層36於銅鍍 層34上。 如第2D圖所示,圖案化此光阻層36,以形成孔洞38, 使得導線層32上的部分銅鍍層34,可透過光阻層36的孔 洞38而暴露於外,其中,圖案化光阻層36的方法例如爲 曝光(photography )、顯影(development)。如第 2E 圖 所示,藉由銅鍍層34作爲電鍍的種子層,以電鍍銅塡滿 孔洞38而形成導柱層40。如第2F圖所示,移除光阻層36, 暴露出導柱層40及部分的銅鍍層34。 如第2G圖所示,移除暴露出之部分的銅鍍層34, 以避免不必要的電性導通,並由部分的銅鍍層34及部分 的導柱層40,共同形成類似圓柱狀結構的導柱42,即超 微孔,其中,移除銅鍍層34的方法例如爲快速蝕刻(Flash Etching),由於銅鍍層34之厚度遠小於導線層32及導柱 層40,因此藉由快速蝕刻的方式來移除銅鍍層34,將不 至破壞導線層32及導柱層40。如第2H圖所示,全面性地 形成一絕緣層44於基底30與導柱層40之表面上,其中, 絕緣層44之材質例如爲環氧樹脂、液態式絕緣材料或其 他絕緣材料。 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐Γ ' (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 561805 7207twf.doc/006 A7 -- B7 五、發明說明(1) 如第21圖所示,將導柱層40及過厚的絕緣層44硏 磨至所需要的規格範圍內,並暴露出導柱層40。如第2J 圖所示,形成一圖案化之導線層45於導柱層40與絕緣層 44之上,其中導線層45之材質例如爲銅,而圖案化之方 法例如爲微影、触刻。此外,部分的導線層45係位於導 柱層40上,藉由多個導柱42,即超微孔,用以分別接觸 相鄰之導電層32、45,而使導線層32、45之間產生電性 連接。 除了上述之第21圖係以微影、蝕刻的方法,形成一 圖案化之導線層45之外,請參考第3A〜3F圖,其爲本發 明之另一種形成圖案化導線層45的流程剖面圖。如第3A 圖所不’全面性地形成另一銅鍍層46於導柱層4〇及絕緣 層44之表面上,其中銅鍍層46之材質例如以氧化還原反 應所沈積之化學銅,用以作爲後續製程之另一種子層。如 第3B圖所不,形成另一光阻層48於銅鍍層46之上。 如第3C圖所示,圖案化光阻層48,而形成開口 5〇, 使得部分的銅鑛層34透過開口 50而暴露於外,其中圖案 化的方法例如爲微影、蝕刻。如第3D圖所示,藉由銅鍍 層46作爲電鍍的種子層,以電鍍銅塡滿開口 50而形成導 線層52。如第3E圖所示,移除光阻層48,以暴露出導線 層52及部分的銅鍍層46。如第3F圖所示,移除暴露出之 部分的銅鍍層46,以避免不必要的電性導通,其中,移除 銅鍍層46的方法例如爲快速蝕刻,同樣地,由於銅鍍層46 之厚度遠小於導線層52,因此藉由快速蝕刻的方式來移除 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) (請先閱讀背面之注意事項再填寫本頁)
561805 72〇7twf.doc/006 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(ί) 銅鍍層46,將不會破壞導線層50。最後,藉由多個導柱42 ’ 即超微孔,用以分別接觸相鄰之導電層32、52而使得導 線層32、52之間產生電性連接。 綜上所述,本發明之超微孔的製作方法具有下列優 點: (1) 藉由本發明之超微孔的製作方法而產生之超微 孔,其材質之一爲銅,由於銅的導電性質良好’因此與習 知用來充塡導孔之導電膠相比較之下’本發明之超微孔具 有較佳的導電性。 (2) 藉由本發明之超微孔的製作方法而產生之超微 孔,係以電鍍的方式來形成,由於電鍍金屬具有較高的緻 密度,因此與習知用來充塡導孔之導電膠相比較之下,本 發明之導柱具有較佳的材質均勻性。 (3) 藉由本發明之超微孔的製作方法而產生之超微 孔,係容納於由圖案化光阻層所形成的孔洞之中,由於圖 案化的方法包括曝光、顯影,因此其形成孔洞的孔徑尺寸 大小,將遠小於雷射鑽孔所能形成的孔徑,使得線路之積 集度可進一步縮小。 (4) 本發明之超微孔的製作方法中的一個步驟,係將 多餘的絕緣層與導柱層硏磨至所需的範圍之內,在硏磨的 過程中’使得此處的絕緣層與導柱層的表面具有較高的平 坦度,進而增加各材料層之間的均勻度。 (5) 藉由本發明之超微孔的製作方法而產生之超微 孔,係容納於由圖案化光阻層所形成的孔洞之中,由於圖 -------------裝--- (請先閱讀背面之注意事項再填寫本頁) ;線'_ 本紙張尺度適用中國國家標準(cns)aT^ (210x297 公釐) 561805 7207twf.doc/〇〇6 pj _____B7 __ 五、發明說明(^ ) 案化的方法包括曝光、顯影,因此,其形成孔洞的位置, 與雷射鑽孔的機械式對位相較之下,將具有較高的對準 度。 (6)承(1)〜(5)項,藉由本發明之超微孔的製作方法 而產生之超微孔,與雷射鑽孔所形成之導孔相較之下,在 印刷電路板的製程中,可使印刷電路板具有較佳的可靠 度。 雖然本發明已以一較佳實施例揭露如上,然其並非 用以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍內,當可作些許之更動與潤飾,因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 561805 A8 B8 C8 D8 7207twf.doc/006 六、申請專利範圍 1. 一種超微孔的製作方法,至少包括下列步驟: 提供一基底及圖案化之一第一導線層,其中該第一 導線層係配置於該基底之上; 全面性地形成一第一銅鍍層於該基底與該第一導線 層之表面; 形成一第一光阻層於該第一銅鍍層上; 移除部分該第一光阻層,以暴露出部分該第一銅鍍 層; 形成一導柱層於暴露出之部分該第一銅鍍層上; 移除該第一光阻層; 移除暴露出之部分該第一銅鍍層; 形成一絕緣層於該基底與該導柱層之表面; 去除部分的該絕緣層,並暴露出該導柱層;以及 形成圖案化之一第二導線層於該導柱層上。 2. 如申請專利範圍第1項所述之超微孔的製作方 法,其中該基底包括一內層基板。 3. 如申請專利範圍第1項所述之超微孔的製作方 法,其中該基底之材質包括絕緣材料。 4. 如申請專利範圍第1項所述之超微孔的製作方 法,其中移除部分該第一光阻層之方法包括曝光、顯影。 5. 如申請專利範圍第1項所述之超微孔的製作方 法,其中形成該導柱層之方法包括電鍍。 6. 如申請專利範圍第1項所述之超微孔的製作方 法,其中去除部分的該絕緣層之方法包括硏磨。 (請先閲讀背面之注意事項再填寫本頁) --------訂—丨丨丨丨丨丨線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公釐) 經濟部智慧財產局員工消費合作社印製 561805 六、申請專利範圍 7. 如申請專利範圍第1項所述之超微孔的製作方 法,其中該第一導線層之圖案化方法包括微影蝕刻。 8. 如申請專利範圍第1項所述之超微孔的製作方 法,其中該第二導線層之圖案化方法包括微影蝕刻。 9. 一種超微孔的製作方法,至少包括下列步驟: 提供一基底及圖案化之一第一導線層,其中該第一 導線層係配置於該基底之上; . 全面性地形成一第一銅鍍層於該基底與該第一導線 層之表面; 形成一第一光阻層於該第一銅鍍層上; 移除部分該第一光阻層,以暴露出部分該第一銅鍍 層; 形成一導柱層於暴露出之部分該第一銅鍍層上; 移除該第一光阻層; 移除暴露出之部分該第一銅鍍層; 形成一絕緣層於該基底與該導柱層之表面; 去除部分的該絕緣層,並暴露出該導柱層; 全面性地形成一第二銅鍍層於該導柱層與該絕緣層 之表面; 形成一第二光阻層於該第二銅鍍層上; 移除部分該第二光阻層,以暴露出部分該第二銅鍍 層; 形成一第二導線層於暴露出之該第二銅鍍層上;以 及 13 (請先閲讀背面之注意事項再填寫本頁) 裳--------訂------ 線 _· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 、、申請專利範圍 移除該第二光阻層。 、 1〇·如申請專利範圍第9項所述之超微孔的製作方 法’其中該基底包括一內層基板。 11. 如申請專利範圍第9項所述之超微孔的製作方 法’其中該基底之材質包括絕緣材料。 12. 如申請專利範圍第9項所述之超微孔的製作方 法,其中該第一導線層之圖案化方法包括微影蝕刻。 13. 如申請專利範圍第9項所述之超微孔的製作方 法’其中移除部分該第一光阻層之方法包括曝光、顯影。 14. 如申請專利範圍第9項所述之超微孔的製作方 法,其中形成該導柱層之方法包括電鍍。 15. 如申請專利範圍第9項所述之超微孔的製作方 法,其中去除部分的該絕緣層之方法包括硏磨。 16. 如申請專利範圍第9項所述之超微孔的製作方 法,其中移除部分該第二光阻層之方法包括曝光、顯影。 17. 如申請專利範圍第9項所述之超微孔的製作方 法,其中形成該第二導線層之方法包括電鍍。 (請先閲讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090111679A 2001-05-16 2001-05-16 Fabrication method of micro-via TW561805B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW090111679A TW561805B (en) 2001-05-16 2001-05-16 Fabrication method of micro-via
US09/871,206 US6395633B1 (en) 2001-05-16 2001-05-31 Method of forming micro-via

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090111679A TW561805B (en) 2001-05-16 2001-05-16 Fabrication method of micro-via

Publications (1)

Publication Number Publication Date
TW561805B true TW561805B (en) 2003-11-11

Family

ID=21678259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090111679A TW561805B (en) 2001-05-16 2001-05-16 Fabrication method of micro-via

Country Status (2)

Country Link
US (1) US6395633B1 (zh)
TW (1) TW561805B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556702B (zh) * 2012-05-29 2016-11-01 珠海越亞封裝基板技術股份有限公司 具有在平面內方向上延伸的一體化通孔的多層電子結構
TWI556700B (zh) * 2012-05-29 2016-11-01 珠海越亞封裝基板技術股份有限公司 具有不同尺寸通孔的多層電子結構
TWI645760B (zh) * 2017-10-27 2018-12-21 南亞電路板股份有限公司 電路板及其製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358116B2 (en) * 2002-04-29 2008-04-15 Intel Corporation Substrate conductive post formation
DE10333840B4 (de) * 2003-07-24 2006-12-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
JP4187687B2 (ja) * 2004-06-22 2008-11-26 日東電工株式会社 回路付サスペンション基板の製造方法
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7157372B1 (en) 2005-06-14 2007-01-02 Cubic Wafer Inc. Coaxial through chip connection
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
JP4339834B2 (ja) * 2005-08-23 2009-10-07 日東電工株式会社 回路付サスペンション基板の製造方法
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
US20080074049A1 (en) * 2006-09-26 2008-03-27 Nanolumens Acquisition, Inc. Electroluminescent apparatus and display incorporating same
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
CN101553093B (zh) * 2008-04-03 2011-09-07 欣兴电子股份有限公司 线路板的制造方法
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
KR101865123B1 (ko) * 2011-10-31 2018-07-13 해성디에스 주식회사 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
TWI474417B (zh) * 2014-06-16 2015-02-21 Phoenix Pioneer Technology Co Ltd 封裝方法
US9536808B1 (en) * 2015-06-16 2017-01-03 Macronix International Co., Ltd. Photo pattern method to increase via etching rate
JP2022545091A (ja) * 2019-08-19 2022-10-25 アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー 銅で充填されたマイクロビアを含む高密度相互接続プリント回路基板の製造方法
CN111356309B (zh) * 2020-04-15 2021-04-23 江苏普诺威电子股份有限公司 具有高线路对位精度的多层电路板的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106788C (zh) * 1996-02-13 2003-04-23 日东电工株式会社 电路基片
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
US6020640A (en) * 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
IL120514A (en) * 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6300242B1 (en) * 1999-04-28 2001-10-09 Matsuhita Electronics Corporation Semiconductor device and method of fabricating the same
JP2001077145A (ja) * 1999-09-07 2001-03-23 Casio Comput Co Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556702B (zh) * 2012-05-29 2016-11-01 珠海越亞封裝基板技術股份有限公司 具有在平面內方向上延伸的一體化通孔的多層電子結構
TWI556700B (zh) * 2012-05-29 2016-11-01 珠海越亞封裝基板技術股份有限公司 具有不同尺寸通孔的多層電子結構
TWI645760B (zh) * 2017-10-27 2018-12-21 南亞電路板股份有限公司 電路板及其製造方法

Also Published As

Publication number Publication date
US6395633B1 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
TW561805B (en) Fabrication method of micro-via
US10306760B2 (en) Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US5436062A (en) Process for the production of printed circuit boards with extremely dense wiring using a metal-clad laminate
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US8586875B2 (en) Wiring board and method for manufacturing the same
US7350296B2 (en) Method of fabricating a printed circuit board including an embedded passive component
KR101134714B1 (ko) 순차적 마이크로비아 레이저 드릴링을 이용하여 다층기판 코어 구조체를 형성하는 방법 및 그 방법에 따라 형성된 기판 코어 구조체
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
JP2009283739A (ja) 配線基板および配線基板の製造方法
US20170273195A1 (en) Recessed cavity in printed circuit board protected by lpi
TWI246379B (en) Method for forming printed circuit board
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR100969439B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판의 제조방법
US7629692B2 (en) Via hole having fine hole land and method for forming the same
JP2005311289A (ja) 回路接続構造体とその製造方法
KR102046006B1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
JP2005191100A (ja) 半導体基板及びその製造方法
CN109757037A (zh) 高密度电路板及其制作方法
JP2005203457A (ja) 部品内蔵配線板の製造方法
KR100630913B1 (ko) 인쇄회로기판의 제조방법
CN110650587A (zh) 柔性线路板及所述柔性线路板的制作方法
TW580848B (en) Method of making connections on a conductor pattern of a PCB

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees