CN101553093B - 线路板的制造方法 - Google Patents
线路板的制造方法 Download PDFInfo
- Publication number
- CN101553093B CN101553093B CN2008100918361A CN200810091836A CN101553093B CN 101553093 B CN101553093 B CN 101553093B CN 2008100918361 A CN2008100918361 A CN 2008100918361A CN 200810091836 A CN200810091836 A CN 200810091836A CN 101553093 B CN101553093 B CN 101553093B
- Authority
- CN
- China
- Prior art keywords
- conductor
- patterning
- support plate
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种线路板的制造方法,此方法是先于载板上形成第一图案化导体层与第一导体孔柱。然后,提供具有一上部与一下部的介电层。接着,压合介电层与载板,以将第一图案化导体层与第一导体孔柱内埋于介电层的下部中。而后,于介电层的上部中形成暴露出部分第一导体孔柱的开口。之后,于介电层的上部上形成第二图案化导体层,并于开口中形成第二导体孔柱,其中第二导体孔柱与第一导体孔柱连接。
Description
技术领域
本发明是有关于一种线路板的制造方法,且特别是有关于一种可以减少工艺步骤以及降低工艺困难度的一种线路板的制造方法。
背景技术
近年来,随着电子技术的日新月异,高科技电子产业的相继问世,使得更人性化、功能更佳的电子产品不断地推陈出新,并朝向轻、薄、短、小的趋势设计。在这些电子产品内通常会配置具有导电线路的线路板。
对于一般熟知的线路板工艺来说,作为导线的图案化导体层是先形成于载板上,而用来连接各层图案化导体层的导体孔柱(conductive via)是在压合介电层与载板之后才形成,因此导致了工艺步骤增加而提高了生产成本,且由于工艺步骤繁杂而产生工艺良率(yield)不佳的问题。
此外,由于在一般的工艺中,导体孔柱的形成方法是先在覆盖图案化导体层的介电层中形成暴露出图案化导体层的开口,之 后再于开口中填入导体材料。然而,在形成上述的开口时,往往会因为欲形成的开口的深宽比(aspect ratio)过大而导致开口不易形成。
发明内容
有鉴于此,本发明的目的就是在提供一种线路板的制造方法,其可以减少工艺步骤。
本发明的另一目的就是在提供一种线路板的制造方法,其可以降低生产成本。
本发明的再一目的就是在提供一种线路板的制造方法,其可以降低工艺困难度。
本发明提出一种线路板的制造方法,此方法是先于载板上形成第一图案化导体层与第一导体孔柱。然后,提供具有上部与下部的介电层。接着,压合介电层与载板,以将第一图案化导体层与第一导体孔柱内埋于介电层的下部中。而后,于介电层的上部中形成暴露出部分第一导体孔柱的开口。之后,于介电层的上部上形成第二图案化导体层,并于开口中形成第二导体孔柱,其中第二导体孔柱与第一导体孔柱连接。
依照本发明实施例所述的线路板的制造方法,上述的第一图案化导体层与第一导体孔柱的形成方法例如是先于载板上形成导体材料层。然后,图案化导体材料层,以形成第一导体孔柱。接着,于载板上形成暴露出部分载板的图案化膜层。而后,于图 案化膜层所暴露出的载板上形成第一图案化导体层。之后,移除图案化膜层。
本发明另提出一种线路板的制造方法,此方法是先提供具有上部与下部的介电层。然后,于第一载板上形成第一图案化导体层与第一导体孔柱,以及于第二载板上形成第二图案化导体层。之后,压合介电层、第一载板与第二载板,以将第一图案化导体层与第一导体孔柱内埋于介电层的下部中,以及将第二图案化导体层内埋于介电层的上部中,且使第一导体孔柱与第二图案化导体层连接。
依照本发明实施例所述的线路板的制造方法,上述的第二图案化导体层的形成方法例如是先于第二载板上形成导体材料层。之后,图案化导体材料层以成为第二图案化导体层。
依照本发明实施例所述的线路板的制造方法,上述的第二图案化导体层的形成方法例如是先于第二载板上形成图案化膜层,此图案化膜层暴露出部分第二载板。然后,于图案化膜层所暴露出的第二载板上形成第二图案化导体层。之后,移除图案化膜层。
本发明再提出一种线路板的制造方法,此方法是先提供第一介电层、第二介电层与第三介电层,其中第一介电层中已形成有线路。然后,于第一载板上形成第一图案化导体层与第一导体孔柱,以及于第二载板上形成第二图案化导体层与第二导体孔柱。之后,压合第一介电层、第二介电层、第三介电层、第一载板与第二载板,其中第二介电层位于第一载板与第一介电层之间,而 第三介电层位于第二载板与第一介电层之间,使得第一图案化导体层与第一导体孔柱内埋于第二介电层中,以及使得第二图案化导体层与第二导体孔柱内埋于第三介电层中,且第一导体孔柱与第二导体孔柱分别与线路连接。
依照本发明实施例所述的线路板的制造方法,上述的第二图案化导体层与第二导体孔柱的形成方法例如是先于第二载板上形成导体材料层。然后,图案化导体材料层,以形成第二导体孔柱。接着,于第二载板上形成暴露出部分第二载板的图案化膜层。而后,于图案化膜层所暴露出的第二载板上形成第二图案化导体层。之后,移除图案化膜层。
依照本发明实施例所述的线路板的制造方法,上述的线路的一部分例如位于第一介电层的表面上。
本发明在压合载板与介电层之前先于载板上形成图案化导体层与导体孔柱,因此在压合载板与介电层之后,不需要额外进行导体孔柱工艺而达到了减少线路板的工艺步骤的目的,并降低了生产成本。此外,由于在压合载板与介电层之后不需要进行导体孔柱工艺,因此可以避免在形成导体孔柱的过程中,因欲形成的开口的深宽比过大而导致工艺困难度增加。
附图说明
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图,作详细说明如下,其中:
图1A至图1F为依照本发明一实施例所绘示的线路板的制造流程剖面图。
图2A至图2B为依照本发明另一实施例所绘示的线路板的制造流程剖面图。
图3A至图3B为依照本发明再一实施例所绘示的线路板的制造流程剖面图。
主要元件符号说明
10、20:上部
12、22:下部
100:载板
102、208、308:第一导体孔柱
104:图案化膜层
108、206、306:第一图案化导体层
110、200、300a:介电层
112:开口
114、210、310:第二图案化导体层
116、312:第二导体孔柱
202、302:第一载板
204、304:第二载板
300:第一介电层
301:第二介电层
303:第三介电层
314:线路
具体实施方式
图1A至图1F为依照本发明一实施例所绘示的线路板的制造流程剖面图。首先,请参照图1A,于载板100上形成导体材料层(未绘示)。导体材料层例如为金属层。然后,将导体材料层图案化,以于载板100上形成第一导体孔柱102。特别一提的是,在本实施例中,导体材料层为铜层,因此若载板100的材料同样为铜时,在形成导体材料层之前,可先于载板100上形成一层镍层。然后,将导体材料层图案化以形成第一导体孔柱102。之后,移除未被第一导体孔柱102覆盖的镍层。如此一来,在将导体材料层图案化的过程中便不会对载板100造成损害。此外,上述的镍层还可以在后续移除载板100时具有防止第一导体孔柱102受损的作用。
然后,请参照图1B,于载板100上形成暴露出部分载板100的图案化膜层104。在本实施例中,图案化膜层104例如为图案化光刻胶层,其形成方法例如是先于载板100上形成一层光刻胶层,然后再进行光刻工艺,以形成覆盖第一导体孔柱102以及部分载板100的图案化光刻胶层。
接着,请参照图1C,于图案化膜层104所暴露出的载板100上形成第一图案化导体层108。第一图案化导体层108的材料例如为铜,其形成方法例如为电镀法。此外,在形成第 一图案化导体层108之前,也可以先于图案化膜层104所暴露出的载板100上形成一层镍层。同样地,此镍层可以在后续移除载板100时具有防止第一图案化导体层108受损的作用。
而后,请参照图1D,移除图案化膜层104,使得载板100上同时形成有第一导体孔柱102以及作为导线的用的第一图案化导体层108。
继之,请参照图1E,提供具有上部10与下部12的介电层110。介电层110的材料例如为介电树脂。接着,压合介电层110与载板100,以将第一图案化导体层108与第一导体孔柱102内埋于介电层110的下部12中。然后,于介电层110的上部10中形成暴露出部分第一导体孔柱102的开口112。开口112的形成方法例如是激光钻孔或机械钻孔。
之后,请参照图1F,于介电层110的上部10上形成第二图案化导体层114,并于开口112中形成第二导体孔柱116,其中第二导体孔柱116与第一导体孔柱102连接。第二图案化导体层114与第二导体孔柱116的形成方法例如是先于介电层110上形成导体材料层(未绘示),且导体材料层填满开口112以形成第二导体孔柱116。然后,将位于介电层110上的导体材料层图案化,以形成第二图案化导体层114。或者,第二图案化导体层114与第二导体孔柱116的 形成方法也可以是先于开口112中形成第二导体孔柱116,然后再于介电层110上形成第二图案化导体层114。
特别一提的是,由于在形成第二导体孔柱116之前,第一导体孔柱102已内埋于介电层110中,因此位于上层的第二图案化导体层114不需由第二导体孔柱116直接与位于下层的第一图案化导体层108连接,而是由第二导体孔柱116以及与第二导体孔柱116连接的第一导体孔柱102来与下层的第一图案化导体层108连接。也就是说,在形成第二导体孔柱116的过程中,不需要形成暴露出第一图案化导体层108的开口,而是形成暴露出第一导体孔柱102的开口,因此可以减少所形成的开口的深度,以避免因开口的深宽比过大而增加工艺困难度。
此外,在上述压合介电层110与载板100之后,还可以选择性地移除载板100而仅保留内埋于介电层110中的第一导体孔柱102与第一图案化导体层108。
图2A至图2B为依照本发明另一实施例所绘示的线路板的制造流程剖面图。首先,请参照图2A,提供具有上部20与下部22的介电层200。介电层200的材料例如为介电树脂。此外,提供第一载板202与第二载板204,并于第一载板202上形成第一图案化导体层206与第一导体孔柱208,以及于第二载板204上形成第二图案化导体层210。于第一载板202上形成第一图案化导体层206与第一导体孔柱20 8的方法可与图1A至图1D所述的方法相同,于此不另行描述。于第二载板204上形成第二图案化导体层210的方法例如是先于第二载板204上形成导体材料层,然后再将导体材料层图案化,使其成为第二图案化导体层210。或者,在另一未绘示的实施例中,于第二载板204上形成第二图案化导体层210的方法也可以是先于第二载板204上形成图案化膜层,此图案化膜层暴露出部分第二载板204。然后,于图案化膜层所暴露出的第二载板204上形成第二图案化导体层210。之后,移除图案化膜层。
之后,请参照图2B,压合介电层200、第一载板202与第二载板204,以将第一图案化导体层206与第一导体孔柱208内埋于介电层200的下部22中,以及将第二图案化导体层210内埋于介电层200的上部20中,且使第一导体孔柱208与第二图案化导体层210连接。
特别一提的是,由于在将第一图案化导体层206形成于第一载板202上之前,先于第一载板202上形成了第一导体孔柱208,因此在压合介电层200、第一载板202与第二载板204之后不需另外再进行导体孔柱工艺,因此可以减少线路板的工艺步骤。再者,本发明先于第一载板202上形成第一导体孔柱208,可以避免后续于介电层200中制作导体孔柱时因欲形成的开口的深宽比过大而增加了工艺困难度。
此外,在压合介电层200、第一载板202与第二载板2 04之后,同样可以选择性地移除第一载板202和第二载板204。
图3A至图3B为依照本发明再一实施例所绘示的线路板的制造流程剖面图。首先,请参照图3A,提供第一介电层300、第二介电层301与第三介电层303。第一介电层300、第二介电层301、第三介电层303的材料例如为介电树脂。第一介电层300中已形成有线路314,其中线路314可包括多层水平的图案化导体层及多个垂直的导体孔柱。线路314的形成方法为所属领域中具有通常知识者所熟知,于此不另行描述。此外,提供第一载板302与第二载板304,并于第一载板302上形成第一图案化导体层306与第一导体孔柱308,以及于第二载板304上形成第二图案化导体层310与第二导体孔柱312。于第一载板302上形成第一图案化导体层306与第一导体孔柱308的方法以及于第二载板304上形成第二图案化导体层310与第二导体孔柱312的方法与图1A至图1D所述的方法相同,于此不另行描述。
之后,请参照图3B,压合第一介电层300、第二介电层301、第三介电层303、第一载板302与第二载板304,其中第二介电层301位于第一载板302与第一介电层300之间,而第三介电层303位于第二载板304与第一介电层300之间,使得第一图案化导体层306与第一导体孔柱308内埋于第二介电层301中,以及使得第二图案化导体层31 0与第二导体孔柱312内埋于第三介电层303中,且第一导体孔柱308与第二导体孔柱312分别与线路314连接。此外,第一介电层300、第二介电层301、第三介电层303经压合后统称为介电层300a。
特别一提的是,由于在将第一图案化导体层306形成于第一载板302上之前先于第一载板302上形成了第一导体孔柱308,以及在将第二图案化导体层310形成于第二载板304上之前先于第二载板304上形成了第二导体孔柱312,因此在压合第一介电层300、第二介电层301、第三介电层303、第一载板302与第二载板304之后不需另外再进行导体孔柱工艺,因此可以减少线路板的工艺步骤。再者,本发明先于载板上形成导体孔柱,可以避免后续于介电层中制作导体孔柱时因欲形成的开口的深宽比过大而增加了工艺困难度。
此外,在压合第一介电层300、第二介电层301、第三介电层303、第一载板302与第二载板304之后,同样可以选择性地移除第一载板302和第二载板304。
另外,在本实施例中,如图3A所示,线路314皆位于第一介电层300中,而在另一未绘示的实施例中,线路314的一部分也可以是位于第一介电层300的表面上。也就是说,一部分的线路314可以内埋于第一介电层300中,而一部分的线路314则外露于第一介电层300的表面上。
综上所述,本发明在将作为线路的用的图案化导体层形成于 载板上之前先将形成导体孔柱形成于载板上,使得在压合载板与介电层之前载板上同时形成有图案化导体层与导体孔柱,因此在压合载板与介电层之后,不需要额外进行导体孔柱工艺,达到了减少线路板的工艺步骤的目的,并降低了生产成本。
此外,由于在压合载板与介电层之后不需要进行导体孔柱工艺,因此可以避免在形成导体孔柱的过程中,因欲形成的开口的深宽比过大而增加了工艺困难度。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求范围所界定的为准。
Claims (9)
1.一种线路板的制造方法,其特征在于,包括:
于一载板上形成一第一图案化导体层与一第一导体孔柱;
提供一介电层,该介电层具有一上部与一下部;
压合该介电层与该载板,以将该第一图案化导体层与该第一导体孔柱内埋于该介电层的该下部中;
移除该载板;
于该介电层的该上部中形成一开口,该开口暴露出部分该第一导体孔柱;以及
于该介电层的该上部上形成一第二图案化导体层,并于该开口中形成一第二导体孔柱,其中该第二导体孔柱与该第一导体孔柱连接。
2.如权利要求1所述的线路板的制造方法,其特征在于,其中该第一图案化导体层与该第一导体孔柱的形成方法包括:
于该载板上形成一导体材料层;
图案化该导体材料层,以形成该第一导体孔柱;
于该载板上形成一图案化膜层,该图案化膜层暴露出部分该载板;
于该图案化膜层所暴露出的该载板上形成该第一图案化导体层;以及
移除该图案化膜层。
3.一种线路板的制造方法,其特征在于,包括:
提供一介电层,该介电层具有一上部与一下部;
于一第一载板上形成一第一图案化导体层与一第一导体孔柱,以及于一第二载板上形成一第二图案化导体层;
压合该介电层、该第一载板与该第二载板,以将该第一图案化导体层与该第一导体孔柱内埋于该介电层的该下部中,以及将该第二图案化导体层内埋于该介电层的该上部中,且使该第一导体孔柱与该第二图案化导体层连接;以及
移除该第一载板与该第二载板。
4.如权利要求3所述的线路板的制造方法,其特征在于,其中该第一图案化导体层与该第一导体孔柱的形成方法包括:
于该第一载板上形成一导体材料层;
图案化该导体材料层,以形成该第一导体孔柱;
于该第一载板上形成一图案化膜层,该图案化膜层暴露出部分该第一载板;
于该图案化膜层所暴露出的该第一载板上形成该第一图案化导体层;以及
移除该图案化膜层。
5.如权利要求3所述的线路板的制造方法,其特征在于,其中该第二图案化导体层的形成方法包括:
于该第二载板上形成一导体材料层;以及
图案化该导体材料层以成为该第二图案化导体层。
6.如权利要求3所述的线路板的制造方法,其特征在于,其中该第二图案化导体层的形成方法包括:
于该第二载板上形成一图案化膜层,该图案化膜层暴露出部分该第二载板;
于该图案化膜层所暴露出的该第二载板上形成该第二图案化导体层;以及
移除该图案化膜层。
7.一种线路板的制造方法,其特征在于,包括:
提供一第一介电层、一第二介电层与一第三介电层,其中该第一介电层中已形成有一线路;
于一第一载板上形成一第一图案化导体层与一第一导体孔柱,以及于一第二载板上形成一第二图案化导体层与一第二导体孔柱;
压合该第一介电层、该第二介电层、该第三介电层、该第一载板与该第二载板,其中该第二介电层位于该第一载板与该第一介电层之间,而该第三介电层位于该第二载板与该第一介电层之间,使得该第一图案化导体层与该第一导体孔柱内埋于该第二介电层中,以及使得该第二图案化导体层与该第二导体孔柱内埋于该第三介电层中,且该第一导体孔柱与该第二 导体孔柱分别与该线路连接;以及
移除该第一载板与该第二载板。
8.如权利要求7所述的线路板的制造方法,其特征在于,其中该第一图案化导体层与该第一导体孔柱的形成方法包括:
于该第一载板上形成一导体材料层;
图案化该导体材料层,以形成该第一导体孔柱;
于该第一载板上形成一图案化膜层,该图案化膜层暴露出部分该第一载板;
于该图案化膜层所暴露出的该第一载板上形成该第一图案化导体层;以及
移除该图案化膜层。
9.如权利要求7所述的线路板的制造方法,其特征在于,其中该第二图案化导体层与该第二导体孔柱的形成方法包括:
于该第二载板上形成一导体材料层;
图案化该导体材料层,以形成该第二导体孔柱;
于该第二载板上形成一图案化膜层,该图案化膜层暴露出部分该第二载板;
于该图案化膜层所暴露出的该第二载板上形成该第二图案化导体层;以及
移除该图案化膜层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100918361A CN101553093B (zh) | 2008-04-03 | 2008-04-03 | 线路板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100918361A CN101553093B (zh) | 2008-04-03 | 2008-04-03 | 线路板的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101553093A CN101553093A (zh) | 2009-10-07 |
CN101553093B true CN101553093B (zh) | 2011-09-07 |
Family
ID=41156985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100918361A Expired - Fee Related CN101553093B (zh) | 2008-04-03 | 2008-04-03 | 线路板的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101553093B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115052428B (zh) * | 2022-06-08 | 2023-10-31 | 芯体素(杭州)科技发展有限公司 | 一种高精密多层线路板中金属立柱的制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6395633B1 (en) * | 2001-05-16 | 2002-05-28 | World Wiser Electrics Inc. | Method of forming micro-via |
CN1937892A (zh) * | 2002-11-19 | 2007-03-28 | 精工爱普生株式会社 | 多层电路板及制造方法、电子器件和电子装置 |
-
2008
- 2008-04-03 CN CN2008100918361A patent/CN101553093B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6395633B1 (en) * | 2001-05-16 | 2002-05-28 | World Wiser Electrics Inc. | Method of forming micro-via |
CN1937892A (zh) * | 2002-11-19 | 2007-03-28 | 精工爱普生株式会社 | 多层电路板及制造方法、电子器件和电子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101553093A (zh) | 2009-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
US20050196898A1 (en) | Process of plating through hole | |
US8164004B2 (en) | Embedded circuit structure and fabricating process of the same | |
US10080284B2 (en) | Circuit board structure | |
TW200623318A (en) | Method for fabricating a multi-layer circuit board with fine pitch | |
TW201414379A (zh) | 電路板及其製作方法 | |
CN101351088A (zh) | 内埋式线路结构及其工艺 | |
CN102361024A (zh) | 半导体封装、基板及基板制造方法 | |
TWI342729B (en) | Manufacturing method of circuit board | |
KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
CN102573289A (zh) | 侧边具有导电接触件的积层印刷电路板模组及其制造方法 | |
CN101553093B (zh) | 线路板的制造方法 | |
CN101677493B (zh) | 线路板与线路结构的制作方法 | |
CN101472399B (zh) | 内埋式线路板的制作方法 | |
US8288663B2 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
CN108235558B (zh) | 线路板结构及其制作方法 | |
CN102149255B (zh) | 多引线通孔的形成方法 | |
US20110174529A1 (en) | Structure having multi-trace via substrate and method of fabricating the same | |
TW200623997A (en) | Method for fabricating a multi-layer packaging substrate | |
CN1306574C (zh) | 导电通孔制作工艺 | |
CN101528008B (zh) | 线路板及其制造方法 | |
CN210694480U (zh) | 具有层间导孔的线路结构 | |
CN101808476B (zh) | 线路板的制作方法 | |
KR101397303B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
CN211529939U (zh) | 封装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110907 Termination date: 20180403 |