TW550592B - Method and device for data transfer - Google Patents

Description

550592 五、發明説明（ :發：係有關用以在及’或至特別是一半導體記憶體的半 二：件，一内部及/或外部傳輸路徑上資料傳輸之方法、 及對應貧料傳輸裝置。 、半V體^技術的迅速處理已使它可發展在數他範 圍時脈率 二理!'。為了要可有效利用此處理器，半導體記憶體包 3:理：的資料亦能以類似高處理速度操作是需要的，而 沾次、大貝料傳輸頻見可用於在處理器與半導體記憶體之間 ^料傳輸。因此，例如目前的緣圖卡，效率受限元件認 ^田作、曰圖卡控制器使用的處理器與當作影像資料記 '體使用的半導體記憶體之間的預定傳輸頻寬。 a貝料可依⑸要寫人及讀取的隨機存取記憶體（ΜΜ)主要是 昌作半導體記憶體使用，用以與處理器或控制器交換資料 。隨機存取記憶體能以靜態記憶體（SRAMs)設計，並中只 :工作電壓提供，寫入的資料便可儲存；或以動態記憶體 、Ms) σ又汁，其中在記憶體單元的資料必須於循環間隔 上被參考。然而，DRAMs在記憶體單元整合的sRAMs上具 有明確的優點，因此是電腦的較佳半導體記憶體。 ^ 或控制器與半導體記憶體與在半導體記憶體的 貝料理之間的資料傳輸照慣例能與一内部或外部預定系 、先寺脈同步。通常的情況是在半導體記憶體的每個資料輸 輸出，-位元信號是與一時脈週期内同步傳輸。該位元 &號的邏輯狀態是定義成電壓位準。因此，在例如3.3伏特 =預疋最大電壓位準的情況中，一 〇伏特信號應用在系統 日寸脈的-上升時脈邊緣係、表示—邏輯，，q，，，而且犬特信 本紙張尺度適用中國"F家標準(CNS) M規格(no χ 297公爱) -4- 五、發明説明（2 號係表示一邏輯，，1，，。為τ i 子盲為了要此可靠評估傳輸的信號位準， 準乾圍照慣例能以二階段定量，而且是在 為。經由範例，從0伏特到165伏特的_信號位 伕=圍係定義成邏輯”〇"的信號位準’而且從1.66伏特到^ 3 伏，信號位準範圍係定義成邏輯，，”的信號位準， 了要進一步提高此同步工作半導體記憶體 率，RAMBUS公司已發展半導體 、斗傳輸 作的-傳輸方法。在此方體能以兩倍傳輸率工 信號於每個情況是在”、…於母個時脈週期’-位元 緣上傳輸，該位元信號X是由^的一上升與一下降時脈邊 ， h贶疋φ σ亥+導體記憶體評估。 為在處理11或控制11與半導體記憶體之間的資 ==增加迫切需求的緣故，需要進-步增加： β县： 了此性疋增加資料傳輸的系統時脈，作 疋一最大可能時脈率的限制是受到高頻效應的規定。—進 :步=性：增加半導體記憶體的平列資料輸入 ;限:而，在此情況，存在者受到預定晶片大小方面的製 us 5,095,230Α係揭示與一半導體元件的資料輸出電路有 關的-資料傳輸方法’其中—資料序列是經由建立— 信號的電壓位準而變碼’該資料信號然後傳輸，而且：料 信號隨後經由評估該電虔位準而解碼，為了要决定該二 的資料序列。US 4,477,896係揭示一進一步資料傳輪方法】 一對應裝置’其中資料是在一方向以電流脈衝傳輪 五、發明説明（3 在相同線上是在另一方向以電壓脈衝傳輸。 ^ .本么明的一目的是要提供用於一半導體記憶體傳 二^上的資料傳輸之方法及裝置，而且能以_簡單與可 罪方式而用來增加資料傳輸頻寬。 /圍H能經由如中請專利範圍第1項之方法及如中請專利 ^内指定:、。之裝置而達成。較佳具體實施例是在申請專利範 位==明’ 一資料序列是經由定義一資料信號的電流 ^ 位準而編碼’該資料信號然後經由傳輸路徑而 傳輸’而且資料信號隨後可經由評估電流位準與電虔位準 而重新解碼，為了要決定該傳輸的資料序列。根據本發明 的信號編碼係表示除了㈣位準之外’亦可使用用以信號 編瑪的電流位準，如此可用於傳輸位元信號。結果，資料 傳輸率可明顯增加 '經由利用供資料多工的電流位準盥電 塵位準’與通常單獨使用電壓位準的多工相比較，仍然可 在與-高多工因素有關的個別位準之間提供一足夠的_號 距離’所以甚至在受到位準背景影響的一信號衰減與一作 號雜訊之間的情況…純信號解析度可在㈣期間確/ 特別是，根據本發明的信號編碼係表示—電壓相關的位元 序列亦能以一簡單方式轉換成一多重多工。 根據一較佳具體實施例’具一預定電流位準及一預定電 ㈣準的參考信號可進一步被傳輸’為了要將該傳輸資料 信號的電流位準與該參考信號的電流位準相比較’及將該 傳輸資料信號的電壓位準與該參考信號的電壓位準相比較 550592 五 、發明説明（4 A7 B7 。一參考信號的額外傳輸係表示可實施一多重位準多工， 其中既然信號位準參考的實施是與最大位準與位準背景無 斤X 有小k號距離在個別位準之間是需要的，一 純位準解析甚至可在一小位準距離的情況中確保。 β根據本發明，用於透過定義一㈣信號的電流位準 壓位準而將一資料序列編碼的一多工器使用是一電路，該 電路具有相同驅動強度的至少兩分開可切㈣则反相器广 ^ 了要將來自至少兩電流強度的電流位準與來自至少兩電 i準的電【位準多工。特別是，此簡單電路使它能以一 間單方式將—電壓相關的位元序列轉換成具-電流位準及 電壓位準的一多工資料信號。 訂 此外’根據本發明’經由評估該接收電流位準而用以解 碼資料信號的解多工器最好具有一電壓拾取器、一電流拾 取益、一電壓比較器、及一電流比較器，該電壓是由電壓 :匕較器評估的電壓拾取所測量，而且電流強度是由電流比 幸乂：汗估的電流拾取所測量。此簡單解多工器電路能以— 可靠方式確保一資料信號可從一電流位準多工，而且電壓 位準可轉回到一電壓相關的位元序列。 曼式之簡單 本發明係參考附圖而更詳細說明。 其中： = 1;A係根據本發明而顯示具—内部資料傳輸㈣频基本 圖1B係根據本發明而顯示具—外部資料傳輪軌AM基本

五、發明説明（5 架構； 圖^艮據本發明而顯示具單—位準多工—資料傳輸方法，· 圖係根據本發明而顯示一資料傳輸裝置；及 圖4係根據本發明而題千ϋ国，~ % 頌不具如圖3所示資料傳輸裝置多工 态的一資料編碼。 ，係顯示構成—矩陣記憶體的隨機存取記憶體― 土架構0在此情況’該記憶體矩陣是由位在ΧΥ位址線交 集f上的多重記憶體單元2所組成’其中該等ΧΥ位址線是 所明位疋線3與字線4。資料可以是該等記憶體單元2的錯存 逐位το。字線4係連接到一列解碼器5。該列解碼解$係將 經由列位址鎳6所應用的列位址解碼。位元線3係連接到— 控制單元7,該控制單元具有—攔解碼器8，而可將經由— 記憶體位址線1 5所應用的該等攔位址解碼。 此外，控制單元8具有寫與讀放大器的一輸入/輸出電路9 ’用以貫施在經由列或欄位ilt所選取的記憶體單元2中的一 想要功能，亦即用以寫到記憶體單元2或從記憶體單元^賣 取。輸入/輸出電路9是經由一雙向資料傳輸線1〇而連接到 該半導體記憶體的資料輸入/輸出u，圖1A的範例只顯示具 一傳輸路徑的資料輸入/輸出。除了在圖以顯示控制單元8 上的端點之外，用以輸入控制資料的甚至進一步端點可提 供，其是因RAM的設計而定。

550592 五 、發明説明（6 的:部傳輸路徑10末端提供。該等第-及第二, 夕工器1 2、13是用於在内邻資钮# 夕工 -^ 仕鬥邛貝枓傳輸路徑10上實尬 4號位準多卫’一高資料傳輸率的 士“卜 的傳輪路徑10上達成。在此情 二夕工疋在ram 多工能以下列方式實施.在：二本發明的信號位準 相m 輸端，包含—預定數量電愚 電=:的一資料序列是轉換成—預定電流位準及-預ί —位準，而且具此多玉電流位準與此多1電 料信號然後可被傳輸。在接收端，該傳輸資料，心 咖位準與電壓位準然後傳 。化的電 列。 0匕3電壓相關位元的資料序 圖2係根據本發明而顯彔i τ m ρ ”，、貝不具兩不同電壓位準的單一位準夕 位準％與„位準Vi，與兩不同電， I::流，與電流位準!1。隨著這兩電磨位準與這兩電 -位準:母個貧料信號可傳輸兩位元資訊項目。在此 ’具電壓位準V 〇盘電流位進]· Μ 推土人— 訂 輯電壓位元序列:0。"。邏Γ::料信號係… 璉輯位70序列”01"是與資料信於的 電1位準V。與電流位準起傳輸。資料信號的電^準 V,與電流位準_對應—位元序列”1G.,，而且電壓位準V 與電流位準係對應-位元序列” Ul、通常，在叫電愿位準 與N+1電流位準組合的信號位準多工情況中，將—電流愈電 壓多工資料信號中的二進位資訊項目組合(n+n)是可能的。 根據本發明’實施-組合電流位準/電屋位準多工是特別 有利的。與只使用電壓位準的傳統實施的多工相比較，此 使它可達成-較大傳輸頻寬，而且，亦可確保只使用有限 本纸張尺度適财關家標^is) A4規格(£fF97公董）^ 550592 A7

550592 A7

在兄憶體單疋的資料必頌、R 、 ，員週期性更新。除了此RAM5之外， ==的電流位準與電壓位準亦多工的根據本發明 貝料傳輸方法亦能與内部或外部資料傳輸的其他半導體 元件使用。 圖3係顯示一可能的具體實施例，其具有在傳輸端的一多 :為：：20、在傳輸路徑接收端上的一傳輸路徑職一解 夕工态單兀30。在顯示的具體實施例中，多工器單元川是 用於兩電流位準與兩電壓位準的位準多工。多工器單元2〇 是由下游配置的一控制電路21與一反相器電路22;斤組成。 在控制電路21上’多工的位元序列是在並列資料輸入 DATA0、DATA1上提供。在顯示的具體實施例中，兩位元 資料序列可被多工，該第一位元是在資料輸入data〇提供 ，而且該第二位元是在資料輸入DATA1提供。控制電路η 係進一步具有一控制輸入至能（EN)，經由此的控制電路可 達成。 反相器電路22是由並聯的兩本質相同cmos反相器23、24 所組成。該等CMOS反相器23、24之中每一者具有一串聯電 路，包含一 P通道場效電晶體P0、P1及一N通道場效電晶體 NO、N1。在此情況，所有場效電晶體p〇、no、p i、N i是 接合型，N通道場效電晶體正常是不導通，即是沒有電流在 基本狀態發生，而且只有當一臨界電壓是在閘極出現時， 一電流便會在源極與汲極之間發生，然而P通道場效電晶體 正常是導通’即是如果沒有電壓在閘極出現，一電流便會 在源極與汲極之間發生；然而，如果閘極是設定在臨界電 -11 - 本紙張尺度適用中國國家梯準(CNS) A4規格(210 X 297公釐) 550592

壓，p通道電晶體便會關閉。 兩CMOS反相器23、24之中每一者是由P通道場效電晶體 P0、P1的源極輸入連接到接地電位gND，然而1^通道電晶 體NO、N1的汲極輸出是連接到供應電位Vcc。電晶體的閘 極控制輸入是階連接到控制電路21。在第一反相器23的？通 道電晶體P0與N通道電晶體N0之間的輸出〇UT1及在第二反 相益24的Ρ通道電晶體P1與Ν通道電晶體m之間的輸出 OUT2是並聯’而且是連接到傳輸路徑1〇〇。 在傳輸路徑100的接收端，解多工器3〇具有一組合的電流/ 電壓拾取器3 1 ,其可用來決定傳輸資料信號相對的電流位 準與電壓位準。該拾取器3丨接著是連接到處理資料輸出 DATA0、DATA1的一組合電流/電壓比較器32。既然兩資料 項目是在目前情況解碼，所以在輸出端，兩資料輸出是在 解多器30上提供。根據圖3而在具體實施例描述的組合便流 /電壓拾取器3 1與電流/電壓比較器32亦能以分開單元設計。 此外，除了一資料信號之外，如果一參考信號亦傳輸，亦 能提供一參考信號拾取器（未在圖顯示）。然後，此一參考信 號拾取器連接到解多工器3〇中的比較器32。 使用圖3所不的編碼器20的兩位元資料序列的一可能編碼 禕作可根據圖4顯示的方法而生效。圖4係顯示在控制電路 21的資料輸入DATA0、DATA1與控制輸入測上的信號，該 等控制信號是從閘極控制電路21的輸出上產生，而且是在 反相器電路22的電晶體p〇、p 1、N丨的控制線上提供，而 且反相器電路22的電流與電壓位準是輸出給傳輸路徑丨⑼。 -12- 550592 A7

4 =記憶體的資料傳輸通常是與系統時脈同步。此表 外部mr時脈信號同步傳輸，該時脈信號是由-等傳二4處理器或由該半導體記憶體本身所供應，該 :彳5唬位準是在系統時脈信號的時脈邊緣上評估。在 :=導體記憶體的傳統資料傳輸方法中，資料信號通常 二广脈信號的上升時脈邊緣同步傳輸。然而，根據由體 A司所使用的一方式，在時脈信號的下降時脈邊 緣上傳輸一資料信號亦可能，結果可使資料傳輸率加倍。 在圖3和4顯示的具體實施例的情況中，同步資料傳輸是 經由控制電路21的控制輸入EN而調整。如果沒有資料傳輸 ’即是沒有資料出現在控制電路21的資料輸入DaTA0、 ϋΑΤΑί，一低位準便會出現在控制電路以的控制輸入εν上 控制電路2 1然後是在基本狀態，一高位準是在ρ通道場效 電aa體Ρ〇、ρ 1的閘極控制輸入上提出，而且一低位準是在 N通道場效電晶體p〇、^的閘極控制輸入上提供。所有電晶 體然後會不導通，所以反相器電路22關閉，而且沒有資料 信號會輸出給資料傳輸路徑1 00。 對照下，如果位元信號是在控制電路2丨的資料輸入 DATA0、DATA1上出現，控制電路21便可經由控制線EN而 設定在高位準，為了要實施一位準多工。如果位元序列 ”00”是在資料上輸入DATA0、DATA1上提供，即是一低位 準是在每個描述情況，控制電路2 1便可將一高位準23應用 到兩CMOS反相器的所有電晶體的閘極控制線。此結果是 CMOS反相器23、24的相對N通道電晶體NO、N1會導通，然 -13- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) B7 五、發明説明（11 )--- 而P通道電晶體PO、P1會關帛。此結果是一低電壓位準v〇 會在反相器電路21的輸出上輸出，但是經_通道電@胃 no、m的兩電流可被加入’以便在輸出上形成一高電流位 準2卜具低電壓位準V0與高電流強度21的—資料信號如此 可被傳輸。 在-位7L序列"G1，，，亦gp _低及_高位準是在資料輸入 ^丁^以^上提供的情況中^晶體^湯^的閘 極控制線會改變成高位準，然而電晶體扪的閘極控制線會 改變成一低位準。在此轉變狀態，既然只有cM〇s電晶體23 的電晶體N1導通，所以具低電壓位準v〇及一電流強度〗的資 料信號是輸出給反相器電路21的輸出，然而另一電晶體是 關閉。 在控制電路21資料輸入DATA0和DATA1的一位元序列 ”1〇”的情況中’反相器電路22中的電晶體p〇、則、N1的閘 極控制線市保持在低位準，然而電晶體？1是保持在高位準 。此結果是CMOS反相器23的電晶體p〇會導通，然而所有其 它電晶體是關閉。如此，具一高電壓位準V1與低點電流位 準I的資料信號可在反相器電路的輸出上產生。 在南k號位準疋在控制電路2 1的兩資料輸入DATA0， DATA1上出現的每個情況中，該信號位準係表示一位元序 列11 ，控制單元2 1是將一相對低位準輸出給電晶體的閘 極控制輸入。此結果是CMOS反相器23、24的兩p通道電晶 體P0、P1會導通，所以具南電壓位準V與高電流強度的一 資料L戒是在反相器電路22的輸出上輸出。 -14- 五、發明説明〇2 ) 結果，根據本發明的多工器2〇能以一簡單方式使用，以 便將一電壓相關的兩位元資料序列轉換成具—多工電*位 準與-多工電壓位準的資料信號。描述 ： 單架構與只是一小電路而區別。 了丄由間 或者’在用於MMOS反相器23、24的不同電流位準情況 中，八個資訊狀態可被傳輸，而不是描述的四個資訊狀態 ，所以二位兀資料序列可被多工。當然，提供額外⑽仍反 ^電路亦可能，為了要經由特別將用於傳輸資料信號的 電'机位準改良而使對應大數量的資料位元多工。此外 者提供額外電壓亦可能，為了要如此可 二 的放大位元序列。 貝竹就 =輪多工資料信號是然後解碼再—次在解多卫器30為了 要恢復最初的電壓相關的位Μ料序列。對於此目 置=或電流位準可在電流/電壓拾取器31決定及在比㈣ 出古，為了要決定該等多工位元序列，然後並聯輸 出給解多工器30的資料輸出DATA〇、DATA1。 上述揭示的本發明特徵、圖式與申請專利對於在各種不 同...。構中實施本發明的個別或任何想要的組合是重要的。 本紙張尺奴财關家標竿(CNS)厶4規而^ -15, x 297公釐)

Claims (1)

1. 8 A BCD 2. 4 5. 6. 550592 申請專利範園 • 種用以在及/或至半^ ^ 又王千V體兀件的一内部及/或 :徑：：：料傳輸之方法，而且特別是在-半導= 肢，4方法具有下列步驟： 定義貧料信號的一電流位準及-電壓資料而將-貧料序列編石馬； 傳輸該資料信號；及 經=古該一電流位準及該電壓位準而將該資料信號解 碼，為了要決定該傳輸資料序列。 如申請專利範圍第!項之方法，其中該 是一電壓相關位元序列。 竹斤夕J 如申士請專利範_或2項之方法，其中該資料.信號是與 一 剌步傳輪，而且最好是在-上升及/或下降時 脈邊緣的情況而同步傳輸。 、 如申請專利範圍第丨或2;之方法’其中該電流 至少兩電流強度多工，而轧兮雷厭A、住θ 心 位準多工。 而且⑽位準是從至少兩電壓 如申請專利範圍第⑷項之方法，其中該具—電流位準 及一電壓位準的參考信號是額外傳輸， 信號的電流位準與該參考作於里 · ^貝科 ^ 〇. ^ ^ 姽的電机位準、及將該資料 以的電壓位準與該參考信號的電壓位準相比較。 種用乂在及/或至半導體元件的—内部及，或 路徑上的資料傳輸之裝 得輸 體，其具有一第—二/解，在一半導體記憶 夕工态/解多工器（12 ' 13、17)，用 以經由定義資料信號的一電流位準及一電壓位準而將： 本紙張尺度適財國g家標準(CNS) A4%i^ -16- X 297公釐）

   A8 B8 C8

   550592 資料序列電壓位準；一傳輸路徑（1〇、 輸該資料/ 、16、100)，用以傳

   ’用以經由評估該接收的電流位 而將該資料信號解瑪，為了要決 7 ·如申請專利範圍第6項之裝置， 是用於一雙向資料傳輸（10、16、1〇〇)。 8.如申請專利範圍第6或7之裝置，其中該多工器（2〇)具有 相同驅動強度的至少兩分開可轉變CM〇S反相器（23 ' 24) ’為了要將來自至少兩電流強度的電流位準與來自至少 兩電壓位準的電壓位準多工。 9·如申請專利範圍第6或7項之裝置，其中該解多工器（3〇) 具有一電壓拾取器（31)、一電流拾取器（31)、一電壓比 較器（32)、及一電流比較器（32)，其中該電壓比較器可 評估電壓拾取器所測量的電壓，而且該電流比較器可評 估由電流拾取器所測量的電流強度。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)