JPH10163878A - 信号転送方法および信号転送システム - Google Patents
信号転送方法および信号転送システムInfo
- Publication number
- JPH10163878A JPH10163878A JP8318889A JP31888996A JPH10163878A JP H10163878 A JPH10163878 A JP H10163878A JP 8318889 A JP8318889 A JP 8318889A JP 31888996 A JP31888996 A JP 31888996A JP H10163878 A JPH10163878 A JP H10163878A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital data
- circuit
- parallel digital
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 パラレルデジタルデータを一本の信号線で一
度に転送する。 【解決手段】 送信回路１からのｎ組のパラレルデジタ
ルデータをデジタル信号デコード回路２1 〜２n でデコ
ードする。電圧変換回路３1 〜３n でデコード信号から
パラレルデジタルデータに対応した電圧レベルに変換し
て受信側に転送する。送信側からの転送信号を電圧変換
回路６1 〜６n で受信する。電圧変換回路６1 〜６n で
転送信号の電圧レベルを認識し、これに対応した制御信
号をデジタル信号エンコード回路７1 〜７n に送信す
る。制御信号からデジタル信号エンコード回路７1 〜７
n でパラレルデジタルデータに変換し、受信回路８に送
る。
度に転送する。 【解決手段】 送信回路１からのｎ組のパラレルデジタ
ルデータをデジタル信号デコード回路２1 〜２n でデコ
ードする。電圧変換回路３1 〜３n でデコード信号から
パラレルデジタルデータに対応した電圧レベルに変換し
て受信側に転送する。送信側からの転送信号を電圧変換
回路６1 〜６n で受信する。電圧変換回路６1 〜６n で
転送信号の電圧レベルを認識し、これに対応した制御信
号をデジタル信号エンコード回路７1 〜７n に送信す
る。制御信号からデジタル信号エンコード回路７1 〜７
n でパラレルデジタルデータに変換し、受信回路８に送
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ケーブルを使用し
て機器間でデータを送受信する場合の信号転送方法およ
び信号転送システムに関し、特に少ない信号線で信号線
の数以上のビット数に相当する信号を送受信する信号転
送方法および信号転送システムに関する。
て機器間でデータを送受信する場合の信号転送方法およ
び信号転送システムに関し、特に少ない信号線で信号線
の数以上のビット数に相当する信号を送受信する信号転
送方法および信号転送システムに関する。
【０００２】
【従来の技術】従来のインタフェース間の信号転送方式
には、いくつのかの方式がある。ここでは２種類説明す
る。第１は、一本の信号線で１ビットの転送を行うシリ
アルデータ転送方式で、信号線は少なくて済むが、一度
に１ビットのデータしか転送できず、データ転送に時間
がかかる方式である。第２は、多数の信号線で信号線ご
とに１ビットのデータを転送するパラレルデータ転送方
式で、信号線は多いが一度に多数ビットのデータを転送
できる方式である。以上のようにそれぞれの欠点を持つ
という問題点がある。
には、いくつのかの方式がある。ここでは２種類説明す
る。第１は、一本の信号線で１ビットの転送を行うシリ
アルデータ転送方式で、信号線は少なくて済むが、一度
に１ビットのデータしか転送できず、データ転送に時間
がかかる方式である。第２は、多数の信号線で信号線ご
とに１ビットのデータを転送するパラレルデータ転送方
式で、信号線は多いが一度に多数ビットのデータを転送
できる方式である。以上のようにそれぞれの欠点を持つ
という問題点がある。
【０００３】
【発明が解決しようとする課題】上述したように、従来
のインタフェース間の信号の転送方式は、パラレルデー
タ転送方式の場合には、一度に多数ビットのデータを転
送することができるが、信号線の数が多くなり、シリア
ルデータ転送方式の場合には、１ビットづつデータを送
信するため信号線の数は少なくて済むが、データ転送に
は時間がかかった。これはインタフェース間の信号線一
本で１ビットのデジタル信号を転送していたためであ
る。
のインタフェース間の信号の転送方式は、パラレルデー
タ転送方式の場合には、一度に多数ビットのデータを転
送することができるが、信号線の数が多くなり、シリア
ルデータ転送方式の場合には、１ビットづつデータを送
信するため信号線の数は少なくて済むが、データ転送に
は時間がかかった。これはインタフェース間の信号線一
本で１ビットのデジタル信号を転送していたためであ
る。
【０００４】本発明の目的は、上述した従来技術の課題
を解決し、インタフェース間の信号線一本で一度に多数
ビット分に相当する信号を転送できる信号転送方法およ
び信号転送システムを提供することにある。
を解決し、インタフェース間の信号線一本で一度に多数
ビット分に相当する信号を転送できる信号転送方法およ
び信号転送システムを提供することにある。
【０００５】
【課題を解決するための手段】本発明は、インタフェー
ス間の信号転送システムにおいて、データ送信側回路で
は、データを送信する送信回路と、前記送信回路からの
パラレルデジタルデータをデコードするデジタル信号デ
コード回路と、デコードされた信号からパラレルデジタ
ルデータに対応した電圧レベルに変換された転送信号を
送信する電圧変換回路と、インタフェースバッファとを
備え、データ受信側回路では、インタフェースバッファ
と、インタフェース間の転送信号の電圧レベルを認識し
これに対応した制御信号を出力する電圧変換回路と、前
記電圧変換回路からの信号をパラレルデジタルデータに
変換するデジタル信号エンコード回路と、前記パラレル
デジタルデータをラッチする受信回路とを備え、パラレ
ルデジタルデータを一本の信号線で一度に転送すること
を特徴とする。
ス間の信号転送システムにおいて、データ送信側回路で
は、データを送信する送信回路と、前記送信回路からの
パラレルデジタルデータをデコードするデジタル信号デ
コード回路と、デコードされた信号からパラレルデジタ
ルデータに対応した電圧レベルに変換された転送信号を
送信する電圧変換回路と、インタフェースバッファとを
備え、データ受信側回路では、インタフェースバッファ
と、インタフェース間の転送信号の電圧レベルを認識し
これに対応した制御信号を出力する電圧変換回路と、前
記電圧変換回路からの信号をパラレルデジタルデータに
変換するデジタル信号エンコード回路と、前記パラレル
デジタルデータをラッチする受信回路とを備え、パラレ
ルデジタルデータを一本の信号線で一度に転送すること
を特徴とする。
【０００６】本発明は、送信側に関しては、送信回路か
らのパラレルデジタルデータをデジタル信号デコード回
路で解析する。このデコード信号よりパラレルデジタル
データに対応する電圧レベルの転送信号を電圧変換回路
からバッファを通して送信する。
らのパラレルデジタルデータをデジタル信号デコード回
路で解析する。このデコード信号よりパラレルデジタル
データに対応する電圧レベルの転送信号を電圧変換回路
からバッファを通して送信する。
【０００７】受信側に関しては、バッファを通して電圧
変換回路で転送信号を受信し、転送信号の電圧レベルに
対応する制御信号をデジタル信号エンコード回路に送信
する。この制御信号をデジタル信号エンコード回路でパ
ラレルデジタルデータに変換して受信回路でパラレルデ
ジタルデータを受信する。
変換回路で転送信号を受信し、転送信号の電圧レベルに
対応する制御信号をデジタル信号エンコード回路に送信
する。この制御信号をデジタル信号エンコード回路でパ
ラレルデジタルデータに変換して受信回路でパラレルデ
ジタルデータを受信する。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【０００９】図１は、本発明の信号転送システムの一実
施例を示すブロック図であり、図２は、本実施例におけ
る信号のタイミングを示す図である。図１において、デ
ータ送信側回路は、データを送信する送信回路１と、送
信回路１からのパラレルデジタルデータをデコードする
デジタル信号デコード回路２1 〜２n と、デコード信号
からパラレルデジタルデータに対応した電圧レベルに変
換された信号を送信する電圧変換回路３1 〜３n と、イ
ンタフェースバッファ４1 〜４n ，４L とを備え、デー
タ受信側回路は、インタフェースバッファ５1 〜５n ，
５L と、インタフェース間の信号の電圧レベルを認識し
これに対応した制御信号を出力する電圧変換回路６1 〜
６n と、電圧変換回路６1 〜６n からの信号をパラレル
デジタルデータに変換するデジタル信号エンコード回路
７1 〜７n と、パラレルデジタルデータをラッチする受
信回路８とを備えている。
施例を示すブロック図であり、図２は、本実施例におけ
る信号のタイミングを示す図である。図１において、デ
ータ送信側回路は、データを送信する送信回路１と、送
信回路１からのパラレルデジタルデータをデコードする
デジタル信号デコード回路２1 〜２n と、デコード信号
からパラレルデジタルデータに対応した電圧レベルに変
換された信号を送信する電圧変換回路３1 〜３n と、イ
ンタフェースバッファ４1 〜４n ，４L とを備え、デー
タ受信側回路は、インタフェースバッファ５1 〜５n ，
５L と、インタフェース間の信号の電圧レベルを認識し
これに対応した制御信号を出力する電圧変換回路６1 〜
６n と、電圧変換回路６1 〜６n からの信号をパラレル
デジタルデータに変換するデジタル信号エンコード回路
７1 〜７n と、パラレルデジタルデータをラッチする受
信回路８とを備えている。
【００１０】次に、本実施例の動作について説明する。
データ送信側回路に関しては、ｎ（ｎは１以上の自然
数）組のパラレルデジタルデータを送信回路１から送信
する。送信回路１からのそれぞれのパラレルデジタルデ
ータをデジタル信号デコード回路２1 〜２n でデコード
する。上記のそれぞれのデコード信号から電圧変換回路
３1 〜３n で、転送信号をパラレルデジタルデータに対
応した電圧レベルに変換してインタフェースバッファ４
1 〜４n を通して受信側に転送する。
データ送信側回路に関しては、ｎ（ｎは１以上の自然
数）組のパラレルデジタルデータを送信回路１から送信
する。送信回路１からのそれぞれのパラレルデジタルデ
ータをデジタル信号デコード回路２1 〜２n でデコード
する。上記のそれぞれのデコード信号から電圧変換回路
３1 〜３n で、転送信号をパラレルデジタルデータに対
応した電圧レベルに変換してインタフェースバッファ４
1 〜４n を通して受信側に転送する。
【００１１】データ受信側回路に関しては、送信側から
の転送信号をインタフェースバッファ５1 〜５n を通し
て電圧変換回路６1 〜６n で受信する。電圧変換回路６
1 〜６n ではインタフェース間の転送信号の電圧レベル
を認識し、これに対応した制御信号をデジタル信号エン
コード回路７1 〜７n に送信する。上記制御信号からデ
ジタル信号エンコード回路７1 〜７n でパラレルデジタ
ルデータに変換し、受信回路８に送信する。受信回路８
では、送信回路１からインタフェースバッファ４L ，５
L を通して転送されてくるパラレルデジタルデータラッ
チ信号によってパラレルデジタルデータをラッチする。
の転送信号をインタフェースバッファ５1 〜５n を通し
て電圧変換回路６1 〜６n で受信する。電圧変換回路６
1 〜６n ではインタフェース間の転送信号の電圧レベル
を認識し、これに対応した制御信号をデジタル信号エン
コード回路７1 〜７n に送信する。上記制御信号からデ
ジタル信号エンコード回路７1 〜７n でパラレルデジタ
ルデータに変換し、受信回路８に送信する。受信回路８
では、送信回路１からインタフェースバッファ４L ，５
L を通して転送されてくるパラレルデジタルデータラッ
チ信号によってパラレルデジタルデータをラッチする。
【００１２】次に、図２を参照して、送信側からパラレ
ルデジタルデータを送信してから受信側でラッチされる
までの信号の変化について説明する。まず、ここでの説
明における構成要素を説明する。送信回路１からのパラ
レルデジタルデータは、一組で４ビットとする。したが
って、デジタル信号デコード回路は２1 のみ、電圧変換
回路は３1 ，６1 のみ、インタフェースバッファは４
1 ，５1 のみ、デジタル信号エンコード回路は７1 のみ
とする。送信回路１からのパラレルデジタルデータの４
ビットが全て０の時は、電圧変換回路３1 からの転送信
号レベルは０Ｖである。受信側では、電圧変換回路６1
とデジタル信号エンコード回路７1 を介して４ビット全
てが０のパラレルデジタルデータに復元され、送信回路
１から送信されるラッチ信号で受信回路８にラッチされ
る。以下同様に、送信回路１からの４ビットのデータが
０００１ｂの時は、インタフェース間の転送信号レベル
は０．５Ｖで、４ビットのデータが００１１ｂの時は、
インタフェース間の転送信号レベルは１．５Ｖで、４ビ
ットのデータが０１１１ｂの時は、インタフェース間の
転送信号レベルは３．５Ｖとなり、同様の復元方式によ
り受信回路８にラッチされる。本実施例の４ビットデー
タと転送信号レベルとの関係を図３に示す。
ルデジタルデータを送信してから受信側でラッチされる
までの信号の変化について説明する。まず、ここでの説
明における構成要素を説明する。送信回路１からのパラ
レルデジタルデータは、一組で４ビットとする。したが
って、デジタル信号デコード回路は２1 のみ、電圧変換
回路は３1 ，６1 のみ、インタフェースバッファは４
1 ，５1 のみ、デジタル信号エンコード回路は７1 のみ
とする。送信回路１からのパラレルデジタルデータの４
ビットが全て０の時は、電圧変換回路３1 からの転送信
号レベルは０Ｖである。受信側では、電圧変換回路６1
とデジタル信号エンコード回路７1 を介して４ビット全
てが０のパラレルデジタルデータに復元され、送信回路
１から送信されるラッチ信号で受信回路８にラッチされ
る。以下同様に、送信回路１からの４ビットのデータが
０００１ｂの時は、インタフェース間の転送信号レベル
は０．５Ｖで、４ビットのデータが００１１ｂの時は、
インタフェース間の転送信号レベルは１．５Ｖで、４ビ
ットのデータが０１１１ｂの時は、インタフェース間の
転送信号レベルは３．５Ｖとなり、同様の復元方式によ
り受信回路８にラッチされる。本実施例の４ビットデー
タと転送信号レベルとの関係を図３に示す。
【００１３】
【発明の効果】以上説明したように本発明の信号転送方
法および信号転送システムは、インタフェース間の転送
信号の電圧レベルをパラレルデジタルデータに対応した
電圧レベルに変換して、一本の信号線で多ビット分に相
当する信号を転送できるため、少ない信号線で多くの信
号を早く転送できる。
法および信号転送システムは、インタフェース間の転送
信号の電圧レベルをパラレルデジタルデータに対応した
電圧レベルに変換して、一本の信号線で多ビット分に相
当する信号を転送できるため、少ない信号線で多くの信
号を早く転送できる。
【図１】本発明の信号転送システムの一実施例を示すブ
ロック図である。
ロック図である。
【図２】本実施例における信号のタイミングを示す図で
ある。
ある。
【図３】本実施例の４ビットデータと転送信号レベルと
の関係を示す図である。
の関係を示す図である。
１ 送信回路 ２1 〜２n デジタル信号デコード回路 ３1 〜３n ，６1 〜６n 電圧変換回路 ４1 〜４n ，４L ，５1 〜５n ，５L インタフェース
バッファ ７1 〜７n デジタル信号エンコード回路 ８ 受信回路
バッファ ７1 〜７n デジタル信号エンコード回路 ８ 受信回路
Claims (4)
- 【請求項１】送信したいパラレルデジタルデータをパラ
レルデジタルデータに対応した電圧レベルの信号に変換
して一本の信号線で転送することを特徴とする信号転送
方法。 - 【請求項２】送信側では、パラレルデジタルデータをパ
ラレルデジタルデータに対応した電圧レベルの信号に変
換して送信し、 受信側では、送られてきた信号の電圧レベルを認識し、
電圧レベルに対応したパラレルデジタルデータに変換す
ることを特徴とする信号転送方法。 - 【請求項３】インタフェース間の信号転送システムにお
いて、 データ送信側回路は、 パラレルデジタルデータを送信する送信回路と、 前記送信回路からのパラレルデジタルデータをデコード
するデジタル信号デコード回路と、 デコードされた信号からパラレルデジタルデータに対応
した電圧レベルに変換された信号を送信する電圧変換回
路と、 インタフェースバッファとを備え、 データ受信側回路は、 インタフェースバッファと、 インタフェース間の転送信号の電圧レベルを認識しこれ
に対応した制御信号を出力する電圧変換回路と、 前記電圧変換回路からの信号をパラレルデジタルデータ
に変換するデジタル信号エンコード回路と、 前記パラレルデジタルデータをラッチする受信回路とを
備え、 パラレルデジタルデータを一本の信号線で一度に転送す
ることを特徴とする信号転送システム。 - 【請求項４】インタフェース間の信号転送システムにお
いて、 データ送信側回路は、 ｎ（ｎは１以上の自然数）組のパラレルデジタルデータ
を送信する送信回路と、 前記送信回路からのｎ組のパラレルデジタルデータをそ
れぞれデコードするｎ個のデジタル信号デコード回路
と、 デコードされた信号から各パラレルデジタルデータに対
応した電圧レベルに変換された信号を送信するｎ個の電
圧変換回路と、 ｎ個のインタフェースバッファとを備え、 データ受信側回路は、 ｎ個のインタフェースバッファと、 インタフェース間の各転送信号の電圧レベルを認識しこ
れに対応した制御信号を出力するｎ個の電圧変換回路
と、 前記電圧変換回路からの信号を各パラレルデジタルデー
タに変換するｎ個のデジタル信号エンコード回路と、 前記各パラレルデジタルデータをラッチする受信回路と
を備え、 ｎ組のパラレルデジタルデータをｎ本の信号線で一度に
転送することを特徴とする信号転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8318889A JPH10163878A (ja) | 1996-11-29 | 1996-11-29 | 信号転送方法および信号転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8318889A JPH10163878A (ja) | 1996-11-29 | 1996-11-29 | 信号転送方法および信号転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163878A true JPH10163878A (ja) | 1998-06-19 |
Family
ID=18104103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8318889A Pending JPH10163878A (ja) | 1996-11-29 | 1996-11-29 | 信号転送方法および信号転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163878A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425273B1 (ko) * | 2001-03-22 | 2004-03-30 | 인피네온 테크놀로지스 아게 | 데이터 전송방법 및 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126342A (ja) * | 1983-01-10 | 1984-07-20 | Nec Corp | デジタル音声信号伝送方式 |
| JPS6410732A (en) * | 1987-07-03 | 1989-01-13 | Fujitsu Ltd | Signal conversion transmission circuit |
-
1996
- 1996-11-29 JP JP8318889A patent/JPH10163878A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126342A (ja) * | 1983-01-10 | 1984-07-20 | Nec Corp | デジタル音声信号伝送方式 |
| JPS6410732A (en) * | 1987-07-03 | 1989-01-13 | Fujitsu Ltd | Signal conversion transmission circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425273B1 (ko) * | 2001-03-22 | 2004-03-30 | 인피네온 테크놀로지스 아게 | 데이터 전송방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0853852B1 (en) | Block coding for digital video transmission | |
| JPH0459819B2 (ja) | ||
| US5570089A (en) | Method and apparatus for providing data stream for cost effective transmission links | |
| JPH0273736A (ja) | 情報処理システム | |
| US20030120791A1 (en) | Multi-thread, multi-speed, multi-mode interconnect protocol controller | |
| KR100774180B1 (ko) | 디지털 멀티미디어 인터페이스를 가지는 디지털 멀티미디어데이터 송수신장치 | |
| US20050015426A1 (en) | Communicating data over a communication link | |
| US11974371B2 (en) | Light-emitting diode driver and light-emitting diode driving device | |
| US4578797A (en) | Asynchronous connecting device | |
| JP2008543219A (ja) | 通信チャネルを介したデータ転送速度を向上させるための方法及び装置 | |
| CN109831192B (zh) | 用于传送器、接收器的物理层电路及其方法、及通讯系统 | |
| JPH10163878A (ja) | 信号転送方法および信号転送システム | |
| US5742135A (en) | System for maintaining polarity synchronization during AMI data transfer | |
| JP2005210695A (ja) | データ伝送方式およびデータ伝送回路 | |
| JPS62200847A (ja) | シリアル伝送方式 | |
| CN114362770B (zh) | 数据发送器件、数据接收器件、电子装置以及方法 | |
| US20100146364A1 (en) | Method and apparatus for encoding/decoding bus signal | |
| KR100574359B1 (ko) | 직렬데이터의 송수신 장치 및 그 방법 | |
| JP2880847B2 (ja) | 変復調装置 | |
| KR20000040531A (ko) | 아이 트리플 이 1394 직렬 버스 인터페이스를 위한 고속 피지컬칩 시스템 및 그의 데이타 송/수신 방법 | |
| JP2005244464A (ja) | Ｌｖｄｓシステム、その送信側回路、および、その受信側回路 | |
| CN118054860A (zh) | 一种数据处理方法、装置、设备及可读存储介质 | |
| JP3166952B2 (ja) | 符号化・復号化装置 | |
| KR101605619B1 (ko) | 자동 데이터 속도 추적을 위한 장치 및 시스템 | |
| TW546933B (en) | Circuit structure and signal encoding method capable of reducing signal number of serial ATA separating physical layer interface |